CN101728309A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101728309A
CN101728309A CN200910129363A CN200910129363A CN101728309A CN 101728309 A CN101728309 A CN 101728309A CN 200910129363 A CN200910129363 A CN 200910129363A CN 200910129363 A CN200910129363 A CN 200910129363A CN 101728309 A CN101728309 A CN 101728309A
Authority
CN
China
Prior art keywords
resilient coating
epitaxial layers
semiconductor epitaxial
semiconductor
buried insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910129363A
Other languages
English (en)
Inventor
刘敏秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101728309A publication Critical patent/CN101728309A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体器件及其制造方法，所述方法包括：(a)在半导体衬底上形成缓冲层；(b)在第一方向上图案化缓冲层，以形成具有侧表面并彼此间隔预定间距的缓冲层图案；(c)在缓冲层图案之上和之间形成半导体外延层；(d)在垂直于第一方向的第二方向上在半导体外延层中形成第一沟槽，以暴露缓冲层图案的侧表面；(e)选择性地移除由第一沟槽暴露的缓冲层图案以形成间隙；(f)在通过移除缓冲层图案而形成的所述间隙中形成掩埋绝缘膜，半导体外延层的一部分设置在掩埋绝缘膜之间；(g)移除在掩埋绝缘膜之间设置的所述半导体外延层的一部分，以在第一方向上形成第二沟槽；和(h)在第一和第二沟槽中形成器件隔离膜。

Description

半导体器件及其制造方法
技术领域
本发明通常涉及半导体器件及其制造方法，并且更具体地涉及在体硅晶片(bulk silicon wafer)中形成掩埋绝缘膜的方法以及使用所述方法制造的半导体器件。
背景技术
由于制造半导体器件的工艺是精细控制的，所以在制造具有由一个晶体管和一个电容器构成的单位存储单元的动态随机存取存储器(DRAM)中存在许多技术性难题。在所述技术性难题中，最难的是改善短沟道效应特性同时保持足够的数据保持时间，以及使在窄区域中的介电损耗特性最小化同时制造具有足够电容的电容器。尤其是，具有DRAM运行所需要的足够电容并且可确保可靠性的电容器的制造工艺存在技术限制并且是非常难的工艺技术。为了解决这种问题，对于使用晶体管浮体(floatingbody)效应的1T DRAM已经进行了广泛范围的研究。(1T DRAM是在作为绝缘体上硅(SOI)晶体管固有部分的寄生体电容器中存储数据的“无电容器”位单元(bit cell)设计)。
同时，常规的1T-1C DRAM(“一个晶体管，一个电容器”DRAM)在电容器中存储电荷，而由于当在晶体管体内存储电荷时由于阈值电压变化，所以1T DRAM用作存储器。通常，使用绝缘体上硅(SOI)晶片制造构成1T DRAM的存储单元的晶体管。然而，由于SOI晶片贵，所以经济效率低。此外，在SOI晶片上还必须提供用于1T DRAM的存储单元运行的外部电路。
为了克服SOI晶片的低经济效率，提出使用体硅晶片制造1T DRAM的方法。在该方法中，为了实现浮体单元，在深N-型阱中形成P-型阱以产生待浮动的浮体。然而，在这种方法中，由于使用体硅晶片而不是贵的SOI晶片，所以可相对改善经济效率，但是由于从N-型阱和P-型阱之间界面产生漏电流，所以不能确保足够的数据保持时间。
发明内容
因此，本发明提供制造适合于采用体硅晶片而不是贵的SOI晶片的半导体器件的方法。
本发明还提供在硅衬底优选体硅晶片中形成掩埋绝缘膜以在半导体器件中形成浮体单元的方法，所述半导体器件优选为具有由一个晶体管构成的单位存储单元的1T DRAM。
制造根据本发明的半导体器件的方法包括：(a)在半导体衬底上形成缓冲层；(b)在第一方向上图案化所述缓冲层，以形成具有侧表面并彼此间隔预定间距的缓冲层图案；(c)在所述缓冲层图案之上和之间形成半导体外延层；(d)在与所述第一方向交叉的第二方向上在所述半导体外延层中形成第一沟槽，以暴露所述缓冲层图案的侧表面；(e)选择性地移除由所述第一沟槽暴露的所述缓冲层图案以形成间隙(space)；(f)在通过移除所述缓冲层图案而形成的所述间隙中形成掩埋绝缘膜，所述半导体外延层的一部分设置在所述掩埋绝缘膜之间；(g)移除在所述掩埋绝缘膜之间设置的所述半导体外延层的一部分，以在所述第一方向上形成第二沟槽；和(h)在所述第一和第二沟槽中形成器件隔离膜。
通过所述方法制造根据本发明的半导体器件。在所述半导体器件中，在所述半导体衬底上形成的半导体外延层优选通过器件隔离膜来水平地隔离，并且优选通过掩埋绝缘膜与半导体衬底垂直地隔离。此处，器件隔离膜的厚度优选深于掩埋绝缘膜。
所述半导体器件优选还包括：在通过所述器件隔离膜和所述掩埋绝缘膜隔离的所述半导体外延层上形成的栅极；在所述半导体外延层中形成的源极区；和在所述半导体外延层中形成的并且与所述源极区间隔的漏极区。在该半导体器件中，源极区和漏极区优选在掩埋绝缘膜上形成，由此源极区和漏极区之间的半导体外延层的一部分可用作浮置沟道体(floatingchannel body)。
附图说明
根据以下结合附图作出的详细说明，本发明的上述及其他目的、特征及其他优点将更明显。
图1至7是显示根据本发明的制造半导体器件的工艺的视图，其中图1A、2A、3A、4A、5A、6A和7A是显示半导体衬底的平面图；图1B、2B、3B、4B、5B、6B和7B是显示分别沿着图1A、2A、3A、4A、5A、6A和7A的线I-I截取的半导体衬底的截面图；图4C、5C、6C和7C是显示分别沿着图4A、5A、6A和7A的线II-II截取的半导体衬底的截面图；图4D、5D和6D是显示分别沿着图4A、5A和6A的线II′-II′截取的半导体衬底的截面图；和
图8A-8C是显示使用根据本发明的制造半导体器件的方法形成的浮体单元的一个示例的视图，其中图8A是显示半导体衬底的平面图；图8B是显示沿着图8A的线I-I截取的半导体衬底的截面图；图8C是显示沿着图8A的线II-II截取的半导体衬底的截面图。
具体实施方式
以下，参考附图详细描述本发明的优选实施方案。
首先，参考图1A和1B，在优选为体硅衬底的半导体衬底10上形成缓冲层。缓冲层优选包括：可相对于半导体衬底10进行选择性蚀刻的选择性蚀刻层12、和在后续工艺中可用作半导体外延层的籽晶的籽晶层14。如果需要，选择性蚀刻层12可以是唯一用作缓冲层的层，但是为避免由于选择性蚀刻层和半导体外延层之间晶格常数差异而在后续工艺中待形成的半导体外延层中产生缺陷，优选在选择性蚀刻层12上形成籽晶层14。此外，当使用硅衬底作为半导体衬底10时，选择性蚀刻层12优选由SiGe形成，但是本发明不限于此，只要选择性蚀刻层12可相对于半导体衬底10进行选择性地蚀刻即可。此外，选择性蚀刻层12和籽晶层14优选使用外延生长方法形成，在籽层14上形成在后续图案化工艺中将使用的掩模层16。
随后，参考图2A和2B，通过光蚀刻工艺使用掩模层16来图案化缓冲层。由此，缓冲层形成为包括选择性蚀刻层图案12a和籽晶层图案14a的缓冲层图案，所述缓冲层图案通过在第一方向上使缓冲层图案化而形成。缓冲层图案彼此间隔预定间距200。然后，如图3A和3B所示，在上述结构上形成硅外延层即半导体外延层18。具体地，在缓冲层图案之间暴露的半导体衬底10的区域上和在缓冲层图案(即，籽晶层图案14a)上形成硅外延层。此处，在选择性地蚀刻缓冲层图案的后续工艺(即，移除选择性蚀刻层12a的工艺)之后，在半导体衬底10上形成的和介于缓冲层图案之间的部分20支撑硅外延层18。
随后，参考图4A～4D，在与缓冲层图案交叉的方向上即在与第一方向交叉的第二方向上形成第一沟槽300。例如，通过利用光刻工艺和蚀刻工艺部分移除半导体外延层18、籽晶层图案14a和选择性蚀刻层图案12a形成第一沟槽300。这种情况下，为了确保工艺容限，优选第一沟槽300形成至移除半导体衬底10的一部分的深度，但是可形成第一沟槽300以使得选择性蚀刻层图案12a的侧表面通过第一沟槽300而暴露。通过后续的蚀刻工艺选择性地移除由第一沟槽300暴露的选择性蚀刻层图案12a。同时，第二方向优选垂直于第一方向，因此，第一沟槽300优选在其中它们以预定角度(优选直角)交叉缓冲层图案的方向上形成。
然后，参考图5A～5D，将由第一沟槽300暴露的选择性蚀刻层图案12a移除。这种情况下，选择性蚀刻层图案12a优选通过选择性蚀刻工艺移除。尤其是，在其中选择性蚀刻层包括SiGe的情况下，选择性蚀刻层图案12a优选通过湿蚀刻工艺选择性地移除。例如，选择性蚀刻层图案12a可使用其中包含HNO3(70％)、HF(49％)、CH3COOH(99.9％)和H2O的多晶硅蚀刻剂与去离子水相混合的混合溶液来选择性地移除。当选择性蚀刻层图案12a通过湿蚀刻工艺移除时，在半导体外延层18和半导体衬底10之间形成间隙12b。这种情况下，通过在上述工艺中在半导体衬底10上形成和介于缓冲层图案之间的部分20来支撑半导体外延层18。
随后，参考图6A～6D，在通过移除选择性蚀刻层图案12a形成的间隙12b中形成掩埋绝缘膜22。掩埋绝缘膜22优选通过热氧化方法、化学气相沉积方法等形成。这种情况下，掩埋绝缘膜22形成为如下状态：其中暴露第一沟槽300并由此可在第一沟槽300的内壁上形成绝缘层22a。掩埋绝缘膜22优选包括例如以下的三层结构：通过热氧化半导体衬底10和半导体外延层18的表面形成的热氧化膜、通过化学气相沉积形成的衬垫氮化物膜、和通过化学气相沉积形成的氧化物膜。
然后，如图7A～7C所示，在垂直于第一沟槽300的方向上即在第一方向上形成第二沟槽400。这种情况下，通过移除半导体外延层18(优选支撑半导体外延层18的部分20)形成第二沟槽400，如图5B所示。例如，第二沟槽400优选通过光刻工艺和蚀刻工艺形成。在第二沟槽400的形成中，优选使用与在缓冲层图案化工艺中使用的图2A和2B所示的掩模相同的掩模。尤其是，第二沟槽400形成至等于或大于掩埋绝缘膜22的深度，并且为了确保工艺容限，第二沟槽400可通过移除半导体衬底10的一部分来形成。此后，通过在第一沟槽300和第二沟槽400中掩埋绝缘膜来形成器件隔离膜。
在经过上述工艺的半导体器件中，半导体外延层18通过在第一沟槽300和第二沟槽400中形成的器件隔离膜水平地隔离，并且通过掩埋绝缘膜22与半导体衬底10垂直地隔离。图8显示使用根据本发明的制造半导体器件的方法形成的浮体单元的一个实例。
参考图8A～8C，通过将栅氧化物膜施加到由形成在各个第一和第二沟槽300和400中的器件隔离膜300a和400a所隔离的半导体外延层18上以及掩埋绝缘膜22上形成栅极30。此外，在栅极30两侧下方的半导体外延层18中形成源极区和漏极区32和34。此处，通过将杂质引入半导体外延层18，在掩埋绝缘膜22上形成源极区和漏极区32和34。此外，源极区和漏极区32和34彼此间隔，由此在源极区32和漏极区34之间的半导体外延层18的部分18a用作浮置沟道体。尤其是，通过调节半导体外延层的厚度可实现部分耗尽浮置沟道体或完全耗尽浮置沟道体。
通过上述工艺形成的浮体单元的优势在于，掩埋绝缘膜可通过热氧化工艺形成，使得硅和掩埋绝缘膜之间的界面缺陷比使用常规的SOI晶片形成的掩埋绝缘膜和硅之间的界面缺陷少，结果可有效地改善作为1TDRAM的技术性难题之一的数据保持时间。此外，通过上述工艺形成的浮体单元的优势在于：在浮体单元的形成中，可使用体硅晶片而不是常规的贵的SOI晶片，使得可降低半导体器件的生产成本，并且与采用N-型阱和P-型阱形成的常规浮体单元相比，也可以改善单元阵列的数据保持问题。
如上所述，根据本发明，当在体硅晶片而不是常规的SOI晶片中形成掩埋绝缘膜时，可获得和常规SOI晶片相同的效果。尤其是，掩埋绝缘膜可通过热氧化工艺形成，使得硅和掩埋绝缘膜之间的界面缺陷比使用常规SOI晶片形成的掩埋绝缘膜和硅之间的界面缺陷少，结果可有效地改善作为1T DRAM技术性难题之一的数据保持时间。此外，当使用体硅晶片而不是常规的贵的SOI晶片时，可降低半导体器件的生产成本，并且与采用N-型阱和P-型阱形成的常规浮体单元相比，单元阵列的数据保持问题也可以得到改善。
此外，根据本发明，掩埋绝缘膜可通过热氧化工艺或通过沉积工艺形成。此外，当使用常规的SOI晶片时，在SOI晶片上还必须形成邻近于存储器区域的周边电路，但是在本发明中，由于掩埋绝缘膜可仅仅在存储器区域中选择性地形成，用于DRAM的外部电路可直接用作周边电路。
虽然本发明的优选实施方案已经公开用于说明性的目的，本领域技术人员可理解各种改变、增加和替代是可能的，而没有脱离本发明在所附权利要求中公开的范围和精神。

Claims (20)

1.一种制造半导体器件的方法，包括：
(a)在半导体衬底上形成缓冲层；
(b)在第一方向上图案化所述缓冲层，以形成具有侧表面并且彼此相隔预定间距的缓冲层图案；
(c)在所述缓冲层图案之上和之间形成半导体外延层；
(d)沿着与所述第一方向交叉的第二方向在所述半导体外延层中形成第一沟槽，以暴露出所述缓冲层图案的侧表面；
(e)选择性地移除由所述第一沟槽暴露的所述缓冲层图案以形成间隙；
(f)在通过移除所述缓冲层图案而形成的所述间隙中形成掩埋绝缘膜，所述半导体外延层的一部分设置在所述掩埋绝缘膜之间；
(g)移除在所述掩埋绝缘膜之间设置的所述半导体外延层的一部分，以在所述第一方向上形成第二沟槽；和
(h)在所述第一和第二沟槽中形成器件隔离膜。
2.根据权利要求1所述的方法，其中所述缓冲层包括相对于所述半导体衬底和所述半导体外延层可进行选择性地蚀刻的材料。
3.根据权利要求1所述的方法，其中所述半导体衬底是硅衬底，所述半导体外延层是硅外延层，所述缓冲层是SiGe层。
4.根据权利要求1所述的方法，其中所述缓冲层包括在(e)中通过选择性蚀刻可移除的选择性蚀刻层和在(c)中用作所述半导体外延层的籽晶的籽晶层。
5.根据权利要求1所述的方法，其中在(d)中，所述第一沟槽的深度大于所述缓冲层图案的深度。
6.根据权利要求1所述的方法，包括：在(e)中，通过选择性湿蚀刻工艺移除所述缓冲层图案。
7.根据权利要求1所述的方法，包括：在(g)中，通过移除在(c)中的所述缓冲层图案之间形成的所述半导体外延层来形成所述第二沟槽。
8.根据权利要求1所述的方法，包括：通过在所述第一和第二沟槽中形成的所述器件隔离膜水平地隔离所述半导体外延层，和通过所述掩埋绝缘膜使所述半导体外延层垂直地隔离于所述半导体衬底。
9.根据权利要求1所述的方法，其中在(d)中，所述第二方向垂直于所述第一方向。
10.一种半导体器件，通过包括以下步骤的方法来制造：
(a)在半导体衬底上形成缓冲层；
(b)在第一方向上图案化所述缓冲层，以形成具有侧表面并且彼此相隔预定间距的缓冲层图案；
(c)在所述缓冲层图案之上和之间形成半导体外延层；
(d)沿着与所述第一方向交叉的第二方向在所述半导体外延层中形成第一沟槽，以暴露出所述缓冲层图案的侧表面；
(e)选择性地移除由所述第一沟槽暴露的所述缓冲层图案以形成间隙；
(f)在通过移除所述缓冲层图案而形成的所述间隙中形成掩埋绝缘膜，所述半导体外延层的一部分设置在所述掩埋绝缘膜之间；
(g)移除在所述掩埋绝缘膜之间设置的所述半导体外延层的一部分，以在所述第一方向上形成第二沟槽；和
(h)在所述第一和第二沟槽中形成器件隔离膜，
其中在半导体衬底上形成的所述半导体外延层通过器件隔离膜水平地隔离和通过掩埋绝缘膜与所述半导体衬底垂直地隔离。
11.根据权利要求10所述的半导体器件，其中所述器件隔离膜的深度大于所述掩埋绝缘膜的深度。
12.根据权利要求10所述的半导体器件，还包括：
在通过所述器件隔离膜和所述掩埋绝缘膜隔离的所述半导体外延层上形成的栅极；
在所述半导体外延层中形成的源极区；和
在所述半导体外延层中形成的并与所述源极区间隔开的漏极区。
13.根据权利要求12所述的半导体器件，其中所述源极区和所述漏极区在所述掩埋绝缘膜上形成，由此在所述源极区和所述漏极区之间的所述半导体外延层的一部分用作浮置沟道体。
14.根据权利要求10所述的半导体器件，其中所述缓冲层包括相对于所述半导体衬底和所述半导体外延层可进行选择性地蚀刻的材料。
15.根据权利要求10所述的半导体器件，其中所述半导体衬底是硅衬底，所述半导体外延层是硅外延层，所述缓冲层是SiGe层。
16.根据权利要求10所述的半导体器件，其中所述缓冲层包括：在(e)中通过选择性蚀刻可移除的选择性蚀刻层和在(c)中用作所述半导体外延层的籽晶的籽晶层。
17.根据权利要求10所述的半导体器件，其中在(d)中，所述第一沟槽的深度大于所述缓冲层图案的深度。
18.根据权利要求10所述的半导体器件，包括：在(e)中，通过选择性湿蚀刻工艺移除所述缓冲层图案。
19.根据权利要求10所述的半导体器件，包括：在(g)中，通过移除在(c)中的所述缓冲层图案之间形成的所述半导体外延层来形成所述第二沟槽。
20.根据权利要求10所述的半导体器件，其中在(d)中，所述第二方向垂直于所述第一方向。
CN200910129363A 2008-10-20 2009-03-24 半导体器件及其制造方法 Pending CN101728309A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0102547 2008-10-20
KR1020080102547A KR100996800B1 (ko) 2008-10-20 2008-10-20 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN101728309A true CN101728309A (zh) 2010-06-09

Family

ID=42107969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910129363A Pending CN101728309A (zh) 2008-10-20 2009-03-24 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7927962B2 (zh)
JP (1) JP2010098277A (zh)
KR (1) KR100996800B1 (zh)
CN (1) CN101728309A (zh)
TW (1) TW201017814A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479740A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 相变存储器深沟槽隔离结构及制作方法
CN103378224A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构的制备方法
CN103378237A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构
CN103681856A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 无结半导体器件、其制造方法以及包括该器件的设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8264875B2 (en) * 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
FR2944641B1 (fr) * 2009-04-15 2011-04-29 Centre Nat Rech Scient Point memoire ram a un transistor.
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US10262898B2 (en) 2016-04-07 2019-04-16 Stmicroelectronics Sa Method for forming an electrical contact between a semiconductor film and a bulk handle wafer, and resulting structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070275537A1 (en) * 2006-05-25 2007-11-29 International Business Machines Corporation Formation of improved soi substrates using bulk semiconductor wafers
US7321144B2 (en) * 2003-12-18 2008-01-22 Samsung Electronics Co., Ltd. Semiconductor device employing buried insulating layer and method of fabricating the same
US20080145989A1 (en) * 2003-11-07 2008-06-19 Samsung Electronics Co., Ltd. SEMICONDUCTOR DEVICE HAVING PARTIALLY INSULATED FIELD EFFECT TRANSISTOR (PiFET) AND METHOD OF FABRICATING THE SAME

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69940422D1 (de) * 1999-04-30 2009-04-02 St Microelectronics Srl Herstellungsverfahren für integrierte SOI Schaltkreisstrukturen
JP2006156731A (ja) * 2004-11-30 2006-06-15 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
JP2008251812A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145989A1 (en) * 2003-11-07 2008-06-19 Samsung Electronics Co., Ltd. SEMICONDUCTOR DEVICE HAVING PARTIALLY INSULATED FIELD EFFECT TRANSISTOR (PiFET) AND METHOD OF FABRICATING THE SAME
US7321144B2 (en) * 2003-12-18 2008-01-22 Samsung Electronics Co., Ltd. Semiconductor device employing buried insulating layer and method of fabricating the same
US20070275537A1 (en) * 2006-05-25 2007-11-29 International Business Machines Corporation Formation of improved soi substrates using bulk semiconductor wafers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479740A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 相变存储器深沟槽隔离结构及制作方法
CN103378224A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构的制备方法
CN103378237A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构
CN103378224B (zh) * 2012-04-25 2016-06-29 清华大学 外延结构的制备方法
CN103681856A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 无结半导体器件、其制造方法以及包括该器件的设备

Also Published As

Publication number Publication date
JP2010098277A (ja) 2010-04-30
US7927962B2 (en) 2011-04-19
TW201017814A (en) 2010-05-01
US20100096701A1 (en) 2010-04-22
KR100996800B1 (ko) 2010-11-25
KR20100043493A (ko) 2010-04-29

Similar Documents

Publication Publication Date Title
CN101728309A (zh) 半导体器件及其制造方法
US7696032B2 (en) Semiconductor device including a crystal semiconductor layer, its fabrication and its operation
JP5234439B2 (ja) エッチングで作成したナノＦｉｎトランジスタ
KR100945511B1 (ko) 반도체 소자 및 그의 제조방법
US6461903B2 (en) Method for fabricating a part depletion type SOI device preventing a floating body effect
WO2015032195A1 (zh) 一种半浮栅器件的制造方法
KR101235559B1 (ko) 리세스 채널 트랜지스터 및 그 제조 방법
WO2012067920A1 (en) Double -gated dram transistors and methods of fabricating and operating the same
JP2007329489A (ja) 集積回路装置およびその製造方法
US7132751B2 (en) Memory cell using silicon carbide
TW200828515A (en) Transistor surround gate structure with silicon-on-insulator isolation for memory cells, memory arrays, memory devices and systems and methods of forming same
TWI471947B (zh) 電晶體元件及其製造方法
KR100374227B1 (ko) 반도체소자의 제조방법
CN112687622B (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
JP2008288567A (ja) 半導体記憶装置およびその製造方法
KR100861301B1 (ko) 반도체 소자 및 그의 제조방법
KR100944342B1 (ko) 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 제조방법
KR100637692B1 (ko) 반도체 소자 및 그 제조 방법
US20110180873A1 (en) Semiconductor device and method of manufacturing the same
KR100944357B1 (ko) 반도체소자 및 그 형성방법
JP2007281199A (ja) 半導体装置
KR100997794B1 (ko) 반도체 소자 및 그의 제조방법
KR100973272B1 (ko) Ｓｏｉ 소자 및 그의 제조방법
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법
KR101046380B1 (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20100609

C20 Patent right or utility model deemed to be abandoned or is abandoned