CN1016930B - 鉴相器 - Google Patents

Abstract

一种电视设备的水平鉴相器，接收一个根据时钟信号(CK)确定的频率采样和数字化的模拟复合视频信号(130)。模拟同步脉冲信号的前沿用插值法从数字化信号计算出来的。鉴相器还接收表示水平振荡信号的过渡边沿的第二信号(CSC)。过渡边沿的定时包含在第一(MS)和第二(MK)信号部分中。计算出来的同步脉冲信号的前沿在相位上与振荡器的过渡边沿加以比较，以产生供控制同步水平振荡器用的相位信号(PH)。

编号是根据图1的编号。

Description

本发明是关于一种可用于例如数字电视设备的锁相环电路中的鉴相器。

在数字电视接收机中，举例说，可能需要用锁相环电路（PLL）产生偏转电流。驱动例如水平输出级用的PLL周期输出信号是要使其与诸如基带电视信号的水平同步脉冲之类的输入同步信号同步的。

和在利用具有可控频率的压控振荡器（VCO）的模拟PLL电极中不同，可能需要用例如频率恒定的公共系统时钟同步控制数字电视的PLL电路。

数字PLL电路所产生的周期输出信号可能包括两个部分：第一信号部分的状态变化着或具有与系统时钟一致的过渡边沿，第二信号部分表示时钟周期的小部分，且可以在周期信号的各周期更新一次。可以将周期输出信号的定时边沿限定得使其在对应于第一信号部分的过渡边沿之后的该时钟周期的小部分的时刻出现。时钟周期的小部分是根据第二信号部分确定的。第二信号部分中所包含的信息可以叫做时滞信息。以D.H.韦利的名义申请的题为“电视同步化设备”的美国专利4，639，780（韦利专利）叙述了产生诸如第一信号部分和第二信号部分之类的信号的PLL的一个实例。

在这种数字锁相环电路中，输入同步信号，例如基带电视信号的水平同步脉冲，是在该系统时钟频率下采样，然后在一个模-数转换器中进行数字化的。得出的数字化同步信号和PLL的周期输出信号耦合到从两信号产生反馈相位差信号的数字PLL的鉴相器相应的各输出端口上。

为获取相位差信号，一些现有技术的数字鉴相 器利用了在系统时钟各采样周期内同步脉冲的整个持续时间内获得的信息。这种做法的缺点在于，在现有技术的这种鉴相器中，当在采样的时刻出现伴随同步脉冲的噪声信号时，则这个噪声会在整个同步脉冲的任何时间影响着相位差信号。

因此在这里我们认识到有必要只利用在同步脉冲内在过渡边沿附近出现的样品来减小这种噪声信号的影响。这样做的好处是，在该同步脉冲的其它采样时刻出现的噪声信号实质上不会影响相位差信号。

此外，即使当给定同步脉冲的宽度或给定同步脉冲的周期不等于采样时钟周期的整数倍时，也可能需要产生正确的相位差信号。

根据本发明的一个方面，电视设备的数字鉴相器产生的相位差信号表示在与水平扫描频率有关的频率下重复出现在第一同步输入信号和第二输入信号之间的相位差。第一输入信号是根据周期时钟信号采样，以产生包含第一输入信号的第一和第二采样值的采样信号。各第一和第二采样值表示对时钟信号同步出现的在相应于第一和第二时刻的第一输入信号。当估计在第一输入信号中会出现同步过渡边沿时，可以肯定会出现第一输入信号的过渡时刻。相位差信号是根据当其中出现相应的过渡边沿时第一输入信号的过渡时刻与第二输入信号的相应过渡时刻之间的时差产生的。

本发明的目的是要克服同步信号中出现噪声时的问题。如果同步信号是在整个同步脉冲持续时间被采样的，则噪声可能会影响鉴相器。为克服这个问题，本发明只采用同步脉冲的采样，这些采样是在同步脉冲过渡边沿附近出现的。因此，极大地增加了鉴相器的抗噪声性。

附图中：

图1说明实施本发明的一个鉴相器;

图2a至2g是有助于说明图1的鉴相器的工作的波形图。

图1例示了水平偏转电路包括锁相环电路（PLL）20在内的方框图。该水平偏转电路包括具有传统锁相环电路的VCO的模拟功能的顺序计数器21。计数器21是一个可编程的计数器，该计数器在周期为t_ck的时钟CK的各前沿（如图2a的定时图所示）之后递增计数。该计数器从例如1的初始值递增计数，直到它借助在图1输入端子21a的一个复位脉冲RESET复位到初始值为止。脉冲RESET控制着包含在相应周期中的时钟CK周期t_ck的数目或计数器21的顺序N。

在计数器21的输出端口21b的信号CT按给定的顺序N提供与时钟CK同时发生的计数器21的现时计数值。时滞信号SK由时滞发生器201产生（稍后即将谈到），限定着时钟CK的周期t_ck的小部分f。信号CT与信号SK一起限定着相应的定时，或各顺序N中在例如各水平周期H中发生一次的过渡边沿。定时边沿在相对于时钟CK也相对于与时钟CK同时出现的信号CT的时间上的移动量是根据部分f确定的。信号CT也耦合到产生周期为H与时钟CK同时发生的信号MS的解码器23上。脉冲发生器54根据信号SK和CT，举例说，在每一周期H中有一次，产生信号HORDRIVE。信号HORDRIVE给在对应于其信号频率的频率H下工作的水平输出级41提供开关信号。

PLL20包括一鉴相器202，该鉴相器体现了本发明的一个方面。鉴相器202接收信号130。信号130可以是，例如，一个模拟基带电视信号，包含着叫做同步信号SYNC在各周期H中的水平频率f下发生的信号部分。鉴相器202还接收信号MS和SK，此两信号一起限定着周期信号的定时或过渡边沿OSC。边沿OSC应在鉴相器202中与具有前沿SY的信号SYNC进行相位比较。鉴相器202根据OSC和SY分别出现时在时刻上的差异（从微计算机140）产生相位差信号pH。模拟常规PLL的鉴相器的输出信号的信号pH系是在PLL20中用以改变边沿OSC的相位，从而使定时边沿OSC与信号SYNC同步。

信号pH经由确定PLL20的响应时间的低通滤器33耦合。滤波器33经滤波后的信号LPFO耦合到前面说过的产生时滞信号SK和表示时钟CK整数周期中的同步脉冲之间的实际水平周期H的信号PERIOD的时滞发生器201的一个输入端上。因而也表示顺序N的周期的信号PERIOD耦合到比较器200上，比较器200产生使计数器21根据信号PERIOD举例说在各周期H复位一次的脉冲RESET。

在过渡情况下，当PLL20的计时边沿OSC尚未与信号SYNC同步时，在滤波器33中经滤波的相位差信号pH以这样的方式改变着SK和CT的信号值，使定时边沿OSC与信号SYNC同步。韦利专利中详细叙述了与PLL20类似的PLL的工作情况。应该理解的是，体现本发明的鉴相器202与韦利专利的PLL的鉴相器相应的鉴相器，工作情况不同。

图2a-2g显示了有助于说明图1鉴相器202的工作情况的波形。图1和图2a-2g中类似的符号和编号表示类似的元件或功能。

图1的模拟基带信号130系从例如图中未示出的电视接收机的视频检波器进行耦合的。产生数字化信号130a的模-数（A/D）转换器110在时钟CK的各周期t_ck内对信号130进行一次采样。当信号130是NTSC制信号时，时钟CK的频率可以为例如色副载波频率的四倍。

信号130a经由数字低通滤波器111耦合，数字低通滤波器111则从信号130a的采样产生低通滤波信号130b（如图2b的示意图所示）。图1的低通滤波器111减少了伴随而生的噪声。滤波器111还确定图2b的信号130b的前沿所连续产生的相应采样值之间的某一规定斜率r的预定变化率r′。信号130b的前沿对应于包含在图1的信号130中的同步信号SYNC的前沿SY_LE。低通滤波器111平稳工作的结果会使图2b的信号130b中斜率r的变化率r′实质上保持与复合视频信号中前沿SY_LE的斜率的变化相同。

信号130b系耦合到比较器112的第一输入端口上，比较器112的第二输入端口则接收可在常规设计的限制电平检波器113产生的限制电平信号SL。限制电平信号SL在简化了的装置中可以是一个恒定信号;也可以是根据信号130的振幅变化着的高度可变信号。

只要图2b的信号130b举例说是比限制电平信号SL在极性上更为正，则图2C在图1比较器112的输出端产生的同步信号H_s就处在第一状态或“假的”状态。由于信号H_s是假的，因而表明的信号130b中存在不用以提供诸如某一给定周期H的全部有效视频线路部分之类的同步信息。另一方面，当图2b的信号130b变得比在图2c的时间T_fs之后出现的限制电平信号SL在极性上正得少时，信号H_s的状态是真实的，表明在图1的信号130中存在同步脉冲信息。

图1的信号H_s由于有一个在图2C的时间T_fs时出现的前沿，因而当限制电平信号SL在极性上比图1的信号130b正得少时出现。因此信号130b与SL之间的差值在图2b的时间T_fs时改变极性。图1的信号H_s系耦合到例如在紧跟时间T_fs之后产生图2g的脉冲START的按常规方式制成的微分器121上。脉冲START表明在图1的信号130b中出现相应的电平变化。

未延迟的信号130b和延迟相当于时钟CK的一个周期t_ck的信号130b分别耦合到锁存器125的输入端口125c和125b上。耦合到锁存器125的时钟接收端子125a的脉冲START在图2b时间T_fs存储在端口125c和125b的相应信号，以便分别提供图1的输出信号Sb和Sa。

信号Sb在信号SL在极性上比信号130b正得少时，在时间T_fs提供图2b的信号130b的值。同样，信号Sa在信号SL在极性上比信号130b更正时，在时间Ta紧挨时钟t_ck的前沿处提供图2b的信号130b的值。

在图2b与时钟CK同时发生的时间Ta和在时间T_fs之前的一个周期t_ck，确定着图1的信号Sa的信号130b的值要比图2b的限制电平信号SL在极性上正一个“a”值。同样，在时间T_fs，确定着图1的信号Sb的信号130b的值要比图2b的信号SL在极性上少正一个“b”值。

脉冲START也耦合到复位-置位（R-S）触发器115的“置位”输入端子115a上，促使输出信号115b在触发器115耦合到“与”门117的输入端117a的输出端Q取“真实”状态。由于在输出端Q的信号是真实的，因而启动“与”门117以将时钟CK的脉冲与对时钟CK的脉冲进行计数的计数器116接收输入端子116a的时钟结合。此外脉冲START还通过“或”门118耦合到计数器116的“复位”输入端子116b上，以便在计算着信号pH的值的微计算机140的各计算循环开始的将计数器116的输出信号COUNT的初始值置于0。各计算循环是在出现脉冲START时出现的。

下面将会说明，信号COUNT提供计数器116的状态，且用以提供各种超时信息。举例说，计数器116的信号COUNT在每次时钟CK从0的初始值直到信号COUNT达到例如64的上限为止出现时增加一次。

信号COUNT在其达到表示举例说两微秒超时时间的预定值时耦合到产生触发边141a的解码器141的一个输入端口上。触发边141a耦合到触发器142接收着触发边的输入端上。边141a促使触发器142在这个超时时间结束时存储信号H_s的真/假状态，以形成一个耦合到微计算机140的信号VALID。

当出现边141a时，在超时时间结束时信号H_s为“假”的情况下，信号VALID成为“假”的。这可能是由于信号130的同步信号SYNC比两微秒时间的最低要求还要窄所致。另一方面，若出现时间边141a时信号H_s是“真”的，这表明同步信号SYNC的持续时间充分可以接受，则信号VALID变为“真”。只有当信号VALID 是真的，微计算机140才会计算相位差信号pH的值，这稍后即将谈到。

当信号COUNT已达上限（在此实例中等于64，相当于约5微秒的超时时间）时，接收信号COUNT的解码器122产生一更新信号UPDATE，此信号通过“或”门118耦合到计数器116的端子116b上，以便将计数器116再次清零，从而再次开始对信号pH的计算循环。

信号COUNT也耦合到锁存器123的输入端口123a上，锁存器123在出现图2的振荡器信号MS的边沿MSa时存储信号COUNT的值（以下称之为y值）。因此图1的锁存器123的一个输出端口123b处的一个输出信号COUNT1包含着信号COUNT在出现图2e的振荡器信号OSC的边沿MSa时的y值。信号COUNTI或y值表示在图2g的时间T_fs时脉冲START的前沿与图2e的边沿OSC在时间T₁出现的边沿MSa之间所经历的时间。

假设在图1的实施例中信号MS与信号COUNT同时变化。于是y值表示信号MS出现之前的信号COUNT1。由此可知，时间T_fs-T₁的长度等于（y+1）乘以t_ck，如图2f中所示。

图1的脉冲START系耦合到锁存器123的复位输入端RS上，以促使信号COUNT1和COUNT在信号pH的各计算循环开始时初置到零。

当计数器116达到上限值＝64时，微计算机140在给定计算循环对信号pH的计算开始，从而在解码器122中产生信号UPDATE，然后由微计算机140读取该信号。为了说明信号pH在微计算机140中的算法，假设时钟CK的周期t_ck是经过规一化的，且等于1。

在其计算循环的第一步中，微计算机140测试信号VALID。若信号VALID是“假”的，表明同步信号SYNC的持续时间比例如所要求的最小的2微秒更窄，则微计算机140排斥现行信号SYNC，并把该信号视为无效。这时微计算机140开始再次测试解码器122的输出，以检测在下一个计算循环中的信号UPDATE。若信号VALID是“真”的，则微计算机140在测试信号COUNT1的第二步骤的现行计算循环中，进行计算信号pH。

若信号COUNT1的y值不为0，则存在第一假设情况。这个情况是当相位差是在由计数器116的计数上限64所确定的举例说大约5微秒的窗口周期之内时出现的。在此情况下，图2e的边MSa在图1的计数器116达到其上限之前出现。如前所述，计数器116在例如图2d的时间T_fs出现脉冲START时开始计数，在时间T_es进行64时钟周期计数大约5微秒之后结束计数。

图2d的模拟同步信号SIM的持续时间与窗口周期相对应。表示图1的同步信号130b的数学等效值的信号SIM是由微计算机140从信号130b的采样借助于插值法通过分析重建的。图2d的信号SIM有一个前沿，图2b的信号130b的特性斜率r即在该前沿处计算使其等于在时间Ta与T_fs之间产生的过零时间T_zc的限制电平信号SL。时间T_zc是在微计算机140中通过例如从图2b由存储在图1的锁存器125的信号Sa和Sb得出的“a”和“b”值进行简单的三角插值计算出来的。也可以不用三角插值法而采用其它一般的插值法。插值计算的结果是使过零时间T_zc在图2a的时间T_fs前一个时间间隔X计算，其中X为时钟周期t_ck的小部分，且等于x＝（b/a+b）t_ck。

根据本发明的一个方面，图2d的时间T_zc在图2d的模拟或计算出的同步信号SIM出现前沿时将时间限制到一个时钟周期的小部分。信号SIM是从图1的视频信号130的同步脉冲得出的。因此图1的相位差信号pH的计算可以在使用模拟信号SIM的基础上进行，这样可以有利地使产生的相位差信号pH限制在一个时钟的小部分范围内。

在履行本发明的另一个方面时，图2d在时间T_zc具有前沿的模拟同步信号SIM系限定在某一固定的宽度上而不是限定在可变的宽度上。该固定宽度是选取得使其等于一个整数K，例如K＝65，再乘以图2a的时钟CK的周期t_ck的长度。

K值确定了图1的鉴相器202的变化范围或窗口周期。如由信号SIM所确定的那样，当输入信号SYNC与边沿OSC之间的时差小于约5微秒时，举例说，边沿SY_LE中相位的变化会促使信号PH中产生相应比例的变化。在变化范围之外，相位的变化不会在信号pH中产生任何相应或比例的变化。因此在变化范围之外，信号pH可以保持一个恒定值。鉴相器202的这种特性，举例说在信号SYNC中发生相位干扰时对在PLL20中获得快速的稳定时间有帮助。

为提供K＝65的宽度，图2d的模拟信号SIM的模拟下降边应加以限制，使其在时间T_e时出现。时间T_e出现在时钟CK与时间T_es一致的边之后所经历的一个时间间隔（1-b/a+b）时钟周期t_ck。时间T_es在时间T_fs之后64×t_ck时钟周期。在图2d的时间间隔T_zc-T_e期间，模拟同步信号SIM系被说成是处于“真实”状态。

图2e准备与图2d的信号SIM在相位上加以比较 的边OSC，如前所述，包括图1的信号MS和SK。信号MS在例如时间T₁出现的过渡边沿MSa与图2a的周期时钟CK的对应边同时发生。此外如前所述，图1叫做时滞信号的信号SK是一个表示图2a的时钟CK的周期t_ck的一部分f的值的数字字。综合起来说，图1的信号MS和SK限定着周期性定时边沿OSC。边沿OSC与常规PLL的VCO的输出信号类似。边沿OSC在图2e举例说在时间T₂＝T₁+f×t_ck出现的时间T₂出现。因此时间T₂出现在过渡边沿MSa与图2的下一个时钟CK的边沿之间。所以边沿OSC可以说是分辨率比图2a的周期t_ck更好的边沿。

根据本发明的另一方面，图2e的周期定时边沿OSC是在图1的鉴相器202中与图2d的模拟信号SIM进行比较的。由于图2d的模拟信号SIM的宽度等于周期t_ck的K整数倍，因此即使当水平周期的持续时间和图1的视频信号130的同步信号SYNC的宽度都不等于周期t_ck的整数倍，信号pH相位计算也仍然正确，这一点是有利的。当图1的视频信号130是由例如一个磁带录象机产生时，周期H的持续时间可能会变化。

有利的一点是，图2a的信号130b与图1的前沿SY_LE无关的采样是不会影响对信号pH的计算的。由于形成模拟同步信号SIM所需要的信息是只有在图2b的时间Ta和T_fs时从所取样行同步信号130b获得的，因而任何在其它时间与信号130b有关的噪声都有利地不会显著影响对图1相位差信号pH计算的精确性。

在履行本发明的一个方面时，相位差信号pH与图2d的模拟同步信号SIM的前沿与图2e的过渡边沿OSC之间的时差（如图1的信号MS和SK所规定的那样）有关。此时差是由微计算机140求出的，方法是计算图2d至2g的时间间隔T₂-T_zc的长度与时间间隔T_e-T₂的长度之间的差值。

图2f在图2d的时间间隔T₂-T_zc的长度A_P等于b/a+b、y+1和部分f这三项的和。如前面谈过的那样，b/a+b项等于图2b的时间间隔X的长度，y值系包含在图1的信号COUNT1中，部分f则包含在时滞字SK中。图2f在图2d的时间间隔T_e-T₂的长度A_n等于1-f、64-y-2和（1-b/a+b）这三项行和，如图2f所示意显示的那样。因此图1的信号pH等于差值A_p-A_n，此差值又等于（ (2b)/(a+b) +2f）+（2y-63）。头一个括弧中的项可包括周期t_ck的一部分。第二个括弧中的项表示周期t_ck的整数倍。

图2e的边沿OSC离时间T_zc越近，则图1的信号pH越负。另一方面，图2e的边沿OSC离时间T_e越近，则图1的信号pH越正。当图2e的定时边沿OSC出现在相对于T_zc预定的时刻，即大致在图2d的时间间隔T_zc-T_e的中心时，相位差信号pH等于零。

根据本发明的一个方面，相位差信号pH与时间T₂与图2d的T_zc之间的时差成正比，时间T₂对应于图2e受图1的信号MS和SK的限制的过渡边沿OSC，图2d的时间T_zc则由图1的信号130的同步信号的过渡前沿确定。为求出这个时差，鉴相器202的微计算机140采用同步化信息，该信息从模拟信号SIM求出，该模拟信号则具有由图1的信号130的同步信号SYNC的前沿所确定且其宽度等于时钟周期t_ck的整数倍的过渡前沿。其它所采用的信息还有从时滞SK求出的振荡器定时信息以及从具有与时钟CK同时出现的边沿MSa的信号MS求出的定时信息。

对图2e的振荡器边沿OSC出现在窗口周期内或图2d由模拟信号SIM所限定的时间间隔T_zc-T_e的第一假设情况的说明就到此为止。这种窗口周期系由模拟信号SIM确定。窗口周期的长度，如前所述，等于例如大约5微秒。

在下面即将谈到的第二和第三假设情况中，相位差是在由信号SIM确定的窗口周期之外。在这些情况下，为了在出现相位干扰时获取图1的PLL20的快速响应或稳定时间，可能需要形成电平恒定的信号pH。信号pH的这种恒定电平具有一个表示在第二情况存在时的相位滞后或在第三情况存在时的相位导前的相应极性。因此脉冲START也耦合到在时间T_fs存储着图2d的信号MS的真/假状态的触发器124的触发端子上，以便产生用以确定第二和第三情况之间的信号POLARITY（极性）的相应真/假状态。图1在触发器124的一个输出端的信号POLARITY的状态为微计算机140提供信号MS在图2e的时间T_fs的状态。信号POLARITY在第二和第三假设情况下用以确定相位差是正还是负。

第二假设情况是在同步信号SIM与振荡器边沿OSC之间的定相在图2e的时刻T_e之后发生时存在。在这种情况下，图1的信号COUNT1的y值都为0，而由微计算机140测试的信号POLARITY是假的。这是在例如时间T_e之后当信号MS的边MSa′和图2e的相应边OSC出现时发生的，如图2e中的相应虚线所示。在第二 假设情况下，图1的微计算机140确定信号pH为与相位差的特定值无关的相同而恒定的预定正值。

第三假设情况是在同步信号SIM与振荡器边沿OSC之间的定相是这样，以致边沿OSC在图2e的时间T_zc之前出现时存在的。在这种情况下，y值都为0，信号POLARITY为真。这是图2e的信号MS的边MSa″在时间T_zc之前出现时发生的，如相应的虚线所示。在第三假设情况下，微计算机140确定图1的信号pH为恒定的预定负值，该负值无论相位差的特定值如何都是相同的。

完成对信号pH的计算之后，微计算机140开始为下一个信号UPDATE的出现进行测试。当信号UPDATE是再次在接收下一个周期H的信号SYNC之后检测出的，则再次开始对信号pH的计算循环。

Claims (7)

1、一种数字鉴相器，响应第一输入信号(130)，第一输入信号(130)具有这样一个脉冲，该脉冲包含以相反方式变化从而限制所述脉冲的第一和第二过渡边沿，所述数字鉴相器还响应第二输入信号，用以产生表示所述第一(130)和第二(OSC)输入信号之间的相位差的相位差信号(pH)，该数字鉴相器包括：

一周期时钟信号源(CK)；

一采样装置(111)，响应所述第一输入信号(130)和所述时钟信号(CK)，用以产生包含表示在所述第一信号(130)中的相应电平的多个采样部分的采样信号(130a)；该数字鉴相器的特征在于：

第二装置(140)，响应所述采样信号(130a)用以从所述多个采样部分选取表示所述第一过渡边沿出现在第一时刻的至少第一采样部分，从而使在选择所述第一采样部分时，所述第二装置(140)拒绝接纳所述多个采样部分对应于所述脉冲实质上与所述第一过渡边沿无关的任何部分的各采样部分，所述第二装置(140)响应所述第二输入信号(OSC)用以根据所述第二输入信号(OSC)并根据所述第一采样部分，以实质上排斥所述多个采样部分的其余部分，产生所述相位差(pH)。

2、根据权利要求1的鉴相器，其特征在于，所述第二装置（140）检测表示所述第一过渡边沿出现的所述采样信号，并从所述多个采样部分选取对应于所述第一输入信号在所述第一时刻之前出现的部分的第二采样部分，用以根据所述第一和第二采样部分产生所述相位差（pH）。

3、根据权利要求2的鉴相器，其特征在于，所述第二装置（140）根据所述第一和第二采样部分采用插值法产生表示所述第一时刻的第一值，从而使所述第一时刻出现在对应于所述第一采样部分的时间与对应于所述第二采样部分的时刻中间。

4、根据权利要求3的鉴相器，其特征在于，与所述第一和第二采样部分相对应的所述时刻之间的时间间隔的长度等于所述时钟信号（CK）的周期。

5、根据权利要求3的鉴相器，其特征在于，所述第二装置（140）根据所述第一值产生一表示所述第一时刻与对应于所述第二输入信号（OSC）中的过渡边沿的时刻之间所经历的时间的第二值。

6、根据权利要求1的鉴相器，其特征在于，所述第二输入信号（OSC）包含第一信号部分（MS）和第二信号部分（SK），第一信号部分（MS）表示在所述第二输入信号中其分辨率与所述时钟信号的周期一致的过渡边沿，第二信号部分（SK）表示所述过渡边沿相对于所述第二输入信号（OSC）的所述第一信号部分（MS）其分辨率为所述时钟信号（CK）的周期的一部分的时滞。

7、根据权利要求1的鉴相器，其特征在于，所述相位差信号（pH）能提供控制电视设备的水平锁相环电路（20）所需的相位信息。