JP3278744B2 - 位相検出回路 - Google Patents
位相検出回路Info
- Publication number
- JP3278744B2 JP3278744B2 JP2000236952A JP2000236952A JP3278744B2 JP 3278744 B2 JP3278744 B2 JP 3278744B2 JP 2000236952 A JP2000236952 A JP 2000236952A JP 2000236952 A JP2000236952 A JP 2000236952A JP 3278744 B2 JP3278744 B2 JP 3278744B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- edge
- period
- phase
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ディジタ
ル・テレビジョン装置の位相ロックループ回路に使われ
るディジタルの位相検出回路に関する。
ル・テレビジョン装置の位相ロックループ回路に使われ
るディジタルの位相検出回路に関する。
【０００２】
【発明の背景】ディジタル・テレビジョン装置におい
て、例えば、位相ロックループ（ＰＬＬ）回路を使って
偏向電流を発生することが望ましい場合がある。例え
ば、水平の出力段を駆動するために使われる位相ロック
ループ回路の周期的な出力信号は、ベースバンドのテレ
ビジョン信号の水平同期パルスのような入って来る同期
信号に同期化されている。
て、例えば、位相ロックループ（ＰＬＬ）回路を使って
偏向電流を発生することが望ましい場合がある。例え
ば、水平の出力段を駆動するために使われる位相ロック
ループ回路の周期的な出力信号は、ベースバンドのテレ
ビジョン信号の水平同期パルスのような入って来る同期
信号に同期化されている。
【０００３】制御可能な周波数を有する電圧制御発振器
（ＶＣＯ）を使用するアナログの位相ロックループとは
違って、例えば、一定の周波数を有する共通のシステム
・クロックに同期させてディジタル・テレビジョン装置
の位相ロックループ回路を動作させることが望ましい。
（ＶＣＯ）を使用するアナログの位相ロックループとは
違って、例えば、一定の周波数を有する共通のシステム
・クロックに同期させてディジタル・テレビジョン装置
の位相ロックループ回路を動作させることが望ましい。
【０００４】ディジタルの位相ロックループ回路によっ
て発生される周期性の出力信号は、状態を変える第１の
信号部もしくはシステム・クロックに一致する遷移エッ
ジを有する第１の信号部とクロック周期の分数を表わ
し、周期的な信号の各サイクルに一回更新される第２の
信号部との２つの部分を含んでいる。周期的な出力信号
のタイミング・エッジは、第１の信号部の遷移エッジに
続くクロック周期の分数に対応する時点で発生するよう
に定められる。クロック周期の分数は第２の信号部に従
って決められる。第２の信号部に含まれる情報はスキュ
ー情報と呼ばれるものである。この第１および第２の信
号部のような信号を発生する位相ロックループの一例
は、ディー・エイチ・ウイリス(Ｄ．Ｈ．Ｗｉｌｌｉｓ)
氏に付与された“テレビジョン同期化装置”という名称
の米国特許第４，６３９，７８０号明細書に開示されて
いる。
て発生される周期性の出力信号は、状態を変える第１の
信号部もしくはシステム・クロックに一致する遷移エッ
ジを有する第１の信号部とクロック周期の分数を表わ
し、周期的な信号の各サイクルに一回更新される第２の
信号部との２つの部分を含んでいる。周期的な出力信号
のタイミング・エッジは、第１の信号部の遷移エッジに
続くクロック周期の分数に対応する時点で発生するよう
に定められる。クロック周期の分数は第２の信号部に従
って決められる。第２の信号部に含まれる情報はスキュ
ー情報と呼ばれるものである。この第１および第２の信
号部のような信号を発生する位相ロックループの一例
は、ディー・エイチ・ウイリス(Ｄ．Ｈ．Ｗｉｌｌｉｓ)
氏に付与された“テレビジョン同期化装置”という名称
の米国特許第４，６３９，７８０号明細書に開示されて
いる。
【０００５】このようなディジタルの位相ロックループ
回路において、例えば、ベ一スバンドのテレビジョン信
号の水平同期パルスのような入って来る同期信号は、シ
ステム・クロック周波数でサンプリングされ、次にアナ
ログ・ディジタル変換器でディジタル化される。その結
果得られるディジタル化された同期信号と位相ロックル
ープ回路の周期的な出力信号は、この２つの信号からフ
ィードバックすなわち位相差信号を発生するディジタル
位相ロックループ回路の位相検出回路の対応する入力ポ
ートに結合される。
回路において、例えば、ベ一スバンドのテレビジョン信
号の水平同期パルスのような入って来る同期信号は、シ
ステム・クロック周波数でサンプリングされ、次にアナ
ログ・ディジタル変換器でディジタル化される。その結
果得られるディジタル化された同期信号と位相ロックル
ープ回路の周期的な出力信号は、この２つの信号からフ
ィードバックすなわち位相差信号を発生するディジタル
位相ロックループ回路の位相検出回路の対応する入力ポ
ートに結合される。
【０００６】従来技術によるディジタルの位相検出回路
の中には、この位相差信号を得るために、同期パルスの
期間の間じゅうシステム・クロックの各サンプリング期
間に得られる情報を利用するものがある。この種の従来
技術による検出回路においては、都合の悪いことに、同
期パルスに付随する雑音信号は、この種の雑音がサンプ
リング時点で生ずるとき、同期パルスの間じゅうの何時
でも位相差信号に影響を及ぼす。
の中には、この位相差信号を得るために、同期パルスの
期間の間じゅうシステム・クロックの各サンプリング期
間に得られる情報を利用するものがある。この種の従来
技術による検出回路においては、都合の悪いことに、同
期パルスに付随する雑音信号は、この種の雑音がサンプ
リング時点で生ずるとき、同期パルスの間じゅうの何時
でも位相差信号に影響を及ぼす。
【０００７】同期パルス内の遷移エッジの近辺に生ずる
サンプルだけを使うことにより、この種の雑音信号によ
る影響を減少させることが望ましいこととして認識され
る。このようにして、同期パルスの他のサンプリング時
点で生じる雑音信号は、都合のよいことに、位相差信号
に実質的に影響を及ぼさない。
サンプルだけを使うことにより、この種の雑音信号によ
る影響を減少させることが望ましいこととして認識され
る。このようにして、同期パルスの他のサンプリング時
点で生じる雑音信号は、都合のよいことに、位相差信号
に実質的に影響を及ぼさない。
【０００８】さらに、所定の同期パルスの幅あるいは所
定の同期パルスの周期がサンプリング・クロック周期の
整数倍に等しくない時でも正確な位相差信号を発生する
ことが望ましい。
定の同期パルスの周期がサンプリング・クロック周期の
整数倍に等しくない時でも正確な位相差信号を発生する
ことが望ましい。
【０００９】
【発明が解決しようとする課題】同期パルスを有する入
力信号の振幅に従ってスライス・レベルを変化させるこ
とにある。
力信号の振幅に従ってスライス・レベルを変化させるこ
とにある。
【００１０】
【課題を解決するための手段】互いに反対方向に変化し
て同期パルス（ＳＹＮＣ）を形成する第１の遷移エッジ
（ＳＹLE）と第２の遷移エッジを含む前記パルスを有す
る入力信号（１３０）に応答すると共に、位相ロックル
ープ回路（２０）で発生されるタイミング・エッジ信号
（ＯＳＣ）に応答して、前記入力信号（１３０）と前記
タイミング・エッジ信号（ＯＳＣ）との位相差を示す位
相差信号（ＰＨ）を発生するディジタルの位相検出回路
であって、周期的なクロック信号（ＣＫ）の信号源と、
前記入力信号（１３０）と前記クロック信号（ＣＫ）と
に応答し、前記入力信号（１３０）の各レベルを表わす
複数のサンプルを含んでいるサンプル信号（１３０ａ）
を発生するサンプリング手段（１１０）と、前記サンプ
ル信号（１３０ａ、１３０ｂ）に応答して、前記複数の
サンプルから、前記第１の遷移エッジが生ずる時点を示
す少なくとも１つのサンプルを選択する選択手段とを具
え、前記選択手段が、 １）前記サンプル信号（１３０ｂ）とスライス・レベル
（ＳＬ）とを比較し、前記サンプル信号（１３０ａ）が
前記スライス・レベルを超えると、出力信号（Ｈs）を
発生する比較手段（１１２）と、 ２）前記入力信号（１３０）の振幅に従って前記スライ
ス・レベルを変化させるスライス・レベル検出手段（１
１３）とを含んでいる、前記ディジタルの位相検出回
路。
て同期パルス（ＳＹＮＣ）を形成する第１の遷移エッジ
（ＳＹLE）と第２の遷移エッジを含む前記パルスを有す
る入力信号（１３０）に応答すると共に、位相ロックル
ープ回路（２０）で発生されるタイミング・エッジ信号
（ＯＳＣ）に応答して、前記入力信号（１３０）と前記
タイミング・エッジ信号（ＯＳＣ）との位相差を示す位
相差信号（ＰＨ）を発生するディジタルの位相検出回路
であって、周期的なクロック信号（ＣＫ）の信号源と、
前記入力信号（１３０）と前記クロック信号（ＣＫ）と
に応答し、前記入力信号（１３０）の各レベルを表わす
複数のサンプルを含んでいるサンプル信号（１３０ａ）
を発生するサンプリング手段（１１０）と、前記サンプ
ル信号（１３０ａ、１３０ｂ）に応答して、前記複数の
サンプルから、前記第１の遷移エッジが生ずる時点を示
す少なくとも１つのサンプルを選択する選択手段とを具
え、前記選択手段が、 １）前記サンプル信号（１３０ｂ）とスライス・レベル
（ＳＬ）とを比較し、前記サンプル信号（１３０ａ）が
前記スライス・レベルを超えると、出力信号（Ｈs）を
発生する比較手段（１１２）と、 ２）前記入力信号（１３０）の振幅に従って前記スライ
ス・レベルを変化させるスライス・レベル検出手段（１
１３）とを含んでいる、前記ディジタルの位相検出回
路。
【００１１】
【発明の実施の形態】図１は、位相ロックループ（ＰＬ
Ｌ）回路２０を含んでいる水平偏向回路のブロック図を
示す。位相ロックループ回路２０は、普通の位相ロック
ル一プ回路の電圧制御発振器(以下、ＶＣＯという。)と
類似の機能を有する逐次カウンタ２１を含んでいる。カ
ウンタ２１は、図２のａのタイミング図に示すように、
周期ｔ CKを有するクロックＣＫの各前縁の後に増加され
るプログラム可能なカウンタである。このカウンタは、
例えば１の初期値から図１の入力端子２１ａにおけるリ
セットパルスＲＥＳＥＴにより初期値にリセットされる
まで計数する。リセットパルスＲＥＳＥＴは、カウンタ
２１の対応する周期、すなわちシーケンスＮに含まれる
クロックＣＫの周期ｔCKの数を制御する。
Ｌ）回路２０を含んでいる水平偏向回路のブロック図を
示す。位相ロックループ回路２０は、普通の位相ロック
ル一プ回路の電圧制御発振器(以下、ＶＣＯという。)と
類似の機能を有する逐次カウンタ２１を含んでいる。カ
ウンタ２１は、図２のａのタイミング図に示すように、
周期ｔ CKを有するクロックＣＫの各前縁の後に増加され
るプログラム可能なカウンタである。このカウンタは、
例えば１の初期値から図１の入力端子２１ａにおけるリ
セットパルスＲＥＳＥＴにより初期値にリセットされる
まで計数する。リセットパルスＲＥＳＥＴは、カウンタ
２１の対応する周期、すなわちシーケンスＮに含まれる
クロックＣＫの周期ｔCKの数を制御する。
【００１２】カウンタ２１の出力ポート２１ｂにおける
信号ＣＴは、所定のシーケンスＮにおいて、クロックＣ
Ｋに一致して発生するカウンタ２１の現計数値を与え
る。後で説明するように、スキュー発生回路２０１から
発生されるスキュー信号ＳＫはクロックＣＫの周期ｔCK
の分数ｆを決める。信号ＳＫと信号ＣＴは、例えば、各
水平周期Ｈに一回生ずる各シーケンスＮにおける対応タ
イミング、すなわち遷移エッジを決める。タイミング・
エッジは、クロックＣＫに対して、またクロックＣＫに
一致して生ずる信号ＣＴに対して、分数ｆによって決ま
る量だけ時間軸上においてシフトされる。信号ＣＴは、
クロックＣＫに一致して生ずる周期Ｈを有する信号ＭＳ
を発生するデコーダ２３にも結合される。パルス発生回
路５４は、信号ＳＫおよび信号ＣＴに従って、例えば各
周期Ｈに一回信号ＨＯＲＤＲＩＶＥを発生する。信号Ｈ
ＯＲＤＲＩＶＥは、信号ＨＯＲＤＲＩＶＥの周波数と一
致する周波数Ｈで動作する水平出力段４１に切り換え信
号を供給する。
信号ＣＴは、所定のシーケンスＮにおいて、クロックＣ
Ｋに一致して発生するカウンタ２１の現計数値を与え
る。後で説明するように、スキュー発生回路２０１から
発生されるスキュー信号ＳＫはクロックＣＫの周期ｔCK
の分数ｆを決める。信号ＳＫと信号ＣＴは、例えば、各
水平周期Ｈに一回生ずる各シーケンスＮにおける対応タ
イミング、すなわち遷移エッジを決める。タイミング・
エッジは、クロックＣＫに対して、またクロックＣＫに
一致して生ずる信号ＣＴに対して、分数ｆによって決ま
る量だけ時間軸上においてシフトされる。信号ＣＴは、
クロックＣＫに一致して生ずる周期Ｈを有する信号ＭＳ
を発生するデコーダ２３にも結合される。パルス発生回
路５４は、信号ＳＫおよび信号ＣＴに従って、例えば各
周期Ｈに一回信号ＨＯＲＤＲＩＶＥを発生する。信号Ｈ
ＯＲＤＲＩＶＥは、信号ＨＯＲＤＲＩＶＥの周波数と一
致する周波数Ｈで動作する水平出力段４１に切り換え信
号を供給する。
【００１３】位相ロックループ回路２０は、本発明の1
つの特徴を具体化する位相検出回路２０２を含んでい
る。位相検出回路２０２は信号１３０を受け取る。信号
１３０は、例えば、各周期Ｈにおいて水平周波数ｆHで
生ずる同期信号ＳＹＮＣと呼ばれる信号部分を含んでい
るアナログのべ一スバンドのテレビジョン信号である。
位相検出回路２０２は、周期的な信号のタイミング・エ
ッジすなわち遷移エッジＯＳＣを決める信号ＭＳと信号
ＳＫも受け取る。エッジＯＳＣは、位相検出回路２０２
において前縁ＳＹLEを有する信号ＳＹＮＣと位相比較さ
れる。位相検出回路２０２は、エッジＯＳＣおよびＳＹ
LEがそれぞれ生ずる時点間の差に従ってマイクロコンピ
ュータ１４０から位相差信号ＰＨを発生する。普通の位
相ロックループ回路の位相検出回路の出力信号と類似の
信号ＰＨは、エッジＯＳＣの位相を変えてタイミング・
エッジＯＳＣを信号ＳＹＮＣに同期化させるために位相
ロックループ回路２０で使われる。
つの特徴を具体化する位相検出回路２０２を含んでい
る。位相検出回路２０２は信号１３０を受け取る。信号
１３０は、例えば、各周期Ｈにおいて水平周波数ｆHで
生ずる同期信号ＳＹＮＣと呼ばれる信号部分を含んでい
るアナログのべ一スバンドのテレビジョン信号である。
位相検出回路２０２は、周期的な信号のタイミング・エ
ッジすなわち遷移エッジＯＳＣを決める信号ＭＳと信号
ＳＫも受け取る。エッジＯＳＣは、位相検出回路２０２
において前縁ＳＹLEを有する信号ＳＹＮＣと位相比較さ
れる。位相検出回路２０２は、エッジＯＳＣおよびＳＹ
LEがそれぞれ生ずる時点間の差に従ってマイクロコンピ
ュータ１４０から位相差信号ＰＨを発生する。普通の位
相ロックループ回路の位相検出回路の出力信号と類似の
信号ＰＨは、エッジＯＳＣの位相を変えてタイミング・
エッジＯＳＣを信号ＳＹＮＣに同期化させるために位相
ロックループ回路２０で使われる。
【００１４】信号ＰＨは位相ロックループ回路２０の応
答時間を決める低域通過フィルタ３３を介して結合され
る。フィルタ３３からの濾波済み信号ＬＰＦＯは、先に
述べたスキュー信号ＳＫおよびクロックＣＫの整数周期
における同期パルス間の実際の水平周期Ｈを表わす信号
ＰＥＲＩＯＤを発生するスキュー発生回路２０１の入力
端子に結合される。従って、シーケンスＮの周期をも表
わす信号ＰＥＲＩＯＤは、例えば、各周期Ｈに一回、信
号ＰＥＲＩＯＤに従ってカウンタ２１をリセットするパ
ルスＲＥＳＥＴを発生する比較回路２００に結合され
る。
答時間を決める低域通過フィルタ３３を介して結合され
る。フィルタ３３からの濾波済み信号ＬＰＦＯは、先に
述べたスキュー信号ＳＫおよびクロックＣＫの整数周期
における同期パルス間の実際の水平周期Ｈを表わす信号
ＰＥＲＩＯＤを発生するスキュー発生回路２０１の入力
端子に結合される。従って、シーケンスＮの周期をも表
わす信号ＰＥＲＩＯＤは、例えば、各周期Ｈに一回、信
号ＰＥＲＩＯＤに従ってカウンタ２１をリセットするパ
ルスＲＥＳＥＴを発生する比較回路２００に結合され
る。
【００１５】過渡状態の間、位相ロックループ回路２０
のタイミング・エッジＯＳＣがまだ信号ＳＹＮＣと同期
していないとき、フィルタ３３で濾波される位相差信号
ＰＨは、タイミング・エッジＯＳＣが信号ＳＹＮＣに同
期して発生するように信号ＳＫおよび信号ＣＴの値を変
える。位相ロックループ回路２０に類似の位相ロックル
ープ回路の動作は、先に示したウイリス（Ｗｉｌｌｉ
ｓ）氏の特許に詳細に説明されている。本発明を具体化
する位相検出回路２０２は先に述べたウイリス氏の特許
の位相ロックループ回路の対応する位相検出回路とは異
なる動作を行なうことを理解すべきである。
のタイミング・エッジＯＳＣがまだ信号ＳＹＮＣと同期
していないとき、フィルタ３３で濾波される位相差信号
ＰＨは、タイミング・エッジＯＳＣが信号ＳＹＮＣに同
期して発生するように信号ＳＫおよび信号ＣＴの値を変
える。位相ロックループ回路２０に類似の位相ロックル
ープ回路の動作は、先に示したウイリス（Ｗｉｌｌｉ
ｓ）氏の特許に詳細に説明されている。本発明を具体化
する位相検出回路２０２は先に述べたウイリス氏の特許
の位相ロックループ回路の対応する位相検出回路とは異
なる動作を行なうことを理解すべきである。
【００１６】図２のａ−ｇは、図１の検出回路２０２の
動作を説明するのに有効な波形を示す。図１および図２
のａ−ｇにおいて、同じ記号および数字は同じ要素すな
わち機能を表わす。
動作を説明するのに有効な波形を示す。図１および図２
のａ−ｇにおいて、同じ記号および数字は同じ要素すな
わち機能を表わす。
【００１７】図１のアナログのベースバンド信号１３０
は、例えば、図示されていないテレビジョン受像機のビ
デオ検波器から結合される。信号１３０は、ディジタル
化された信号１３０ａを発生するアナログ・ディジタル
（Ａ／Ｄ）変換器１１０によりクロックＣＫの各周期ｔ
CKに一回サンプリングされる。信号１３０がＮＴＳＣ方
式の信号のとき、クロックＣＫの周波数は、例えば色副
搬送波の周波数の４倍である。
は、例えば、図示されていないテレビジョン受像機のビ
デオ検波器から結合される。信号１３０は、ディジタル
化された信号１３０ａを発生するアナログ・ディジタル
（Ａ／Ｄ）変換器１１０によりクロックＣＫの各周期ｔ
CKに一回サンプリングされる。信号１３０がＮＴＳＣ方
式の信号のとき、クロックＣＫの周波数は、例えば色副
搬送波の周波数の４倍である。
【００１８】信号１３０ａは、信号１３０ａのサンプル
から、図２のｂに図示されている低域濾波済み信号１３
０ｂを発生するディジタルの低域通過フィルタ１１１を
介して結合される。フィルタ１１１は、図２のｂの信号
１３０ｂの前縁の連続して発生するサンプルの対応する
値間の定められた傾きｒの変化ｒ′の予め定められる割
合も設定する。信号１３０ｂの前縁は、図１の信号１３
０に含まれる同期信号ＳＹＮＣの前縁ＳＹLEに対応す
る。低域通過フィルタ１１１の円滑化動作の結果、図２
のｂの信号１３０ｂにおける傾きｒの変化ｒ′の割合
は、複合ビデオ信号における前縁ＳＹLEの傾きの変化と
ほぼ同じに留まる傾向にある。
から、図２のｂに図示されている低域濾波済み信号１３
０ｂを発生するディジタルの低域通過フィルタ１１１を
介して結合される。フィルタ１１１は、図２のｂの信号
１３０ｂの前縁の連続して発生するサンプルの対応する
値間の定められた傾きｒの変化ｒ′の予め定められる割
合も設定する。信号１３０ｂの前縁は、図１の信号１３
０に含まれる同期信号ＳＹＮＣの前縁ＳＹLEに対応す
る。低域通過フィルタ１１１の円滑化動作の結果、図２
のｂの信号１３０ｂにおける傾きｒの変化ｒ′の割合
は、複合ビデオ信号における前縁ＳＹLEの傾きの変化と
ほぼ同じに留まる傾向にある。
【００１９】信号１３０ｂは、普通に設計されたスライ
ス・レベル検出回路１１３で発生されるスライス・レベ
ル信号ＳＬを第２の入力ポートに受け取る比較回路１１
２の第１の入力ポートに結合される。スライス・レベル
信号ＳＬは、簡単な構成の場合には一定信号であり、あ
るいは信号１３０の振幅に従って変化する動的に可変の
信号の場合もある。
ス・レベル検出回路１１３で発生されるスライス・レベ
ル信号ＳＬを第２の入力ポートに受け取る比較回路１１
２の第１の入力ポートに結合される。スライス・レベル
信号ＳＬは、簡単な構成の場合には一定信号であり、あ
るいは信号１３０の振幅に従って変化する動的に可変の
信号の場合もある。
【００２０】図２のｂの信号１３０ｂが、例えば、スラ
イス・レベル信号ＳＬより更に正である限り、図１の比
較回路１１２の出力端子に発生する図２のｃの同期信号
Ｈsは第1の状態すなわち“偽”（ＦＡＬＳＥ）状態であ
る。ＦＡＬＳＥ状態の信号Ｈsは、例えば、所定の周期
Ｈの全部の有効ビデオ・ライン部分のような同期化情報
を与えるために使われない信号１３０ｂ中の対応する部
分の発生を示す。一方、図２のｂの信号１３０ｂが、図
２のｃの時間Ｔfs後に生ずるスライス・レベル信号ＳＬ
より更に小さく正になると、信号Ｈsの状態は図１の信
号１３０中の同期パルス情報の発生を示す“真”（ＴＲ
ＵＥ）状態である。
イス・レベル信号ＳＬより更に正である限り、図１の比
較回路１１２の出力端子に発生する図２のｃの同期信号
Ｈsは第1の状態すなわち“偽”（ＦＡＬＳＥ）状態であ
る。ＦＡＬＳＥ状態の信号Ｈsは、例えば、所定の周期
Ｈの全部の有効ビデオ・ライン部分のような同期化情報
を与えるために使われない信号１３０ｂ中の対応する部
分の発生を示す。一方、図２のｂの信号１３０ｂが、図
２のｃの時間Ｔfs後に生ずるスライス・レベル信号ＳＬ
より更に小さく正になると、信号Ｈsの状態は図１の信
号１３０中の同期パルス情報の発生を示す“真”（ＴＲ
ＵＥ）状態である。
【００２１】図２のｃの時間Ｔfsに生ずる前縁を有する
図１の信号Ｈsは、図１の信号１３０ｂがスライス・レ
ベル信号ＳＬより更に小さく正になるとき生ずる。従っ
て、信号１３０ｂおよび信号ＳＬ間の差の値は図２のｂ
の時間Ｔfsで極性が変わる。図１の信号ＨSは、例え
ば、時間Ｔfsの直後の図２のｇのパルスＳＴＡＲＴを発
生する通常設計の微分回路１２１に結合される。パルス
ＳＴＡＲＴは図１の信号１３０ｂにおける対応するレベ
ル変化の発生を表わす。
図１の信号Ｈsは、図１の信号１３０ｂがスライス・レ
ベル信号ＳＬより更に小さく正になるとき生ずる。従っ
て、信号１３０ｂおよび信号ＳＬ間の差の値は図２のｂ
の時間Ｔfsで極性が変わる。図１の信号ＨSは、例え
ば、時間Ｔfsの直後の図２のｇのパルスＳＴＡＲＴを発
生する通常設計の微分回路１２１に結合される。パルス
ＳＴＡＲＴは図１の信号１３０ｂにおける対応するレベ
ル変化の発生を表わす。
【００２２】非遅延信号１３０ｂおよびクロックＣＫの
１周期ｔCKだけ遅延された信号１３０ｂは、ラッチ１２
５の入力ポート１２５ｃおよび１２５ｂにそれぞれ結合
される。ラッチ１２５のクロック受け取り端子１２５ａ
に結合されるパルスＳＴＡＲＴは、図２のｂの時間Ｔfs
におけるポート１２５ｃおよびポート１２５ｂの対応す
る信号を貯え、図１の出力信号ＳbおよびＳaをそれぞれ
発生する。
１周期ｔCKだけ遅延された信号１３０ｂは、ラッチ１２
５の入力ポート１２５ｃおよび１２５ｂにそれぞれ結合
される。ラッチ１２５のクロック受け取り端子１２５ａ
に結合されるパルスＳＴＡＲＴは、図２のｂの時間Ｔfs
におけるポート１２５ｃおよびポート１２５ｂの対応す
る信号を貯え、図１の出力信号ＳbおよびＳaをそれぞれ
発生する。
【００２３】信号Ｓbは、信号１３０ｂが信号ＳＬより
小さい正のとき、時間Ｔfsにおいて図２のｂの信号１３
０ｂの値を発生する。同様に、信号Ｓaは、信号１３０
ｂが信号ＳＬより大きい正のとき、時間Ｔaにおいてク
ロックｔCKの直前縁において図２のｂの信号１３０ｂの
値を発生する。
小さい正のとき、時間Ｔfsにおいて図２のｂの信号１３
０ｂの値を発生する。同様に、信号Ｓaは、信号１３０
ｂが信号ＳＬより大きい正のとき、時間Ｔaにおいてク
ロックｔCKの直前縁において図２のｂの信号１３０ｂの
値を発生する。
【００２４】クロックＣＫに一致し、時間Ｔfsより１周
期ｔCK前に生ずる図２のｂの時間Ｔ aにおいて、図１の
信号Ｓaを設定する信号１３０ｂの値は、“ａ”で示さ
れる量だけ図２のｂのスライス・レベル信号ＳＬより大
きい正である。同様に、時間Ｔ fsにおいて、図１の信号
Ｓbを設定する信号１３０ｂの値は、“ｂ”で示される
量だけ図２のｂのスライス・レベル信号ＳＬより小さい
正の値である。
期ｔCK前に生ずる図２のｂの時間Ｔ aにおいて、図１の
信号Ｓaを設定する信号１３０ｂの値は、“ａ”で示さ
れる量だけ図２のｂのスライス・レベル信号ＳＬより大
きい正である。同様に、時間Ｔ fsにおいて、図１の信号
Ｓbを設定する信号１３０ｂの値は、“ｂ”で示される
量だけ図２のｂのスライス・レベル信号ＳＬより小さい
正の値である。
【００２５】パルスＳＴＡＲＴは、リセット・セット
（Ｒ−Ｓ）型フリップフロップ１１５のセット入力端子
１１５ａにも結合され、これにより出力信号１１５ｂ
は、アンドゲート１１７の入力１１７ａに結合されるフ
リップフロップ１１５の出力端子ＱにおいてＴＲＵＥ状
態をとる。出力端子ＱにおけるＴＲＵＥの信号により、
アンドゲート１１７はクロックＣＫのパルスを計数する
カウンタ１１６のクロック受け取り入力端子１１６ａに
クロックＣＫのパルスを結合させる。パルスＳＴＡＲＴ
は、さらにオアゲート１１８を介してカウンタ１１６の
リセット入力端子１１６ｂに結合され、信号ＰＨの値を
計算するマイクロコンピュータ１４０の各計算サイクル
の開始時にカウンタ１１６の出力信号ＣＯＵＮＴを零に
初期化する。各計算サイクルはパルスＳＴＡＲＴが生ず
るときに生ずる。
（Ｒ−Ｓ）型フリップフロップ１１５のセット入力端子
１１５ａにも結合され、これにより出力信号１１５ｂ
は、アンドゲート１１７の入力１１７ａに結合されるフ
リップフロップ１１５の出力端子ＱにおいてＴＲＵＥ状
態をとる。出力端子ＱにおけるＴＲＵＥの信号により、
アンドゲート１１７はクロックＣＫのパルスを計数する
カウンタ１１６のクロック受け取り入力端子１１６ａに
クロックＣＫのパルスを結合させる。パルスＳＴＡＲＴ
は、さらにオアゲート１１８を介してカウンタ１１６の
リセット入力端子１１６ｂに結合され、信号ＰＨの値を
計算するマイクロコンピュータ１４０の各計算サイクル
の開始時にカウンタ１１６の出力信号ＣＯＵＮＴを零に
初期化する。各計算サイクルはパルスＳＴＡＲＴが生ず
るときに生ずる。
【００２６】信号ＣＯＵＮＴはカウンタ１１６の状態を
供給し、以下に説明するように種々の一時中断の情報を
供給するために使われる。カウンタ１１６の信号ＣＯＵ
ＮＴは、例えば、信号ＣＯＵＮＴが零である初期値か
ら、例えば、６４の上限に達するまで各タイミング・ク
ロックＣＫが生ずる度に増加する。
供給し、以下に説明するように種々の一時中断の情報を
供給するために使われる。カウンタ１１６の信号ＣＯＵ
ＮＴは、例えば、信号ＣＯＵＮＴが零である初期値か
ら、例えば、６４の上限に達するまで各タイミング・ク
ロックＣＫが生ずる度に増加する。
【００２７】信号ＣＯＵＮＴは、信号ＣＯＵＮＴが、例
えば２マイクロセカンドの一時中断の期間を表わす所定
値に達するとき、トリガー・エッジ１４１ａを発生する
デコーダ１４１の入力ポートに結合される。トリガー・
エッジ１４１ａはフリップフロップ１４２のトリガー・
エッジを受け取る入力端子に結合される。トリガー・エ
ッジ１４１ａにより、フリップフロップ１４２は一時中
断の期間の終りにＴＲＵＥ／ＦＡＬＳＥの状態を貯え、
マイクロコンピュータ１４０に結合される信号ＶＡＬＩ
Ｄを形成する。
えば２マイクロセカンドの一時中断の期間を表わす所定
値に達するとき、トリガー・エッジ１４１ａを発生する
デコーダ１４１の入力ポートに結合される。トリガー・
エッジ１４１ａはフリップフロップ１４２のトリガー・
エッジを受け取る入力端子に結合される。トリガー・エ
ッジ１４１ａにより、フリップフロップ１４２は一時中
断の期間の終りにＴＲＵＥ／ＦＡＬＳＥの状態を貯え、
マイクロコンピュータ１４０に結合される信号ＶＡＬＩ
Ｄを形成する。
【００２８】信号Ｈsが一時中断の期間の終りにＦＡＬ
ＳＥの場合には、エッジ１４１ａが生ずるとき信号ＶＡ
ＬＩＤはＦＡＬＳＥになる。これは２マイクロセカンド
の最低条件より狭い信号１３０の同期信号ＳＹＮＣに起
因する。一方、エッジ１４１ａが生ずるとき、信号Ｈs
が同期信号ＳＹＮＣの十分に許容可能な期間を表わすＴ
ＲＵＥであれば、信号ＶＡＬＩＤはＴＲＵＥになる。信
号ＶＡＬＩＤがＴＲＵＥのときだけ、後で説明するよう
に、マイクロコンピュータ１４０は位相差信号ＰＨの値
を計算する。
ＳＥの場合には、エッジ１４１ａが生ずるとき信号ＶＡ
ＬＩＤはＦＡＬＳＥになる。これは２マイクロセカンド
の最低条件より狭い信号１３０の同期信号ＳＹＮＣに起
因する。一方、エッジ１４１ａが生ずるとき、信号Ｈs
が同期信号ＳＹＮＣの十分に許容可能な期間を表わすＴ
ＲＵＥであれば、信号ＶＡＬＩＤはＴＲＵＥになる。信
号ＶＡＬＩＤがＴＲＵＥのときだけ、後で説明するよう
に、マイクロコンピュータ１４０は位相差信号ＰＨの値
を計算する。
【００２９】信号ＣＯＵＮＴが、約５マイクロセカンド
の一時中断の期間を表わし、この例では６４である上限
に達すると、信号ＣＯＵＮＴを受け取るデコーダ１２２
は信号ＰＨの計算サイクルを再開始させるためにカウン
タ１１６を零に再び初期化するようにオアゲート１１８
を介してカウンタ１１６の端子１１６ｂに結合される信
号ＵＰＤＡＴＥを発生する。
の一時中断の期間を表わし、この例では６４である上限
に達すると、信号ＣＯＵＮＴを受け取るデコーダ１２２
は信号ＰＨの計算サイクルを再開始させるためにカウン
タ１１６を零に再び初期化するようにオアゲート１１８
を介してカウンタ１１６の端子１１６ｂに結合される信
号ＵＰＤＡＴＥを発生する。
【００３０】信号ＣＯＵＮＴは、図２のｅの発振器信号
ＭＳのエッジＭＳaが生ずるとき、以下において値ｙで
表わされる信号ＣＯＵＮＴの値を貯えるラッチ１２３の
入カポート１２３ａにも結合される。従って、図１のラ
ッチ１２３の出力ポート１２３ｂにおける出力信号ＣＯ
ＵＮＴ１は、図２のｅの発振器信号ＯＳＣのエッジＭＳ
aが生ずるときに生ずる信号ＣＯＵＮＴの値ｙを含んで
いる。信号ＣＯＵＮＴ１すなわち値ｙは、図２のｇの時
間ＴfsにおけるパルスＳＴＡＲＴの前縁およびＴ1に生
ずる図２のｅの発振器信号ＯＳＣのエッジＭＳa間にお
ける経過時間を表わす。
ＭＳのエッジＭＳaが生ずるとき、以下において値ｙで
表わされる信号ＣＯＵＮＴの値を貯えるラッチ１２３の
入カポート１２３ａにも結合される。従って、図１のラ
ッチ１２３の出力ポート１２３ｂにおける出力信号ＣＯ
ＵＮＴ１は、図２のｅの発振器信号ＯＳＣのエッジＭＳ
aが生ずるときに生ずる信号ＣＯＵＮＴの値ｙを含んで
いる。信号ＣＯＵＮＴ１すなわち値ｙは、図２のｇの時
間ＴfsにおけるパルスＳＴＡＲＴの前縁およびＴ1に生
ずる図２のｅの発振器信号ＯＳＣのエッジＭＳa間にお
ける経過時間を表わす。
【００３１】図１の実施例において、信号ＭＳはＣＯＵ
ＮＴと同時に変わるものと仮定する。従って、値ｙは信
号ＭＳの発生前の信号ＣＯＵＮＴ１を表わす。期間ｔfs
−Ｔ 1の長さは、図２のｆに示すように、（ｙ＋１）に
ｔCKを掛けたものに等しくなる。図１のパルスＳＴＡＲ
Ｔはラッチ１２３のリセット入力ＲＳに結合され、信号
ＰＨの各計算サイクルの開始時に信号ＣＯＵＮＴ１およ
びＣＯＵＮＴを零に初期化させる。
ＮＴと同時に変わるものと仮定する。従って、値ｙは信
号ＭＳの発生前の信号ＣＯＵＮＴ１を表わす。期間ｔfs
−Ｔ 1の長さは、図２のｆに示すように、（ｙ＋１）に
ｔCKを掛けたものに等しくなる。図１のパルスＳＴＡＲ
Ｔはラッチ１２３のリセット入力ＲＳに結合され、信号
ＰＨの各計算サイクルの開始時に信号ＣＯＵＮＴ１およ
びＣＯＵＮＴを零に初期化させる。
【００３２】所定の計算サイクルにおいて、マイクロコ
ンピュータ１４０における信号ＰＨの計算は、カウンタ
１１６が上限６４に達すると始まり、その後マイクロコ
ンピュータ１４０により読み出される信号ＵＰＤＡＴＥ
がデコーダ１２２に発生される。マイクロコンピュータ
１４０における信号の計算アルゴリズムを説明するため
に、クロックＣＫの周期ｔCKが正規化され、１であるも
のと仮定される。
ンピュータ１４０における信号ＰＨの計算は、カウンタ
１１６が上限６４に達すると始まり、その後マイクロコ
ンピュータ１４０により読み出される信号ＵＰＤＡＴＥ
がデコーダ１２２に発生される。マイクロコンピュータ
１４０における信号の計算アルゴリズムを説明するため
に、クロックＣＫの周期ｔCKが正規化され、１であるも
のと仮定される。
【００３３】計算サイクル第１のステップにおいて、マ
イクロコンピュータ１４０は信号ＶＡＬＩＤをテストす
る。信号ＶＡＬＩＤが、同期信号ＳＹＮＣの期間が例え
ば必要最低限の２マイクロセカンドより狭いことを示す
ＦＡＬＳＥならば、マイクロコンピュータ１４０は現信
号ＳＹＮＣを受け入れず、その信号を無効であるとみな
す。次に、マイクロコンピュータ１４０は、次の計算サ
イクルにおける信号ＵＰＤＡＴＥを検出するためにデコ
ーダ１２２の出力を再びテストし始める。信号ＶＡＬＩ
ＤがＴＲＵＥならば、マイクロコンピュータ１４０は信
号ＣＯＵＮＴ１をテストする第２のステップの現計算サ
イクルにおける信号ＰＨを計算し始める。
イクロコンピュータ１４０は信号ＶＡＬＩＤをテストす
る。信号ＶＡＬＩＤが、同期信号ＳＹＮＣの期間が例え
ば必要最低限の２マイクロセカンドより狭いことを示す
ＦＡＬＳＥならば、マイクロコンピュータ１４０は現信
号ＳＹＮＣを受け入れず、その信号を無効であるとみな
す。次に、マイクロコンピュータ１４０は、次の計算サ
イクルにおける信号ＵＰＤＡＴＥを検出するためにデコ
ーダ１２２の出力を再びテストし始める。信号ＶＡＬＩ
ＤがＴＲＵＥならば、マイクロコンピュータ１４０は信
号ＣＯＵＮＴ１をテストする第２のステップの現計算サ
イクルにおける信号ＰＨを計算し始める。
【００３４】第１の仮定の状態は、信号ＣＯＵＮＴ１の
値ｙが零と異なると、生ずる。この状態は、位相差が、
例えば、カウンタ１１６の上限計算値６４で決まる約５
マイクロセカンドのウインドウ期間内にあるときに起こ
る。この状態において、図２のｅのエッジＭＳaは、図
１のカウンタ１１６がその上限に達する前に生ずる。先
に述べたように、カウンタ１１６は図２のｄの時間Ｔfs
におけるようなパルスＳＴＡＲＴの発生と同時に計数を
開始し、約５マイクロセカンド後、すなわち６４個のク
ロック周期の計数時点である時間Ｔesにおいて計数を終
了する。
値ｙが零と異なると、生ずる。この状態は、位相差が、
例えば、カウンタ１１６の上限計算値６４で決まる約５
マイクロセカンドのウインドウ期間内にあるときに起こ
る。この状態において、図２のｅのエッジＭＳaは、図
１のカウンタ１１６がその上限に達する前に生ずる。先
に述べたように、カウンタ１１６は図２のｄの時間Ｔfs
におけるようなパルスＳＴＡＲＴの発生と同時に計数を
開始し、約５マイクロセカンド後、すなわち６４個のク
ロック周期の計数時点である時間Ｔesにおいて計数を終
了する。
【００３５】図２のｄのシミュレートされた同期信号Ｓ
ＩＭはウインドウ期間に相当する期間を有する。図１の
同期信号１３０ｂの数学的同値を表わす信号ＳＩＭは、
マイクロコンピュータ１４０を使って信号１３０ｂのサ
ンプルから補間法により解析的に再構成される。図２の
ｄの信号ＳＩＭは、図２のｂの信号１３０ｂの特性傾き
ｒが時間ＴaおよびＴfs間で生ずる零交差時点Ｔzcにお
けるスライス信号ＳＬに等しいものであると計算される
所に前縁を有する。時間Ｔzcは、例えば、図１のラッチ
１２５に貯えられる信号ＳaおよびＳbから得られる図２
のｂの値“ａ”および“ｂ”を用い簡単な三角補間を使
ってマイクロコンピュータ１４０により計算される。別
の普通の補間法を三角補間法の代りに使うこともでき
る。計算による補間の結果は、交差時間Ｔzcが図２のｂ
の期間Ｘだけ時間Ｔfsより先に生ずるように計算される
ことである。ここで、Ｘはクロック周期ｔCKの分数であ
り、Ｘ＝｛ｂ／（ａ＋ｂ）｝×ｔCKである。
ＩＭはウインドウ期間に相当する期間を有する。図１の
同期信号１３０ｂの数学的同値を表わす信号ＳＩＭは、
マイクロコンピュータ１４０を使って信号１３０ｂのサ
ンプルから補間法により解析的に再構成される。図２の
ｄの信号ＳＩＭは、図２のｂの信号１３０ｂの特性傾き
ｒが時間ＴaおよびＴfs間で生ずる零交差時点Ｔzcにお
けるスライス信号ＳＬに等しいものであると計算される
所に前縁を有する。時間Ｔzcは、例えば、図１のラッチ
１２５に貯えられる信号ＳaおよびＳbから得られる図２
のｂの値“ａ”および“ｂ”を用い簡単な三角補間を使
ってマイクロコンピュータ１４０により計算される。別
の普通の補間法を三角補間法の代りに使うこともでき
る。計算による補間の結果は、交差時間Ｔzcが図２のｂ
の期間Ｘだけ時間Ｔfsより先に生ずるように計算される
ことである。ここで、Ｘはクロック周期ｔCKの分数であ
り、Ｘ＝｛ｂ／（ａ＋ｂ）｝×ｔCKである。
【００３６】本発明の１つの特徴に従って、図２のｄの
時間Ｔzcは、図２のｄのシミュレートされた、すなわち
計算された同期信号ＳＩＭの前縁が生ずるときクロック
周期の分数内における時間を決める。信号ＳＩＭは図１
のビデオ信号１３０中の同期パルスから得られる。従っ
て、図１の位相差信号ＰＨの計算は、位相差信号ＰＨを
クロックの分数内に都合よく発生するようにシミュレー
トされた信号ＳＩＭを使用して行なわれる。
時間Ｔzcは、図２のｄのシミュレートされた、すなわち
計算された同期信号ＳＩＭの前縁が生ずるときクロック
周期の分数内における時間を決める。信号ＳＩＭは図１
のビデオ信号１３０中の同期パルスから得られる。従っ
て、図１の位相差信号ＰＨの計算は、位相差信号ＰＨを
クロックの分数内に都合よく発生するようにシミュレー
トされた信号ＳＩＭを使用して行なわれる。
【００３７】本発明の別の特徴を実行する場合、時間Ｔ
zcに前縁を有する図２のｄのシミュレートされた同期信
号ＳＩＭは、可変幅ではなくて固定幅を有するものとし
て定められる。この固定幅は、図２のａのクロックＣＫ
の周期ｔCKの長さに、例えばｋ＝６５のような整数ｋを
掛けたものに等しい。
zcに前縁を有する図２のｄのシミュレートされた同期信
号ＳＩＭは、可変幅ではなくて固定幅を有するものとし
て定められる。この固定幅は、図２のａのクロックＣＫ
の周期ｔCKの長さに、例えばｋ＝６５のような整数ｋを
掛けたものに等しい。
【００３８】値ｋは、ダイナミックレンジすなわち図１
の位相検出回路２０２のウインドウ期間を定める。入力
信号ＳＹＮＣおよびエッジＯＳＣ間の時間差が、信号Ｓ
ＩＭの幅で定められるように、約５マイクロセカンドよ
り小さいと、例えば、エッジＳＹLEにおける位相変化が
信号ＰＨ中に対応する比例した変化を発生させる。ダイ
ナミックレンジの範囲外では、位相変化は信号ＰＨ中に
対応する比例した変化を何ら発生させない。従って、ダ
イナミックレンジの範囲外では、信号ＰＨは一定値を保
持する。検出回路２０２のこのような特性は、位相摂動
が、例えば、信号ＳＹＮＣCに生ずるとき位相ロックル
ープ回路２０において速い決定時間を得るのに有効であ
る。
の位相検出回路２０２のウインドウ期間を定める。入力
信号ＳＹＮＣおよびエッジＯＳＣ間の時間差が、信号Ｓ
ＩＭの幅で定められるように、約５マイクロセカンドよ
り小さいと、例えば、エッジＳＹLEにおける位相変化が
信号ＰＨ中に対応する比例した変化を発生させる。ダイ
ナミックレンジの範囲外では、位相変化は信号ＰＨ中に
対応する比例した変化を何ら発生させない。従って、ダ
イナミックレンジの範囲外では、信号ＰＨは一定値を保
持する。検出回路２０２のこのような特性は、位相摂動
が、例えば、信号ＳＹＮＣCに生ずるとき位相ロックル
ープ回路２０において速い決定時間を得るのに有効であ
る。
【００３９】ｋ＝６５の幅を与えるために、図２のｄの
シミュレートされた信号ＳＩＭのシミュレートされた後
縁は時間Ｔeにおいて発生するように決められる。時間
Ｔeは、時間Ｔesに一致するクロックＣＫのエッジの後
期間｛１−ｂ／（ａ＋ｂ）｝クロック周期ｔCKの経過後
に生ずる。時間Ｔesは時間Ｔfsより６４×ｔCKなるクロ
ック周期の６４倍後に生ずる。図２のｄの期間Ｔzc−Ｔ
eの期間の間、シミュレートされた同期信号ＳＩＭはＴ
ＲＵＥ状態にあるように定められる。
シミュレートされた信号ＳＩＭのシミュレートされた後
縁は時間Ｔeにおいて発生するように決められる。時間
Ｔeは、時間Ｔesに一致するクロックＣＫのエッジの後
期間｛１−ｂ／（ａ＋ｂ）｝クロック周期ｔCKの経過後
に生ずる。時間Ｔesは時間Ｔfsより６４×ｔCKなるクロ
ック周期の６４倍後に生ずる。図２のｄの期間Ｔzc−Ｔ
eの期間の間、シミュレートされた同期信号ＳＩＭはＴ
ＲＵＥ状態にあるように定められる。
【００４０】図２のｄの信号ＳＩＭと位相比較される図
２のｅのエッジＯＳＣは、先に述べたように、図１の信
号ＭＳおよび信号ＳＫを含んでいる。例えば、時間Ｔ1
に生ずる信号ＭＳの遷移エッジＭＳaは図２のａの周期
的クロックＣＫの対応するエッジと同時に発生する。同
じく先に述べたように、スキュー信号として参照される
図１の信号ＳＫは図２のａのクロックＣＫの周期ｔCKの
分数ｆの値を表わすディジタル語である。総合すると、
図１の信号ＭＳおよび信号ＳＫは周期的なタイミング・
エッジＯＳＣを定める。エッジＯＳＣは普通のＰＬＬ回
路の電圧制御発振器の出力信号に似ている。エッジＯＳ
Ｃは図２のｅの時間Ｔ2で発生し、例えば、時間Ｔ2＝Ｔ
1＋ｆ×ｔCKで発生する。従って、時間Ｔ2は遷移エッジ
ＭＳaおよび図２の次のクロックＣＫの遷移エッジ間に
生ずる。従って、エッジＯＳＣは図２のａの周期ｔCKよ
り良好な解像度で定められる。
２のｅのエッジＯＳＣは、先に述べたように、図１の信
号ＭＳおよび信号ＳＫを含んでいる。例えば、時間Ｔ1
に生ずる信号ＭＳの遷移エッジＭＳaは図２のａの周期
的クロックＣＫの対応するエッジと同時に発生する。同
じく先に述べたように、スキュー信号として参照される
図１の信号ＳＫは図２のａのクロックＣＫの周期ｔCKの
分数ｆの値を表わすディジタル語である。総合すると、
図１の信号ＭＳおよび信号ＳＫは周期的なタイミング・
エッジＯＳＣを定める。エッジＯＳＣは普通のＰＬＬ回
路の電圧制御発振器の出力信号に似ている。エッジＯＳ
Ｃは図２のｅの時間Ｔ2で発生し、例えば、時間Ｔ2＝Ｔ
1＋ｆ×ｔCKで発生する。従って、時間Ｔ2は遷移エッジ
ＭＳaおよび図２の次のクロックＣＫの遷移エッジ間に
生ずる。従って、エッジＯＳＣは図２のａの周期ｔCKよ
り良好な解像度で定められる。
【００４１】本発明のもう１つの特徴に従って、図２の
ｅの周期的タイミング・エッジＯＳＣは図１の位相検出
回路２０２により図２のｄのシミュレートされた信号Ｓ
ＩＭと位相比較される。図２のｄのシミュレートされた
信号が周期ｔCKの整数（ｋ）倍に等しい幅を有するか
ら、水平周期Ｈの期間および図１のビデオ信号１３０の
同期信号ＳＹＮＣの幅の両方が、それぞれ周期ｔCKの整
数倍に等しくない時でも、信号ＰＨの位相計算は都合の
よいことに正しい状態のままである。周期Ｈの期間は、
図１のビデオ信号が、例えば、ビデオテープレコーダー
により発生されるとき変わる。
ｅの周期的タイミング・エッジＯＳＣは図１の位相検出
回路２０２により図２のｄのシミュレートされた信号Ｓ
ＩＭと位相比較される。図２のｄのシミュレートされた
信号が周期ｔCKの整数（ｋ）倍に等しい幅を有するか
ら、水平周期Ｈの期間および図１のビデオ信号１３０の
同期信号ＳＹＮＣの幅の両方が、それぞれ周期ｔCKの整
数倍に等しくない時でも、信号ＰＨの位相計算は都合の
よいことに正しい状態のままである。周期Ｈの期間は、
図１のビデオ信号が、例えば、ビデオテープレコーダー
により発生されるとき変わる。
【００４２】都合のよいことに、図１の前縁ＳＹLEに関
連しない図２のｂの信号１３０ｂのサンプルは、信号Ｐ
Ｈの計算に影響を及ぼすことがない。シミュレートされ
た同期信号ＳＩＭを構成するのに必要な情報は図２のｂ
の時間ＴaおよびＴfsにおいてのみサンプリングされた
同期信号１３０ｂから得られるので、他の時間において
信号１３０ｂに関連する任意の雑音は、都合のよいこと
に、図１の位相差信号ＰＨの計算の精度に余り影響を及
ぼさない。
連しない図２のｂの信号１３０ｂのサンプルは、信号Ｐ
Ｈの計算に影響を及ぼすことがない。シミュレートされ
た同期信号ＳＩＭを構成するのに必要な情報は図２のｂ
の時間ＴaおよびＴfsにおいてのみサンプリングされた
同期信号１３０ｂから得られるので、他の時間において
信号１３０ｂに関連する任意の雑音は、都合のよいこと
に、図１の位相差信号ＰＨの計算の精度に余り影響を及
ぼさない。
【００４３】本発明の１つの特徴を実行する場合、位相
差信号ＰＨは図１の信号ＭＳおよびＳＫで定められるよ
うに図２のｄのシミュレートされた同期信号ＳＩＭの前
縁および図２のｅの遷移エッジＯＳＣ間の時間差に関係
する。この差は、図２のｄ−ｇの期間Ｔ2−Ｔzcの長さ
および期間Ｔe−Ｔ2の長さの差をマイクロコンピュータ
１４０で計算することにより得られる。
差信号ＰＨは図１の信号ＭＳおよびＳＫで定められるよ
うに図２のｄのシミュレートされた同期信号ＳＩＭの前
縁および図２のｅの遷移エッジＯＳＣ間の時間差に関係
する。この差は、図２のｄ−ｇの期間Ｔ2−Ｔzcの長さ
および期間Ｔe−Ｔ2の長さの差をマイクロコンピュータ
１４０で計算することにより得られる。
【００４４】図２のｄの期間Ｔ2−Ｔzcに等しい図２の
ｆの長さＡpは、3つの項ｂ／（ａ＋ｂ）、ｙ＋１、およ
び分数ｆの和ｂに等しい。先に説明したように、ｂ／
（ａ＋ｂ）の項は図２のｂの期間Ｘの長さに等しく、値
ｙは図１の信号ＣＯＵＮＴ１に含まれており、分数ｆは
スキュー語ＳＫに含まれている。図２のｄの期間Ｔe−
Ｔ2に等しい図２のｆの長さＡnは、図２のｆに示される
ように、１−ｆ、６４−ｙ−２、および｛１−ｂ／（ａ
＋ｂ）｝の３つの項の和に等しい。従って、図１の信号
ＰＨは、｛２ｂ／（ａ＋ｂ）＋２ｆ｝＋（２ｙ−６３）
に等しい差Ａp＋Ａnに等しい。最初の括弧で囲まれた項
は周期ｔCKの分数を含んでおり、二番目の括弧で囲まれ
た項は周期ｔCKの整数倍を示す。
ｆの長さＡpは、3つの項ｂ／（ａ＋ｂ）、ｙ＋１、およ
び分数ｆの和ｂに等しい。先に説明したように、ｂ／
（ａ＋ｂ）の項は図２のｂの期間Ｘの長さに等しく、値
ｙは図１の信号ＣＯＵＮＴ１に含まれており、分数ｆは
スキュー語ＳＫに含まれている。図２のｄの期間Ｔe−
Ｔ2に等しい図２のｆの長さＡnは、図２のｆに示される
ように、１−ｆ、６４−ｙ−２、および｛１−ｂ／（ａ
＋ｂ）｝の３つの項の和に等しい。従って、図１の信号
ＰＨは、｛２ｂ／（ａ＋ｂ）＋２ｆ｝＋（２ｙ−６３）
に等しい差Ａp＋Ａnに等しい。最初の括弧で囲まれた項
は周期ｔCKの分数を含んでおり、二番目の括弧で囲まれ
た項は周期ｔCKの整数倍を示す。
【００４５】図２のｅのエッジＯＳＣが時間Ｔzcに近い
ほど、図１の信号ＰＨはより負である。一方、図２のｅ
のエッジＯＳＣが時間Ｔeに近いほど、図１の信号ＰＨ
はより正である。図２のｅのタイミング・エッジＯＳＣ
が時間Ｔzcに対して予め定められる時点、すなわち図２
のｄの期間Ｔzc−Ｔeのほぼ中心で生ずるとき、位相差
信号ＰＨは零である。
ほど、図１の信号ＰＨはより負である。一方、図２のｅ
のエッジＯＳＣが時間Ｔeに近いほど、図１の信号ＰＨ
はより正である。図２のｅのタイミング・エッジＯＳＣ
が時間Ｔzcに対して予め定められる時点、すなわち図２
のｄの期間Ｔzc−Ｔeのほぼ中心で生ずるとき、位相差
信号ＰＨは零である。
【００４６】本発明の１つの特徴に従って、位相差信号
ＰＨは、第１の信号ＭＳおよびＳＫで決まる図２のｅの
遷移エッジＯＳＣに対応する時間Ｔ2、および図１の信
号１３０の同期信号ＳＹＮＣの前縁の遷移エッジで決ま
る図２のｄの時間Ｔzc間の時間差に比例する。この時間
差を得るために、位相検出回路２０２のマイクロコンピ
ュータ１４０は、図１の信号１３０の同期信号ＳＹＮＣ
の前縁で決まる前縁の遷移エッジを有し、かつクロック
周期ｔCKの整数倍に等しい幅を有するシミュレートされ
た信号ＳＩＭから得られる同期情報を使う。使用される
他の情報は、スキュー信号ＳＫ、およびクロックＣＫと
同時に生ずるエッジＭＳaを有する信号ＭＳから得られ
る発振器のタイミング情報である。
ＰＨは、第１の信号ＭＳおよびＳＫで決まる図２のｅの
遷移エッジＯＳＣに対応する時間Ｔ2、および図１の信
号１３０の同期信号ＳＹＮＣの前縁の遷移エッジで決ま
る図２のｄの時間Ｔzc間の時間差に比例する。この時間
差を得るために、位相検出回路２０２のマイクロコンピ
ュータ１４０は、図１の信号１３０の同期信号ＳＹＮＣ
の前縁で決まる前縁の遷移エッジを有し、かつクロック
周期ｔCKの整数倍に等しい幅を有するシミュレートされ
た信号ＳＩＭから得られる同期情報を使う。使用される
他の情報は、スキュー信号ＳＫ、およびクロックＣＫと
同時に生ずるエッジＭＳaを有する信号ＭＳから得られ
る発振器のタイミング情報である。
【００４７】これは、図２のｅの発振器のエッジＯＳＣ
がウインドウ期間、すなわち、シミュレートされた信号
ＳＩＭで決まる図２のｄの期間Ｔzc−Ｔe内で生ずる第
１の仮定状態の説明を終了させる。このようなウインド
ウ期間は信号ＳＩＭにより設定される。ウイント゛ウ期間
の長さは、例えば、先に説明したように、約5マイクロ
セカント゛に等しい。
がウインドウ期間、すなわち、シミュレートされた信号
ＳＩＭで決まる図２のｄの期間Ｔzc−Ｔe内で生ずる第
１の仮定状態の説明を終了させる。このようなウインド
ウ期間は信号ＳＩＭにより設定される。ウイント゛ウ期間
の長さは、例えば、先に説明したように、約5マイクロ
セカント゛に等しい。
【００４８】以下に説明する第２および第３の仮定状態
において、位相差は信号ＳＩＭにより設定されるウイン
ドウ期間の範囲外にある。これらの状態において、位相
の変動が生ずるとき図１の位相ロックループ回路２０の
速い応答すなわち安定化時間を得るために信号ＰＨを一
定レベルに設定することが望ましい。このような信号Ｐ
Ｈの一定レベルは、第２の状態が起こるとき位相遅れを
示し、第３の状態が起こるとき位相進みを示し、対応す
る極性を有する。従って、パルスＳＴＡＲＴは、時間Ｔ
fsにおいて図２のｄの信号ＭＳのＴＲＵＥ／ＦＡＬＳＥ
状態を貯え、第２および第３の状態間を判別するために
使われる信号ＰＯＬＡＲＩＴＹの対応するＴＲＵＥ／Ｆ
ＡＬＳＥ状態を発生するフリップフロップ１２４のトリ
ガー端子にも結合される。フリップフロップ１２４の出
力端子における図１の信号ＰＯＬＡＲＩＴＹの状態は、
図２のｅの時間Ｔfsにおける信号ＭＳの状態をマイクロ
コンピュータ１４０に供給する。信号ＰＯＬＡＲＩＴＹ
は、第２および第３の仮定状態において、位相差が正で
あるか負であるかを決定するために使われる。
において、位相差は信号ＳＩＭにより設定されるウイン
ドウ期間の範囲外にある。これらの状態において、位相
の変動が生ずるとき図１の位相ロックループ回路２０の
速い応答すなわち安定化時間を得るために信号ＰＨを一
定レベルに設定することが望ましい。このような信号Ｐ
Ｈの一定レベルは、第２の状態が起こるとき位相遅れを
示し、第３の状態が起こるとき位相進みを示し、対応す
る極性を有する。従って、パルスＳＴＡＲＴは、時間Ｔ
fsにおいて図２のｄの信号ＭＳのＴＲＵＥ／ＦＡＬＳＥ
状態を貯え、第２および第３の状態間を判別するために
使われる信号ＰＯＬＡＲＩＴＹの対応するＴＲＵＥ／Ｆ
ＡＬＳＥ状態を発生するフリップフロップ１２４のトリ
ガー端子にも結合される。フリップフロップ１２４の出
力端子における図１の信号ＰＯＬＡＲＩＴＹの状態は、
図２のｅの時間Ｔfsにおける信号ＭＳの状態をマイクロ
コンピュータ１４０に供給する。信号ＰＯＬＡＲＩＴＹ
は、第２および第３の仮定状態において、位相差が正で
あるか負であるかを決定するために使われる。
【００４９】第２の仮定状態は、同期信号ＳＩＭおよび
発振器エッジＯＳＣ間の位相が図２のｅの時間Ｔeの後
で生ずるときに起こる。この状態では、図１の信号ＣＯ
ＵＮＴ１の値ｙは零であり、マイクロコンピュータ１４
０によりテストされる信号ＰＯＬＡＲＩＴＹはＦＡＬＳ
Ｅである。これは、例えば、信号ＭＳのエッジＭＳ′ a
および図２のｅの対応するエッジＯＳＣが、図２のｅに
対応する破線で示されるように、時間Ｔeの後で生ずる
ときに起こる。第２の仮定状態において、図１のマイク
ロコンピュータ１４０は、位相差の個々の値に関係のな
い予め定められる正の一定値に信号ＰＨを設定する。
発振器エッジＯＳＣ間の位相が図２のｅの時間Ｔeの後
で生ずるときに起こる。この状態では、図１の信号ＣＯ
ＵＮＴ１の値ｙは零であり、マイクロコンピュータ１４
０によりテストされる信号ＰＯＬＡＲＩＴＹはＦＡＬＳ
Ｅである。これは、例えば、信号ＭＳのエッジＭＳ′ a
および図２のｅの対応するエッジＯＳＣが、図２のｅに
対応する破線で示されるように、時間Ｔeの後で生ずる
ときに起こる。第２の仮定状態において、図１のマイク
ロコンピュータ１４０は、位相差の個々の値に関係のな
い予め定められる正の一定値に信号ＰＨを設定する。
【００５０】第３の仮定状態は、同期信号ＳＩＭおよび
発振器エッジＯＳＣ間の位相が、エッジＯＳＣが図２の
ｅの時間Ｔzcより前に生ずるときに起こる。この状態で
は、値ｙは零であり、信号ＰＯＬＡＲＩＴＹはＴＲＵＥ
である。これは、対応する破線で示されるように、図２
のｅの信号ＭＳのエッジＭＳ″aが時間Ｔzcより前に生
ずる場合に起こる。第３の仮定状態において、図１の信
号ＰＨは、位相差の個々の値とは関係のない予め定めら
れる負の一定値にマイクロコンピュータ１４０により設
定される。
発振器エッジＯＳＣ間の位相が、エッジＯＳＣが図２の
ｅの時間Ｔzcより前に生ずるときに起こる。この状態で
は、値ｙは零であり、信号ＰＯＬＡＲＩＴＹはＴＲＵＥ
である。これは、対応する破線で示されるように、図２
のｅの信号ＭＳのエッジＭＳ″aが時間Ｔzcより前に生
ずる場合に起こる。第３の仮定状態において、図１の信
号ＰＨは、位相差の個々の値とは関係のない予め定めら
れる負の一定値にマイクロコンピュータ１４０により設
定される。
【００５１】信号ＰＨの計算が実行された後、マイクロ
コンピュータ１４０は信号ＵＰＤＡＴＥの次の発生に対
してテストを開始する。次の周期Ｈの信号ＳＹＮＣが受
け取られた後で信号ＵＰＤＡＴＥが再び検出されると、
信号ＰＨの計算サイクルが再び始まる。
コンピュータ１４０は信号ＵＰＤＡＴＥの次の発生に対
してテストを開始する。次の周期Ｈの信号ＳＹＮＣが受
け取られた後で信号ＵＰＤＡＴＥが再び検出されると、
信号ＰＨの計算サイクルが再び始まる。
【００５２】
【発明の効果】同期パルスを有する入力信号が低レベル
の信号であっても高レベルの信号であっても、同期パル
スを正確に検出することができる。
の信号であっても高レベルの信号であっても、同期パル
スを正確に検出することができる。
【図面の簡単な説明】
【図１】図１は、本発明を具体化する位相検出回路を示
す。
す。
【図２】図２は、図１の位相検出回路の動作を説明する
のに有用な波形を示す。
のに有用な波形を示す。
２０ 位相ロックループ回路 １１０ アナログ・ディジタル（Ａ／Ｄ）変換器 １１１ 低域通過フィルタ １１２ 比較回路 １１３ スライス・レベル検出回路 １４０ マイクロコンピュータ ２０２ 位相検出回路
フロントページの続き (72)発明者 スチーブン アラン ステツクラ アメリカ合衆国 ニユージヤージ州 ク ラーク ウイロー・ウエイ 259 (56)参考文献 特開 昭61−255171（ＪＰ，Ａ) 特開 昭51−50555（ＪＰ，Ａ) 特開 昭51−145256（ＪＰ，Ａ) 特開 昭64−8769（ＪＰ，Ａ) 実開 昭59−6333（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12 H03K 5/00 - 5/26
Claims (1)
- 【請求項１】 互いに反対方向に変化して同期パルスを
形成する第１の遷移エッジと第２の遷移エッジを含む前
記パルスを有する入力信号に応答すると共に、位相ロッ
クループ回路で発生されるタイミング・エッジ信号に応
答して、前記入力信号と前記タイミング・エッジ信号と
の位相差を示す位相差信号を発生するディジタルの位相
検出回路であって、 周期的なクロック信号の信号源と、 前記入力信号と前記クロック信号とに応答し、前記入力
信号の各レベルを表わす複数のサンプルを含んでいるサ
ンプル信号を発生するサンプリング手段と、 前記サンプル信号に応答して、前記複数のサンプルか
ら、前記第１の遷移エッジが生ずる時点を示す少なくと
も１つのサンプルを選択する選択手段とを具え、前記選
択手段が、 １）前記サンプル信号とスライス・レベルとを比較し、
前記サンプル信号が前記スライス・レベルを超えると、
出力信号を発生する比較手段と、 ２）前記入力信号の振幅に従って前記スライス・レベル
を変化させるスライス・レベル検出手段とを含んでい
る、前記ディジタルの位相検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US062016 | 1987-06-11 | ||
| US07/062,016 US4775890A (en) | 1987-06-11 | 1987-06-11 | Phase detector |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141913A Division JPS648769A (en) | 1987-06-11 | 1988-06-10 | Phase detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085992A JP2001085992A (ja) | 2001-03-30 |
| JP3278744B2 true JP3278744B2 (ja) | 2002-04-30 |
Family
ID=22039675
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141913A Pending JPS648769A (en) | 1987-06-11 | 1988-06-10 | Phase detecting circuit |
| JP2000236952A Expired - Fee Related JP3278744B2 (ja) | 1987-06-11 | 2000-08-04 | 位相検出回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141913A Pending JPS648769A (en) | 1987-06-11 | 1988-06-10 | Phase detecting circuit |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4775890A (ja) |
| EP (1) | EP0295120B1 (ja) |
| JP (2) | JPS648769A (ja) |
| KR (1) | KR970005216B1 (ja) |
| CN (1) | CN1016930B (ja) |
| DE (1) | DE3851912T2 (ja) |
| ES (1) | ES2061648T3 (ja) |
| FI (1) | FI882649A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620279B2 (ja) * | 1986-08-20 | 1994-03-16 | 松下電器産業株式会社 | 自動利得制御装置 |
| US5075575A (en) * | 1989-12-11 | 1991-12-24 | Fuji Photo Film Co., Ltd. | Externally synchronized programmable device |
| US5043653A (en) * | 1990-01-17 | 1991-08-27 | Sundstrand Corporation | Noise filter for zero crossing detector |
| US5203660A (en) * | 1990-08-01 | 1993-04-20 | Takenaka Corporation | Multisory parking space |
| US5162910A (en) * | 1990-10-03 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Synchronizing circuit |
| JP2551239B2 (ja) * | 1990-12-27 | 1996-11-06 | 三菱電機株式会社 | 水平発振周波数制御回路 |
| JP3331711B2 (ja) * | 1993-11-24 | 2002-10-07 | ソニー株式会社 | クロック信号生成装置 |
| US5486867A (en) * | 1993-11-30 | 1996-01-23 | Raytheon Company | High resolution digital phase detector |
| US5640523A (en) * | 1994-09-02 | 1997-06-17 | Cypress Semiconductor Corporation | Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery |
| JP3358432B2 (ja) * | 1996-02-29 | 2002-12-16 | ソニー株式会社 | クロック信号発生装置及び方法 |
| US6407599B1 (en) | 2000-05-10 | 2002-06-18 | Eastman Kodak Company | Method and apparatus for determining a digital phase shift in a signal |
| US6868135B1 (en) | 2000-05-18 | 2005-03-15 | Eastman Kodak Company | Method and apparatus for correcting for a phase shift between a transmitter and a receiver |
| US7372928B1 (en) | 2002-11-15 | 2008-05-13 | Cypress Semiconductor Corporation | Method and system of cycle slip framing in a deserializer |
| US7824703B2 (en) | 2006-02-01 | 2010-11-02 | Warsaw Orthopedics, Inc. | Medical implants with reservoir(s), and materials preparable from same |
| CN102316245B (zh) * | 2010-07-09 | 2013-08-21 | 北京创毅视讯科技有限公司 | 一种模拟电视接收机本地行同步时钟的调整方法和装置 |
| US8585050B2 (en) | 2011-12-06 | 2013-11-19 | Eastman Kodak Company | Combined ultrasonic-based multifeed detection system and sound-based damage detection system |
| CN106571813B (zh) * | 2015-10-09 | 2023-06-02 | 张伟林 | 全新设计的边沿式高阻型数字鉴相器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264866A (en) * | 1979-01-04 | 1981-04-28 | Ladislav Benes | Frequency and phase comparator |
| US4277754A (en) * | 1979-10-23 | 1981-07-07 | Matsushita Electric Industrial Co., Ltd. | Digital frequency-phase comparator |
| US4333055A (en) * | 1979-11-23 | 1982-06-01 | Trw Inc. | Digital phase-frequency detector |
| US4636861A (en) * | 1985-04-01 | 1987-01-13 | Rca Corporation | Two-loop line deflection system |
| US4639780A (en) * | 1985-04-01 | 1987-01-27 | Rca Corporation | Television synchronizing apparatus |
| JPS61255171A (ja) * | 1985-05-07 | 1986-11-12 | Toshiba Corp | デジタル水平同期回路 |
-
1987
- 1987-06-11 US US07/062,016 patent/US4775890A/en not_active Expired - Lifetime
-
1988
- 1988-06-03 FI FI882649A patent/FI882649A/fi not_active Application Discontinuation
- 1988-06-09 CN CN88103537A patent/CN1016930B/zh not_active Expired
- 1988-06-10 ES ES88305314T patent/ES2061648T3/es not_active Expired - Lifetime
- 1988-06-10 JP JP63141913A patent/JPS648769A/ja active Pending
- 1988-06-10 DE DE3851912T patent/DE3851912T2/de not_active Expired - Fee Related
- 1988-06-10 EP EP88305314A patent/EP0295120B1/en not_active Expired - Lifetime
- 1988-06-11 KR KR1019880007040A patent/KR970005216B1/ko not_active IP Right Cessation
-
2000
- 2000-08-04 JP JP2000236952A patent/JP3278744B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FI882649A0 (fi) | 1988-06-03 |
| FI882649A (fi) | 1988-12-12 |
| CN1016930B (zh) | 1992-06-03 |
| DE3851912T2 (de) | 1995-05-11 |
| CN88103537A (zh) | 1988-12-28 |
| JPS648769A (en) | 1989-01-12 |
| EP0295120A2 (en) | 1988-12-14 |
| JP2001085992A (ja) | 2001-03-30 |
| KR890001350A (ko) | 1989-03-20 |
| DE3851912D1 (de) | 1994-12-01 |
| EP0295120A3 (en) | 1990-12-27 |
| US4775890A (en) | 1988-10-04 |
| KR970005216B1 (ko) | 1997-04-14 |
| EP0295120B1 (en) | 1994-10-26 |
| ES2061648T3 (es) | 1994-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278744B2 (ja) | 位相検出回路 | |
| US4769704A (en) | Synchronization signal generator | |
| US6028642A (en) | Digital horizontal synchronization pulse phase detector circuit and method | |
| JPS6340370B2 (ja) | ||
| US4974081A (en) | Clock pulse generating circuit | |
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| KR100466553B1 (ko) | 지연 정정 회로 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| US4872055A (en) | Line synchronizing circuit in a picture display device | |
| JP2531269B2 (ja) | 同期検出方式 | |
| KR100190788B1 (ko) | 디지탈 동기화 장치 | |
| US5047855A (en) | Picture pick-up or display device for successive scanning in opposing direction includes a circuit for assuring vertical symmetry of the video signal being displayed | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| US4866394A (en) | Phase synchronizing circuit for a time axis shift correcting circuit | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP3003471B2 (ja) | クロック切替回路 | |
| JPS6155824B2 (ja) | ||
| JPH0715325A (ja) | 同期外れ検出回路 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH039615A (ja) | 位相同期型発振回路 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH03119881A (ja) | クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |