CN101677023A - 半导体存储器的测试模式信号产生器及其产生方法 - Google Patents

半导体存储器的测试模式信号产生器及其产生方法 Download PDF

Info

Publication number
CN101677023A
CN101677023A CN200910175904A CN200910175904A CN101677023A CN 101677023 A CN101677023 A CN 101677023A CN 200910175904 A CN200910175904 A CN 200910175904A CN 200910175904 A CN200910175904 A CN 200910175904A CN 101677023 A CN101677023 A CN 101677023A
Authority
CN
China
Prior art keywords
test
address
mode signal
test pattern
signalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910175904A
Other languages
English (en)
Other versions
CN101677023B (zh
Inventor
金起业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101677023A publication Critical patent/CN101677023A/zh
Application granted granted Critical
Publication of CN101677023B publication Critical patent/CN101677023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种用于半导体存储设备的测试模式信号产生器，包括响应于测试模式寄存器设置信号接收输入的测试进入模式设置地址的测试模式进入控制单元。该测试模式进入控制单元依据该测试进入模式设置地址，输出多个测试进入模式信号和一个测试模式设置信号。锁存单元，响应于该测试模式设置信号锁存测试地址解码信号，及通过使得各测试进入模式信号控制锁存的测试地址解码信号来输出多个测试模式信号。对于每一测试进入模式产生测试模式信号，因此测试模式的数目增加，而不会使用于支持测试模式的地址数目增加。

Description

半导体存储器的测试模式信号产生器及其产生方法
技术领域
本发明涉及一种半导体存储器，特别是涉及一种用于半导体存储设备的测试模式信号产生器以及产生测试模式信号的方法。
背景技术
除了执行半导体存储设备的主要功能的电路单元之外，典型的半导体存储设备还包括用于测试该设备的单独的测试电路。在典型半导体设备中，测试是通过输入与一般操作信号不同的各种不同的测试信号而执行的。
为了提高测试效率，半导体存储器将使用各种类型的测试模式(例如：用于电压控制的测试模式和用于数据比较的测试模式)，而且将包括测试模式信号产生器，该信号产生器产生用于进入各种测试模式的其中一个特定测试模式或者用于禁能进入的测试模式的信号。
一般而言，在测试模式信号产生器中，当总共11个地址被输入到半导体存储器中时，11个地址A<0:10>当中的地址A<7>用于产生测试模式寄存器设置信号TMRS和模式寄存器设置信号MRS，地址A<8:10>用于产生用于通知进入测试模式的测试模式设置信号TMSET及测试模式寄存器设置信号TMRS。其它的地址A<0:6>用来将各种测试模式编码。
参照图1，传统测试模式信号产生器产生使半导体存储设备进入测试模式的测试模式设置信号TMSET。此外，该测试模式信号产生器产生测试模式信号TM(图中未显示)，以致当半导体存储器进入测试模式时，该半导体设备执行由测试模式信号TM指定的特定测试。
在传统测试模式信号产生器中，在三个周期期间输入测试模式寄存器设置信号TMRS，以便防止半导体存储器由于噪音之类的影响而不慎进入测试模式。传统测试模式信号产生器将激活测试模式设置信号TMSET并且输出被激活的测试模式设置信号TMSET。与特定值对应的地址A<8:10>(即预定的测试进入编码<H，H，L>、<L，H，H>、<H，L，L>)在各周期中被依次输入。
此外，传统的测试模式信号产生器通过将地址A<0:6>解码来产生128个测试模式信号TM，并且响应于该测试模式设置信号TMSET输出解码信号作为测试模式信号TM。通过将在用于激活测试模式设置信号TMSET的测试模式寄存器设置信号TMRS的各周期期间接收的地址A<0:6>解码来激活该解码信号。
更具体地，传统的测试模式信号产生器包括多个锁存电路，锁存用于使地址A<0:6>被测试模式设置信号TMSET解码的128个解码信号，该传统的测试模式信号产生器最多产生128个测试模式信号TM。
然而，半导体存储设备的复杂操作可能需要更多的测试模式。在传统的测试模式信号产生器中，当所需的测试模式数目增加时，支持增加的测试模式所需的地址数目也会增加。
此外，将需要用来锁存更多数量的解码信号的锁存电路，导致芯片尺寸增加。
发明内容
本发明提供一种测试模式信号产生器，其使得测试模式数目增加，而不会增加用于支持测试模式的地址数目。
本发明还提供一种测试模式信号产生器，其使得测试模式的数目增加，而不会增大芯片尺寸。
本发明还提供一种产生测试模式信号的方法，其使得测试模式的数目增加，而不会增加用于支持测试模式的地址数目。
根据本发明的一方面，提供一种半导体存储器的测试模式信号产生器，包括：测试模式进入控制单元，响应于测试模式寄存器设置信号接收多个测试进入模式设置地址，以及根据该测试进入模式设置地址输出多个测试进入模式信号和一个测试模式设置信号；以及锁存单元，响应于该测试模式设置信号锁存多个测试地址解码信号，并且输出多个测试模式信号，每个测试模式信号与该测试进入模式信号中的任意一个对应，其中由该测试进入模式信号控制各个被锁存的信号来输出作为测试模式信号。
该测试模式信号产生器还可以包括接收模式寄存器设置信号和测试确定地址的测试模式寄存器设置信号产生单元。该测试模式寄存器设置信号可根据该模式寄存器设置信号和测试确定地址而产生，用于设置测试模式寄存器。
该测试地址解码信号可以通过将多个测试模式设置地址解码而产生。
该测试模式进入控制单元可以包括：地址移位单元，将与该测试模式寄存器设置信号同步依次输入的测试进入模式设置地址移位，并且输出多个移位地址；以及测试模式进入控制信号产生单元，将该移位地址编码，其中该测试模式进入控制信号产生单元输出测试进入模式信号作为编码结果，以及根据该测试进入模式信号输出测试模式设置信号。
该测试模式进入控制信号产生单元可以包括：编码单元，将该移位地址编码以及输出该测试进入模式信号作为编码结果，其中各测试进入模式信号依据该编码单元的编码逻辑和该移位地址而被激活；以及测试模式设置信号产生单元，当该测试进入模式信号中的至少一个被激活时，激活该测试模式设置信号并且输出被激活的测试模式设置信号。
由该测试模式锁存单元输出的测试模式信号的数目可以与测试地址解码信号的数目和测试进入模式信号的数目成比例。
根据本发明的另一方面，提供一种半导体存储器的测试模式信号产生器，包括：测试进入模式设置单元，响应于测试模式寄存器设置信号接收多个测试进入模式设置地址，以及将该测试进入模式设置地址编码以输出多个测试进入模式信号；测试模式设置信号产生单元，根据该测试进入模式信号输出测试模式设置信号；测试地址解码单元，响应于该测试模式寄存器设置信号接收多个测试模式设置地址，以及将该测试模式设置地址解码以输出多个测试地址解码信号；锁存单元，响应于该测试模式设置信号锁存各测试地址解码信号以输出多个锁存信号；以及测试模式信号输出单元，输出多个测试模式信号，每个测试模式信号与该测试进入模式信号中的任意一个对应，其中各锁存信号由该测试进入模式信号控制以输出作为测试模式信号。
该测试模式寄存器设置信号可以根据接收的模式寄存器设置信号和测试确定地址而产生，其中当模式寄存器设置信号和测试确定地址都被激活时，该测试模式寄存器设置信号被激活，用于设置测试模式寄存器。
该测试进入模式设置单元可以包括：地址移位单元，将与测试模式寄存器设置信号同步依次输入的测试进入模式设置地址移位，并且输出多个移位地址；以及多个编码单元，每个编码单元将任一移位地址编码，以使得测试进入模式信号从该编码单元输出。
当该测试进入模式信号中的至少一个被激活时，该测试模式设置信号产生单元可以激活该测试模式设置信号并且输出被激活的测试模式设置信号。
该测试模式信号输出单元可以包括多个输出单元，每个输出单元与任一锁存信号对应并且输出与该输出单元对应的测试模式信号，其中每个输出单元的对应锁存信号由该测试进入模式信号控制以输出各与该输出单元对应的测试模式信号。
由测试模式信号输出单元输出的测试模式信号数目可以与锁存信号的数目和测试进入模式信号的数目成比例。
根据本发明的又一方面，提供一种半导体存储器的测试模式信号产生器，包括：测试模式控制单元，响应于模式寄存器设置信号和测试确定地址，接收多个测试进入模式设置地址和多个测试模式设置地址，并且输出测试模式设置信号、多个测试进入模式信号和多个测试地址解码信号；以及测试模式锁存单元，响应于该测试模式设置信号锁存该测试地址解码信号，并且输出被锁存的信号作为多个测试模式信号，其中各个被锁存的信号由测试进入模式信号控制以输出作为测试模式信号。
该测试模式控制单元可以包括：测试模式寄存器设置信号产生单元，输出测试模式寄存器设置信号，用于响应于该模式寄存器设置信号和测试确定地址确定是否执行测试；测试模式进入控制单元，响应于该测试模式寄存器设置信号接收该测试进入模式设置地址，并且将测试进入模式设置地址编码以输出该测试进入模式信号和测试模式设置信号；以及测试地址解码单元，响应于该测试模式寄存器设置信号将测试模式设置地址解码以输出该测试地址解码信号。
当每个模式寄存器设置信号和测试确定信号都被激活时，该测试模式寄存器设置信号产生单元可以激活该测试模式寄存器设置信号，并输出被激活的测试模式寄存器设置信号。
当在测试确定地址被禁能的状态下模式寄存器设置信号被激活时，该测试模式寄存器设置信号产生单元可以输出用于结束测试的重置信号。
该测试模式进入控制单元可以包括：地址移位单元，将响应于该测试模式寄存器设置信号依次输入的测试进入模式设置地址移位，以输出多个移位地址；测试进入模式信号产生单元，将该移位地址编码以输出该测试进入模式信号；以及测试模式设置信号产生单元，响应于该测试进入模式信号输出该测试模式设置信号。
该测试模式锁存单元可以包括：锁存单元，响应于该测试模式设置信号锁存该测试地址解码信号；以及输出单元，输出测试模式信号，每个测试模式信号与任一测试进入模式信号对应，其中各个被锁存的信号由测试进入模式信号控制以输出作为测试模式信号。
根据本发明的另一方面，提供一种用于产生半导体存储器的测试模式信号的方法，包括：将响应于测试模式寄存器设置信号依次输入的多个测试进入模式设置地址移位，以产生多个移位地址；将该移位地址编码以输出多个测试进入模式信号；输出当至少一个测试进入模式信号被激活时而激活的测试模式设置信号；响应于该测试模式设置信号输出测试地址解码信号并且锁存该测试地址解码信号；以及输出多个测试模式信号，每个测试模式信号与任一输入模式信号对应，其中根据该测试进入模式信号和被锁存的测试地址解码信号来输出该测试模式信号。
该测试模式寄存器设置信号可以响应于模式寄存器设置信号和测试确定地址而产生，以设置测试模式寄存器。该测试地址解码信号可以是具有测试信息、并且该测试地址解码信号可以是通过将响应于测试模式寄存器设置信号而解码的多个测试模式设置地址进行解码获得的信号。
测试模式信号的数目可以与测试进入模式信号的数目和测试地址解码信号的数目成比例。
根据本发明的再一方面，提供一种用于产生半导体存储器的测试模式信号的方法，包括：接收响应于测试模式寄存器设置信号输入的多个测试进入模式设置地址；根据测试进入模式设置地址输出多个测试进入模式信号和一个测试模式设置信号；响应于该测试模式设置信号锁存多个测试地址解码信号；以及输出多个测试模式信号，每个测试模式信号与任一测试进入模式信号对应，其中被锁存的测试地址解码信号由该测试进入模式信号控制来输出作为测试模式信号。
该测试模式寄存器设置信号可以响应于模式寄存器设置信号和测试确定地址而产生，以设置测试模式寄存器。该测试地址解码信号可以通过将多个测试模式设置地址解码而产生。
该测试进入模式设置地址可以移位以输出多个移位地址，并且通过使用多个编码逻辑将该移位地址编码，以输出该测试进入模式信号，其中该测试进入模式设置地址响应于该测试模式寄存器设置信号被依次输入，以便将测试进入模式设置地址移位。
当至少一个测试进入模式信号被激活时，该测试模式设置信号可以被激活。
测试模式信号的数目可以与测试进入模式信号的数目和测试地址解码信号的数目成比例。
根据本发明，在测试模式信号产生器中，设置多个测试进入模式，对于每个测试进入模式都产生测试模式信号，以使得可以增加测试模式数目，而不会增加用于支持测试模式的地址数目。
此外，在测试模式信号产生器中，设置多个测试进入模式，以及对于每个测试进入模式都产生测试模式信号，以使得可以增加测试模式的数目，而不会增大芯片尺寸。
此外，在产生测试模式信号的方法中，设置多个测试进入模式，以及对于每个测试进入模式都产生测试模式信号，以使得可增加测试模式的数目，而不会增大芯片尺寸。
附图说明
图1是用于示出传统半导体存储设备的测试模式信号产生器的操作的波形图。
图2是示出根据本发明的第一实施例的半导体存储设备的测试模式信号产生器的框图。
图3是示出图2所示的测试模式寄存器设置信号产生单元的详细电路图。
图4是示出图2所示的测试模式进入控制单元的详细框图。
图5是示出图4所示的地址移位单元的移位寄存器单元的详细电路图。
图6是示出图4所示的测试模式进入控制信号产生单元的详细框图。
图7是示出图6所示的编码单元的示例的详细电路图。
图8是示出图2所示的测试模式锁存单元的部分详细电路图。
图9是用于示出根据本发明的半导体存储设备的测试模式信号产生器的操作的波形图。
图10是示出根据本发明的另一个实施例的半导体存储设备的测试模式信号产生器的框图。
图11是示出图10所示的测试模式设置单元的详细框图。
图12是示出根据本发明的另一个实施例的半导体存储设备的测试模式信号产生器的框图。
图13是示出图12所示的测试模式控制单元的详细框图。
图14是示出图13所示的测试模式进入控制单元的详细框图。
图15是示出图13所示的测试模式锁存单元的详细框图。
具体实施方式
下面将参照附图详细描述本发明的优选实施例。
本发明提供一种测试模式信号产生器以及一种产生测试模式信号的方法，其中设置多个测试进入模式，以及对于每个测试进入模式都产生测试模式信号，从而增加测试模式的数目，而不会增大芯片尺寸。
下面将参照图2描述根据本发明的第一实施例的半导体设备的测试模式信号产生器。
如图2所示，根据本发明的实施例的半导体设备的测试模式信号产生器包括命令缓冲器100、地址缓冲器200、命令解码器300、测试模式寄存器设置信号产生单元400、测试模式进入控制单元500、测试地址解码单元600、以及测试模式锁存单元700。
命令缓冲器100接收从外部(即，例如，测试模式信号产生器之外)输入的命令CMD，并且命令缓冲器100缓冲及锁存所接收的命令CMD。地址缓冲器200接收从外部输入的地址ADD，并且缓冲及锁存所接收的地址ADD。
命令解码器300响应于从命令缓冲器100输出的时钟信号CLK和内部命令(例如，CS、RAS、CAS、WE)输出模式寄存器设置信号MRS。该模式寄存器设置信号MRS是用于设置模式寄存器以设置半导体存储器的一般操作模式的信号。
测试模式寄存器设置信号产生单元400响应于从命令解码器300输出的模式寄存器设置信号MRS和从地址缓冲器200输出的特定地址A<7>(以下称为“测试确定地址”)二者，输出测试模式寄存器设置信号TMRS和重置信号RSTB。
测试模式进入控制单元500响应于从测试模式寄存器设置信号产生单元400输出的测试模式寄存器设置信号TMRS和从地址缓冲器200输出的特定地址A<8:10>(以下称为“测试进入模式设置地址”)，输出测试模式设置信号TMSET和测试进入模式信号TMEMD<1:K>。响应于从测试模式寄存器设置信号产生单元400输出的重置信号RSTB来重置该测试模式进入控制单元500。在此，TMEND<1:K>的K是与测试进入模式信号数目对应的自然数。
测试地址解码单元600将从地址缓冲器200输出的特定地址A<0:6>(以下称为“测试模式设置地址”)解码。该测试地址解码单元600响应于从测试模式寄存器设置信号产生单元400输出的测试模式寄存器设置信号TMRS，将该测试模式设置地址解码，以输出测试地址解码信号TA<1:M>。在此，TA<1:M>的M是与测试地址解码信号数目对应的自然数。
测试模式锁存单元700响应于从测试模式进入控制单元500输出的测试模式设置信号TMSET，锁存从测试地址解码单元600输出的各测试地址解码信号TA<1:M>，以及该测试模式锁存单元700通过利用各测试进入模式信号TEMD<1:K>控制被锁存的信号，来输出测试模式信号TM<1:N>。在此，TM<1:N>当中的N是与K*M对应的自然数。
下面将参照图3～8详细描述根据本发明的实施例的半导体设备的测试模式信号产生器。
图3是示出图2所示的测试模式寄存器设置信号产生单元400的详细电路图。
参照图3，测试模式寄存器设置信号产生单元400包括NAND门401、404和反相器402、403、405。如上所述，测试模式寄存器设置信号产生单元400响应于模式寄存器设置信号MRS和测试确定地址输出测试模式寄存器设置信号TMRS和重置信号RSTB。测试模式寄存器设置信号TMRS用来设置模式寄存器以执行测试，以及重置信号RSTB用来结束测试执行。
详细来说，NAND门401接收模式寄存器设置信号MRS和地址A<7>(例如：测试确定地址)并且对其执行NAND逻辑运算，以及反相器402使NAND门401的输出反相并且输出测试模式寄存器设置信号TMRS。反相器403接收地址A<7>并且使地址A<7>反相，以及NAND门404接收反相器403的输出和模式寄存器设置信号MRS并且对其执行NAND逻辑运算。反相器405使NAND门404的输出反相并且输出重置信号RSTB。
因此，当模式寄存器设置信号MRS和测试确定地址A<7>两者皆被激活为高电平时，测试模式寄存器设置信号产生单元400激活该测试模式寄存器设置信号TMRS并且输出被激活的测试模式寄存器设置信号TMRS。当模式寄存器设置信号MRS被激活为高电平而测试确定地址A<7>被禁能为低电平时，测试模式寄存器设置信号产生单元400激活该重置信号RSTB以及输出被激活的重置信号RSTB。
图4是示出图2所示的测试模式进入控制单元500的详细框图。
参照图4，测试模式进入控制单元500包括地址移位单元520和测试模式进入控制信号产生单元540。如上所述，该测试模式进入控制单元500输出测试进入模式信号TMEMD<1:K>和测试模式设置信号TMSET。该测试进入模式信号用于从多个测试进入模式中选择任意一个，该测试模式设置信号TMSET用于进入测试模式。
地址移位单元520响应于从测试模式寄存器设置信号产生单元400输出的测试模式寄存器设置信号TMRS，将从地址缓冲器200接收的测试进入模式设置地址A<8:10>移位三步；从而，地址移位单元520输出移位后的移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>。地址移位单元520响应于从测试模式寄存器设置信号产生单元400接收的重置信号RSTB被重置。
测试模式进入控制信号产生单元540接收从地址移位单元520输出的移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>，并且通过使用多个编码逻辑将移位地址编码来输出测试进入模式信号TMED<1:K>。该测试模式进入控制信号产生单元540响应于测试进入模式信号TMEMD<1:K>输出测试模式设置信号TMSET。
图5是示出包括在地址移位单元520中的多个移位寄存器单元的其中一个的详细电路图。
参照图5，地址移位单元520包括多个移位寄存器单元，每个移位寄存器单元包括反相器521和多个锁存器520a到520e。地址移位单元520的移位寄存器单元响应于测试模式寄存器设置信号TMRS，将测试进入模式设置地址A<8:10>中的任意一个Ai移位三步以输出移位地址Ai_S<0:2>(即，移位发生在测试模式寄存器设置信号TMRS的三个周期期间)。该地址移位单元520响应于该重置信号RSTB将移位地址Ai_S<0:2>初始化。
详细来说，反相器521使测试模式寄存器设置信号TMRS反相，并且输出反相的测试模式寄存器设置信号。
锁存器520a包括传输(pass)门522、NAND门523和反相器524。当测试模式寄存器设置信号TMRS位于高电平时，该传输门522提供测试进入模式设置地址A<8:10>的测试进入模式设置地址Ai。NAND门523接收由传输门522提供的信号和重置信号RSTB并且输出移位地址AI_S<0>。反相器524使NAND门523的输出反相，该反相器524的反相输出被反馈至NAND门523的输入，从而锁存该移位地址Ai_S<0>。
图5所示的锁存器520c、520e的每一个的配置与锁存器520a的配置相同。因此，将省略对于锁存器520c、520e的配置的描述。
锁存器520b包括传输门525和反相器526、527。该传输门525响应于测试模式寄存器设置信号TMRS的低电平来提供从前一锁存器520a输出的信号。反相器526使由传输门525提供的信号反相。反相器527使反相器526的输出反相，该反相器527的反相输出被反馈至反相器526的输入，从而锁存反相器526的输出。
锁存器520d的配置与图5所示的锁存器520b的配置相同。因此，将省略对于锁存器520d的配置的描述。
因此，各锁存器520a、520c、520e移位并且锁存该测试进入模式设置地址Ai或响应于各高电平的测试模式寄存器设置信号TMRS依次从前一锁存器输出的信号，该信号在三个周期中期间被触发以使得测试进入模式设置地址Ai移位三步。每个锁存器520a、520c、520e输出其锁存的信号作为移位地址Ai_S<0:2>的对应的一个。此外，锁存器520a、520c、520e响应于重置信号RSTB初始化移位地址Ai_S<0:2>。锁存器520b、520d的每一个使前一锁存器的输出反相，以及锁存器520b、520d响应于低电平的测试模式寄存器设置信号TMRS锁存依次被反相的输出(即，锁存器520b响应于测试模式寄存器设置信号TMRS被触发时的低电平来输出锁存器520a的反相输出，以及锁存器520d响应于TMRS被触发时的另一低电平来输出锁存器520c的反相输出)。
图6是示出图4所示的测试模式进入控制信号产生单元540的详细框图。
参照图6，图4所示的测试模式进入控制信号产生单元540包括多个编码单元542_1到542_K和测试模式设置信号产生单元544。该测试模式进入控制信号产生单元540输出与各编码单元542_1到542_K对应的测试进入模式信号TMEMD<1:K>和测试模式设置信号TMSET。
各编码单元542_1到542_K采用由测试进入模式设置地址A<8:10>的顺序组合设置的不同的编码逻辑。编码单元542_1到542_K中的每一个将移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>编码，并且使测试进入模式信号TMEMD<1:K>中的任意一个被激活以及输出。
例如，编码逻辑可以被配置使得，当将测试进入模式设置地址A<8:10>依次输入成<H，H，L>、<L，H，H>、<H，L，L>(即，在第一周期中将A<8:10>输入为<H，H，L>，在第二周期期间将A<8:10>输入为<L，H，H>，在第三周期期间将A<8:10>输入为<H，L，L>)时，编码单元542_1使能输出信号。编码逻辑可以被配置使得，当将测试进入模式设置地址A<8:10>依次输入成<L，H，H>、<H，H，L>、<L，L，H>时，编码单元542_2使能输出信号。
图7是示出图6所示的特定编码单元的示例的详细电路图。
参照图7，当分别将移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>输入成<H，L，H>、<L，H，H>、<L，H，L>时(即，当将测试进入模式设置地址A<8:10>依次输入以与设置的编码逻辑<H，H，L>、<L，H，H>、<H，L，L>对应时)，编码单元542_1激活该测试进入模式信号TMEMD1并且输出激活的测试进入模式信号TMEMD1。
为此，编码单元542_1可以包括NAND门552、553、556、558、NOR门551、554、557、559、及反相器550、555。
详细来说，在图7所示的示例中，反相器550使移位地址A8_S<2>反相，以及NOR门551接收反相器550的输出(即，反相的移位地址A8_S<2>)和移位地址A8_S<1>，并且对其执行NOR逻辑运算。NAND门552接收NOR门551的输出和移位地址A8_S<0>。NAND门553接收移位地址A9_S<1:2>并且对其执行NAND逻辑运算，以及NOR门554接收NAND门553的输出和移位地址A9_S<0>。反相器555使移位地址A10_S<2>反相，以及NAND门556接收反相器555的输出和移位地址A10_S<1>，并且对其执行NAND逻辑运算。NOR门557接收NAND门556的输出和移位地址A10_S<0>，并且对其执行NOR逻辑运算。NAND门558接收NOR门554、557的输出，并且对其执行NAND逻辑运算。NOR门559接收NAND门552、558的输出，并且对其执行NOR逻辑运算，从而输出测试进入模式信号TMEMD1。因此，可以看出，当分别将移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>输入为<H，L，H>、<L，H，H>、<L，H，L>时，测试进入模式信号TMEMD1将被激活并且被输出成高电平。
当分别将移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>输入成<L，H，L>、<L，H，H>、<H，L，H>时(即，当将测试进入模式设置地址A<8:10>依次输入以与设置的编码逻辑<L，H，H>、<H，H，L>、<L，L，H>对应时)，编码单元542_2即激活测试进入模式信号TMEMD2并且输出被激活的测试进入模式信号TMEMD2。
为此，编码单元542_2可以包括NAND门571、573、577、578、NOR门572、574、576、579、及反相器570、575。
详细来说，在图7所示的示例中，反相器570使移位地址A8_S<2>反相，以及NAND门571接收反相器570的输出和移位地址A8_S<1>，并且对其执行NAND逻辑运算。NOR门572接收NAND门571的输出和移位地址A8_S<0>，且对其执行NOR逻辑运算。NAND门573接收移位地址A9_S<1:2>，并且对其执行NAND逻辑运算，以及NOR门574接收NAND门573的输出和移位地址A9_S<0>，并且对其执行NOR逻辑运算。反相器575使移位地址A10_S<2>反相，以及NOR门576接收反相器575的输出和移位地址A10_S<1>，并且对其执行NOR逻辑运算。NAND门577接收NOR门576的输出和移位地址A10_S<0>，并且对其执行NAND逻辑运算。NAND门578接收NOR门572、574的输出，并且对其执行NAND逻辑运算。NOR门579接收NAND门577、578的输出，并且对其执行NOR逻辑运算，从而输出该测试进入模式信号TMEMD2。因此，可以看出，当移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>分别被输入为<L，H，L>、<L，H，H>、<H，L，H>时，测试进入模式信号TMEMD2将被激活并且输出成高电平。
再参照图6，当测试进入模式信号TMEMD<1:K>中的至少一个被激活时，测试模式设置信号产生单元544激活该测试模式设置信号TMSET并且输出激活的测试模式设置信号TMSET。
图8是示出图2所示的测试模式锁存单元的部分详细电路图。
参照图8，测试模式锁存单元700包括多个锁存电路，每个锁存电路包括锁存单元720和输出单元740。测试模式锁存单元700的锁存电路响应于测试模式设置信号TMSET锁存测试地址解码信号TA<1:M>中的任一测试地址解码信号TAi，并且根据各测试进入模式信号TMEMD<1:K>来控制锁存的信号TLATi，从而输出测试模式信号TM<1:K>。因此，锁存的信号TAi被输入到多个输出单元740的每一个中，以及测试模式信号TM<1:K>的每一个与测试进入模式信号TMEMD<1:K>中的一个对应(即，对于每个测试进入模式产生测试模式信号)。因此，在输出单元740的任意一个中，根据对应的测试进入模式信号和输入到输出单元740的锁存的信号TAi，来产生多个测试模式信号TM<1:K>中的每一个。
锁存单元720包括NAND门722和锁存器724。NAND门722接收该测试模式设置信号TMSET和测试地址解码信号TAi，并且对其执行NAND逻辑运算。锁存器724包括NAND门725、726。NAND门725接收重置信号RSTB和NAND门726的输出，并且对其执行NAND逻辑运算。NAND门726接收NAND门722的输出和NAND门725的输出，并且对其执行NAND逻辑运算。
因此，锁存单元720响应于测试模式设置信号TMSET锁存该测试地址解码信号TAi，并且响应于该重置信号RSTB而被初始化。
输出单元740包括多个驱动单元742_1到742_K。驱动单元742_1到742_K通过使得锁存的信号TLATi被测试进入模式信号TMEMD<1:K>中的每一个控制，而分别输出测试模式信号TM<1:K>。
驱动单元742_1到742_K的每一个包括NAND门744和反相器746。NAND门744的每一个接收锁存的信号TLATi和测试进入模式信号TMEMD<1:K>中的一个，并且对其执行NAND逻辑运算。反相器746的每一个使对应NAND门744的输出反相，从而输出测试模式信号TM<1:K>中的相应的一个测试模式信号。
包括在测试模式锁存单元700中的锁存电路的数目与测试地址解码信号的数目M对应。此外，从多个锁存电路的每一个输出的测试模式信号的数目与测试进入模式信号的数目K对应。因此，测试模式信号的总数目N与M*K对应。
现在将参照图9描述根据上述本发明的实施例的半导体存储器的测试模式信号产生器的操作。
根据本发明的实施例的半导体存储设备的测试模式信号产生器产生使得半导体存储设备进入测试模式的测试模式设置信号TMSET，并且产生用于选择多个测试进入模式中的任意一个的测试进入模式信号TMEMDi。此外，根据本发明的实施例的半导体存储器的测试模式信号产生器产生用于执行特定测试的测试模式信号TMi(图中未显示)。当半导体存储器已经进入测试模式时，该测试模式信号TMi与测试进入模式信号相对应。
在该根据本发明的实施例的半导体存储设备的测试模式信号产生器中，在三个周期期间输入测试模式寄存器设置信号TMRS，以便防止半导体存储设备由于噪音之类的而不慎进入测试模式。
更详细地，当在每个周期期间依次输入与在各个编码单元中设置的多个编码逻辑中的任意一个对应的测试进入模式设置地址A<8:10>时，激活对应的测试进入模式信号TMEMDi，以及选择该多个测试进入模式中的任意一个。
例如，图9中，当在测试模式寄存器设置信号TMRS的各周期中将测试进入模式设置地址A<8:10>依次输入为<H，H，L>、<L，H，H>、及<H，L，L>时(即，A<8:10>在第一周期被输入为<H，H，L>，A<8:10>在第二周期期间被输入为<L，H，H>，A<8:10>在第三周期期间被输入为<H，L，L>)，具有适当编码逻辑的相应编码单元(图7的542_1)激活测试进入模式信号TMEMD1，选择与测试进入模式信号TMEMD1对应的第一测试进入模式。又例如，当测试进入模式设置地址A<8:10>被依次输入为<L，H，H>、<H，H，L>、<L，L，H>时，具有适当编码逻辑的相应编码单元(图7的542_2)激活测试进入模式信号TMEMD2，选择与测试进入模式信号TMEMD2对应的第二测试进入模式。
当任一测试进入模式信号TMEMDi被激活时，根据本发明的实施例的半导体存储设备的测试模式信号产生器可以通过激活并输出测试模式设置信号TMSET来使得半导体存储器进入测试模式。
测试地址解码信号TA<1:M>(例如，128个测试地址解码信号)由在用于激活测试模式设置信号TMSET的测试模式寄存器设置信号TMRS的周期期间(即，在第三周期期间)所接收的测试模式设置地址A<0:6>激活。响应于该测试模式设置信号TMSET锁存该测试地址解码信号TA<1:M>。接着，测试进入模式信号TMEMD<1:K>控制每个锁存的信号，以及将由激活的测试进入模式信号TMEMDi锁存的信号输出作为测试模式信号，因此该半导体存储器可以执行特定测试。
现在将参照图10描述根据本发明的另一实施例的半导体存储设备的测试模式信号产生器。
如图10所示，根据本发明的另一实施例的半导体存储设备的测试模式信号产生器包括测试进入模式设置单元1100、测试模式设置信号产生单元1200、测试地址解码单元1300、锁存单元1400和测试模式信号输出单元1500。
如图11所示，测试进入模式设置单元1100包括地址移位单元1120和多个编码单元1122_1到1122_K。
地址移位单元1120的配置可以与图4所示的地址移位单元520的配置相同。地址移位单元1120将响应于测试模式寄存器设置信号TMRS依次输入到地址移位单元1120的测试进入模式设置地址A<8:10>移位。从而该地址移位单元1120输出移位后的地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>。
编码单元1122_1到1122_K的配置可以与上述编码单元(例如，图6的542_1到542_K)的配置相同。编码单元1122_1到1122_K将移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>编码并且输出测试进入模式信号TMEMD<1:K>。
测试模式设置信号产生单元1200的配置可以与图6的测试模式设置信号产生单元544的配置相同。该测试模式设置信号产生单元1200输出与测试模式信号TMEMD<1:K>对应的测试模式设置信号TMSET。即，当测试进入模式信号TMEMD<1:K>中的至少一个被激活时，测试模式设置信号产生单元1200激活该测试模式设置信号TMSET并且输出该测试模式设置信号TMSET。
测试地址解码单元1300的配置可以与图2的测试地址解码单元600的配置相同。该测试地址解码单元1300响应于测试模式寄存器设置信号TMRS接收测试模式设置地址A<0:6>。该测试地址解码单元1300将所接收的测试模式设置地址A<0:6>解码，从而输出具有用于特定测试的信息的测试地址解码信号TA<1:M>。
锁存单元1400响应于测试模式设置信号TMSET锁存各测试地址解码信号TA<1:M>并且输出锁存信号TLAT<1:M>。
测试模式信号输出单元1500的配置可以与图8的输出单元740的配置相同。该测试模式信号输出单元1500响应于该测试进入模式信号TMEMD<1:K>控制各锁存信号TLAT<1:M>的每一个，并且输出测试模式信号TM<1:N>。即，测试模式信号TM<1:K>的每一个与测试进入模式信号TMEND<1:K>中的一个对应，以及响应于锁存的信号TLAT<1:M>，并且根据与测试模式信号TMi对应的测试进入模式信号TMENDi是否被激活，来对于锁存的信号TLAT<1:M>输出测试模式信号TMi。
据此，测试模式信号输出单元1500输出测试模式信号TM<1:N>，测试模式信号的数目对应于与锁存信号TLAT<1:M>的数目M和测试进入模式信号TMEMD<1:K>的数目K成比例的M*K。
现在将参照图12描述根据本发明的另一实施例的半导体存储设备的测试模式信号产生器。
如图12所示，根据本发明的实施例的半导体存储设备的测试模式信号产生器包括测试模式控制单元2100和测试模式锁存单元2200。
测试模式控制单元2100根据模式寄存器设置信号MRS和测试确定地址A<7>来确定是否执行测试。该测试模式控制单元还响应于确定的结果(即，确定是否执行测试)接收测试进入模式设置地址A<8:10>和测试模式设置地址A<0:6>，从而输出测试模式设置信号TMSET、多个测试进入模式信号TMEMD<1:K>、及测试地址解码信号TA<1:M>。
测试模式锁存单元2200响应于测试模式设置信号TMSET锁存测试地址解码信号TA<1:M>，并且通过使得根据测试进入模式信号TMEMD<1:K>的每一个控制每个锁存的信号，来输出测试模式信号TM<1:N>。
参照图13，测试模式控制单元2100包括测试模式寄存器设置信号产生单元2120、测试模式进入控制单元2140、及测试地址解码单元2160。
测试模式寄存器设置信号产生单元2120的配置可以与图2所示的测试模式寄存器设置信号产生单元400的配置相同。当模式寄存器设置信号MRS和测试确定地址A<7>二者都被激活时，测试模式寄存器设置信号产生单元2120激活测试模式寄存器设置信号TMRS并且输出被激活的测试模式寄存器设置信号TMRS，因此执行测试。当在测试确定地址A<7>被禁能的状态下模式寄存器设置信号MRS被激活时，测试模式寄存器设置信号产生单元2120激活用于结束测试的重置信号RSTB并且输出被激活的重置信号RSTB。
测试模式进入控制单元2140响应于测试模式寄存器设置信号TMRS接收测试进入模式设置地址A<8:10>，并且使用多个编码逻辑来将测试进入模式设置地址A<8:10>编码，从而输出多个测试进入模式信号TMEMD<1:K>和测试模式设置信号TMSET。
详细来说，如图14所示，测试模式进入控制单元2140包括地址移位单元2142、测试模式进入信号产生单元2144、及测试模式设置信号产生单元2146。
地址移位单元2142的配置可以与图4的地址移位单元520的配置相同。地址移位单元2142将响应于测试模式寄存器设置信号TMRS依次输入到地址移位单元2142的测试进入模式设置地址A<8:10>移位，并且地址移位单元2142输出移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>。该地址移位单元2142由重置信号RSTB重置。
测试模式进入信号产生单元2144的配置可以与图6所示的编码单元524_1到524_K的示例相同。测试模式进入信号产生单元2144将移位地址A8_S<0:2>、A9_S<0:2>、A10_S<0:2>编码，并且输出测试进入模式信号TMEMD<1:K>作为编码结果。
测试模式设置信号产生单元2146的配置可以与图6所示的测试模式设置信号产生单元544的配置相同。测试模式设置信号产生单元2146响应于测试进入模式信号TMEMD<1:K>输出测试模式设置信号TMSET。即，当测试进入模式信号TMEMD<1:K>中的至少一个被激活时，测试模式设置信号产生单元2146激活测试模式设置信号TMSET并且输出被激活的测试模式设置信号TMSET。
再参照图13，测试地址解码单元2160的配置可以与图2所示的测试地址解码单元600的配置相同。测试地址解码单元2160响应于测试模式寄存器设置信号TMRS将测试模式设置地址A<0:6>解码，并且输出测试地址解码信号TA<1:M>。
参照图15，测试模式锁存单元2200包括锁存单元2220和输出单元2240。
锁存单元2220可以包括如图8所示的多个锁存单元720，锁存单元720的数目与测试地址解码信号的数目M对应。锁存单元2220响应于测试模式寄存器设置信号TMSET锁存各测试地址解码信号TA<1:M>。
输出单元2240可以包括如图8所示的多个输出单元740，该输出单元的数目与测试地址解码信号的数目M对应。该输出单元2240使得根据各测试进入模式信号TMEMD<1:K>控制从锁存单元2220输出的锁存信号TLAT<1:M>，以便输出测试模式信号TM<1:N>。即，可以将锁存信号TLAT<1:M>的每一个输入到各对应的输出单元，在每个输出单元中，根据对应的锁存信号和测试进入模式信号TMEND<1:K>输出测试模式信号TM<1:N>。
如上所述，在上述根据本发明的实施例的半导体存储设备的测试模式信号产生器中，测试模式信号的数目可以与测试进入模式信号的数目成比例地增加，而不会使锁存电路的数目增加，或者可以增加测试模式信号的数目，而不会使测试模式设置地址的数目增加。此外，可以提供与现有技术的测试模式信号产生器中的测试模式信号的数目一样多的测试模式信号，同时减少测试模式设置地址的数目。
本领域技术人员应当理解，前面说明书中公开的特定实施例可以被容易地用作修改或设计用于执行本发明的相同目的的其它实施例的基础。本领域技术人员将理解，这样的等效实施例没有脱离所附权利要求书所阐述的本发明的精神和范围。
相关申请的交叉引用
本申请要求于2008年9月19日提出申请的韩国专利申请第10-2008-0092208号的优先权，该申请的全部内容已合并于本说明中作为参考。

Claims (28)

1、一种半导体存储器的测试模式信号产生器，包括：
测试模式进入控制单元，被配置为响应于测试模式寄存器设置信号接收多个测试进入模式设置地址，以及被配置为根据该测试进入模式设置地址输出多个测试进入模式信号和一个测试模式设置信号；以及
锁存单元，被配置为响应于该测试模式设置信号锁存多个测试地址解码信号，并且被配置为输出多个测试模式信号，每个测试模式信号与该测试进入模式信号中的任意一个对应，其中由该测试进入模式信号控制各个被锁存的信号来输出作为测试模式信号。
2、如权利要求1所述的测试模式信号产生器，还包括测试模式寄存器设置信号产生单元，被配置为接收模式寄存器设置信号和测试确定地址，其中该测试模式寄存器设置信号根据该模式寄存器设置信号和测试确定地址而产生，用于设置测试模式寄存器。
3、如权利要求1所述的测试模式信号产生器，其中该测试地址解码信号通过将多个测试模式设置地址解码而产生。
4、如权利要求1所述的测试模式信号产生器，其中该测试模式进入控制单元包括：
地址移位单元，被配置为将测试进入模式设置地址移位，以输出多个移位地址，其中各个测试进入模式设置地址与该测试模式寄存器设置信号同步地依次输入到该地址移位单元；以及
测试模式进入控制信号产生单元，被配置为将该移位地址编码，其中该测试模式进入控制信号产生单元输出测试进入模式信号作为编码结果，以及其中该测试模式进入控制信号产生单元根据该测试进入模式信号输出测试模式设置信号。
5、如权利要求4所述的测试模式信号产生器，其中该测试模式进入控制信号产生单元包括：
编码单元，被配置为将该移位地址编码，以及被配置为输出该测试进入模式信号作为编码结果，其中各测试进入模式信号依据该编码单元的编码逻辑和该移位地址而被激活；以及
测试模式设置信号产生单元，当该测试进入模式信号中的至少一个被激活时，该测试模式设置信号产生单元被配置为激活该测试模式设置信号并且被配置为输出被激活的测试模式设置信号。
6、如权利要求1所述的测试模式信号产生器，其中由该测试模式锁存单元输出的测试模式信号的数目与测试地址解码信号的数目和测试进入模式信号的数目成比例。
7、一种半导体存储器的测试模式信号产生器，包括：
测试进入模式设置单元，被配置为响应于测试模式寄存器设置信号接收多个测试进入模式设置地址，以及被配置为将该测试进入模式设置地址编码以输出多个测试进入模式信号；
测试模式设置信号产生单元，被配置为根据该测试进入模式信号输出测试模式设置信号；
测试地址解码单元，被配置为响应于该测试模式寄存器设置信号接收多个测试模式设置地址，以及被配置为将该测试模式设置地址解码以输出多个测试地址解码信号；
锁存单元，被配置为响应于该测试模式设置信号锁存各测试地址解码信号以输出多个锁存信号；以及
测试模式信号输出单元，被配置为输出多个测试模式信号，每个测试模式信号与该测试进入模式信号中的任意一个对应，其中各锁存信号由该测试进入模式信号控制以输出作为测试模式信号。
8、如权利要求7所述的测试模式信号产生器，其中该测试模式寄存器设置信号根据接收的模式寄存器设置信号和测试确定地址而产生，其中当模式寄存器设置信号和测试确定地址都被激活时，该测试模式寄存器设置信号被激活，用于设置测试模式寄存器。
9、如权利要求7所述的测试模式信号产生器，其中该测试进入模式设置单元包括：
地址移位单元，被配置为将该测试进入模式设置地址移位以输出多个移位地址，其中各个测试进入模式设置地址与测试模式寄存器设置信号同步地依次输入；以及
多个编码单元，每个编码单元被配置为将任一移位地址编码，以使得测试进入模式信号从该编码单元输出。
10、如权利要求7所述的测试模式信号产生器，其中当该测试进入模式信号中的至少一个被激活时，该测试模式设置信号产生单元激活该测试模式设置信号并且输出被激活的测试模式设置信号。
11、如权利要求7所述的测试模式信号产生器，其中该测试模式信号输出单元包括多个输出单元，每个输出单元与任一锁存信号对应，并且每个输出单元被配置为输出与该输出单元对应的测试模式信号，其中每个输出单元的对应锁存信号由该测试进入模式信号控制以输出与该输出单元对应的测试模式信号。
12、如权利要求11所述的测试模式信号产生器，其中由测试模式信号输出单元输出的测试模式信号数目与锁存信号的数目和测试进入模式信号的数目成比例。
13、一种半导体存储器的测试模式信号产生器，包括：
测试模式控制单元，被配置为响应于模式寄存器设置信号和测试确定地址，接收多个测试进入模式设置地址和多个测试模式设置地址，并且被配置为输出测试模式设置信号、多个测试进入模式信号和多个测试地址解码信号；以及
测试模式锁存单元，被配置为响应于该测试模式设置信号锁存该测试地址解码信号，并且被配置为输出被锁存的信号作为多个测试模式信号，其中各个被锁存的信号由测试进入模式信号控制以输出作为测试模式信号。
14、如权利要求13所述的测试模式信号产生器，其中该测试模式控制单元包括：
测试模式寄存器设置信号产生单元，被配置为输出测试模式寄存器设置信号，用于响应于该模式寄存器设置信号和测试确定地址确定是否执行测试；
测试模式进入控制单元，被配置为响应于该测试模式寄存器设置信号接收该测试进入模式设置地址，并且被配置为将测试进入模式设置地址编码以输出该测试进入模式信号和测试模式设置信号；以及
测试地址解码单元，被配置为响应于该测试模式寄存器设置信号将测试模式设置地址解码以输出该测试地址解码信号。
15、如权利要求14所述的测试模式信号产生器，其中当模式寄存器设置信号和测试确定信号的每一个都被激活时，该测试模式寄存器设置信号产生单元激活该测试模式寄存器设置信号，并输出被激活的测试模式寄存器设置信号。
16、如权利要求14所述的测试模式信号产生器，其中当该模式寄存器设置信号被激活而该测试确定地址被禁能时，该测试模式寄存器设置信号产生单元输出用于结束测试的重置信号。
17、如权利要求14所述的测试模式信号产生器，其中该测试模式进入控制单元包括：
地址移位单元，被配置为将该测试进入模式设置地址移位以输出多个移位地址，其中该各个测试进入模式设置地址响应于该测试模式寄存器设置信号被依次输入到该地址移位单元中；
测试进入模式信号产生单元，被配置为将该移位地址编码以输出该测试进入模式信号；以及
测试模式设置信号产生单元，被配置为响应于该测试进入模式信号输出该测试模式设置信号。
18、如权利要求13所述的测试模式信号产生器，其中该测试模式锁存单元包括：
锁存单元，被配置为响应于该测试模式设置信号锁存该测试地址解码信号；以及
输出单元，被配置为输出测试模式信号，每个测试模式信号与任一测试进入模式信号对应，其中各个被锁存的信号由测试进入模式信号控制以输出作为测试模式信号。
19、一种用于产生半导体存储器的测试模式信号的方法，包括：
将响应于测试模式寄存器设置信号依次输入的多个测试进入模式设置地址移位，以产生多个移位地址；
将该移位地址编码以输出多个测试进入模式信号；
输出测试模式设置信号，其中当至少一个测试进入模式信号被激活时激活该测试模式设置信号；
响应于该测试模式设置信号输出测试地址解码信号并且锁存该测试地址解码信号；以及
输出多个测试模式信号，每个测试模式信号与任一输入模式信号对应，其中根据该测试进入模式信号和被锁存的测试地址解码信号来输出该测试模式信号。
20、如权利要求19所述的方法，其中该测试模式寄存器设置信号响应于模式寄存器设置信号和测试确定地址而产生，以设置测试模式寄存器。
21、如权利要求19所述的方法，其中该测试地址解码信号是具有测试信息的信号，并且通过将响应于测试模式寄存器设置信号而解码的多个测试模式设置地址进行解码而获得该测试地址解码信号。
22、如权利要求19所述的方法，其中该测试模式信号的数目与测试进入模式信号的数目和测试地址解码信号的数目成比例。
23、一种用于产生半导体存储器的测试模式信号的方法，包括：
接收多个测试进入模式设置地址，其中该测试进入模式设置地址是响应于测试模式寄存器设置信号而输入的；
根据测试进入模式设置地址输出多个测试进入模式信号和一个测试模式设置信号；
响应于该测试模式设置信号锁存多个测试地址解码信号；以及
输出多个测试模式信号，每个测试模式信号与任一测试进入模式信号对应，其中被锁存的测试地址解码信号由该测试进入模式信号控制以输出测试模式信号。
24、如权利要求23所述的方法，其中该测试模式寄存器设置信号响应于模式寄存器设置信号和测试确定地址而产生，以设置测试模式寄存器。
25、如权利要求23所述的方法，其中该测试地址解码信号是通过将多个测试模式设置地址解码而产生的。
26、如权利要求23所述的方法，还包括将该测试进入模式设置地址移位以输出多个移位地址，并且通过使用多个编码逻辑将该移位地址编码以输出该测试进入模式信号，其中该测试进入模式设置地址响应于该测试模式寄存器设置信号被依次输入，以便将测试进入模式设置地址移位。
27、如权利要求23所述的方法，其中当至少一个测试进入模式信号被激活时，该测试模式设置信号被激活。
28、如权利要求23所述的方法，其中测试模式信号的数目与测试进入模式信号的数目和测试地址解码信号的数目成比例。
CN2009101759047A 2008-09-19 2009-09-18 半导体存储器的测试模式信号产生器及其产生方法 Active CN101677023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080092208A KR100931024B1 (ko) 2008-09-19 2008-09-19 반도체 메모리 장치의 테스트 모드 신호 생성 장치 및 그의생성 방법
KR92208/08 2008-09-19

Publications (2)

Publication Number Publication Date
CN101677023A true CN101677023A (zh) 2010-03-24
CN101677023B CN101677023B (zh) 2013-04-24

Family

ID=41684094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101759047A Active CN101677023B (zh) 2008-09-19 2009-09-18 半导体存储器的测试模式信号产生器及其产生方法

Country Status (4)

Country Link
US (1) US7881136B2 (zh)
KR (1) KR100931024B1 (zh)
CN (1) CN101677023B (zh)
TW (1) TWI464742B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237345A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体装置
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
CN102568556A (zh) * 2010-12-28 2012-07-11 海力士半导体有限公司 包括模式寄存器组的半导体存储器件及其操作方法
CN104681070A (zh) * 2013-11-27 2015-06-03 爱思开海力士有限公司 存储器和包括存储器的存储模块
KR20170069510A (ko) * 2015-12-11 2017-06-21 에스케이하이닉스 주식회사 테스트 모드 설정회로 및 이를 포함하는 반도체 장치
CN106920574A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 测试模式控制电路
WO2024050905A1 (zh) * 2022-09-08 2024-03-14 长鑫存储技术有限公司 模式寄存器设置编码的生成电路、方法及存储器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003150B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 어드레스 시프트 회로 및 방법
KR101124293B1 (ko) * 2009-12-28 2012-03-28 주식회사 하이닉스반도체 테스트 모드 신호 생성장치 및 방법
JP5963647B2 (ja) * 2012-01-30 2016-08-03 エスアイアイ・セミコンダクタ株式会社 半導体記憶回路を備えた半導体装置
KR102300890B1 (ko) * 2015-06-17 2021-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
KR20190075202A (ko) 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 테스트 제어 회로, 이를 이용하는 반도체 메모리 장치 및 반도체 시스템
WO2020063413A1 (en) * 2018-09-28 2020-04-02 Changxin Memory Technologies, Inc. Chip and chip test system
CN109164374B (zh) * 2018-09-28 2024-03-29 长鑫存储技术有限公司 芯片与芯片测试系统
KR102124404B1 (ko) * 2019-01-18 2020-06-18 주식회사 피델릭스 테스트 모드의 수를 확장하는 테스트 모드 셋팅 회로 및 테스트 모드 셋팅 방법
KR102428901B1 (ko) * 2022-04-15 2022-08-04 삼성전자주식회사 명령어 로그 레지스터를 포함하는 반도체 메모리 장치 및 그것의 명령어 로그 출력 방법
KR102658551B1 (ko) * 2022-06-13 2024-04-18 주식회사 피델릭스 테스트 모드의 수를 효율적으로 확장하는 테스트 모드 셋팅 회로 및 테스트 모드 셋팅 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2296152A1 (en) * 1999-02-16 2011-03-16 Fujitsu Semiconductor Limited Semiconductor device having test circuit
JP2001126499A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置
KR100413242B1 (ko) * 2001-12-20 2004-01-03 주식회사 하이닉스반도체 웨이퍼 번인 테스트 모드 회로
KR20040003562A (ko) * 2002-07-03 2004-01-13 삼성전자주식회사 동기식 반도체 기억장치의 테스트 모드 진입회로
KR100492775B1 (ko) * 2002-12-24 2005-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 모드 회로
KR100464937B1 (ko) * 2003-04-29 2005-01-06 주식회사 하이닉스반도체 반도체 메모리의 테스트 모드 플래그 신호 발생 장치
KR100612034B1 (ko) * 2004-11-01 2006-08-11 삼성전자주식회사 내부 테스트 모드 진입방법 및 이를 위한 내부 테스트모드 진입회로
KR100695485B1 (ko) * 2005-06-13 2007-03-15 주식회사 하이닉스반도체 테스트 모드 진입 회로
KR100670729B1 (ko) * 2005-09-29 2007-01-17 주식회사 하이닉스반도체 반도체메모리소자의 내부 어드레스 생성장치
KR20080066219A (ko) * 2007-01-11 2008-07-16 삼성전자주식회사 반도체 메모리장치의 테스트 모드 셋팅 방법 및 회로
KR100891304B1 (ko) * 2007-09-10 2009-04-06 주식회사 하이닉스반도체 테스트 모드 회로를 포함하는 반도체 메모리 장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237345A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体装置
US9360520B2 (en) 2010-11-17 2016-06-07 SK Hynix Inc. Test mode control circuit of semiconductor apparatus and control method thereof
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
CN102540057B (zh) * 2010-11-17 2016-01-20 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
CN102568556A (zh) * 2010-12-28 2012-07-11 海力士半导体有限公司 包括模式寄存器组的半导体存储器件及其操作方法
CN102568556B (zh) * 2010-12-28 2016-01-20 海力士半导体有限公司 包括模式寄存器组的半导体存储器件及其操作方法
CN104681070A (zh) * 2013-11-27 2015-06-03 爱思开海力士有限公司 存储器和包括存储器的存储模块
CN104681070B (zh) * 2013-11-27 2019-04-16 爱思开海力士有限公司 存储器和包括存储器的存储模块
KR20170069510A (ko) * 2015-12-11 2017-06-21 에스케이하이닉스 주식회사 테스트 모드 설정회로 및 이를 포함하는 반도체 장치
KR102375054B1 (ko) 2015-12-11 2022-03-17 에스케이하이닉스 주식회사 테스트 모드 설정회로 및 이를 포함하는 반도체 장치
CN106920574A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 测试模式控制电路
CN106920574B (zh) * 2015-12-24 2020-09-22 爱思开海力士有限公司 测试模式控制电路
WO2024050905A1 (zh) * 2022-09-08 2024-03-14 长鑫存储技术有限公司 模式寄存器设置编码的生成电路、方法及存储器

Also Published As

Publication number Publication date
US20100074031A1 (en) 2010-03-25
TWI464742B (zh) 2014-12-11
KR100931024B1 (ko) 2009-12-11
CN101677023B (zh) 2013-04-24
TW201013689A (en) 2010-04-01
US7881136B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
CN101677023B (zh) 半导体存储器的测试模式信号产生器及其产生方法
US7114113B2 (en) Test circuit provided with built-in self test function
US7302623B2 (en) Algorithm pattern generator for testing a memory device and memory tester using the same
US6658611B1 (en) Programmable built-in self-test system for semiconductor memory device
US5224101A (en) Micro-coded built-in self-test apparatus for a memory array
US7502267B2 (en) Clock frequency doubler method and apparatus for serial flash testing
KR19980064254A (ko) 모니터 및 테스터 모드를 가진 내장 자가 테스트 회로를 구비한집적 회로 메모리 장치
CN1945737B (zh) 具有等待时间计数器的半导体器件
KR100546538B1 (ko) 시험 시간을 단축시키기 위한 내부 클럭 증대
US6744272B2 (en) Test circuit
CN217035146U (zh) 存储器数据读取电路及芯片
CN101399079B (zh) 半导体存储器件及其驱动方法
KR20090075930A (ko) 반도체 집적 회로의 테스트 회로
US20140139258A1 (en) Built off testing apparatus
US7831405B2 (en) Semiconductor package capable of performing various tests and method of testing the same
CN114664365B (zh) 存储器数据读取电路、芯片及硬件测试方法
US10068627B2 (en) Semiconductor integrated circuit including CAS latency setting circuit
CN100573703C (zh) 包括自身id信息的存储器件
CN1220264C (zh) 半导体集成电路及其制造方法
US8386858B2 (en) Semiconductor memory device
US6657461B2 (en) System and method for high speed integrated circuit device testing utilizing a lower speed test environment
JP3042209B2 (ja) 半導体メモリの故障自己診断装置
KR100902048B1 (ko) 반도체 장치의 어드레스 수신회로
KR100524927B1 (ko) 뱅크 인터리브 기능을 위한 워드 라인 제어 회로
CN114779672A (zh) 用于生成模式命令的设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant