KR102300890B1 - 반도체 장치 및 그의 구동 방법 - Google Patents

반도체 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR102300890B1
KR102300890B1 KR1020150085735A KR20150085735A KR102300890B1 KR 102300890 B1 KR102300890 B1 KR 102300890B1 KR 1020150085735 A KR1020150085735 A KR 1020150085735A KR 20150085735 A KR20150085735 A KR 20150085735A KR 102300890 B1 KR102300890 B1 KR 102300890B1
Authority
KR
South Korea
Prior art keywords
command signal
unit
signal
external command
decoding
Prior art date
Application number
KR1020150085735A
Other languages
English (en)
Other versions
KR20160148927A (ko
Inventor
오승욱
황정태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150085735A priority Critical patent/KR102300890B1/ko
Priority to US14/939,752 priority patent/US9472250B1/en
Publication of KR20160148927A publication Critical patent/KR20160148927A/ko
Application granted granted Critical
Publication of KR102300890B1 publication Critical patent/KR102300890B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

외부에서 입력되는 커맨드에 따라 회로 동작을 수행하는 반도체 장치에 관한 것으로, 외부 커맨드 신호를 입력받는 입력부, 및 상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하여 상기 입력부의 입력 동작을 제한하기 위한 위한 검출부를 구비하는 반도체 장치가 제공된다.

Description

반도체 장치 및 그의 구동 방법{SEMICONDUCTOR DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 외부에서 입력되는 커맨드에 따라 회로 동작을 수행하는 반도체 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 외부에서 입력되는 여러 가지 커맨드 신호(이하, '외부 커맨드 신호'라 칭함)를 입력받아 외부 커맨드 신호에 대응하는 여러 가지 동작을 수행한다. 예컨대, 반도체 메모리 장치는 외부 커맨드 신호에 응답하여 액티브 동작과, 프리차지 동작과, 라이트 동작, 및 리드 동작 등을 수행할 수 있다. 이때 반도체 메모리 장치로 입력되는 외부 커맨드 신호는 칩 셀렉트(chip select) 신호와, 로우 어드레스 스트로브(Row Address Strobe, RAS) 신호와, 컬럼 어드레스 스트로브(Colunm Address Strobe, CAS) 신호, 및 라이트 인에이블(write enable) 신호 등이 될 수 있다.
외부 커맨드 신호 중 원치 않는 외부 커맨드 신호를 검출하여 해당 외부 커맨드 신호에 대한 동작을 회피하는 것이 가능한 반도체 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 장치는, 외부 커맨드 신호를 입력받는 입력부; 및 상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하여 상기 입력부의 입력 동작을 제한하기 위한 위한 검출부를 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는, 외부 커맨드 신호를 입력받는 버퍼링부; 상기 버퍼링부의 출력 신호를 디코딩하여 출력하기 위한 디코딩부; 및 상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하여 상기 디코딩부의 디코딩 동작을 제한하기 위한 검출부를 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법은, 제1 동작시 외부 커맨드 신호에 응답하여 회로 동작을 수행하는 단계; 제2 동작시 상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하는 단계; 및 상기 검출하는 단계의 출력 신호에 응답하여 상기 예정된 커맨드 신호에 대응하는 동작을 제한하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 시스템은, 외부 커맨드 신호에 응답하는 회로 동작을 수행하며, 예정된 커맨드 신호에 대응하는 커맨드 정보를 제공하기 위한 반도체 장치; 및 상기 외부 커맨드 신호를 생성하여 상기 반도체 장치를 제어하며, 상기 커맨드 정보에 응답하여 상기 외부 커맨드 신호에 대한 생성 동작을 제한하기 위한 컨트롤러를 구비할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 외부 커맨드 신호 중 원치 않는 외부 커맨드 신호를 검출하여 해당 외부 커맨드 신호에 대응하는 동작을 회피함으로써 반도체 장치로 하여금 예정된 동작만을 수행하도록 제어하는 것이 가능하다.
반도체 장치가 불필요한 동작을 수행하지 않기 때문에, 반도체 장치의 동작 신뢰성을 높여줄 수 있는 효과를 얻을 수 있다.
도 1 은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2 는 도 1 의 커맨드 검출부(120)를 설명하기 위한 블록도이다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 4 는 본 발명의 또 다른 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 5 는 도 4 의 차단부(430)를 설명하기 위한 도면이다.
도 6 은 본 발명의 또 다른 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 장치는 커맨드 입력부(110)와, 커맨드 검출부(120)를 구비한다.
커맨드 입력부(110)는 외부 커맨드 신호(CMD)를 입력받아 반도체 장치 내부로 출력하기 위한 것으로, 이후 설명할 제어 신호(CTR)에 응답하여 입력 동작이 제한된다. 여기서, 입력 동작이 제한된다는 것은 커맨드 입력부(110)의 활성화 동작과 비활성화 동작이 제어 신호(CTR)에 의하여 제어된다는 것을 의미한다. 커맨드 입력부(110)가 활성화되었다는 것은 외부 커맨드 신호(CMD)가 출력단(OUT)을 통해 반도체 장치 내부로 출력된다는 것을 의미하며, 커맨드 입력부(110)가 비활성화되었다는 것은 외부 커맨드 신호(CMD)가 반도체 장치 내부로 출력되지 않는다는 것을 의미한다.
커맨드 검출부(120)는 외부 커맨드 신호(CMD) 중 정상적이지 않은 외부 커맨드 신호(CMD)를 검출하고 그에 대응하는 제어 신호(CTR)를 생성한다. 만약, 외부 커맨드 신호(CMD)가 정상적이지 않은 경우 커맨드 검출부(120)는 커맨드 입력부(110)를 비활성화시키기 위한 제어 신호(CTR)를 생성하고, 그렇지 않은 경우 커맨드 입력부(110)를 활성화시키기 위한 제어 신호(CTR)를 생성한다.
참고로, 커맨드 검출부(120)가 정상적이지 않은 외부 커맨드 신호(CMD)를 검출한다는 것은 커맨드 검출부(120)가 정상적이지 않은 예정된 커맨드 신호를 검출한다는 것과 일맥상통한다.
본 발명의 실시예에 따른 반도체 장치는 정상적이지 않은 외부 커맨드 신호(CMD)를 검출하고, 이를 이용하여 해당 외부 커맨드 신호(CMD)가 입력되지 않도록 제한함으로써 반도체 장치는 해당 외부 커맨드 신호(CMD)가 입력되더라도 그에 대응하는 동작을 수행하지 않는 것이 가능하다.
도 2 는 도 1 의 커맨드 검출부(120)를 설명하기 위한 블록도이다.
도 2 를 참조하면, 커맨드 검출부(120)는 저장부(210)와 비교부(220)를 구비한다.
저장부(120)는 정상적이지 않은 외부 커맨드 신호(CMD)에 대응하는 커맨드 신호를 저장한다. 그리고, 비교부(220)는 외부 커맨드 신호(CMD)와 저장부(210)에 저장되어 있는 커맨드 신호를 비교하여 제어 신호(CTR)를 생성한다.
결국, 커맨드 검출부(120)는 외부 커맨드 신호(CMD)와 저장부(210)에 저장되어 있는 커맨드 신호, 즉 예정된 커맨드 신호와 동일한 경우, 외부 커맨드 신호(CMD)와 저장부(210)에 저장되어 있는 커맨드 신호를 비교하여 도 1 의 커맨드 입력부(110)를 비활성화시키기 위한 제어 신호(CTR)를 생성하고, 그렇지 않은 경우 커맨드 입력부(110)를 활성화시키기 위한 제어 신호(CTR)를 생성한다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 3 을 참조하면, 반도체 장치는 버퍼링부(310)와, 커맨드 디코딩부(320), 및 커맨드 검출부(330)를 구비한다.
버퍼링부(310)는 외부 커맨드 신호(CMD)를 입력받아 버퍼링하여 출력한다.
커맨드 디코딩부(320)는 버퍼링부(310)에서 출력되는 커맨드 신호를 디코딩하여 출력하기 위한 것으로, 이후 설명할 제어 신호(CTR)에 응답하여 디코딩 동작이 제한된다. 여기서, 디코딩 동작이 제한된다는 것은 커맨드 디코딩부(320)의 활성화 동작과 비활성화 동작이 제어 신호(CTR)에 의하여 제어된다는 것을 의미한다. 이어서, 커맨드 디코딩부(320)에서 출력되는 디코딩된 커맨드 신호(CMD_D)는 이를 필요로 하는 내부 회로에 제공된다.
커맨드 검출부(330)는 외부 커맨드 신호(CMD) 중 정상적이지 않은 외부 커맨드 신호(CMD)를 검출하고 그에 대응하는 제어 신호(CTR)를 생성한다. 만약, 외부 커맨드 신호(CMD)가 정상적이지 않은 경우 커맨드 검출부(330)는 커맨드 디코딩부(320)를 비활성화시키기 위한 제어 신호(CTR)를 생성하고, 그렇지 않은 경우 커맨드 디코딩부(320)를 활성화시키기 위한 제어 신호(CTR)를 생성한다.
한편, 커맨드 검출부(330)는 예정된 테스트 동작시 활성화되는 테스트 신호(TM)에 응답하여 활성화 동작이 제어될 수 있으며, 이는 커맨드 검출부(330)를 테스트 동작에서만 활성화시킬 수 있다는 것을 의미한다. 즉, 커맨드 검출부(330)는 노말 동작시 비활성화되고, 테스트 동작에서만 활성화 되어 예정된 커맨드 신호를 검출할 수 있다. 이를 다시 말하면, 테스트 동작에서만 예정된 커맨드 신호에 대응하는 디코딩 동작을 제한하는 것이 가능하다는 것을 의미한다. 또한, 더 나아가 반대로 테스트 동작에서는 모든 커맨드 신호를 입력받아 디코딩 동작을 수행하고, 노말 동작에서는 예정된 커맨드 신호에 대응하는 디코딩 동작을 동작을 제한하는 것도 가능할 것이다.
다른 한편, 도 1 내지 도 3 에서는 반도체 장치에 예정된 커맨드 신호를 저장할 수 있으며 저장되어 있는 예정된 커맨드 신호에 따라 예정된 커맨드 신호에 대응하는 동작을 제한할 수 있는 구성이다. 이하에서는 예정된 커맨드 신호를 미리 아는 경우에 대한 구성을 살펴보기로 한다. 이 경우 예정된 커맨드 신호를 저장하기 위한 구성 및 외부 커맨드 신호와 예정된 커맨드 신호를 비교하기 위한 구성이 제거될 수 있다.
도 4 는 본 발명의 또 다른 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 4 를 참조하면, 반도체 장치는 버퍼링부(410)와, 커맨드 디코딩부(420), 및 차단부(430)를 구비한다.
버퍼링부(410)는 외부 커맨드 신호인 로우 어드레스 스트로브 신호(/RAS)와, 컬럼 어드레스 스트로브 신호(/CAS)와, 칩 셀렉트 신호(/CS), 및 라이트 인에이블 신호(/WE)를 입력받아 버퍼링하여 출력한다.
커맨드 디코딩부(420)는 버퍼링부(410)의 출력 신호를 디코딩하여 여러 가지 내부 커맨드 신호를 생성한다. 이러한 내부 커맨드 신호에는 내부 액티브 신호(ACT), 내부 라이트 신호(WT), 내부 리드 신호(RD), 및 모드 레지스터 셋팅 신호(TMRS) 등이 있다.
차단부(430)는 트레이닝 테스트 동작시 활성화되는 진입 신호(/TR_NT)에 응답하여 모드 레지스터 셋팅 신호(TMRS)를 차단한다. 즉, 차단부(430)는 노말 동작시 비활성화되어 모드 레지스터 셋팅 신호(TMRS)를 통과시키고, 트레이닝 테스트 동작시 활성화되어 모드 레지스터 셋팅 신호(TMRS)를 차단한다. 차단부(430)가 모드 레지스터 셋팅 신호(TMRS)를 차단할 수 있는 이유는 트레이닝 테스트 동작시 모드 레지스터 셋팅 신호(TMRS)가 입력되면 안된다는 것을 미리 알고 있기 때문이다. 따라서, 설계자는 트레이닝 테스트 동작시 모드 레지트터 셋팅 신호(TMRS)가 출력되는 커맨드 디코딩부(420)의 출력단을 막기 위한 설계가 가능하다. 참고로, 노말 동작시 모드 레지스터 셋팅 신호(TMRS)는 내부 회로로 전달되며, 내부 회로는 모드 레지스터 셋팅 신호(TMRS)에 응답하여 모드 레지스터와 관련된 회로를 셋팅하기 위한 동작을 수행하는 것이 가능하다.
도 5 는 도 4 의 차단부(430)를 설명하기 위한 도면이다.
도 5 를 참조하면, 차단부(430)는 진입 신호(/TR_NT)에 응답하여 모드 레지스터 셋팅 신호(TMRS)의 차단 여부를 제어하기 위한 것으로, 모드 레지스터 셋팅 신호(TMRS)와 진입 신호(/TR_NT)를 입력받는 논리 합 게이트(AND)로 구성될 수 있다. 진입 신호(/TR_NT)는 노말 동작시 논리'하이'가 되어 모드 레지스터 셋팅 신호(TMRS)를 통과시키고, 트레이닝 테스트 동작시 논리'로우'가 되어 모드 레지스터 셋팅 신호(TMRS)를 차단한다.
본 발명의 실시예에 따른 반도체 장치는 트레이닝 테스트 동작시 특정 커맨드 신호인 모드 레지스터 셋팅 신호(TMRS)를 차단함으로써 원치 않는 오동작을 원천적으로 막아주는 것이 가능하다.
도 6 은 본 발명의 또 다른 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 6 을 참조하면, 반도체 시스템은 컨트롤러(610)와, 반도체 장치(620)를 구비한다.
컨트롤러(610)는 반도체 장치(620)를 제어하기 위한 것으로, 컨트롤러(610)와 반도체 장치(620)는 서로 다양한 신호를 송신하거나 수신한다. 예컨대, 컨트롤러(610)는 반도체 장치(620)의 리드 동작과 라이트 동작을 제어하는 것이 가능하고, 이 경우 컨트롤러(610)와 반도체 장치(620)는 외부 커맨드 신호(CMD)와, 어드레스 신호(도시되지 않음), 및 데이터 신호(도시되지 않음)를 송신하거나 수신하는 것이 가능하다. 그리고, 반도체 장치(620)는 이 외부 커맨드 신호(CMD)에 응답하여 예정된 회로 동작을 수행한다.
한편, 반도체 장치(620)는 정상적이지 않은 커맨드 신호를 저장하기 위한 저장부(621)를 구비하고 있으며, 이 저장부(621)에 저장된 커맨드 정보(INF_CMD)를 컨트롤러(610)에 제공한다. 그리고, 컨트롤러(610)는 외부 커맨드 신호(CMD)를 생성하기 위한 커맨드 생성부(611)를 구비하고 있으며, 커맨드 정보(INF_CMD)에 응답하여 외부 커맨드 신호(CMD)에 대한 생성 동작을 제한한다.
결국, 반도체 장치(620)는 자신에게 정상적이지 않은 커맨드 신호를 커맨드 정보(INF_CMD)를 통해 컨트롤러(610)에 제공하고, 컨트롤러(610)는 이 커맨드 정보(INF_CMD)에 따라 정상적이지 않은 커맨드 신호가 제한된 외부 커맨드 신호(CMD)를 생성한다. 따라서, 반도체 장치(620)는 제한된 외부 커맨드 신호(CMD)에 응답하여 원하는 동작만을 수행하는 것이 가능하다.
한편, 커맨드 정보(INF_CMD)는 여러 가지 정보를 포함할 수 있으며, 여기서는 특히 반도체 장치(620)의 동작 정보를 포함할 수 있다. 예컨대, 반도체 장치(620)는 노말 동작과 테스트 동작을 수행할 수 있으며, 노말 동작시 A 라는 커맨드 신호에 대한 입력을 원치 않으며, 테스트 동작시 B 라는 커맨드 신호에 대한 입력을 원치 않을 수 있다. 따라서, 반도체 장치(620)는 커맨드 정보(INF_CMD)를 통해 반도체 장치(620)의 동작 정보와 해당 동작에 대응하는 예정된 커맨드 신호에 대응하는 정보를 컨트롤러(610)에 제공하여 컨트롤러(610)로 하여금 노말 동작시 A 라는 외부 커맨드 신호(CMD)의 생성 동작을 제한하고, 테스트 동작시 B 라는 외부 커맨드 신호(CMD)의 생성 동작을 제한하도록 요청하는 것이 가능하다.
본 발명의 실시예에 따른 반도체 시스템은 반도체 장치(620)에서 컨트롤러(610)에 커맨드 정보(INF_CMD)를 제공하고, 컨트롤러(610)는 커맨드 정보(INF_CMD)에 따라 외부 커맨드 신호(CMD)를 생성하는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 장치는 외부 커맨드 신호(CMD) 중 예정된 커맨드 신호에 대응하는 동작을 제한함으로써, 반도체 장치로 하여금 항상 정상적인 동작만을 수행하도록 제어하는 것이 가능하다. 그리고, 반도체 장치의 이러한 동작을 통해 해당 반도체 장치에 대한 노말 동작 및 테스트 동작에 대한 신뢰성을 높여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
110 : 커맨드 입력부
120 : 커맨드 검출부

Claims (16)

  1. 외부 커맨드 신호를 입력받는 입력부; 및
    상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하여 상기 입력부의 입력 동작을 제한하기 위한 위한 검출부를 구비하고,
    상기 검출부는,
    상기 예정된 커맨드 신호를 저장하기 위한 저장부; 및
    상기 저장부에 저장된 상기 예정된 커맨드 신호와 상기 외부 커맨드 신호를 비교하여 상기 입력부의 활성화 여부를 제어하기 위한 제어 신호를 생성하는 비교부를 구비하는 반도체 장치.
  2. 삭제
  3. 외부 커맨드 신호를 입력받는 버퍼링부;
    상기 버퍼링부의 출력 신호를 디코딩하여 출력하기 위한 디코딩부; 및
    상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하여 상기 디코딩부의 디코딩 동작을 제한하기 위한 검출부를 구비하고,
    상기 검출부는,
    상기 예정된 커맨드 신호를 저장하기 위한 저장부; 및
    상기 저장부에 저장된 상기 예정된 커맨드 신호와 상기 외부 커맨드 신호를 비교하여 상기 디코딩부의 활성화 여부를 제어하기 위한 제어 신호를 생성하는 비교부를 구비하는 반도체 장치.
  4. 삭제
  5. 외부 커맨드 신호를 입력받는 버퍼링부;
    상기 버퍼링부의 출력 신호를 디코딩하여 출력하기 위한 디코딩부;
    상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하여 상기 디코딩부의 디코딩 동작을 제한하기 위한 검출부; 및
    상기 검출부의 출력 신호에 응답하여 상기 디코딩부의 출력단 중 적어도 하나를 차단하기 위한 차단부
    를 구비하는 반도체 장치.
  6. 제1 동작시 외부 커맨드 신호에 응답하여 회로 동작을 수행하는 단계;
    제2 동작시 상기 외부 커맨드 신호 중 예정된 커맨드 신호를 검출하는 단계; 및
    상기 검출하는 단계의 출력 신호에 응답하여 상기 예정된 커맨드 신호에 대응하는 동작을 제한하는 단계를 포함하고
    상기 제1 동작은 노말 동작을 포함하고, 상기 제2 동작은 트래이닝 테스트 동작을 포함하는 반도체 장치의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 동작시 상기 예정된 커맨드 신호에 대응하는 동작을 수행하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제한하는 단계는 상기 예정된 커맨드 신호에 대응하는 상기 외부 커맨드 신호의 입력 동작을 제한하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 외부 커맨드 신호를 디코딩하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제한하는 단계는 상기 예정된 커맨드 신호에 대응하는 상기 외부 커맨드 신호에 대하여 상기 디코딩 단계를 제한하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제한하는 단계는 상기 예정된 커맨드 신호에 대응하는 상기 외부 커맨드 신호에 대한 상기 디코딩하는 단계의 출력 신호를 차단하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  13. 외부 커맨드 신호에 응답하는 회로 동작을 수행하며, 예정된 커맨드 신호에 대응하는 커맨드 정보를 제공하기 위한 반도체 장치; 및
    상기 외부 커맨드 신호를 생성하여 상기 반도체 장치를 제어하며, 상기 커맨드 정보에 응답하여 상기 외부 커맨드 신호에 대한 생성 동작을 제한하기 위한 컨트롤러
    를 구비하는 반도체 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 컨트롤러는,
    상기 커맨드 정보에 응답하여 상기 외부 커맨드 신호를 생성하기 위한 커맨드 생성부를 구비하는 것을 특징으로 하는 반도체 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 반도체 장치는,
    상기 커맨드 정보를 저장하기 위한 저장부를 구비하는 것을 특징으로 하는 반도체 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 커맨드 정보는 상기 반도체 장치의 동작 정보를 더 포함하는 것을 특징으로 하는 반도체 시스템.
KR1020150085735A 2015-06-17 2015-06-17 반도체 장치 및 그의 구동 방법 KR102300890B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150085735A KR102300890B1 (ko) 2015-06-17 2015-06-17 반도체 장치 및 그의 구동 방법
US14/939,752 US9472250B1 (en) 2015-06-17 2015-11-12 Semiconductor device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150085735A KR102300890B1 (ko) 2015-06-17 2015-06-17 반도체 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20160148927A KR20160148927A (ko) 2016-12-27
KR102300890B1 true KR102300890B1 (ko) 2021-09-13

Family

ID=57120519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150085735A KR102300890B1 (ko) 2015-06-17 2015-06-17 반도체 장치 및 그의 구동 방법

Country Status (2)

Country Link
US (1) US9472250B1 (ko)
KR (1) KR102300890B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536657B1 (ko) * 2016-07-12 2023-05-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US10176858B1 (en) * 2017-08-30 2019-01-08 Micron Technology, Inc. Adjusting instruction delays to the latch path in DDR5 DRAM
KR20200100951A (ko) 2019-02-19 2020-08-27 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 데이터 처리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100141321A1 (en) * 2008-12-05 2010-06-10 Hynix Semiconductor Inc. Buffer enable signal generating circuit and input circuit using the same
US20130249608A1 (en) * 2012-03-26 2013-09-26 Choung-Ki Song Control signal generator for use with a command decoder

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009495A (en) * 1989-12-29 1999-12-28 Packard Bell Nec Protected address range in an electrically erasable programmable read only memory
US6172935B1 (en) * 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
TW440984B (en) * 2000-03-08 2001-06-16 Via Tech Inc Chip testing system and testing method
JP2004046927A (ja) * 2002-07-09 2004-02-12 Elpida Memory Inc 半導体記憶装置
DE102004033387B4 (de) * 2004-07-09 2008-06-05 Infineon Technologies Ag Digitale RAM-Speicherschaltung mit erweiterter Befehlsstruktur
US7574611B2 (en) * 2005-11-28 2009-08-11 Atmel Corporation Command decoder for microcontroller based flash memory digital controller system
US8046648B1 (en) * 2006-06-12 2011-10-25 Russell Robert J Method and apparatus for controlling operating modes of an electronic device
US7627804B2 (en) * 2006-06-30 2009-12-01 Intel Corporation Memory device with speculative commands to memory core
US20080201588A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Semiconductor device and method for reducing power consumption in a system having interconnected devices
KR100870426B1 (ko) * 2007-04-03 2008-11-25 주식회사 하이닉스반도체 내부 제어신호 생성장치를 구비하는 반도체메모리소자
US7937631B2 (en) * 2007-08-28 2011-05-03 Qimonda Ag Method for self-test and self-repair in a multi-chip package environment
KR100931024B1 (ko) * 2008-09-19 2009-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 모드 신호 생성 장치 및 그의생성 방법
KR20120070436A (ko) 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150071470A (ko) * 2013-12-18 2015-06-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100141321A1 (en) * 2008-12-05 2010-06-10 Hynix Semiconductor Inc. Buffer enable signal generating circuit and input circuit using the same
US20130249608A1 (en) * 2012-03-26 2013-09-26 Choung-Ki Song Control signal generator for use with a command decoder

Also Published As

Publication number Publication date
US9472250B1 (en) 2016-10-18
KR20160148927A (ko) 2016-12-27

Similar Documents

Publication Publication Date Title
KR102299380B1 (ko) 반도체 장치 및 그의 구동방법
US8675426B2 (en) Semiconductor device, semiconductor system having the same, and command address setup/hold time control method therefor
KR101179429B1 (ko) 준비-비지 신호를 비-휘발성 메모리 디바이스로부터 메모리 제어기에 제공
KR100884604B1 (ko) 충분한 내부 동작 마진을 확보하기 위한 반도체 메모리장치 및 그 방법
KR101065336B1 (ko) 반도체장치, 메모리시스템 및 메모리장치의 터미네이션 제어방법
KR101980314B1 (ko) 메모리 장치 및 이의 동작방법
KR20200067292A (ko) 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102300890B1 (ko) 반도체 장치 및 그의 구동 방법
US20160099030A1 (en) Strobe signal interval detection circuit and memory system including the same
KR102083374B1 (ko) 반도체 장치 및 그의 제어 방법
US9978436B2 (en) Refresh verification circuit, semiconductor apparatus and semiconductor system
KR100573828B1 (ko) 셀데이터의 손실을 방지하기 위한 반도체 메모리 소자
KR102103912B1 (ko) 반도체 메모리 장치
KR102427894B1 (ko) 반도체장치 및 반도체시스템
KR100853469B1 (ko) 반도체 메모리장치
US6826114B2 (en) Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
KR100939117B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치 및 그방법
US20120217990A1 (en) Termination control circuit and semiconductor device including the same
US8804453B2 (en) Integrated circuit including semiconductor memory devices having stack structure
KR100772724B1 (ko) 반도체 메모리 장치
KR102160607B1 (ko) 반도체 메모리 및 그의 구동 방법
JP2015207333A (ja) 半導体装置及びこれを備える情報処理システム
KR100903387B1 (ko) 전력 소모를 줄이는 반도체 메모리 장치
KR100543210B1 (ko) 에러 명령어 입력시 오동작을 방지하기 위한 반도체메모리 장치
KR102342471B1 (ko) 반도체 기입 장치 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant