KR102342471B1

KR102342471B1 - 반도체 기입 장치 및 반도체 장치

Info

Publication number: KR102342471B1
Application number: KR1020170099686A
Authority: KR
Inventors: 황선우
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2017-08-07
Filing date: 2017-08-07
Publication date: 2021-12-24
Also published as: KR20190015902A

Abstract

본 발명의 일 실시예에 따른 반도체 기입 장치는, 라이트 커맨드에 기초하여 예비 구동신호 및 예비 컬럼선택신호를 생성하는 제어신호 생성부; 상기 예비 구동신호의 활성화 구간을 조정함으로써, 라이트 드라이버를 구동하기 위한 구동신호를 생성하는 구동신호 생성부; 및 상기 예비 컬럼선택신호에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호를 생성하는 컬럼선택신호 생성부를 포함한다.

Description

반도체 기입 장치 및 반도체 장치{SEMICONDUCTOR WRITING DEVICE AND SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 특히 메모리 셀에 데이터를 기입하는 것에 관한 것이다.

반도체 장치에 데이터를 기입하기 위해서는 외부로부터 반도체 장치에 라이트 커맨드가 인가되어야 한다. 즉, 1회의 라이트 커맨드에 대응하여 1회의 라이트 동작이 수행된다.

라이트 동작의 상세는 다음과 같다.

라이트 커맨드에 대응하여 입력부의 라이트 드라이버가 구동된다. 이에 따라 글로벌 입출력 라인으로 인가된 데이터는 로컬 입출력 라인으로 전송된다.

로컬 입출력 라인으로 전송된 데이터는 컬럼선택신호에 의해 선택된 비트라인으로 전송된다. 이때, 컬럼선택신호는 컬럼 디코더에 의해 컬럼 어드레스를 디코딩함으로써 생성된다.

비트라인으로 전송된 데이터는 메모리 셀에 저장된다.

1회의 라이트 커맨드에 대응하여 1회의 라이트 동작이 수행되므로, 라이트 동작이 수회 반복될 필요가 있는 경우 라이트 동작의 속도에는 한계가 있게 된다.

특히, 웨이퍼나 패키지 단계에서 메모리 셀에 데이터를 기입하고 기입된 데이터를 리드함으로써 반도체 장치를 테스트하는 경우가 있다. 이러한 테스트는 수많은 반도체 장치에 대해 수행되므로, 테스트 속도는 반도체 장치의 생산 속도와 직결된다. 따라서, 라이트 동작 속도를 향상시킬 필요성이 대두된다.

본 발명의 실시예에 따른 반도체 기입 장치는, 라이트 커맨드에 기초하여 예비 구동신호 및 예비 컬럼선택신호를 생성하는 제어신호 생성부; 상기 예비 구동신호의 활성화 구간을 조정함으로써, 라이트 드라이버를 구동하기 위한 구동신호를 생성하는 구동신호 생성부; 및 상기 예비 컬럼선택신호에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호를 생성하는 컬럼선택신호 생성부를 포함한다.

본 발명의 실시예에 따른 반도체 장치는, 라이트 커맨드에 기초하여 예비 구동신호 및 예비 컬럼선택신호를 생성하는 제어신호 생성부; 상기 예비 구동신호의 활성화 구간을 조정함으로써 구동신호를 생성하는 구동신호 생성부; 상기 구동신호에 기초하여, 글로벌 입출력라인을 통해 입력된 데이터를 로컬 입출력라인으로 전송하는 입력부; 상기 예비 컬럼선택신호에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호를 생성하는 컬럼선택신호 생성부; 및 상기 컬럼선택신호에 기초하여 상기 로컬 입출력라인의 데이터를 비트라인-상기 복수의 컬럼선택신호에 각각 대응함-으로 전송하는 컬럼선택부; 을 포함한다.

본 발명의 실시예에 따르면 반도체 장치의 라이트 동작 속도를 향상시킬 수 있다.

본 발명의 실시예에 따르면 반도체 장치의 피크 전류 소모량을 증가시키지 않을 수 있다.

도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 구동신호 생성부의 구성도의 일 예.
도 3은 도 1의 컬럼선택신호 생성부의 구성도의 일 예.
도 4는 도 1의 반도체 장치의 신호들의 타이밍도.
도 5는 도 1의 컬럼선택신호 생성부의 구성도의 일 예.
도 6은 도 5의 컬럼선택신호 생성부가 이용된 경우 반도체 장치의 신호들의 타이밍도.
도 7은 도 1의 컬럼선택신호 생성부의 일 예.
도 8은 도 7의 컬럼선택신호 생성부가 이용된 경우 반도체 장치의 신호들의 타이밍도.
도 9는 도 1의 반도체 장치를 포함하는 반도체 시스템의 구성도.

도 1은 본 발명의 실시예에 따른 반도체 장치(1)의 구성도이다.

도 1을 참조하면, 반도체 장치(1)는 반도체 기입 장치(10), 입력부(500), 컬럼선택부(610, 620) 및 메모리 셀(710, 720)을 포함할 수 있다.

반도체 기입 장치(10)는 입력부(500)와 컬럼선택부(610, 620)를 제어하여 메모리 셀(710, 720)에 데이터를 기입한다. 반도체 기입 장치(10)는 제어신호 생성부(100), 로우선택신호 생성부(X-DEC; 200), 구동신호 생성부(300) 및 컬럼선택신호 생성부(Y-DEC; 400)를 포함할 수 있다.

제어신호 생성부(100)는 액티브 커맨드(ACT)에 기초하여 예비 구동신호(PRE_BWEN) 및 예비 컬럼선택신호(PRE_YI)를 생성할 수 있다. 예비 구동신호(PRE_BWEN) 및 예비 컬럼선택신호(PRE_YI)는 소정의 폭을 갖는 펄스일 수 있다.

로우선택신호 생성부(X-DEC; 200)는 라이트 커맨드(WR) 및 로우 어드레스(RADD)에 기초하여 복수의 워드라인 중 적어도 하나를 선택한다. 도 1에는 1개의 워드라인(WL) 및 1개의 비트라인(BL)만이 도시되어 있지만, 복수의 워드라인 및 비트라인이 포함될 수 있다. 로우 선택신호 생성부(200)는 로우 어드레스(RADD)를 디코딩한 결과에 따라 복수의 워드라인 중 하나를 선택할 수 있다. 이에 따라, 선택된 워드라인(WL)에 연결된 메모리 셀(710, 720)의 트랜지스터(TR1, TR2)가 턴온될 수 있다.

구동신호 생성부(300)는 예비 구동신호(PRE_BWEN)의 활성화 구간(펄스폭)을 조정함으로써 입력부(500)를 구동하기 위한 구동신호(BWEN)를 생성할 수 있다.

컬럼선택신호 생성부(Y-DEC; 400)는 예비 컬럼선택신호(PRE_YI) 및 컬럼 어드레스(CADD)에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호(YI1, YI2)를 생성할 수 있다. 복수의 컬럼선택신호(YI1, YI2)는 예비 컬럼선택신호(PRE_YI) 및/또는 예비 컬럼선택신호(PRE_YI)를 딜레이한 신호일 수 있다.

입력부(500)는 글로벌 입출력라인(GIO)와 로컬 입출력라인(LIO1, LIO2)의 사이에 연결된다. 입력부(500)는 라이트 드라이버일 수 있다. 입력부(500)는 구동신호(BWEN)에 기초하여, 글로벌 입출력라인(GIO)을 통해 입력된 데이터를 로컬 입출력라인(LIO1, LIO2)으로 전송한다.

컬럼선택부(610, 620)는 로컬 입출력라인(LIO1, LIO2)과 비트라인(BL1, BL2)의 사이에 연결된다. 컬럼선택부(610, 620)는 컬럼선택신호(YI1, YI2)에 기초하여 상기 로컬 입출력라인(LIO1, LIO2)의 데이터를 비트라인(BL1, BL2)으로 전송한다. 컬럼선택신호(YI1, YI2)는 순차적으로 활성화되므로, 로컬 입출력라인(LIO1)의 데이터가 비트라인(BL1)으로 전송되는 동작과 로컬 입출력라인(LIO2)의 데이터가 비트라인(BL2)으로 전송되는 동작은 순차적으로 수행될 수 있다.

메모리 셀(710, 720)은 워드라인(WL)과 비트라인(BL1, BL2)의 사이에 연결된 셀 트랜지스터(TR1, TR2) 및 셀 캐패시터(C1, C2)를 포함한다. 선택된 워드라인(WL)에 연결된 셀 트랜지스터(TR1, TR2)는 턴온된 상태이므로, 비트라인(BL1, BL2)의 데이터는 셀 캐패시터(C1, C2)에 저장된다.

도 2는 도 1의 구동신호 생성부(300)의 구성도의 일 예이다.

도 2를 참조하면, 구동신호 생성부(300)는 예비 구동신호(PRE_BWEN)의 활성화 구간을 조정함으로써 입력부(500)를 구동하기 위한 구동신호(BWEN)를 생성한다. 구동신호 생성부(300)는 딜레이 회로(DLY; 310), 펄스 생성부(320), SR 래치(330) 및 선택 회로(340)를 포함할 수 있다.

딜레이 회로(310)는 예비 구동신호(PRE_BWEN)를 딜레이한다. 딜레이 회로(310)로서 공지의 RC 딜레이 회로가 이용될 수 있다.

펄스 생성부(320)는 딜레이된 예비 구동신호(DLY_PRE_BWEN)에 기초하여 리셋펄스(RST_PLS)를 생성한다. 펄스 생성부(320))는 딜레이된 예비 구동신호(PRE_BWEN)의 폴링 에지에서 리셋 펄스(RST_PLS)가 생성되도록 할 수 있다.

SR 래치(330)는 제어신호 생성부(100)에서 생성된 예비 구동신호(PRE_BWEN)를 셋 신호로 입력받고, 펄스 생성부(320)에서 생성된 리셋 펄스(RST_PLS)를 리셋 신호로 입력받아 구동신호(BWEN)를 출력한다. 이에 따라, 구동신호(BWEN)는 예비 구동신호(PRE_BWEN)의 라이징 에지부터 딜레이된 예비 구동신호(PRE_BWEN)의 폴링 에지까지 활성화될 수 있다.

선택 회로(340)는 테스트모드 신호(TM)에 기초하여 제어신호 생성부(100)에서 생성된 예비 구동신호(PRE_BWEN)와 SR 래치(330)에서 생성된 구동신호(BWEN) 중 어느 하나를 구동신호(BWEN)로서 출력할 수 있다. 출력되는 구동신호(BWEN)에 의해 입력부(500)가 구동된다. 선택 회로(340)는 생략될 수 있으며, 이 경우 SR 래치(330)에서 출력되는 구동신호(BWEN)에 의해 입력부(500)가 구동된다.

이러한 구성의 구동신호 생성부(300)에 의해 예비 구동신호(PRE_BWEN)의 활성화 구간이 조절되어 구동신호(BWEN)가 생성된다. 구동신호(BWEN)의 활성화 구간은 라이트 커맨드(WR)가 입력된 때로부터 다음 라이트 커맨드가 입력 가능한 시간까지의 지연 시간(tCCD; column to column delay)보다 적을 수 있다.

도 3은 도 1의 컬럼선택신호 생성부(400)의 구성도의 일 예(400a)이다.

도 3을 참조하면, 컬럼선택신호 생성부(400a)는 예비 컬럼선택신호(PRE_YI)에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호(Y<k>, Y<k+64>; 0≤k≤63인 정수)를 생성한다. 컬럼선택신호 생성부(400a)는 딜레이 회로(410), 선택회로(420) 및 디코더(DEC; 431, 432)를 포함할 수 있다.

딜레이회로(410)는 예비 컬럼선택신호(PRE_YI)를 딜레이한다. 딜레이회로(410)로서 공지의 RC 딜레이 회로가 이용될 수 있다.

선택회로(420)는 딜레이회로(410)에 대응하여 배치되고, 테스트모드 신호(TM)에 기초하여, 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)와, 딜레이회로(410)에서 딜레이된 예비 컬럼선택신호(DLY_PRE_YI) 중 어느 하나를 디코더 인에이블 신호(DEC_EN)로서 디코더(432)에 제공한다. 선택회로(420)는 테스트모드 신호(TM)가 비활성화된 경우 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)를 디코더 인에이블 신호(DEC_EN)로서 출력하고, 테스트모드 신호(TM)가 활성화된 경우 딜레이회로(410)에서 딜레이된 예비 컬럼선택신호(DLY_PRE_YI)를 디코더 인에이블 신호(DEC_EN)로서 출력할 수 있다. 선택회로(420)는 멀티플렉서일 수 있다.

테스트모드 신호(TM)는 외부에서 반도체 장치(1)에 인가되는 신호일 수 있다. 버스트 타입(Burst Type), 버스트 랭쓰(BL, Burst Length), 카스 레이턴시(CL, Column address strobe signal Latency), 리드 레이턴시(RL, Read Latency) 등과 같은 제어 정보가 저장되는 영역을 일반적으로 모드 레지스터라고 한다. 이러한 모드 레지스터에 저장되는 각종 제어 정보의 값을 설정하는 것을 모드 레지스터 셋이라 한다. 모드 레지스터 셋은 모드 레지스터 설정 커맨드과 함께 어드레스 핀에 인가된 값에 의해 설정된다. 테스트모드 신호(TM)는 모드 레지스터 설정 커맨드에 의해 인가될 수 있다.

디코더(431)는 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)에 기초하여 구동되며, 컬럼 어드레스(CADD)를 디코딩함으로써 제1 컬럼선택신호 그룹(YI<0:63>)을 생성할 수 있다. 제1 컬럼선택신호 그룹(YI<0:63>)은 64개의 컬럼선택신호를 포함하며, 컬럼 어드레스(CADD)에 기초하여 그 중 하나의 컬럼선택신호(YI<k>, 0≤k≤63인 정수)가 활성화되고, 나머지 컬럼선택신호는 비활성화될 수 있다.

디코더(432)는 디코더 인에이블 신호(DEC_EN)에 기초하여 구동되며, 컬럼 어드레스(CADD)를 디코딩함으로써 제2 컬럼선택신호 그룹(YI<64:127>)을 생성할 수 있다. 제2 컬럼선택신호 그룹(YI<64:127>)은 제1 컬럼선택신호 그룹(YI<0:63>)과 상이한 64개의 컬럼선택신호를 포함하며, 컬럼 어드레스(CADD)에 기초하여 그 중 하나의 컬럼선택신호(YI<k+64>, 0≤k≤63인 정수)가 활성화되고, 나머지 컬럼선택신호는 비활성화될 수 있다.

디코더(431)와 디코더(432)는 동일한 컬럼 어드레스(CADD)를 디코딩할 수 있다. 따라서, 디코더(431)에서 출력되는 제1 컬럼선택신호 그룹(YI<0:63>)의 값과, 디코더(432)에서 출력되는 제2 컬럼선택신호 그룹(YI<64:127>)의 값은 동일할 수 있다. 예를 들어, 디코더(431)에서 출력되는 YI<0>가 하이 레벨이고 YI<1:63>이 로우 레벨이면, 디코더(432)에서 출력되는 YI<64>가 하이 레벨이고 YI<65:127>이 로우 레벨일 수 있다. 다만, 디코더(431)는 예비 컬럼선택신호(PRE_YI)에 의해 구동되고, 디코더(432)는 딜레이 회로(410)에 의해 딜레이된 예비 컬럼선택신호(DLY_PRE_YI)에 의해 구동되므로, YI<0>와 YI<64>는 순차적으로 활성화될 수 있다. 예를 들어, YI<0>가 먼저 하이 레벨이 된 이후에 Y<64>가 하이 레벨로 천이할 수 있다.

본 실시예에서, 제1 컬럼선택신호 그룹(YI<0:63>)과 제2 컬럼선택신호 그룹(YI<64:127>)에 속하는 컬럼선택신호들(YI<0:127>)은 128개의 비트라인에 일대일로 대응할 수 있다. 그리고, 128개의 비트라인은 하나의 워드라인에 연결될 수 있다.

도 4는 도 1의 반도체 장치(1)의 신호들의 타이밍도이다.

도 4를 참조하면, 타이밍 t41에서 라이트 커맨드(WR)가 입력된다. 이에 따라, 로우선택신호 생성부(200)는 로우 어드레스(RADD)에 기초하여 특정 워드라인(WL)을 활성화한다. 제어신호 생성부(100)는 예비 구동신호(PRE_BWEN) 및 예비 컬럼선택신호(PRE_YI)를 활성화한다. 본 실시예에서 예비 구동신호(PRE_BWEN) 및 예비 컬럼선택신호(PRE_YI)은 소정의 활성화 구간(펄스폭)을 갖는 펄스이며, 예비 구동신호(PRE_BWEN) 및 예비 컬럼선택신호(PRE_YI)의 펄스폭은 클럭 신호(CLK)의 주기(tCK)보다 작을 수 있다. 클럭 신호(CLK)는 외부로부터 반도체 장치(1)에 라이트 커맨드(WR)가 인가될 때 함께 인가되는 신호일 수 있다.

구동신호 생성부(300)는 예비 구동신호(PRE_BWEN)에 기초하여 구동신호(BWEN)를 활성화한다. 디코더(431)는 예비 컬럼선택신호(PRE_YI)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩하며, 이에 따라 제1 컬럼선택신호 그룹(Y<0:63>) 중 하나(Y<k>, 0≤k≤63인 정수)를 활성화한다.

타이밍 t42에서, 구동신호 생성부(300)의 딜레이회로(310)에서 딜레이된 예비 구동신호(DLY_PRE_BWEN)가 활성화된다. 또한, 컬럼선택신호 생성부(400a)의 딜레이회로(410)에서 딜레이된 예비 컬럼선택신호(DLY_PRE_YI)가 출력되며, 이에 따라 디코더(432)가 구동되어 제1 컬럼선택신호 그룹(Y<64:127>) 중 하나(Y<k+64>, 0≤k≤63인 정수)가 활성화된다.

타이밍 t43에서 딜레이된 예비 구동신호(DLY_PRE_BWEN)가 비활성화된다. 이에 따라 펄스생성회로(320)에서 리셋 펄스(RST_PLS)가 생성된다. 타이밍 t43에서 SR 래치(330)에 리셋 펄스가 입력됨에 따라, 타이밍 t41에서 활성화되었던 구동신호(BWEN)는 타이밍 t43에서 비활성화된다. 즉, 구동신호(BWEN)는 t41~t43 동안 활성화된다.

본 실시예에서 tCCD는 4*tCK라고 가정한다. 구동신호(BWEN)는 딜레이회로(310)의 딜레이시간에 컬럼선택신호(YI<k>, YI<k+64>)의 펄스폭을 더한 값에 해당하는 동안 활성화되며, 이는 tCCD보다 작다. 예비 구동신호(PRE_BWEN)에 비해 구동신호(BWEN)의 활성화 구간이 길어진다. 이에 따라 구동신호(BWEN)가 활성화되는 동안 2개의 컬럼선택신호(Y<k>, Y<k+64>)가 순차적으로 활성화될 수 있다. 따라서, 글로벌 입출력 라인(GIO)의 데이터가 로컬 입출력 라인(LIO1, LIO2)에 전송되어 있는 동안, 메모리 셀(710)에 라이트 동작(로컬 입출력 라인(LIO1)의 데이터가 비트라인(BL1)을 거쳐 셀 트랜지스터(TR1)에 저장되는 동작)과 메모리 셀(720)에 라이트 동작(로컬 입출력 라인(LIO2)의 데이터가 비트라인(BL2)을 거쳐 셀 트랜지스터(TR2)에 저장되는 동작)이 순차적으로 수행될 수 있다.

도 5는 도 1의 컬럼선택신호 생성부의 구성도의 일 예(400b)이다.

도 5의 컬럼선택신호 생성부(400b)는 3개의 딜레이 회로(511, 512, 513), 3개의 선택회로(521, 522, 523) 및 4개의 디코더(531, 532, 533, 534)를 포함한다. 도 5에서 컬럼선택신호 YI<0:127>은 4개의 그룹(YI<0:31>, YI<32:63>, YI<64:95>, YI<96:127>)로 나뉜다.

디코더(531)는 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)에 기초하여 구동되며, 컬럼 어드레스(CADD)를 디코딩함으로써 제1 컬럼선택신호 그룹(YI<0:31>)을 생성할 수 있다. 제1 컬럼선택신호 그룹(YI<0:31>)은 32개의 컬럼선택신호를 포함하며, 컬럼 어드레스(CADD)에 기초하여 그 중 하나의 컬럼선택신호(YI<k>, 0≤k≤31인 정수)가 활성화되고, 나머지 컬럼선택신호는 비활성화될 수 있다.딜레이 회로(511)는 도 3의 딜레이 회로(410)와 동일하며, 다만 도 3의 딜레이 회로(410)의 딜레이값이 3*tCK 였던 것과는 달리, 딜레이 회로(511)는 tCK의 딜레이값을 가질 수 있다.

선택회로(521)는 테스트모드 신호(TM)에 기초하여 예비 컬럼선택신호(PRE_YI) 및 제1 딜레이된 예비 컬럼선택신호(DLY_PRE_YI1) 중 하나를 제1 디코더 인에이블 신호(DEC_EN1)로서 출력한다. 선택회로(521)는 테스트모드 신호(TM)가 비활성화된 경우 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)를 제1 디코더 인에이블 신호(DEC_EN1)로서 출력하고, 테스트모드 신호(TM)가 활성화된 경우 딜레이회로(511)에서 딜레이된 제1 딜레이된 예비 컬럼선택신호(DLY_PRE_YI1)를 제1 디코더 인에이블 신호(DEC_EN1)로서 출력할 수 있다. 선택회로(521)는 멀티플렉서일 수 있다.

디코더(532)는 제1 디코더 인에이블 신호(DEC_EN1)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩함으로써 제2 컬럼선택신호 그룹(Y<32:63>)을 생성한다. 디코더(532)는 예를 들어 컬럼선택신호(Y<k+32>)를 활성화하고, 제2 컬럼선택신호 그룹(Y<32:63>)의 나머지 컬럼선택신호들을 비활성화할 수 있다.

딜레이 회로(512)는 제1 딜레이된 예비 컬럼선택신호(DLY_PRE_YI1)를 딜레이하여 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2)를 생성한다. 딜레이 회로(512)는 딜레이 회로(511)와 동일한 딜레이값(tCK)을 가질 수 있다. 따라서, 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2)는 제1 딜레이된 예비 컬럼선택신호(DLY_PRE_YI1)에 비해 tCK만큼 딜레이될 수 있다.

선택회로(522)는 테스트모드 신호(TM)에 기초하여 예비 컬럼선택신호(PRE_YI) 및 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2) 중 하나를 제2 디코더 인에이블 신호(DEC_EN2)로서 출력한다. 선택회로(522)는 테스트모드 신호(TM)가 비활성화된 경우 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)를 제2 디코더 인에이블 신호(DEC_EN2)로서 출력하고, 테스트모드 신호(TM)가 활성화된 경우 딜레이회로(512)에서 딜레이된 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2)를 제2 디코더 인에이블 신호(DEC_EN2)로서 출력할 수 있다. 선택회로(522)는 멀티플렉서일 수 있다.

디코더(533)는 제2 디코더 인에이블 신호(DEC_EN2)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩함으로써 제3 컬럼선택신호 그룹(Y<64:95>)을 생성한다. 디코더(533)는 예를 들어 컬럼선택신호(Y<k+64>)를 활성화하고, 제3 컬럼선택신호 그룹(Y<64:95>)의 나머지 컬럼선택신호들을 비활성화할 수 있다.

딜레이 회로(513)는 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2)를 딜레이하여 제3 딜레이된 예비 컬럼선택신호(DLY_PRE_YI3)를 생성한다. 딜레이 회로(513)는 딜레이 회로(511) 및 딜레이 회로(512)와 동일한 딜레이값(tCK)을 가질 수 있다. 따라서, 제3 딜레이된 예비 컬럼선택신호(DLY_PRE_YI3)는 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2)에 비해 tCK만큼 딜레이될 수 있다.

선택회로(523)는 테스트모드 신호(TM)에 기초하여 예비 컬럼선택신호(PRE_YI) 및 제3 딜레이된 예비 컬럼선택신호(DLY_PRE_YI3) 중 하나를 제3 디코더 인에이블 신호(DEC_EN3)로서 출력한다. 선택회로(523)는 테스트모드 신호(TM)가 비활성화된 경우 제어신호 생성부(100)에서 생성된 예비 컬럼선택신호(PRE_YI)를 제3 디코더 인에이블 신호(DEC_EN3)로서 출력하고, 테스트모드 신호(TM)가 활성화된 경우 딜레이회로(513)에서 딜레이된 제3 딜레이된 예비 컬럼선택신호(DLY_PRE_YI3)를 제3 디코더 인에이블 신호(DEC_EN3)로서 출력할 수 있다. 선택회로(523)는 멀티플렉서일 수 있다.

디코더(534)는 제3 디코더 인에이블 신호(DEC_EN3)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩함으로써 제4 컬럼선택신호 그룹(Y<96:127>)을 생성한다. 디코더(534)는 예를 들어 컬럼선택신호(Y<k+96>)를 활성화하고, 제4 컬럼선택신호 그룹(Y<64:95>)의 나머지 컬럼선택신호들을 비활성화할 수 있다.

본 실시예에서 제1 컬럼선택신호 그룹(Y<0:31>), 제2 컬럼선택신호 그룹(Y<32:63>), 제3 컬럼선택신호 그룹(Y<64:95>) 및 제4 컬럼선택신호 그룹(Y<96:127>)에 속하는 컬럼선택신호들(Y<0:127>)은 비트라인과 일대일로 대응할 수 있다. 그리고, 128개의 비트라인들은 하나의 워드라인에 연결될 수 있다.

도 6은 도 5의 컬럼선택신호 생성부(400b)가 이용된 경우 반도체 장치(1)의 신호들의 타이밍도이다. 구동신호 생성부(300)에 의해 생성되는 예비 구동신호(PRE_BWEN), 딜레이된 예비 구동신호(DLY_PRE_BWEN), 리셋 펄스(RST_PLS) 및 구동신호(BWEN)는 도 4와 동일하므로 설명을 생략한다.

도 6을 참조하면, 타이밍 t61에서 라이트 커맨드(WR)가 입력되고, 제어신호 생성부(100)에 의해 예비 컬럼선택신호(PRE_YI)가 활성화된다. 디코더(531)는 예비 컬럼선택신호(PRE_YI)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩하며, 이에 따라 제1 컬럼선택신호 그룹(Y<0:31>) 중 하나(Y<k>, 0≤k≤31인 정수)가 활성화된다.

타이밍 t62에서, 컬럼선택신호 생성부(400b)의 딜레이회로(511)에서 딜레이된 제1 딜레이된 예비 컬럼선택신호(DLY_PRE_YI1)가 출력되며, 이에 따라 디코더(532)가 구동되어 제2 컬럼선택신호 그룹(Y<31:63>) 중 하나(Y<k+32>)가 활성화된다.

타이밍 t63에서, 컬럼선택신호 생성부(400b)의 딜레이회로(512)에서 딜레이된 제2 딜레이된 예비 컬럼선택신호(DLY_PRE_YI2)가 출력되며, 이에 따라 디코더(533)가 구동되어 제3 컬럼선택신호 그룹(Y<64:95>) 중 하나(Y<k+64>)가 활성화된다.

타이밍 t64에서, 컬럼선택신호 생성부(400b)의 딜레이회로(513)에서 딜레이된 제3 딜레이된 예비 컬럼선택신호(DLY_PRE_YI3)가 출력되며, 이에 따라 디코더(534)가 구동되어 제4 컬럼선택신호 그룹(Y<96:127>) 중 하나(Y<k+96>)가 활성화된다.

본 실시예에서는 tCCD 동안 도 4의 경우에 비해 제3 컬럼선택신호 그룹에 속하는 컬럼선택신호(Y<k+64>) 및 제4 컬럼선택신호 그룹에 속하는 컬럼선택신호(Y<k+96>)이 추가로 활성화된다. 이에 따라, 제3 컬럼선택신호 그룹에 대응하는 비트라인에 연결된 메모리 셀과 제4 컬럼선택신호 그룹에 대응하는 비트라인에 연결된 메모리 셀에도 추가로 라이트 동작이 가능해지기 때문에, 라이트 속도가 더욱향상될 수 있다.

도 7은 도 1의 컬럼선택신호 생성부(400)의 일 예(400c)이다.

도 7을 참조하면, 컬럼선택신호 생성부(400c)는 딜레이 회로(710), 선택회로(720) 및 디코더(731, 732)를 포함한다.

디코더(731)는 예비 컬럼선택신호(PRE_YI)를 디코딩하여 제1 컬럼선택신호 그룹(Y<0:31>) 및 제2 컬럼선택신호 그룹(Y<32:63>)을 생성한다. 제1 컬럼선택신호 그룹(Y<0:31>)와 제2 컬럼선택신호 그룹(Y<32:63>)은 동일한 값을 가질 수 있다. 예를 들어, 디코더(731)는 제1 컬럼선택신호 그룹(Y<0:31>) 중 하나(Y<k>)와 제2 컬럼선택신호 그룹(Y<32:63>) 중 하나(Y<k+32>)를 활성화하고, 제1 컬럼선택신호 그룹(Y<0:31>)과 제2 컬럼선택신호 그룹(Y<32:63>)의 나머지 신호들은 비활성화할 수 있다.

딜레이 회로(710)는 예비 컬럼선택신호(PRE_YI)를 딜레이하여 딜레이된 예비 컬럼선택신호(DLY_PRE_YI)를 생성한다. 도 7의 딜레이 회로(710)는 도 3의 딜레이 회로(410)와 마찬가지로 3*tCK만큼의 딜레이값을 가질 수 있다.

선택회로(720)는 도 3의 선택회로(420)와 마찬가지로, 테스트모드 신호(TM)에 기초하여 예비 컬럼선택신호(PRE_YI) 및 딜레이된 예비 컬럼선택신호(DLY_PRE_YI) 중 하나를 디코더 인에이블 신호(DEC_EN)로서 출력한다.

디코더(732)는 디코더 인에이블 신호(DEC_EN)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩함으로써 제3 컬럼선택신호 그룹(Y<64:95>) 및 제4 컬럼선택신호 그룹(Y<96:127>)을 생성한다. 제3 컬럼선택신호 그룹(Y<64:95>)과 제4 컬럼선택신호 그룹(Y<96:127>)은 동일한 값을 가질 수 있다. 디코더(732)는 제3 컬럼선택신호 그룹(Y<64:95>) 중 하나(Y<k+64>)와 제4 컬럼선택신호 그룹(Y<96:127>) 중 하나(Y<k+96>)를 활성화하고, 제3 컬럼선택신호 그룹(Y<64:95>)과 제4 컬럼선택신호 그룹(Y<96:127>)의 나머지 컬럼선택신호들을 비활성화할 수 있다.

도 8은 도 7의 컬럼선택신호 생성부(400c)가 이용된 경우 반도체 장치(1)의 신호들의 타이밍도이다. 예비 구동신호(PRE_BWEN), 딜레이된 예비 구동신호(DLY_PRE_BWEN), 리셋 신호(RESET) 및 구동신호(BWEN)의 타이밍도는 도 3에서와 동일하므로 그에 대한 설명은 생략한다.

도 8을 참조하면, 타이밍 t81에서 디코더(731)는 예비 컬럼선택신호(PRE_YI)에 의해 구동되어 컬럼 어드레스(CADD)를 디코딩하며, 이에 따라 제1 컬럼선택신호 그룹(Y<0:31>) 중 하나(Y<k>) 및 제2 컬럼선택신호 그룹(Y<32:63>) 중 하나(Y<k+32>, 0≤k≤31)가 활성화된다.

타이밍 t82에서, 컬럼선택신호 생성부(400c)의 딜레이회로(710)에서 딜레이된 예비 컬럼선택신호(DLY_PRE_YI)가 활성화되며, 이에 따라 디코더(732)가 구동되어 제3 컬럼선택신호 그룹(Y<64:95>) 중 하나(Y<k+64>) 및 제4 컬럼선택신호 그룹(Y<96:127>) 중 하나(Y<k+96>)가 활성화된다.

도 4에서 tCCD 동안 2개의 컬럼선택신호(Y<k>, Y<k+32>)가 활성화되었던 반면, 본 실시예에서는 4개의 컬럼선택신호(Y<k>, Y<k+32>, Y<k+64>, Y<k+96>)가 활성화된다. 이에 따라, 4개의 컬럼선택신호에 대응하는 비트라인에 연결된 메모리 셀에 라이트 동작이 가능해지기 때문에, 라이트 속도가 더욱 향상될 수 있다.

도 9는 도 1의 반도체 장치(1)를 포함하는 반도체 시스템(1000)의 구성도이다.

도 9에 도시된 바와 같이, 반도체 시스템(1000)은 반도체 장치(1), 컨트롤러(2) 및 호스트(3)를 포함할 수 있다. 반도체 장치(1)는 예를 들어 디램이나 플래시 메모리와 같은 메모리 장치일 수 있다. 컨트롤러(2)는 이러한 메모리 장치를 제어하는 메모리 컨트롤러일 수 있다. 반도체 장치(1)와 컨트롤러(2)는 점선으로 표시한 바와 같이 하나의 모듈로 구성될 수도 있다. 호스트(3)는 예를 들면 중앙 처리 장치(CPU)로서, 본 발명의 일련의 동작을 수행하기 위한 각종 커맨드를 전송하는 테스트 장비일 수 있다.

호스트(3)는 반도체 장치(1)를 액세스하기 위해 컨트롤러(2)로 리퀘스트(REQ) 및 데이터(DATA)를 전송할 수 있다. 호스트(3)는 반도체 장치(1)에 데이터를 저장시키기 위해 데이터를 컨트롤러(2)로 전송할 수 있다. 또한, 호스트(3)는 컨트롤러(2)를 통해 반도체 장치(1)로부터 출력된 데이터를 수신할 수 있다. 컨트롤러(2)는 리퀘스트(REQ)에 응답하여 데이터 정보, 어드레스 정보, 메모리 설정 정보, 라이트 리퀘스트, 리드 리퀘스트 등을 반도체 장치(1)에 제공하여 라이트 또는 리드 동작이 수행되도록 반도체 장치(1)를 제어할 수 있다. 컨트롤러(2)는 호스트(3)와 반도체 장치(1) 사이의 통신을 중계할 수 있다. 컨트롤러(2)는 호스트(3)로부터 리퀘스트(REQ)와 데이터(DATA)를 수신하고, 반도체 장치(1)의 동작을 제어하기 위하여 데이터(DQ), 데이터 스트로브 (DQS), 커맨드(CMD), 메모리 어드레스(ADD) 및 클럭(CLK)등을 생성하여 반도체 장치(1)로 제공할 수 있다. 또한, 컨트롤러(2)는 반도체 장치(1)로부터 출력된 데이터(DQ) 및 데이터 스트로브(DQS)를 호스트(3)로 제공할 수 있다.

본 실시예에서, 호스트(3)로부터의 리퀘스트(REQ)에 대응하여 컨트롤러(2)는 커맨드 신호(CMD)를 생성한다. 커맨드 신호(CMD)에는 칩 선택 신호(CSb), 로우 어드레스 스트로브 신호(RASb), 컬럼 어드레스 스트로브 신호(CASb), 라이트 인에이블 신호(WEb)가 포함될 수 있다. 반도체 장치(1)는 커맨드(CMD) 신호에 기초하여 테스트 신호(TM)를 생성할 수 있다. 또한, 호스트(3)로부터의 라이트 리퀘스트(REQ)에 대응하여 컨트롤러(2)는 라이트 커맨드 신호(CMD, WR)를 생성한다. 반도체 장치(1)는 라이트 커맨드 신호(CMD, WR)에 기초하여 라이트 동작을 수행할 수 있다.

도 9에서는 호스트(3)와 컨트롤러(2)를 물리적으로 분리된 구성으로 도시되었으나, 컨트롤러(2)가 호스트(3)의 중앙처리장치(CPU), 애플리케이션 프로세서(AP), 그래픽처리장치(GPU)와 같은 프로세서에 포함(내장)되거나 SoC(System On Chip)의 형태로 이들 프로세서들과 함께 하나의 칩으로 구현될 수 있다.

반도체 장치(1)는 컨트롤러(2)로부터 커맨드(CMD), 메모리 어드레스 신호(ADD), 데이터(DQ), 데이터 스트로브(DQS) 및 클럭 신호(CLK) 등을 수신하고, 신호들에 기초하여 데이터 수신 동작을 수행할 수 있다.

반도체 장치(1)는 복수의 메모리 뱅크를 포함할 수 있고, 메모리 어드레스 신호(ADD)에 기초하여 데이터(DQ)를 메모리의 뱅크 중 특정 영역에 저장할 수 있다. 또한, 반도체 장치(1)는 컨트롤러(2)로부터 수신된 커맨드(CMD) 및 어드레스(ADD)와 데이터 스트로브(DQS) 등에 기초하여 데이터 송신 동작을 수행할 수 있다. 메모리는 메모리 어드레스 신호(ADD), 데이터(DQ) 및 데이터 스트로브(DQS)에 기초하여 메모리 뱅크 중의 특정 영역에 저장된 데이터를 컨트롤러(2)로 송신할 수 있다.

이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

참고적으로, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시 예에 따라 달라질 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.

Claims

라이트 커맨드에 기초하여 예비 구동신호 및 예비 컬럼선택신호를 생성하는 제어신호 생성부;
상기 예비 구동신호의 활성화 구간을 조정함으로써, 라이트 드라이버를 구동하기 위한 구동신호를 생성하는 구동신호 생성부; 및
상기 예비 컬럼선택신호에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호를 생성하는 컬럼선택신호 생성부
를 포함하고,
상기 구동신호 생성부는,
상기 제어신호 생성부에서 생성된 예비 구동신호를 딜레이하는 딜레이회로;
상기 딜레이된 예비 구동신호를 기초로 펄스를 생성하는 펄스생성회로; 및
상기 제어신호 생성부에서 생성된 예비 구동신호를 셋 신호로 입력받고, 상기 펄스생성회로에서 생성된 펄스를 리셋 신호로 입력받아 상기 구동신호를 출력하는 SR 래치회로;
를 포함하는 것을 특징으로 하는 반도체 기입 장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 구동신호가 활성화되어 있는 동안 상기 복수의 컬럼선택신호는 순차적으로 활성화되는 것을 특징으로 하는 반도체 기입 장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제2항에 있어서,
상기 복수의 컬럼선택신호에 각각 대응하는 비트라인들은 상기 라이트 드라이버에 연결된 것을 특징으로 하는 반도체 기입 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제3항에 있어서,
상기 비트라인들은 하나의 워드라인에 연결된 것을 특징으로 하는 반도체 기입 장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 구동신호의 활성화 구간은 라이트 커맨드가 입력된 때로부터 다음 라이트 커맨드가 입력 가능한 시간까지의 지연 시간(tCCD; column to column delay)보다 적은 것을 특징으로 하는 반도체 기입 장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 복수의 컬럼선택신호 중, 적어도 2개의 컬럼선택신호가 동시에 활성화되는 것을 특징으로 하는 반도체 기입 장치.
삭제
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 구동신호 생성부는,
테스트모드 신호에 기초하여 상기 제어신호 생성부에서 생성된 예비 구동신호와 상기 SR 래치회로에서 출력된 구동신호 중 어느 하나를 상기 구동신호로서 출력하는 선택회로
를 더 포함하는 것을 특징으로 하는 반도체 기입 장치.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컬럼선택신호 생성부는,
상기 예비 컬럼선택신호가 입력되는 딜레이회로;
상기 예비 컬럼선택신호에 기초하여 컬럼어드레스를 디코딩함으로써 상기 컬럼선택신호 중 하나를 생성하는 제1 디코더; 및
상기 딜레이회로에 대응하고, 상기 딜레이회로의 출력신호에 기초하여 상기 컬럼어드레스를 디코딩함으로써 상기 컬럼선택신호 중 다른 하나를 생성하는 제2 디코더
를 포함하는 것을 특징으로 하는 반도체 기입 장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제9항에 있어서,
상기 컬럼선택신호 생성부는,
상기 딜레이 회로에 대응하고, 테스트모드 신호에 기초하여, 상기 제어신호 생성부에서 생성된 예비 컬럼선택신호와 상기 딜레이회로에서 딜레이된 예비 컬럼선택신호 중 어느 하나를 상기 제2 디코더에 제공하는 적어도 하나의 선택회로
를 더 포함하는 것을 특징으로 하는 반도체 기입 장치.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컬럼선택신호 생성부는,
상기 예비 컬럼선택신호가 입력되고 직렬로 연결된 복수의 딜레이회로; 및
상기 복수의 딜레이회로에 각각 대응하고, 대응하는 딜레이회로의 출력신호에 기초하여 컬럼어드레스를 디코딩함으로써 상기 컬럼선택신호를 생성하는 복수의 디코더;
를 포함하는 것을 특징으로 하는 반도체 기입 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 컬럼선택신호 생성부는,
상기 예비 컬럼선택신호가 입력되는 딜레이회로;
상기 예비 컬럼선택신호에 기초하여 컬럼어드레스를 디코딩함으로써 2 이상의 상기 컬럼선택신호를 생성하는 제1 디코더; 및
상기 딜레이회로에 대응하고, 상기 딜레이회로의 출력신호에 기초하여 상기 컬럼어드레스를 디코딩함으로써 2 이상의 상기 컬럼선택신호-상기 제1 디코더에서 생성되는 컬럼선택신호와 상이함-를 생성하는 제2 디코더
를 포함하는 것을 특징으로 하는 반도체 기입 장치.
라이트 커맨드에 기초하여 예비 구동신호 및 예비 컬럼선택신호를 생성하는 제어신호 생성부;
상기 예비 구동신호의 활성화 구간을 조정함으로써 구동신호를 생성하는 구동신호 생성부;
상기 구동신호에 기초하여, 글로벌 입출력라인을 통해 입력된 데이터를 복수의 로컬 입출력라인으로 전송하는 입력부;
상기 예비 컬럼선택신호에 기초하여 순차적으로 활성화되는 복수의 컬럼선택신호를 생성하는 컬럼선택신호 생성부; 및
상기 컬럼선택신호에 기초하여 상기 로컬 입출력라인의 데이터를 상기 로컬 입출력라인에 대응하는 비트라인-상기 복수의 컬럼선택신호에 각각 대응함-으로 전송하는 컬럼선택부;
를 포함하고,
상기 구동신호 생성부는,
상기 제어신호 생성부에서 생성된 예비 구동신호를 딜레이하는 딜레이회로;
상기 딜레이된 예비 구동신호를 기초로 펄스를 생성하는 펄스생성회로; 및
상기 제어신호 생성부에서 생성된 예비 구동신호를 셋 신호로 입력받고, 상기 펄스생성회로에서 생성된 펄스를 리셋 신호로 입력받아 상기 구동신호를 출력하는 SR 래치회로;
를 포함하는 것을 특징으로 하는 반도체 장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제13항에 있어서,
상기 구동신호가 활성화되어 있는 동안 상기 복수의 컬럼선택신호는 순차적으로 활성화되는 것을 특징으로 하는 반도체 장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제13항에 있어서,
상기 비트라인들은 하나의 워드라인에 연결된 것을 특징으로 하는 반도체 장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제13항에 있어서,
상기 비트라인 및 상기 컬럼선택신호는 복수의 그룹으로 나누어지고,
상기 컬럼선택신호 생성부는 상이한 그룹에 속하는 컬럼선택신호를 각 그룹 간의 순차대로 활성화하는 것을 특징으로 하는 반도체 장치.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제16항에 있어서,
상기 컬럼선택신호 생성부는,
상기 컬럼선택신호의 각 그룹에 대응하는 디코더를 포함하고,
상기 디코더들은 상기 예비 컬럼선택신호 또는 상기 예비 컬럼선택신호를 딜레이한 신호에 기초하여 구동되고,
상기 디코더들의 각각은 컬럼 어드레스를 디코딩함으로써 대응하는 그룹의 컬럼선택신호를 생성하는 것을 특징으로 하는 반도체 장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제13항에 있어서,
상기 비트라인 및 상기 컬럼선택신호는 복수의 그룹으로 나누어지고,
상기 컬럼선택신호 생성부는 상이한 그룹에 속하는 컬럼선택신호를 동시에 활성화하는 것을 특징으로 하는 반도체 장치.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제18항에 있어서,
상기 컬럼선택신호 생성부는,
상기 동시에 활성화되는 컬럼선택신호가 속하는 컬럼선택신호 그룹들에 공통으로 대응하는 복수의 디코더를 포함하고,
상기 디코더는 상기 예비 컬럼선택신호 또는 상기 예비 컬럼선택신호를 딜레이한 신호에 기초하여 구동되고,
상기 디코더들의 각각은 컬럼 어드레스를 디코딩함으로써 대응하는 그룹들의 컬럼선택신호들을 생성하는 것을 특징으로 하는 반도체 장치.