CN101662287B - 数字输入d类放大器 - Google Patents

数字输入d类放大器 Download PDF

Info

Publication number
CN101662287B
CN101662287B CN200910170607.3A CN200910170607A CN101662287B CN 101662287 B CN101662287 B CN 101662287B CN 200910170607 A CN200910170607 A CN 200910170607A CN 101662287 B CN101662287 B CN 101662287B
Authority
CN
China
Prior art keywords
signal
dither
voltage
analog
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910170607.3A
Other languages
English (en)
Other versions
CN101662287A (zh
Inventor
川合博贤
辻信昭
森岛守人
大谷洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101662287A publication Critical patent/CN101662287A/zh
Application granted granted Critical
Publication of CN101662287B publication Critical patent/CN101662287B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了D/A转换器电路和数字输入D类放大器，实现高精度D/A转换并能在输入信号低的情况中防止极限循环分量出现，还能够防止抖动信号的影响出现在D/A转换结果的模拟信号中。抖动信号生成部分(505)输出作为交流信号的抖动信号(DITHER)和与该抖动信号反相的反转抖动信号(DITHER_N)。DEM解码器(502)处理包括抖动信号(DITHER)分量的输入数字信号并输出具有与待处理的输入数字信号相符合的“1”或“0”密度的多系列时间序列数字信号。模拟加法部分(503)将多系列时间序列数字信号和反转抖动信号(DITHER_N)分别转换为模拟信号并将其相加，并输出作为数/模转换结果的模拟信号。

Description

数字输入D类放大器
技术领域
本发明涉及一种数/模转换器电路(在下文中被简单地称为D/A转换器电路)和一种适用于音频设备等的数字输入D类放大器。 
背景技术
存在一种作为用于提高D/A转换精度的技术的DEM(动态元件匹配)技术。在使用DEM技术的D/A转换器电路中，被称为DEM解码器的解码器生成具有与输入数字信号相符合的“1”或“0”的密度的多系列的时间序列数字信号，并且通过将该多系列的时间序列数字信号分别转换为模拟信号并且将其相加，来创建作为D/A转换结果的模拟信号。尽管通过使用DEM解码器的D/A转换器电路获得了高线性度，但是问题在于，当输入数字信号具有略微不同于0的电平时，在作为D/A转换结果的模拟信号中出现极限循环分量。例如，如果输入数字信号的电平在正方向上变得略高于0，则打破“1”和“0”的密度之间的平衡状态的“1”周期性地以低频出现在从DEM解码器输出的多系列的时间序列数字信号中，并且其变为低频噪声并且出现在作为D/A转换结果的模拟信号中。当从D/A转换器电路输出的模拟信号用于驱动扬声器时，则不期望该极限循环分量，这是因为其对于耳朵变为使人不悦的噪声并且通过扬声器隔音。因此，传统上采取这样的措施，该措施生成抖动信号并且将其添加到待由DEM解码器处理的数字信号。该措施可被划分为下述方法：向待由DEM解码器处理的数字信号添加作为抖动信号的DC抖动的方法(在下文中被称为直流抖动方法)以及添加DC分量为0的交流信号的方法(在下文中被称为交流抖动方法)。而且，在例如专利文献1、2中公开了使用用于防止极限循环的抖动信号的该类型的技术。 
专利文献1：日本专利申请公开No.2006-42272 
专利文献2：日本专利申请公开No.2006-304084 
然而，上述直流抖动方法的缺点在于，其需要用于防止将DC偏移提供给作为负载的扬声器的手段，这是因为被添加到待由DEM解码器处理的数字信号的对应于DC抖动的DC偏移出现在作为D/A转换结果的模拟信号中。交流抖动方法不具有该缺点，这是因为其使用DC分量为0的交流信号作为抖动信号。然而，在使用交流抖动方法的情况中，作为交流信号的抖动信号分量出现在作为D/A转换结果的模拟信号中。由于抖动信号分量的频率低，因此存在如下问题，即该分量通过D/A转换器电路的后端中的放大器等，作为负载的驱动波形出现。 
发明内容
考虑到上述环境构思了本发明，并且本发明目的在于提供一种D/A转换器电路，该D/A转换器电路实现高精度的D/A转换并且能够在输入信号低的情况中防止极限循环分量的出现，并且还能够防止抖动信号的影响出现在作为D/A转换结果的模拟信号中。 
本发明提供了一种D/A转换器电路，包括：抖动信号生成器，其输出作为交流信号的抖动信号以及与该抖动信号反相的反转抖动信号；解码器，其处理包括抖动信号分量的输入数字信号并且输出多系列的时间序列数字信号，该多系列的时间序列数字信号具有与输入数字信号相符合的“1”或“0”的密度；和模拟加法器，其将该多系列的时间序列数字信号和反转抖动信号分别转换为模拟信号并且将各个模拟信号相加以成为组合信号，并且该组合信号作为模拟信号输出，该模拟信号是数/模转换的结果。 
根据本发明，与多系列的时间序列数字信号相对应的各个模拟信号和对应于反转抖动信号的模拟信号在模拟加法器处相加。在该情况 中，在与对应于多系列的时间序列数字信号的各个模拟信号相加的模拟信号中包括对应于抖动信号分量的分量，然而，该分量和对应于反转抖动信号的模拟信号根据模拟加法器所执行的加法相互抵消。因此，可能防止抖动信号分量出现在作为D/A转换结果的模拟信号中。 
而且，专利文献1公开了一种技术，该技术在基于被添加DC抖动的数字信号进行操作的数字输入D类放大器中，在开关电路部分上生成电压，该电压借助于作为最末端的开关电路部分的前端中的死区控制(dead-time control)部分的时序控制来抵消DC抖动。然而，专利文献1未公开以与本发明相同的方式将与作为交流信号的抖动信号反相的反转抖动信号提供给模拟加法器的技术。而且，专利文献2公开了一种具有图14中的DEM电路和抖动电路的D/A转换器电路。然而，专利文献2未公开以与本发明相同的方式将与作为交流信号的抖动信号反相的反转抖动信号提供给模拟加法器的技术。 
附图说明
通过参考附图详细描述，本发明的实施例将变得更加显而易见， 
其中： 
图1是示出根据本发明的第一实施例的包括D/A转换器电路的音频电路的配置的框图； 
图2是示出根据第一实施例的模拟加法部分530的配置的电路图； 
图3是示出根据第一实施例的模拟加法部分530的另一配置的电路图； 
图4是示出根据第一实施例的DEM解码器502的输出信号波形和抖动信号生成部分505的输出信号波形的波形图； 
图5是示出根据本发明的第二实施例的包括D/A转换器电路的音频电路的配置的框图； 
图6是示出根据第二实施例的DEM解码器10的操作的示图； 
图7是示出根据本发明的第三实施例的数字输入D类放大器的配置的电路图； 
图8是示出根据本发明的第四实施例的数字输入D类放大器的配置的电路图； 
图9是示出根据本发明的第五实施例的数字输入D类放大器的配置的电路图； 
图10是示出根据本发明的第六实施例的数字输入D类放大器的配置的电路图； 
图11是示出根据本发明的第七实施例的数字输入D类放大器的配置的电路图； 
图12是示出第七实施例中使用的时钟(Φa和Φb)波形的示图； 
图13是示出根据本发明的第八实施例的数字输入D类放大器的配置的电路图。 
具体实施方式
在下文中将参考附图描述本发明的实施例。 
<第一实施例> 
图1是示出作为本发明的第一实施例的包括D/A转换器电路的音频电路的配置的框图。该音频电路具有Δ∑调制部分501、DEM解码器502、模拟加法部分503、模拟信号处理部分504和抖动信号生成部分505。在该情况中，DEM解码器502、模拟加法部分503和抖动信号生成部分505是根据本实施例的D/A转换器电路的主要部件。 
Δ∑调制部分501输出数字信号，其中通过对诸如PCM信号等的输入数字音频信号执行Δ∑调制，输入数字音频信号的量化噪声移动到高频区侧。DEM解码器502是输出具有与从Δ∑调制部分501提供的数字信号相符合的“1”或“0”的密度的多系列(在该示例中，16个系列)时间序列数字信号DP(k)(k＝0至15)的电路。模拟加法部分503将从DEM解码器502输出的时间序列数字信号DP(k)(k＝0至15)和后面描述的反转抖动信号(DITHER_N)分别转换为模拟信号并将其相加，并且将加得的信号作为模拟信号输出，其为D/A转换 结果。模拟信号处理部分504是处理从模拟加法部分503输出的模拟信号的电路，并且例如，是基于该模拟信号驱动扬声器的放大器。 
抖动信号生成部分505输出作为交流信号的抖动信号，特别是矩形波抖动信号(DITHER)，以及与该抖动信号(DITHER)反相的反转抖动信号(DITHER_N)，并且将该抖动信号(DITHER)添加到待由DEM解码器502处理的数字信号中，并且还将反转抖动信号(DITHER_N)提供给模拟加法部分503。期望的是，抖动信号(DITHER)和反转抖动信号(DITHER_N)的频率高于可听频区，并且例如，其为100kHz。在本示例中，抖动信号(DITHER)和反转抖动信号(DITHER_N)均为占空比为50％的矩形波，并且不包括直流分量。然而，抖动信号(DITHER)和反转抖动信号(DITHER_N)可以是包括直流分量的交流信号。原因在于，例如，尽管抖动信号(DITHER)和反转抖动信号(DITHER_N)的占空比不是50％并且每个信号包括直流分量，但是在将抖动信号(DITHER)和反转抖动信号(DITHER_N)相加的情况中，加法结果的交流分量变为0并且直流分量也变为0。对于用于将抖动信号(DITHER)添加到待由DEM解码器502处理的数字信号的配置，考虑了多种实施例。在某些实施例中，其中已被添加了输入数字音频信号的抖动信号(DITHER)被输入到Δ∑调制部分501。在另一实施例中，抖动信号(DITHER)被提供给DEM解码器502，并且DEM解码器502将已添加了抖动信号(DITHER)的Δ∑调制部分501的输出信号转换为时间序列数字信号DP(k)(k＝0至15)。在任何实施例中，待由DEM解码器502处理的信号是包括抖动信号(DITHER)分量的数字信号。 
对于模拟加法部分503的配置，可以应用多种实施例。图2和图3分别示出了示例。在图2中，作为模拟加法部分503的示例的模拟加法部分503A具有电压-电流转换部分601(K)(k＝0至15)和电压-电流转换部分602。并且，每个电压-电流转换部分601(k)(k＝0至15)具有非反相缓冲器601a和电阻器601b，电阻器601b的一端连接到非反 相缓冲器601a的输出端子。而且，电压-电流转换部分602具有非反相缓冲器602a和电阻器602b，电阻器602b的一端连接到非反相缓冲器602a的输出端子。电压-电流转换部分601(k)(k＝0至15)的每个电阻器601b的另一端和电压-电流转换部分602的电阻器602b的另一端共同连接，并且公共节点连接到模拟信号处理部分504的输入端子。在该示例中，模拟信号处理部分504是包括电阻器611和612以及运算放大器613的非平衡类型放大器。 
在该配置中，从DEM解码器502输出的时间序列数字信号DP(k)(k＝0至15)被提供给电压-电流转换部分601(k)(k＝0至15)的各个非反相缓冲器601a。而且，从抖动信号生成部分505输出的反转抖动信号(DITHER_N)被提供给电压-电流转换部分602的非反相缓冲器602a。各个电压-电流转换部分601(k)(k＝0至15)仅在提供给各个电压-电流转换部分601(k)(k＝0至15)的时间序列数字信号DP(k)的信号值是“1”的周期中通过电阻器601b向电阻器611提供与电阻值成反比的电流。而且，电压-电流转换部分602仅在反转抖动信号(DITHER_N)的信号值是“1”的周期中通过电阻器602b向电阻器611提供与电阻值成反比的电流。并且，通过将流过电压-电流转换部分601(k)(k＝0至15)的各个电阻器601b的电流与流过电压-电流转换部分602的电阻器602b的电流相加而获得的电流被提供给模拟信号处理部分504。 
在理想环境下，电压-电流转换部分601(k)(k＝0至15)的各个电阻器601b具有相同的电阻值R1。基于抖动信号(DITHER)的幅度决定电压-电流转换部分602的电阻器602b的电阻值R2。即，从电压-电流转换部分601(k)(k＝0至15)输出的电流的总和的最大值变为与R1/16成比例的值，并且例如，在抖动信号(DITHER)的幅度是-20dB(＝1/10)情况中，电阻器602的电阻值R2变为电阻值R1/16的10倍的值，即R1/16*10。 
在图3中，作为模拟加法部分503示例的模拟加法部分503B具有电压-电流转换部分603(k)(k＝0至15)和电压-电流转换部分604。并且，每个电压-电流转换部分603(k)(k＝0至15)具有恒流源603a和插入在恒流源603a的一端和参考电压源之间的开关603b。电压-电流转换部分604具有恒流源604a和插入在恒流源604a的一端和参考电压源之间的开关604b。电压-电流转换部分603(k)(k＝0至15)的每个恒流源603a的另一端和电压-电流转换部分604的恒流源604a的另一端共同连接，并且如图2所示，公共节点连接到模拟信号处理部分504的输入端子。 
在该配置中，从DEM解码器502输出的时间序列数字信号DP(k)(k＝0至15)被提供给电压-电流转换部分603(k)(k＝0至15)的各个开关603b。而且，从抖动信号生成部分505输出的反转抖动信号(DITHER_N)被提供给电压-电流转换部分604的开关604b。在各个电压-电流转换部分603(k)(k＝0至15)中，开关603b仅在提供给各个各个电压-电流转换部分603(k)(k＝0至15)的时间序列数字信号DP(k)的信号值是“1”的周期中接通，并且电流从恒流源603a输出到模拟信号处理部分504。而且，在电压-电流转换部分604中，开关604b仅在反转抖动信号(DITHER_N)的信号值是“1”的周期中接通，电流从恒流源604a输出到模拟信号处理部分504。通过该过程，从电压-电流转换部分603(k)(k＝0至15)和电压-电流转换部分604输出的电流的总和被输入到模拟信号处理部分504。 
在理想环境下，电压-电流转换部分603(k)(k＝0至15)的各个恒流源603a的输出电流值I1相同。基于抖动信号(DITHER)的幅度决定电压-电流转换部分604的恒流源604a的输出电流值I2。即，从电压-电流转换部分603(k)(k＝0至15)输出的电流的总和的最大值变为I1*16，并且例如，在抖动信号(DITHER)的幅度是-20dB(＝1/10)的情况中，恒流源604a的电流值I2变为电流值I1*16的1/10倍的值，即I1*16/10。 
图4(a)和(b)是示出从DEM解码器502输出的时间序列数字信号DP(k)(k＝0至15)、从抖动信号生成部分505输出的抖动信号(DITHER)和反转抖动信号(DITHER_N)的波形的波形图。为了防止图4(a)和(b)中的示图复杂化，省略了对应于时间序列数字信号DP(k)(k＝0至15)中所包括的抖动信号(DITHER)的分量的说明。下面通过参考图4(a)和(b)描述本实施例的操作。 
在DEM解码器502的输入信号(即，数字信号)的电平是0的情况中，如果不考虑对应于抖动信号(DITHER)的信号，则如图4(a)所示，在时间序列数字信号DP(k)(k＝0至15)中以相同的密度均等地生成“1”和“0”。当DEM解码器502的输入信号的电平在正方向中升高时，如图4(b)所示，在时间序列数字信号DP(k)(k＝0至15)中“1”的密度增加并且“0”的密度下降。并且，当DEM解码器502的输入信号的电平略微高于0时，如果未输入抖动信号(DITHER)，则上述极限循环分量出现在时间序列数字信号DP(k)(k＝0至15)中。即，在时间序列数字信号DP(k)(k＝0至15)中打破“1”的密度和“0”的密度之间的平衡状态的“1”周期性地以低频出现。然而，由于本实施例包括抖动信号(DITHER)，其中DEM解码器502的输入信号约为100kHz，屏蔽了时间序列数字信号DP(k)(k＝0至15)中的极限循环分量。 
在该情况中，如果仅将时间序列数字信号DP(k)(k＝0至15)提供给模拟加法部分503并且未向其提供反转抖动信号(DITHER_N)，则在模拟加法部分503中抖动信号(DITHER)分量出现在通过将对应于时间序列数字信号DP(k)(k＝0至15)的模拟信号相加获得的模拟信号波形中。由于该模拟信号波形中的抖动信号(DITHER)分量的频率低至模拟信号处理部分504能够响应的程度，因此其穿过模拟信号处理部分504并且出现在模拟信号处理部分504的负载(未示出)驱动波形中，这是不期望的。 
然而，在本实施例中，与抖动信号(DITHER)反相的反转抖动信号(DITHER_N)连同时间序列数字信号DP(k)(k＝0至15)一起被提供给模拟加法部分503。在模拟加法部分503执行的加法处理中，对应于时间序列数字信号DP(k)(k＝0至15)的模拟信号中的抖动信号(DITHER)分量和对应于反转抖动信号(DITHER_N)的模拟信号相互抵消。因此，防止了抖动信号(DITHER)分量到模拟信号处理部分504的传送，并且可以防止抖动信号(DITHER)分量(直流分量和交流分量)出现在模拟信号处理部分504的负载(未示出)驱动波形中。 
如上所述，根据本实施例，借助于抖动信号(DITHER)的生成，可以防止DEM解码器502的输入信号的电平低时的情况中的极限循环的出现，并且可以防止抖动信号(DITHER)分量传送到模拟信号处理部分504。 
<第二实施例> 
图5是示出作为本发明的第二实施例的包括D/A转换器电路的音频电路的配置示例的框图。该音频电路具有与第一实施例相似的Δ∑调制部分501、DEM解码器10、模拟加法部分513P和513N、差分输入类型的模拟信号处理部分514和与第一实施例相似的抖动信号生成部分505。在该情况中，DEM解码器10、模拟加法部分513P和513N以及抖动信号生成部分505是根据本实施例的D/A转换器电路的主要部件。 
在图5中，DEM解码器10处理包括抖动信号分量的输入数字信号，并且输出正相时间序列数字信号DP(k)(k＝0至M-1)以及与该时间序列数字信号DP(k)(k＝0至M-1)平衡的负相时间序列数字信号DN(k)(k＝0至M-1)，每个正相和负相时间序列数字信号具有与待处理的输入数字信号相符合的“1”或“0”的密度。 
尽管多种算法被考虑作为适用于本实施例的DEM算法，但是只要根据输入数字信号Din生成DEM解码器10的时间序列数字信号DP(k)(k＝0至M-1)和DN(k)(k＝0至M-1)以便满足至少如下条件的任何算法都是可接受的： 
a.如图6所示，在包括提供输入数字信号Din样本的采样周期的先前和后继的J个采样周期中生成的时间序列数字信号DP(k)(k＝0至M-1)的所有比特(M×L×J个比特)中的“1”的密度以及相同周期中的时间序列数字信号DN(k)(k＝0至M-1)的所有比特(M×L×J个比特)中的“0”的密度分别变为与输入数字信号Din的样本值成比例的密度。 
b.在任意采样周期中，时间序列数字信号DP(k)(k＝0至M-1)的每比特中出现的“1”或“0”的密度在比特之间变得不均匀，并且时间序列数字信号DN(k)(k＝0至M-1)的每比特中出现的“1”或“0”的密度在比特之间也变得不均匀。 
模拟加法部分513P将正相的时间序列数字信号DP(k)(k＝0至M-1)和反转抖动信号(DITHER_N)分别转换为模拟信号并将其相加，并且向差分输入类型的模拟信号处理部分514的正相输入端子输出作为D/A转换结果的正相的模拟信号。而且，模拟加法部分513N将负相的时间序列数字信号DN(k)(k＝0至M-1)和抖动信号(DITHER)分别转换为模拟信号并将其相加，并且向差分输入类型的模拟信号处理部分514的负相输入端子输出作为D/A转换结果的负相的模拟信号。模拟加法部分513P和513N的配置与第一实施例的模拟加法部分503相同。 
在模拟加法部分513P中，与正相的时间序列数字信号DP(k)(k＝0至M-1)相对应的各个模拟信号的加法结果包括抖动信号(DITHER)分量。然而，由于与正相的时间序列数字信号DP(k)(k＝0至M-1)相对应的各个模拟信号的加法结果和与反转抖动信号(DITHER_N)相对应的模拟信号在模拟加法部分513P处相加，因此前者中所包括的抖动 信号(DITHER)分量和后者中所包括的反转抖动信号(DITHER_N)分量相互抵消，使得防止抖动信号(DITHER)分量出现在作为D/A转换结果的正相的模拟信号中。而且，在模拟加法部分513N中，与负相的时间序列数字信号DN(k)(k＝0至M-1)相对应的各个模拟信号的加法结果中包括与抖动信号(DITHER)反相的波形分量。然而，由于与负相的时间序列数字信号DN(k)(k＝0至M-1)相对应的各个模拟信号的加法结果和与抖动信号(DITHER)相对应的模拟信号在模拟加法部分513N处相加，因此前者中所包括的与抖动信号(DITHER)波形反相的分量和后者中所包括的抖动信号分量相互抵消，使得防止抖动信号(DITHER)分量出现在作为D/A转换结果的负相的模拟信号中。因此，根据本实施例，获得了与第一实施例相同的效果。 
<第三实施例> 
图7是示出作为本发明的第三实施例的包括D/A转换器电路的数字输入D类放大器的配置的电路图。在本实施例和后面描述的第四至第八实施例中，根据第二实施例的D/A转换器电路被应用到数字输入D类放大器。而且，尽管根据第三至第四实施例的数字输入D类放大器包括对应于第二实施例的Δ∑调制部分501和抖动信号生成部分505的电路，但是它们未在图中示出。 
在图7中，电压-电流转换部分21(k)(k＝0至M-1)和电压-电流转换部分701对应于第二实施例的模拟加法部分513P。从DEM解码器10输出的正相的时间序列数字信号DP(k)(k＝0至M-1)被分别提供给包括非反相缓冲器21a和电阻器21b的电压-电流转换部分21(k)(k＝0至M-1)。从抖动信号生成部分(未示出)输出的反转抖动信号(DITHER_N)被提供给包括非反相缓冲器701a和电阻器701b的电压-电流转换部分701。而且，电压-电流转换部分22(k)(k＝0至M-1)和电压-电流转换部分702对应于第二实施例的模拟加法部分513N。从DEM解码器10输出的负相的时间序列数字信号DN(k)(k＝0至M-1)被分别提供给包括非反相缓冲器22a和电阻器22b的电压-电流转换部 分22(k)(k＝0至M-1)。从抖动信号生成部分(未示出)输出的抖动信号(DITHER)被提供给包括非反相缓冲器702a和电阻器702b的电压-电流转换部分702。在理想环境下，电压-电流转换部分21(k)(k＝0至M-1)的各个电阻器21b的电阻值和电压-电流转换部分22(k)(k＝0至M-1)的各个电阻器22b的电阻值相同。而且，基于抖动信号(DITHER)的幅度决定电压-电流转换部分701的电阻器701b的电阻值和电压-电流转换部分702的电阻器702b的电阻值，如第一实施例中所述。 
包括误差积分器30、PWM调制电路40、预驱动器51和52以及输出缓冲器60的部分对应于第二实施例中的差分输入类型的模拟信号处理部分514。误差积分器30包括差分放大器31和用于积分目的的电容器32和33。在该情况中，电容器32被安置在差分放大器31的负相输出端子(减号输出端子)和正相输入端子(加号输入端子)之间，并且电容器33被安置在差分放大器31的正相输出端子(加号输出端子)和负相输入端子(减号输入端子)之间。 
如上文所述的电压-电流转换部分21(k)(k＝0至M-1)的各个电流输出端子(电阻器21b的两端之间的未连接到非反相缓冲器21a的各端)和电压-电流转换部分701的电流输出端子(电阻器701b的两端之间的未连接到非反相缓冲器701a的各端)共同连接到误差积分器30的差分放大器31的正相输入端子(加号输入端子)。而且，如上文所述的电压-电流转换部分22(k)(k＝0至M-1)的各个电流输出端子(电阻器22b的两端之间的未连接到非反相缓冲器22a的各端)和电压-电流转换部分702的电流输出端子(电阻器702b的两端之间的未连接到非反相缓冲器702a的各端)共同连接到误差积分器30的差分放大器31的负相输入端子(减号输入端子)。而且，与后面描述的输出缓冲器60的输出电压Von相符合的电流经由电阻器71被负反馈到差分放大器31的正相输入端子，与后面描述的输出缓冲器60的输出电压Vop相符合的电流经由电阻器72被负反馈到负相输入端子。 
提供到差分放大器31的正相输入端子的电流的总和以及提供到差分放大器31的负相输入端子的电流的总和用作误差积分器30的两相，即正相和负相的输入模拟信号。在该情况中，尽管对应于正相时间序列数字信号DP(k)(k＝0至M-1)的电流和对应于反转抖动信号(DITHER_N)的电流被提供给差分放大器31的正相输入端子，但是前者的电流中所包括的抖动信号(DITHER)分量和后者的电流中所包括的反转抖动信号(DITHER_N)分量相互抵消。因此，抖动信号分量未提供给差分放大器31的正相输入端子。而且，尽管对应于负相时间序列数字信号DN(k)(k＝0至M-1)的电流和对应于抖动信号(DITHER)的电流被提供给差分放大器31的负相输入端子，但是前者的电流中所包括的与抖动信号(DITHER)波形反相的分量和后者的电流中所包括的对应于抖动信号(DITHER)的分量相互抵消。因此，抖动信号分量也未被提供给差分放大器31的负相输入端子。 
当根据本实施例的数字输入D类放大器的电源电压是VDD时，差分放大器31在接收到如上文所述的负反馈的同时执行两相，即正相和负相的输入模拟信号的差分放大，正相输入端子的电势和负相输入端子的电势虚接地至，例如，电平VDD/2。根据这一点，通过各个相位的输入模拟信号的积分获得的载流子(carrier)在电容器32和33中累积，并且从误差积分器30输出表示积分结果的两相，即正相和负相的积分结果信号VEp和VEn。 
PWM调制电路40是将从误差积分器30输出的积分结果信号VEp和VEn与预定频率的三角波进行比较的电路，该电路生成根据积分结果信号VEp和VEn之间的电压差VEp-VEn脉冲宽度调制的脉冲VDp和VDn，并且将其提供给预驱动器51和52。更详细地，当电压差VEp-VEn是正的时候，PWM调制电路40向预驱动器51提供具有如下脉冲宽度的脉冲VDp：该脉冲宽度比该三角波的周期的一半长出与电压差VEp-Ven相符合的时间长度，并且向预驱动器52提供与脉冲VDp 反相的脉冲VDn。当电压差VEp-VEn是负的时候，PWM调制电路40向预驱动器51提供具有如下脉冲宽度的脉冲VDp：该脉冲宽度比该三角波的周期的一半短出与电压差VEp-Ven相符合的时间长度，并且向预驱动器52提供与脉冲VDp反相的脉冲VDn。 
输出缓冲器60包括串联安置在电源VDD和地之间的P沟道MOS输出晶体管61P和N沟道MOS输出晶体管61N、以及串联安置在电源VDD和地之间的P沟道MOS输出晶体管62P和N沟道MOS输出晶体管62N。在该情况中，具有扬声器、低通滤波器等的负载100被插入在输出晶体管61P和61N的漏极节点与输出晶体管62P和62N的漏极节点之间。 
预驱动器51和52向各个晶体管61P、61N、62P和62N的栅极提供脉冲，使得在与脉冲VDp的脉冲宽度相符合的周期中经由输出晶体管61P和62N将电流施加到负载100，并且在与脉冲VDn的脉冲宽度相符合的周期中经由输出晶体管62P和61N将电流施加到负载100。而且，为了防止出现所谓的直通电流，预驱动器51和52包括控制提供到各个晶体管栅极脉冲时序的电路，使得不包括负载100的串联连接的两个P沟道晶体管和N沟道晶体管(即，由输出晶体管61P和61N组成的组和由输出晶体管62P和62N组成的组)不同时导通。 
在输出缓冲器60中的输出晶体管61P和61N的漏极之间的节点中产生的输出电压VOp经由电阻器72被负反馈到上文提及的误差积分器30的差分放大器31的负相输入端子。而且，在输出缓冲器60中的输出晶体管62P和62N的漏极之间的节点中产生的输出电压VOn经由电阻器71被负反馈到上文提及的误差积分器30的差分放大器31的正相输入端子。 
上文即是本实施例的数字输入D类放大器的细节。 
根据本实施例，DEM解码器10生成具有与DEM解码器10的输入数字信号Din的样本值相符合的“1”的密度的时间序列数字信号DP(k)(k＝0至M-1)，以及具有与该相同样本值相符合的“0”的密度的时间序列数字信号DN(k)(k＝0至M-1)。并且，与时间序列数字信号DP(k)(k＝0至M-1)相符合的电流经由电压-电流转换部分21(k)(k＝0至M-1)被提供给误差积分器30，并且与时间序列数字信号DN(k)(k＝0至M-1)相符合的电流经由电压-电流转换部分22(k)(k＝0至M-1)被提供给误差积分器30。而且，此时，符合反转抖动信号(DITHER_N)的电流被添加以符合时间序列数字信号DP(k)(k＝0至M-1)的电流，并且符合抖动信号(DITHER)的电流被添加以符合时间序列数字信号DN(k)(k＝0至M-1)的电流，这防止将抖动信号分量输入到误差积分器30。 
在接收到与待提供给负载100的驱动波形相符合的信号的负反馈时，误差积分器30对两相(即正相和负相)的输入模拟信号积分，该输入模拟信号是与各个时间序列数字信号DP(k)(k＝0至M-1)相符合的各个电流的和以及与时间序列数字信号DN(k)(k＝0至M-1)相符合的各个电流的和。PWM调制电路40生成具有与积分结果相符合的脉冲宽度的脉冲VDp和VDn，并且预驱动器51和52以及输出缓冲器60根据脉冲VDp和VDn驱动负载100。 
这样，执行对应于时间序列数字信号DP(k)(k＝0至M-1)的电流的和与对应于时间序列数字信号DN(k)(k＝0至M-1)的电流的和之间的差的积分，生成具有与积分结果相符合的脉冲宽度的脉冲VDp和VDn，并且根据该脉冲驱动负载100，同时控制来自负载100的负反馈。作为结果，负载100的驱动波形是通过沿时间轴对时间序列数字信号DP(k)(k＝0至M-1)的和与时间序列数字信号DN(k)(k＝0至M-1)的和之间的差取平均而形成的波形，并且不包括抖动信号(DITHER)分量。 
然而，在理想环境下，其中电压-电流转换部分21(k)(k＝0至M-1)的各个电阻器2 1b的电阻值不存在变化，各个电压-电流转换部分2 1(k)在提供给各个电压-电流转换部分21(k)(k＝0至M-1)的时间序列数字信号DP(k)是“1”的周期中输出电流ΔI(＝VDD/(2R))，并且在提供给各个电压-电流转换部分21(k)(k＝0至M-1)的时间序列数字信号DP(k)是“0”的周期中输出电流-ΔI(＝-VDD/(2R))。同样地，在理想环境下，其中电压-电流转换部分22(k)(k＝0至M-1)的各个电阻器22b的电阻值不存在变化，各个电压-电流转换部分22(k)在提供给各个电压-电流转换部分21(k)(k＝0至M-1)的时间序列数字信号DN(k)是“1”的周期中输出电流ΔI，并且在提供给各个电压-电流转换部分21(k)(k＝0至M-1)的时间序列数字信号DN(k)是“0”的周期中输出电流-ΔI。 
然而，事实上，在各个电阻器21b的电阻值和各个电阻器22b的电阻值中产生变化，电压-电流转换部分21(k)(k＝0至M-1)的各个输出电流和电压-电流转换部分22(k)(k＝0至M-1)的各个输出电流具有在ΔI或-ΔI周围的变化。 
然而，在模拟信号的积分处理过程中，电压-电流转换部分21(k)(k＝0至M-1)的各个输出电流相对于理想电流值的偏差以及电压-电流转换部分22(k)(k＝0至M-1)的各个输出电流相对于理想电流值的偏差相互抵消，并且因此在每个采样周期中输入到误差积分器30的模拟信号基本上准确地对应于由该采样周期中的输入数字信号Din指示的样本值。 
在操作与待提供给负载100的来自输出缓冲器60的输出电压VOp和Von相符合的负反馈时，误差积分器30将下述模拟信号积分，该模拟信号与电压-电流转换部分21(k)(k＝0至M-1)各个输出电流的和与电压-电流转换部分22(k)(k＝0至M-1)各个输出电流的和之间的差相对应，并且借助于PWM调制电路40生成具有符合积分结果的脉冲宽度的脉冲VDp和VDn。因此，根据本实施例，借助于准确反映输入数 字信号Din的波形来执行负载100的驱动。 
而且，根据本实施例，未提供沿时间轴对电压-电流转换部分21(k)(k＝0至M-1)各个输出电流的和以及电压-电流转换部分22(k)(k＝0至M-1)各个输出电流的和取平均的特定的平均电路，并且使误差积分30执行待由该平均电路执行的处理。因此，当数字输入D类放大器被实现为半导体集成电路时，减小了电路规模并且可以减小芯片面积。而且，由于不存在平均电路，因此减小了数字输入D类放大器的输出噪声，并且减小了偏移电压，并且可以减小功耗。 
而且，根据本实施例，DEM解码器10的输入数字信号Din中所包括的抖动信号(DITHER)分量在输入到误差积分器30之前被移除。因此，可以防止抖动信号(DITHER)分量出现在负载100的驱动波形中。 
而且，根据本实施例，进一步实现了如下优点。首先，PWM调制电路40执行，譬如，对误差积分器30的输出信号的重采样。在抖动信号(DITHER)的频率接近执行重采样的频率(PWM调制中使用的三角波的频率)的情况中，如果抖动信号(DITHER)分量穿过误差积分器30并且被传送到待重采样的PWM调制电路40，则存在PWM调制电路40的输出信号VDp和VDn中出现混叠噪声的问题。然而，根据本实施例，由于防止了抖动信号(DITHER)分量到误差积分器30的传送，因此防止了该问题的产生。 
<第四实施例> 
在第三实施例中，提供了分别向误差积分器30的输入端子输出与从DEM解码器10输出的多系列的时间序列数字信号中的每个信号相符合的电流的电压-电流转换部分21(k)(k＝0至M-1)、22(k)(k＝0至M-1)、701和702，并且电流加法类型的D/A转换器配置在DEM解码器10和误差积分器30之间。然而，电压加法类型的D/A转换器可 以替换电流加法类型的D/A转换器而配置在DEM解码器10和误差积分器30之间。 
在图8所示示例中，将电压加法电路110和电压加法电路120安置在DEM解码器10和误差积分器30之间，电压加法电路110将与从DEM解码器10输出的时间序列数字信号DP(k)(k＝0至M-1)相符合的每个电压与符合反转抖动信号(DITHER_N)的电压相加并且将加法结果提供给误差积分器30的正相输入端子，并且电压加法电路120将与时间序列数字信号DN(k)(k＝0至M-1)相符合的每个电压与符合抖动信号(DITHER)的电压相加并且将加法结果提供给误差积分器30的负相输入端子。而且，在图8中，未示出图7中PWM调制电路40后面的电路配置。 
电压加法电路110具有：M个开关111(k)(k＝0至m-1)，其一端连接到电源VDD并且在各个时间序列数字信号DP(k)是“1”时接通；开关703，其一端连接到电源VDD并且在反转抖动信号(DITHER_N)是“1”时接通；M个电阻器112(k)(k＝0至M-1)，其一端连接到开关111(k)(k＝0至M-1)的各个另一端；电阻器704，其一端连接到开关703的另一端；电阻器113，其插入在电阻器112(k)(k＝0至M-1)各个另一端和电阻器704另一端的公共节点与地线之间；电压跟随器电路114，其接收在电阻器112(k)(k＝0至M-1)和704以及电阻器113之间的公共节点中产生的电压并且输出具有与之相同的电压值的电压；和电阻器115，其插入在电压跟随器电路114的输出端子和差分放大器31的正相输入端子之间。 
而且，电压加法电路120具有与电压加法电路110相同的配置。电压加法电路120具有：M个开关121(k)(k＝0至m-1)，其一端连接到电源VDD并且在各个时间序列数字信号DP(k)是“1”时接通；开关705，其一端连接到电源VDD并且在抖动信号(DITHER)是“1”时接通；M个电阻器122(k)(k＝0至M-1)，其一端连接到开关121(k) (k＝0至M-1)的各个另一端；电阻器706，其一端连接到开关705的另一端；电阻器123，其插入在电阻器122(k)(k＝0至M-1)各个另一端和电阻器706另一端的公共节点与地线之间；电压跟随器电路124，其接收在电阻器122(k)(k＝0至M-1)和706以及电阻器123之间的公共节点中产生的电压并且输出具有与之相同的电压值的电压；和电阻器125，其插入在电压跟随器电路124的输出端子和差分放大器31的负相输入端子之间。 
在该情况中，电阻器112(k)(k＝0至M-1)和电阻器122(k)(k＝0至M-1)假设具有相同的电阻值，并且电阻器113和123假设相同的电阻值。并且，电阻器704和706，如第一实施例所述，具有符合抖动信号(DITHER)的幅度的电阻值。而且，电阻器112(k)(k＝0至M-1)、电阻器122(k)(k＝0至M-1)以及电阻器704和706在电阻值方面足够大于电阻器113和123，并且作为恒流源工作。 
因此，在每个时间点，与M比特时间序列数字信号DP(k)(k＝0至M-1)的比特中的值“1”的数目成比例的电流和符合反转抖动信号(DITHER_N)的电流流入电阻器113，并且跨电阻器113产生了从M比特时间序列数字信号DP(k)(k＝0至M-1)所示的信号值中移除抖动信号(DITHER)分量的电压，并且从电压跟随器电路114输出该电压。而且，在每个时间点，与M比特时间序列数字信号DN(k)(k＝0至M-1)的比特中的值“1”的数目成比例的电流和符合抖动信号(DITHER)的电流流入电阻器123，并且跨电阻器123产生了从M比特时间序列数字信号DN(k)(k＝0至M-1)所示的信号值中移除与抖动信号(DITHER)反相的信号分量的电压，并且从电压跟随器电路124输出该电压。 
而且，当时间序列数字信号DP(k)中的M/2个比特是“1”时，并且当时间序列数字信号DN(k)中的M/2个比特是“0”时(即，另外的M/2个比特是“1”)，电压跟随器电路114和124输出具有相同电压 值的电压(例如，被称为Vref)。在本示例中，电压Vref假设具有与差分放大器31的正相输入端子和负相输入端子的虚地电平相同的电平。 
因此，在本示例中，当时间序列数字信号DP(k)的每个比特中的值“1”的数目是M/2+ΔM个比特时，跨电阻器115产生了与ΔM成比例的电压，并且与该电压值成比例的电流流入差分放大器31的正相输入端子。在该情况中，由于时间序列数字信号DN(k)的每个比特中的值“0”的数目是M/2+ΔM比特并且值“1”的数目是M/2-ΔM，因此跨电阻器125产生了与-ΔM成比例的电压，并且与该电压值成比例的电流流入差分放大器31的负相输入端子(电流取向变为与流到正相输入端子的电流的取向相反)。 
即使在本实施例中，仍实现了与第三实施例相似的优点。 
<第五实施例> 
在图9所示示例中，图8中的电压加法电路110和120由电压加法电路110A和120A替换。在该情况中，电压加法电路110A对应于其电阻器112(k)(k＝0至M-1)和电阻器704由恒流源116(k)(k＝0至M-1)和恒流源707替换的电压加法电路110，并且电压加法电路120A对应于其电阻器122(k)(k＝0至M-1)和电阻器706由恒流源126(k)(k＝0至M-1)和恒流源708替换的电压加法电路120。即使在本示例中，仍实现了与第四实施例相似的优点。 
<第六实施例> 
在图10所示示例中，配置在DEM解码器10和误差积分器30之间的电压加法D/A转换器是更加简化的。在本示例中，第三实施例(图7)中的电压-电流转换部分21(k)(k＝0至M-1)和电压-电流转换部分701的输出端子共同连接到电阻器131的一端，并且电阻器131的另一端连接到差分放大器31的正相输入端子。第三实施例(图7)中的电 压-电流转换部分22(k)(k＝0至M-1)和电压-电流转换部分702的输出端子共同连接到电阻器141的一端，并且电阻器141的另一端连接到差分放大器31的负相输入端子。而且，在该示例中，当电源电压被取为VDD时，差分放大器31的正相输入端子和负相输入端子的虚地电平被取为VDD/2。 
即使在该示例中，当时间序列数字信号DP(k)(k＝0至M-1)的每个比特中的值“1”的数目是M/2+ΔM时，跨电阻器131产生了与ΔM成比例的电压，并且与该电压成比例的电流流入差分放大器31的正相输入端子。而且，当时间序列数字信号DN(k)(k＝0至M-1)的每个比特中的值“0”的数目是M/2+ΔM时，跨电阻器141产生了与-ΔM成比例的电压，并且与该电压成比例的电流流入差分放大器31的负相输入端子。因此，实现了与第三至第五实施例相似的优点。 
<第七实施例> 
在图11所示示例中，图10中的电阻器131和141分别由开关电容器电路150和160替换。开关电容器电路150具有开关151～154和电容器155。开关151、电容器155和开关154顺序插入在开关电容器电路150的输入端子(电压-电流转换部分21(k)(k＝0至M-1)侧的端子)和输出端子(差分放大器31侧的端子)之间。开关152插入在用于生成参考电平Vref的电源与开关151和电容器155的一个电极之间的节点之间，并且开关153插入在用于生成参考电平Vref的电源与开关154和电容器155的另一电极之间的节点之间。开关电容器电路160也具有与开关电容器电路150相同的配置，并且通过开关161～164和电容器165来配置开关电容器电路160。 
如图10所示示例，当电源电压被取为VDD时，差分放大器31的正相输入端子和负相输入端子的虚地电平被取为VDD/2。并且，参考电平Vref被设定为与虚地电平相同的电平。 
两相的时钟Φa和Φb被提供给开关电容器电路150和160。如图12所示，这些时钟Φa和Φb按照时间序列数字信号DP(k)(k＝0至M-1)和DN(k)(k＝0至M-1)的每个比特周期Tb逐个上升。 
借助于在每个比特周期Tb中首先上升的时钟Φa，开关电容器电路150中的开关151和153以及开关电容器电路160中的开关161和163接通。据此，与开关电容器电路150和160的各个输入电压相符合的电荷分别在电容器155和165中累积。并且，借助于随后上升的时钟信号Φb，开关电容器电路150中的开关152和154以及开关电容器电路160中的开关162和164接通。据此，开关电容器电路150的电容器155中累积的电荷流入差分放大器31的正相输入端子，并且开关电容器电路160的电容器165中累积的电荷流入差分放大器31的负相输入端子。 
借助于对这些操作的重复，开关电容器电路150和160用作向差分放大器31的正相输入端子和负相输入端子提供与各个输入端子和输出端子之间的电压成比例的电流的电阻器。因此，即使在本示例中，仍实现了与第六实施例相同的优点。 
<第八实施例> 
图13示出了在DEM解码器10和误差积分器30之间提供电容加法类型的D/A转换器替换图7中的电压-电流转换部分的配置的示例。在本示例中，开关电容器电路170(k)(k＝0至M-1)和开关电容器电路180(k)(k＝0至M-1)被插入在DEM解码器10和误差积分器30之间。将时间序列数字信号DP(k)(k＝0至M-1)分别从DEM解码器10提供给开关电容器电路170(k)(k＝0至M-1)，并且将时间序列数字信号DN(k)(k＝0至M-1)分别从DEM解码器10提供给开关电容器电路180(k)(k＝0至M-1)。开关电容器电路170(k)(k＝0至M-1)的各个输出端子共同连接到差分放大器31的正相输入端子。而且，开关电容器电路180(k)(k＝0至M-1)的各个输出端子共同连接到差分放大器31的负相 输入端子。 
开关电容器电路170(k)(k＝0至M-1)具有非反相缓冲器171、开关172～175和电容器176。开关电容器电路180(k)(k＝0至M-1)具有非反相缓冲器181、开关182～185和电容器186。开关电容器电路170(k)(k＝0至M-1)和180(k)(k＝0至M-1)具有与图11中的开关电容器电路150和160相同的配置，不同之处在于，在各自的输入部分中提供了非反相缓冲器171和181。 
而且，在本示例中，提供了具有与开关电容器电路170(k)(k＝0至M-1)和180(k)(k＝0至M-1)相同配置的开关电容器电路711和712。在该情况中，反转抖动信号(DITHER_N)被提供给开关电容器电路711的输入端子，并且开关电容器电路711的输出端子连接到差分放大器31的正相输入端子。而且，抖动信号(DITHER)被提供给开关电容器电路712的输入端子，并且开关电容器电路712的输出端子连接到差分放大器31的负相输入端子。 
如图11所示示例，在本示例中，当电源电压被取为VDD时，差分放大器31的正相输入端子和负相输入端子的虚地电平被取为VDD/2。在每个比特周期中，当时间序列数字信号DP(k)(k＝0至M-1)的每个比特中的值“1”的数目是M/2+ΔM时，开关电容器电路170(k)(k＝0至M-1)向差分放大器31的正相输入端子提供与ΔM成比例的电荷。而且，在该情况中，时间序列数字信号DN(k)(k＝0至M-1)的每个比特中的值“1”的数目变为M/2-ΔM，并且开关电容器电路180(k)(k＝0至M-1)向差分放大器31的负相输入端子提供与-ΔM成比例的电荷。 
而且，在本实施例中，开关电容器电路711向差分放大器31的正相输入端子提供符合反转抖动信号(DITHER_N)的电荷，并且利用与借助开关电容器电路170(k)(k＝0至M-1)提供的电流波形中所包括的 抖动信号(DITHER)相对应的分量使其偏移。而且，在本实施例中，开关电容器电路712向差分放大器31的负相输入端子提供符合抖动信号(DITHER)的电荷，并且利用与借助开关电容器电路180(k)(k＝0至M-1)提供的电流波形中所包括的与抖动信号(DITHER)反相的波形分量将其抵消。 
因此，即使在本示例中，仍实现了与第七实施例相同的优点。 
<其他实施例> 
尽管到此为止描述了本发明的每个实施例，但是在本发明中，除此之外可以构思多种实施例。例如，如下： 
(1)在第三至第八实施例中，尽管本发明应用于根据误差积分器的输出电压VEp和VEn执行脉冲宽度调制的数字输入D类放大器，但是可以允许将本发明应用于根据误差积分器的输出电压VEp和VEn执行脉冲密度调制的数字输入D类放大器。 
(2)可以应用根据本发明的数字输入D类放大器的范围不限于用于音频设备的功率放大器。例如，它还可用于驱动热敏打印机中的发热元件的放大器、用于生成显示设备的驱动信号的放大器等。 
(3)尽管在各个实施例中将矩形波用作抖动信号(DITHER)和反转抖动信号(DITHER_N)，但是可以允许使用其他交流信号，诸如三角波等。 

Claims (6)

1.一种数字输入D类放大器，包括：解码器，输出多系列的时间序列数字信号，所述时间序列数字信号具有与输入数字信号相符合的“1”或“0”的密度；和误差积分器，对从所述解码器输出的多系列的时间序列数字信号之和与待提供给负载的驱动波形之间的差进行积分；并且，所述数字输入D类放大器对所述负载进行驱动；
其特征在于，
所述数字输入D类放大器还具备抖动信号生成器，所述抖动信号生成器输出作为交流信号的抖动信号以及与所述抖动信号反相的反转抖动信号；
所述解码器，将包含所述抖动信号的成分的输入数字信号作为处理对象，输出具有与作为处理对象的输入数字信号相符合的“1”的密度的多系列的正相时间序列数字信号DP(k)和具有与所述输入数字信号相符合的“0”的密度的多系列的反相时间序列数字信号DP(k)，其中，k=0至M-1、M是2以上的整数；
所述误差积分器具备具有正相输入端子和负相输入端子的差分放大器；
在所述解码器与所述误差积分器之间设置模拟加法器，该模拟加法器将所述多系列的正相时间序列数字信号DP(k)（k=0至M-1）和所述反转抖动信号分别转换为模拟信号并进行相加，将作为相加结果的正相输入模拟信号提供给所述误差积分器的差分放大器的正相输入端子，并且，将所述多系列的负相时间序列数字信号DN(k)（k=0至M-1）和所述抖动信号分别转换为模拟信号并进行相加，将作为相加结果的负相输入模拟信号提供给所述误差积分器的差分放大器的负相输入端子。
2.如权利要求1所述的数字输入D类放大器，其中，
所述模拟加法器具有多个电压-电流转换部分，所述多个电压-电流转换部分分别输出与多个输入信号中的每个相符合的电流，并且将从所述多个电压-电流转换部分输出的电流相加以成为组合电流并输出所述组合电流。
3.如权利要求1所述的数字输入D类放大器，其中，
所述模拟加法器将与多个输入信号中的每个相符合的电压相加以成为组合电压，并且输出与所述组合电压相符合的电流。
4.如权利要求1所述的数字输入D类放大器，其中，
所述模拟加法器具有多个开关电容器电路，所述开关电容器电路生成与多个输入信号中的每个相符合的电荷并且输出通过所述多个开关电容器电路输出的电流的和。
5.如权利要求1所述的数字输入D类放大器，其中，所述解码器是动态元件匹配解码器。
6.如权利要求1所述的数字输入D类放大器，还包括：
调制电路，所述调制电路生成脉冲，该脉冲具有根据所述误差积分器的积分结果而调制的脉冲宽度或脉冲密度，
其中基于由所述调制电路生成的所述脉冲来驱动所述负载。
CN200910170607.3A 2008-08-28 2009-08-28 数字输入d类放大器 Expired - Fee Related CN101662287B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-220127 2008-08-28
JP2008220127 2008-08-28
JP2008220127A JP5141450B2 (ja) 2008-08-28 2008-08-28 デジタル入力型ｄ級増幅器

Publications (2)

Publication Number Publication Date
CN101662287A CN101662287A (zh) 2010-03-03
CN101662287B true CN101662287B (zh) 2014-04-30

Family

ID=41393648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910170607.3A Expired - Fee Related CN101662287B (zh) 2008-08-28 2009-08-28 数字输入d类放大器

Country Status (6)

Country Link
US (1) US7920082B2 (zh)
EP (1) EP2159918A3 (zh)
JP (1) JP5141450B2 (zh)
KR (1) KR20100026996A (zh)
CN (1) CN101662287B (zh)
TW (1) TW201010289A (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350537B2 (en) * 2010-03-04 2013-01-08 Bose Corporation Power supply transient response improving
US7986187B1 (en) 2010-03-04 2011-07-26 Bose Corporation Versatile audio power amplifier
EP2559160A4 (en) * 2010-04-14 2013-10-09 Ericsson Telefon Ab L M POWER AMPLIFIER ARRANGEMENT
US8149151B2 (en) * 2010-04-26 2012-04-03 Robert Bosch Gmbh Second order dynamic element rotation scheme
ES2356548B1 (es) * 2010-09-28 2012-03-16 Universitat Rovira 1 Virgili Fuente de alimentación conmutada concebida para funcionar en modo entrelazado.
CN101986721B (zh) * 2010-10-22 2014-07-09 苏州上声电子有限公司 全数字式扬声器装置
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
CN102832893B (zh) * 2012-09-25 2015-07-08 上海贝岭股份有限公司 一种d类功率放大器
CN102832894B (zh) * 2012-09-25 2015-09-30 上海贝岭股份有限公司 一种d类功率放大方法
US9048863B2 (en) * 2013-03-12 2015-06-02 Microchip Technology Incorporated Pulse density digital-to-analog converter with slope compensation function
US9356617B2 (en) * 2014-03-18 2016-05-31 Fairchild Semiconductor Corporation Uniform distribution dithering in sigma-delta A/D converters
US10290573B2 (en) * 2015-07-02 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
EP3142255A1 (en) * 2015-07-23 2017-03-15 Analog Devices Global Methods and systems for addressing component mismatch in digital-to-analog converters
CN105119605A (zh) * 2015-09-09 2015-12-02 广东科动电气技术有限公司 一种变频器模拟信号输出转换电路
US10218312B2 (en) 2016-02-29 2019-02-26 Qualcomm Incorporated Dynamic volume management in audio amplifiers
US10256777B2 (en) 2016-02-29 2019-04-09 Qualcomm Incorporated Audio amplifiers
US10623105B2 (en) * 2016-04-08 2020-04-14 Infinera Corporation Asynchronous bias control for an optical modulator using a multiple tone detection technique with phase correction
WO2019060565A1 (en) * 2017-09-21 2019-03-28 Avnera Corporation DIGITAL-ANALOG CONVERTER AND AMPLIFIER FOR LISTENING HELMET
WO2023100285A1 (ja) * 2021-12-01 2023-06-08 三菱電機株式会社 加算回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430449B1 (en) * 1989-11-27 1997-01-02 Hewlett-Packard Company Method and apparatus for linearizing the output of a digital-to-analog converter
CN101010873A (zh) * 2005-06-10 2007-08-01 罗姆股份有限公司 音频信号放大电路及使用它的电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159827A (ja) * 1984-12-31 1986-07-19 Teac Co ディジタル―アナログ変換方法
JPH02134010A (ja) * 1988-11-15 1990-05-23 Sony Corp 信号処理装置
JP2801644B2 (ja) * 1989-06-05 1998-09-21 パイオニア株式会社 ディザ回路
JPH0342911A (ja) * 1989-07-10 1991-02-25 Pioneer Electron Corp Ｄ／ａコンバータの入力データ処理装置
JP2550839B2 (ja) * 1992-09-14 1996-11-06 ティアック株式会社 ディジタル−アナログ変換装置
JP3189077B2 (ja) * 1993-06-21 2001-07-16 富士通株式会社 Σδａｄ変換器
JP2993399B2 (ja) * 1995-05-08 1999-12-20 ヤマハ株式会社 Ｄ／ａコンバータ回路
JP2000165238A (ja) * 1998-11-30 2000-06-16 Roland Corp Ｄ／ａ変換装置
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US6950048B1 (en) * 2004-04-02 2005-09-27 Tektronix, Inc. Dither system for a quantizing device
JP4636926B2 (ja) * 2005-04-22 2011-02-23 三洋電機株式会社 マルチビットδς変調型ｄａコンバータ
KR100716737B1 (ko) * 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
JP4687512B2 (ja) * 2006-03-08 2011-05-25 トヨタ自動車株式会社 Δς型ａｄ変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430449B1 (en) * 1989-11-27 1997-01-02 Hewlett-Packard Company Method and apparatus for linearizing the output of a digital-to-analog converter
CN101010873A (zh) * 2005-06-10 2007-08-01 罗姆股份有限公司 音频信号放大电路及使用它的电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jared Welz，Ian Galton.《Necessary and Sufficient Conditions for Mismatch Shaping in a General Class of Multibit DACs》.《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II:ANALOG AND DIGITAL SIGNAL PROCESSING,VOL.49,NO.12,DECEMBER 2002》.2002,第49卷(第12期),748-759. *

Also Published As

Publication number Publication date
CN101662287A (zh) 2010-03-03
US20100117730A1 (en) 2010-05-13
JP5141450B2 (ja) 2013-02-13
US7920082B2 (en) 2011-04-05
JP2010056926A (ja) 2010-03-11
EP2159918A2 (en) 2010-03-03
KR20100026996A (ko) 2010-03-10
TW201010289A (en) 2010-03-01
EP2159918A3 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
CN101662287B (zh) 数字输入d类放大器
CN101267188B (zh) 数字输入d类放大器
EP1962419B1 (en) Class D amplifier
EP1985018B1 (en) Systems and methods for pulse width modulating asymmetric signal levels
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
CN102355209A (zh) 采用交织信号进行脉冲宽度调制纹波抑制的放大器
EP2654205A1 (en) Class D Amplifiers
JP2005167512A (ja) Ｄ級増幅器
US6724249B1 (en) Multi-level class-D amplifier by means of 3 physical levels
JP4853176B2 (ja) Ｄ級増幅器
US10158326B2 (en) Audio amplifier
CN102884723B (zh) 具有电流反射器的电流电压转换器、放大器的输入级及相应放大器
TW200814516A (en) Class-D audio amplifier with half-swing pulse-width-modulation
EP1593086B1 (en) System comprising a sigma-delta modulator for generating a digital representation of a quotient (P-Q)/(P+Q)
US20050015419A1 (en) Techniques to provide programmable finite impulse response filtering
EP2744223B1 (en) Drive circuit
JPH05275995A (ja) 帰還形パルス幅変調回路
JP3278795B2 (ja) ２値化回路
Esslinger et al. Feedback strategies in digitally controlled class-D amplifiers
JP2004289233A (ja) パルス振幅変調器及び当該パルス幅変調器を備えたｄ級増幅器
CN108173548A (zh) 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430

Termination date: 20210828