201010289 六、發明說明： 【發明所屬之技術領域】 本發明係關於適用於音訊設備及其類似物之一數位/類 比轉換器電路（下文中’簡稱為D/A轉換器電路）及一數位 輸入D類放大器。 【先前技術】 關於用於增強D/A轉換之精確度之技術，存在dEm(動態 元件匹配）技術。在使用DEM技術之D/A轉換器電路中，由 被稱為DEM解碼器之解碼器產生符合輸入數位信號的具有 「1」或「0」之一密度之複數路時間序列數位信號，且藉 由將該複數路時間序列數位信號分別轉換為類比信號且將 其相加來產生係D/A轉換結果之類比信號。儘管由使用 DEM解碼器之D/A轉換器電路獲得高線性，但問題在於當 輸入數位信號具有某種程度上不同於〇之位準時，極限循 環分量出現於係D/A轉換結果的類比信號中。舉例而言， 若輸出數位信號之位準在正方向上略高於〇,則破壞 與「〇」之密度之間的平衡狀態之「丨」出現於週期性地以 低頻率自DEM解碼器輸出之複數路時間序列數位信號中， 且其變為低頻率之雜訊且出；見於係D/A轉換結果之類比作 號中。當自D/A轉換器電路輸出之類比信號用以驅動揚聲 :時，此極限循環分量為不合需要的，因為其變為聽起來 7人不悅之雜訊且被自揚聲器隔音。 行產生抖動信號且將其加至待由麵解碼器 破之措施。此措施可劃分為將作為抖動信號之沉抖動加 138981.doc 201010289 至待由OEM解碼器處理之數位作铗 唬的方法（下文中被稱為 直流抖動方法）及將DC分量為〇之夺冷产纯丄 1 父流k號加至待由DEm 解竭器處理之數位信號的方法（ 広、卜文中，被稱為交流抖動 方法）。又，此類型之使用抖動信號用於防止極限循環之 技術（例如）揭示於專利文獻1、2中。 專利文獻1 :日本專利申請公開案第2〇〇6_42272號 專利文獻2 :曰本專利申請公開案第2〇〇6_3〇4〇84號 然而，上文所提及之直流抖動方法就其需要—用於防止 將DC偏移供應至係一負載之揚聲器的構件而言具有劣 勢，因為對應於待加至待由DEM解碼器處理之數位信號之 DC抖動的DC偏移出現於D/A轉換結果的類比信號中i交 流抖動方法不具有此劣勢，因為其使用Dc分量為〇之交流 信號作為抖動㈣H在心交流抖動方法之狀況 下，抖動信號（其為交流信號）之分量出現於D/A轉換結果 的類比信號中。因為抖動信號之分量的頻率低，所以存在 ❹ 其藉由通過位於D/A轉換器電路之後端中之放大器及其類 似者而呈現負載之驅動波形的問題。 【發明内容】 本發明已鑒於上文所描述之情形來構想，且目標在於提 供一種D/A轉換器電路，其致能具有一高精度之d/a轉 換，且可防止在一輸入信號為低位準之狀況下一極限循環 分：!：的出現，且亦可防止抖動信號之效應發生於係d/a轉 換結果之類比信號中。 本發明提供一種D/A轉換器電路，其包括：一抖動信號 138981.doc 201010289 產生器，其輸出一為一交流信號之抖動信號及—自該抖動 信號反相之反向抖動信號；一解碼器，其處理一包括該抖 動信號之一分量之輸入數位信號且輸出具有符合該輸入數 位信號之「1」或「0」之一密度之複數路時間序列數位信 號；及一類比加法器，其將該複數路時間序列數位信號及 該反向抖動信號分別轉換為一類比信號，且將該等個別類 比信號相加為一組合信號，且將該組合信號輸出為一係一 數位/類比轉換結果之類比信號。 根據本發明，對應於該複數路時間序列數位信號之該等參 個別類比信號及對應於該反向抖動信號的該類比信號在該 類比加法器處相加。在此狀況下，對應於該抖動信號之該 分量之一分量包括於與對應於該複數路時間序列數位信號 之該等個別類比信號相加的該類比信號中，然而，此分量 與對應於該反向抖動信號之該類比信號根據由該類比加法 器執行的加法彼此抵銷。因此，防止該抖動信號之該分量 在係一 D/A轉換結果之該類比信號中出現是可能的。 又，專利文獻1揭示一種技術，其在基於一與DC抖動相 _ 加之數位信號而操作之數位輸入D類放大器中在一開關電 路區段上產生電壓，該開關電路區段藉由該開關電路區段 之則端中之一停滯時間（dead_time)控制區段之時序控制消 除一 DC抖動’該開關電路區段為最後末端。然而，專利 文獻1未揭示以與本發明相同之方式將自抖動信號（其為交 流信號）反相之反向抖動信號供應至該類比加法器的技 術。又’專利文獻2揭示一種d/A轉換器電路，其具有圖14 138981.doc 201010289 然而’專利文獻2未揭示 中之一 DEM電路及一抖動電路。 以與本發明相同之方式將自抖動信號（其為交流信號）反相 之反向抖動信號供應至該類比加法器的技術。 【實施方式】 本發明之實施例藉由參看附加圖式詳細描述將變得更顯 而易見。 下文中將參看圖式描述本發明之實施例。 <第一實施例> 圖1為展示包括係本發明之第一實施例之D/A轉換器電路 的音訊電路之組態之方塊圖。音訊電路具有△2調變區段 5(H、解碼器502、類比加法區段5〇3、類比信號處理 區段504及抖動信號產生區段5〇卜在此狀況下’ dem解碼 器502、類比加法區段5〇3及抖動信號產生區段5〇5為根據 本實施例之D/A轉換器電路之主要組件。 △Σ調變區段501藉由執行對諸如pCM信號及其類似者之 輸入數位音訊信號之ΛΣ調變而輸出數位信號’其中輸入數 位音訊信號之量化雜訊移動至高位準區域側。麵解碼器 502為輸出具有符合自δς調變區段5〇1供應之數位信號之 「1」或「〇」之一密度之複數路（在該實例中，16路）時間 序列數位信號DP(k)(k=0至15)的電路。類比加法區段如將
信號，其 類比加法 為D/A轉換結果。 類比信號處理區段504為處理自 138981.doc 201010289 區段503輸出之類比信號之電路且（例如）為基於該類比信號 驅動揚聲器的放大器。 抖動信號產生區段505輸出抖動信號（其為交流信號，具 體言之，係具有方波之抖動信號（DITHER))及自抖動信號 (DITHER)反相之反向抖動信號（DITHER_N)，且將抖動信 號（DITHER)加至待由DEM解碼器502處理之數位信號中， 且亦將反向抖動信號（DITHER_N)供應至類比加法區段 503。需要抖動信號（DITHER)及反向抖動信號（DITHER_N) 之頻率高於可聞區域，且舉例而言，其為1〇〇 kHz。在本 實例中，抖動信號（DITHER)及反向抖動信號（DITHER—N) 皆為占空比為50%之方波，且不包括直流分量。然而，抖 動信號（DITHER)及反向抖動信號（DITHER_N)可為包括直 流分量之交流信號。原因在於（例如），儘管抖動信號 (DITHER)及反向抖動信號（DITHER_N)之占空比並非50% 且其每一者包括一直流分量，但在將抖動信號（DITHER) 與反向抖動信號（DITHER_N)相加之狀況下，加法結果的 交流分量變為〇且直流分量亦變為〇。關於用於將抖動信號 (DITHER)加至待由DEM解碼器502處理之數位信號中之組 態，考慮各種實施例。在一些實施例中，將已加有輸入數 位音訊信號之抖動信號（DITHER)輸入至ΔΣ調變區段501 中。在其他實施例中，將抖動信號（DITHER)供應至DEM 解碼器502，且DEM解碼器502將已加有抖動信號 (DITHER)之ΑΣ調變區段5 01之輸出信號轉換為時間序列數 位信號DP(k)(k=0至15)。在任何實施例中，待由DEM解碼 138981.doc 201010289 器502處理之信號為包括抖動信號（DITHer)之分量之數位 信號。 關於類比加法區段503之組態，可應用各種實施例。圖2 及圖3分別展示該等實例。在圖2中，類比加法區段 503 A(其為類比加法區段503之一實例）具有電壓_電流轉換 區段601(k)(k=0至15)及電壓-電流轉換區段6〇2。且，電壓_ 電流轉換區段601 (k)(k=0至15)中之每一者具有一非反相緩 衝器60 la及一電阻器601b，該電阻器60 lb之一末端連接至 非反相緩衝器601a之輸出端子。又，電壓-電流轉換區段 602具有一非反相緩衝器602a及一電阻器602b，該電阻器 602b之一末端連接至非反相緩衝器602a之輸出端子。通常 連接電壓-電流轉換區段601 (k)(k=0至15)之每一電阻器 601b之另一末端與電壓-電流轉換區段602的電阻器6〇21)之 另一末端，且共同節點連接至類比信號處理區段5〇4之輸 入端子。在此實例中，類比信號處理區段5〇4為非平衡類 型放大器，其包含電阻器611及612及運算放大器613。 在此組態中，自DEM解碼器502輸出之時間序列數位信 號DP(k)(k=0至15)經供應至電壓-電流轉換區段6〇1(k)(k=〇 至15)之個別非反相緩衝器602a。又，自抖動信號產生區 段505輸出之反向抖動信號（DITHER_N)經供應至電壓_電 流轉換區段602之非反相缓衝器602a。個別電壓_電流轉換 區段601 (k)(k=0至15)僅在供應至個別者之時間序列數位作 號DP(k)之信號值為「1」的週期中經由電阻器6〇lb將與電 阻值成反比之電流供應至電阻器611。又，電壓_電流轉換 13S981.doc 201010289 區段602僅在反向抖動信號（DITHER_N)之信號值為「1」 之週期中經由電阻器602b將與電阻值成反比的電流供應至 電阻器611。且，藉由將流過電壓-電流轉換區段 601 (k)(k=0至15)之個別電阻器601b之電流與流過電壓-電 流轉換區段602的電阻器602b之電流相加獲得之電流經供 應至類比信號處理區段504。 在理想情形下，電壓-電流轉換區段601(k)(k=0至15)之 個別電阻器601 b具有相同的電阻值R1。電壓-電流轉換區 段602之電阻器602b之電阻值R2係基於抖動信號（DITHER) 的振幅來決定。即’自電壓-電流轉換區段60 至 15)輸出之電流之總和的最大值變為與R1/16成比例之值， 且例如，在抖動信號（DITHER)之振幅為-20 dB(=l/10)的狀 況下，電阻器602之電阻值R2變為電阻值R1/16之10倍大之 值，亦即，Rl/16*10。 在圖3中’類比加法區段503B(其為類比加法區段503之 一實例）具有電壓-電流轉換區段6〇3(k)(k=0至15)及電壓-電 流轉換區段604。且’電壓-電流轉換區段6〇3(k)(k=0至15) 中之每一者具有恆定電流源603a及插入於恆定電流源6〇3a 之一末端與參考電壓源之間的開關6〇31)。電壓-電流轉換 區段604具有恆定電流源6〇4a及插入於恆定電流源604a之 一末端與參考電壓源之間的開關6〇4b。通常連接電壓-電 流轉換區段603(k)(k=0至15)之每一恆定電流源6〇3a之另一 末端與電壓-電流轉換區段604的恆定電流源6〇4a之另一末 端’且共同節點連接至如圖2中所示之類比信號處理區段 138981.doc •10· 201010289 504的輸入端子。 在此組態中，自DEM解碼器502輸出之時間序列數位信 號DP(k)(k=0至15)經供應至電壓_電流轉換區段6〇3(k)(k=〇 至15)之個別開關603b。又，自抖動信號產生區段5〇5輸出 之反向抖動信號（DITHER_N)經供應至電壓_電流轉換區段 604之開關604b。在個別電壓·電流轉換區段6〇3(k)(k=〇至 1 5)中，開關603b僅在供應至個別者之時間序列數位信號 DP(k)之信號值為「1」的週期中接通，且電流自恆定電流 源603a輸出至類比信號處理區段5〇4。又，在電壓-電流轉 換區段604中，開關6〇4b僅在反向抖動信號（DITHER_N)之 信號值為「1」之週期中接通，電流自恆定電流源6〇乜輸 出至類比信號處理區段5〇4。藉由此過程，自電壓-電流轉 換區段603(k)(k=0至15)及電壓_電流轉換區段6〇4輸出之電 流之總和輸入至類比信號處理區段5〇4。 在理想情形下，電壓電流轉換區段⑹”幻汴”至。）之 ❿ 個別恆定電流源603a之輸出電流值II相同。電壓-電流轉換 區段604之恆定電流源6〇4a之輸出電流值12係基於抖動信 號（DITHER)的振幅決定。即，自電壓·電流轉換區段 603(k)(k=0至15)輸出之電流之總和的最大值變為η*ΐ6， 且例如，在抖動信號（DITHER)之振幅為_2〇 dB(=l/i〇)之狀 況下，恆定電流源604a之電流值12變為電流值n*16ii/i〇 倍大的值，亦即，。 圖4(a)及圖4(b)為展示自DEM解碼器5〇2輸出之時間序列 數位信號DP(k)(k=〇至！ 5 )、自抖動信號產生區段5 〇5輪出之 138981.doc 201010289 抖動信號（DITHER)及反向抖動信號（DITHer_n)之波形的 波形圖。為防止各圖在圖4(a)及圖4(b)中複雜起見，省略 對應於包括於時間序列數位信號Dp(k)(k=〇至15)中之抖動 信號（DITHER)之分量的說明。以下將藉由參看圖4(a)及圖 4(b)來描述本實施例之操作。 在DEM解碼器502之輸入信號（亦即，數位信號）之位準 為〇的狀況下，若不考慮對，應於抖動信號（DITHER)之信 號，則在時間序列數位信號Dp(k)(k=〇至15)中以相同密度 等同地產生「1」及「〇」，如圖4(a)中所示。當DEM解碼❹ 器502之輸入信號之位準向正方向上升，則如圖4(b)中所 示，在時間序列數位信號DP(k)(k=〇至15)中，「i」的密度 增加且「〇」之密度降低。且，當DEM解碼器5〇2之輸入信 號之位準略高於〇時，若未輸入抖動信號（DITHER)，則上 文所描述的極限循環分量出現於時間序列數位信號 DP(k)(k=0至！5)中。即，破壞時間序列數位信號Dp(k)(k=〇 至15)中之「1」之密度與「〇」之密度之間的平衡狀態之 「1」週期性地以低頻率出現。然而，因為本實施例包括❹ 抖動信號（DITHER)(其對DEM解碼器5〇2之輸入信號為約 100 kHz)，所以時間序列數位信號]^(]〇〇^〇至15)中之極 限循環分量經遮蔽。 在此狀況下，若僅時間序列數位信號^^(^^)(^=〇至^ 5)供 應至類比加法區段503且反向抖動信號（DITHER_N)未供應 至其處’則抖動信號（DITHER)分量出現於藉由在類比加 法區段503中加上對應於時間序列數位信號DP(k)(k=0至1 5) 138981.doc •12- 201010289 之類比信號而獲得的類比信號波形中。因為類比信號波形 中之抖動b號（dither)分量的頻率在類比信號處理區段 504可進仃回應之程度上為低的，所以其傳遞通過類比信 號處理區& 504且出現於類比信號處理區段5〇4之負載（未 圖不）之驅動波形中，此情形為不合需要的。 然而，在本實施例中，自抖動信號（dither)反相之反 向抖動仏號（DITHER_N)連同時間序列數位信號Dp(k)(k=〇 至15) 一起供應至類比加法區段503。在由類比加法區段 503執订之加法處理中，對應於時間序列數位信號 DP(k)(k=0至15)之類比信號中及對應於反向抖動信號 (dITHER_n)之類比信號中的抖動信號（dither)分量彼此 抵銷。因此，防止抖動信號（DITHER)分量傳輸至類比信 號處理區段504，且可防止抖動信號（DITHER)分量（直流分 量及交流分量）出現於類比信號處理區段5〇4之負載（未圖 示）的驅動波形中。
❹ 如上文所描述，根據本實施例，可防止極限循環在DEM 解碼器502之輸入信號的位準為低之情形下藉由抖動信號 (DITHER)之產生而出現，且可防止抖動信號（dither)分 量傳輸至類比信號處理區段504。 <第二實施例> 圖5為展示包括係本發明之第二實施例之d/A轉換器電路 的音訊電路之組態實例之方塊圖。音訊電路具有類似於第 一實施例之ΔΣ調變區段之ΑΣ調變區段501、〇ΕΜ解碼器 1〇、類比加法區段513P及513N、差動輸入類型的類比信號 138981.doc 13 201010289 處理區段514及類似於第一實施例之抖動信號產生區段之 抖動信號產生區段505。在此狀況下，DEM解碼器1 〇、類 比加法區段513P及513N，及抖動信號產生區段505為根據 本實施例之D/A轉換器電路之主要組件。 在圖5中，DEM解碼器1〇處理包括抖動信號分量之輸入 數位信號’且輸出正相時間序列數位信號Dp(k)(k=〇至M_ 1)及與時間序列數位信號DP(k)(k=0至M-1)平衡之負相時 間序列數位信號DN(k)(k=0至M-1)，每一正相及負相時間 序列數位彳s號具有符合待處理之輸入數位信號的「i」或 _ 「〇」之密度。 儘管各種次算法被考慮為適合用於本實施例之DEM演算 法，但任何演算法為可接受的，只要其由ϋΕΜ解碼器1〇之 輸入數位信號Din產生時間序列數位信號Dp(k)(k=〇至m_ i) 及DN(k)(k-0至Μ-1)以便至少滿足以下條件：
a·如圖6中所示’產生於包括供應輸入數位信號Din之 本之取樣週期之先前及後續;個取樣週期中的時間序 ，位L號〜DP(k)(k=〇至M_ !)之所有位元（MxL洲位元）中 「1」之密度及相同週期中時間序列數位信號⑽⑻(㈣ Μ-1)的所有位元（mxlx τ他办、山 「 個位7中之〇」之密度變為分 與輸入數位信號Din之樣本值成比例的密度。
=任意取樣，針對時_彳數位 至M-ι)之每位元 A 變得均勻，且針對時門序J」之密度的出現在各位元 每位元的「1 . Γ ' ，]數位信號DN(k)(k=0至Μ·υ: ^ J之岔度的出現在各位元令亦變得3 138981.doc -14- 201010289 勻。 類比加法區段513P將正相之時間序列數位信號 DP(k)(k=0至M-1)及反向抖動信號（mTHER_N)分別轉換為 類比信號且將其相加，且將係D/A轉換結果之正相之類比 信號輸出至差動輸入類型的類比信號處理區段514之正相 輸入端子。又，類比加法區段513N將負相之時間序列數位 信號DN(k)(k=0至M-1)及抖動信號（DITHER)分別轉換為類 比信號且將其相加，且將係D/a轉換結果之負相之類比信 ® 號輸出至差動輸入類型的類比信號處理區段514之負相輸 入端子。類比加法區段5 13P及5 13N之組態等同於第一實施 例之類比加法區段503。 在類比加法區段5 13P中，對應於正相之時間序列數位信 號DP(k)(k=0至M-1)的個別類比信號之加法結果包括抖動 k號（DITHER)分量。然而，因為對應於正相之時間序列 數位信號DP(k)(k=0至M-1)之個別類比信號之加法結果與 Q 對應於反向抖動信號（DITHER-N)的類比信號在類比加法 區段513P處相加，所以包括於前者中之抖動信號 (DITHER)分量與包括於後者中之反向抖動信號 (DITHER—N)分量彼此抵銷，藉此防止抖動信號（dither) 分篁在係D/A轉換結果之正相的類比信號中出現。又，在 類比加法區段513N中，自抖動信號（DITHER)反相之波形 之分量包括於對應於負相的時間序列數位信號DN(k)(k=〇 至M-1)之個別類比信號之加法結果中。然而，因為對應於 負相之時間序列數位信號DN(k)(k=〇至M_1}之個別類比信 138981.doc -15· 201010289 號之加法結果與對應於抖動信號（DITHER)的類比信號在 類比加法區段5 13N處相加，所以包括於前者中之自抖動信 號（DITHER)之波形反相之分量與包括於後者中之抖動信 號分量彼此抵銷，藉此防止抖動信號（DITHER)分量在係 D/A轉換結果之負相的類比信號中出現。因此，根據本實 施例，獲得與第一實施例相同之效應。 <第三實施例> 圖7為展示包括係本發明之第三實施例之d/a轉換器電路 的數位輸入D類放大器之組態之電路圖。在本實施例及稱 後描述之第四至第八實施例中，根據第二實施例之d/α轉 換器電路應用於數位輸入D類放大器。又，儘管根據第三 至第四實施例之數位輸入D類放大器包括對應於第二實施 例之ΔΣ調變區段501及抖動信號產生區段505的電路，但其 未展示於圖式中。 在圖7中，電壓-電流轉換區段21(k)(k=0至M-1)及電壓_ 電流轉換區段701對應於第二實施例之類比加法區段 5 13P。自DEM解碼器1〇輸出之正相之時間序列數位信號 DP(k)(k=0至M-1)分別供應至包含非反相緩衝器21a及電阻 器21b的電壓-電流轉換區段21(k)(k=0至M-1)。自抖動信號 產生區段（未圖示）輸出之反向抖動信號（DITHER_N)經供應 至包含非反相緩衝器701a及電阻器70lb之電壓-電流轉換 區段701。又，電壓-電流轉換區段22(k)(k=0至M-1)及電 壓-電流轉換區段702對應於第二實施例之類比加法區段 5 13N。自DEM解碼器1 〇輸出之負相之時間序列數位信號 138981.doc -J6- 201010289 DN(k)(k=0至Μ-l)分別供應至包含非反相缓衝器22a及電阻 器22b的電壓-電流轉換區段22(k)(k=〇至μ])。自抖動信號 產生區段（未圖示）輸出之抖動信號（DITHER)經供應至包含 非反相緩衝器702a及電阻器702b之電壓-電流轉換區段 702 °在理想情形下’電壓-電流轉換區段21(k)(k=0至M-1) 之個別電阻器21b之電阻值與電壓·電流轉換區段22(k)(k=0 至Μ-l)的個別電阻器22b之電阻值相同。又’電壓-電流轉 換區段701之電阻器7〇lb之電阻值及電壓-電流轉換區段 ❹ 702的電阻器7〇2b之電阻值係基於抖動信號（DITHER)之振 幅來決定，如第一實施例中所描述。 包含誤差積分器30、PWM調變電路40、前級驅動器51及 52及輸出緩衝器6〇之區段對應於第二實施例中之差動輸入 類型的類比信號處理區段514，誤差積分器3〇包含差動放 大器31及用於積分目的之電容器32及33。在此狀況下，電 谷器32插入於差動放大器31之負相輸出端子（負輸出端子） φ 與正相輸入端子（正輸入端子）之間，且電容器33插入於差 動放大器31之正相輸出端子（正輸出端子）與負相輸入端子 (負輸入端子）之間。 如上文所描述之電壓_電流轉換區段21(k乂k=〇至Μ—〗）之 個別電流輸出端子（電阻器21b之兩個末端中之未連接至非 反相緩衝器21a的末端）及電壓_電流轉換區段7〇1之電流輸 出端子（電阻器701b之兩個末端中之未連接至非反相緩衝 器7〇U的末端）共同連接至誤差積分器30之差動放大器31 之正相輸入端子（正輸入端子）。此外，如上文所描述之電 13898l.doc •17· 201010289 壓-電流轉換區段22(k)(k=0至Μ-l)之個別電流輸出端子（電 阻器22b之兩個末端中之未連接至非反相緩衝器22a的末 端）及電壓-電流轉換區段702之電流輸出端子（電阻器7〇2b 之兩個末端中之未連接至非反相緩衝器7〇2a的末端）共同 連接至誤差積分器30之差動放大器31之負相輸入端子（負 輸入端子）。另外’符合稍後描述之輸出緩衝器6〇之輸出 電壓VOn的電流藉由電阻器71負回饋至差動放大器31之正 相輸入端子，符合稍後描述之輸出緩衝器6〇之輸出電壓 V〇P的電流藉由電阻器72負回饋至負相輸入端子。 供應至差動放大器3 1之正相輸入端子之電流的總和及供 應至差動放大器3 1之負相輸入端子之電流之總和充當誤差 積分器30的兩個相（正相及負相）之輸入類比信號。在此狀 況下’儘管對應於正相之時間序列數位信號DP(k)(k=〇至 Μ-1)之電流及對應於反向抖動信號（DITHER-N)之電流供 應至差動放大1§31的正相輸入端子，但包括於前者之電流 中之抖動k號（dither)的分量與包括於後者之電流中之 反向抖動信號（DITHER—N)分量彼此抵銷。因此，抖動信 號之分量未供應至差動放大器31之正相輸入端子。又，儘 管對應於負相時間序列數位信號DN(k)(k=0至M-1)之電流 及對應於抖動信號（DITHER)之電流供應至差動放大器3 i 的負相輸入端子，但包括於前者之電流中之自抖動信號 (DITHER)的波形反相之分量及包括於後者之電流中的對 應於抖動信號（DITHER)之分量彼此抵銷。因此，抖動信 號之分量亦未供應至差動放大器31之負相輸入端子。 138981.doc -18· 201010289 當根據本實施例之數位輸入D類放大器之電源電壓為 VDD時’差動放大器3 1在接收到如上文所描述之負回饋 時，執行兩個相（正相及負相）之輸入類比信號的差動放 大，正相輸入端子之電位及負相輸入端子之電位虛擬地接 地至（例如）VDD/2之位準。根據此情況，藉由個別相之輸 入類比信號之積分獲得的載子累積於電容器32及33中，且 表示積分結果之兩個相（正相及負相）的積分結果信號VEp 及VEn自誤差積分器30輸出。 PWM調變電路40係比較自誤差積分器30輸出之積分結果 信號VEp及VEn與具有預定頻率之三角波，產生根據積分 結果信號VEp與VEn之間之電壓差VEp-VEn脈寬調變的脈 衝VDp及VDn，且將其供應至前級驅動器51及52的電路。 更詳言之，當電壓差VEp-VEn為正時，PWM調變電路40向 前級驅動器51供應脈衝VDp(其具有比三角波之週期之一半 長一符合電壓差VEp-VEn之時間長度的脈衝寬度），且向 前級驅動器52供應自脈衝VDp反相之脈衝VDn。當電壓差 VEp-VEn為負時，PWM調變電路40向前級驅動器51供應脈 衝VDp(其具有比三角波之週期之一半短一符合電壓差 VEp-VEn之時間長度的脈衝寬度），且向前級驅動器52供 應自脈衝VDp反相之脈衝VDn。 輸出緩衝器60包含串聯插入於電源VDD與地面之間的P 通道MOS輸出電晶體61P及N通道MOS輸出電晶體61N，及 串聯插入於電源VDD與地面之間的P通道MOS輸出電晶體 62P及N通道MOS輸出電晶體62N。在此狀況下’具有揚聲 138981.doc -19· 201010289 器、低通濾波器及其類似者之負載100插入於輸出電晶體 61P及61N之汲極節點與輸出電晶體62p及62N之汲極節點 之間。 ” 前級驅動器51及52將脈衝供應至個別電晶體61p、 61N、62P及62N之閘極使得電流在符合脈衝VDp之脈衝寬 度的時段期間藉由輸出電晶體61p及62N施加至負載ι〇〇， 且電流在符合脈衝VDn之脈衝寬度的時段期間藉由輸出電 晶體62P及$1N施加至負載100。又，為防止所謂直通電流 之出現，前級驅動器51及52包括控制待供應至個別電晶體 之閘極之脈衝的時序使得在不包含負載1〇〇之情形下串聯 連接之兩個P通道電晶體及N通道電晶體（亦即，由輸出電 晶體61P及61N組成之集合及由輸出電晶體62p及62n組成 之集合）不同時接通的電路。 輸出緩衝器60中之輸出電晶體61P及61N之汲極之間的 節點中產生之輸出電壓VOp藉由電阻器72負回饋至上文提 及之誤差積分器30的差動放大器31之負相輸入端子。此 外，輸出緩衝器60中之輸出電晶體62P及62N之汲極之間的 節點中產生之輸出電壓VOn藉由電阻器71負回饋至上文提 及之誤差積分器30的差動放大器31之正相輸入端子。 以上為本實施例之數位輸入D類放大器之細節。 根據本實施例，DEM解碼器10產生具有符合DEM解碼器 1〇之輸入數位信號Din之樣本值的「丨」之密度之時間序列 數位信號DP(k)(k=0至M-1)，以及具有符合相同樣本值之 〇」的毯'度之時間序列數位信號DN(k)(k=0至M-1)。且， 138981.doc •20· 201010289 符合時間序列數位信號DP(k)(k=0至Μ-l)之電流藉由電壓-電流轉換區段21(k)(k=0至M-1)供應至誤差積分器30，且符 合時間序列數位信號DN(k)(k=0至Μ-l)之電流藉由電壓-電 流轉換區段22(k)(k=0至Μ-l)供應至誤差積分器30。又，在 彼時，符合反向抖動信號（DITHER_N)之電流與符合時間 序列數位信號DP(k)(k=0至Μ-l)之電流相加，且符合抖動 信號（DITHER)之電流與符合時間序列數位信號DN(k)(k=0 至Μ-1)之電流相加，其防止將抖動信號之分量輸入至誤差 積分器30。 當接收到符合待供應至負載100之驅動波形之信號的負 回饋時，誤差積分器30對兩個相（正相及負相）之輸入類比 信號（其為符合個別時間序列數位信號DP(k)(k=0至Μ-l)之 個別電流的總和及符合時間序列數位信號DN(k)(k=0至Μ-ΐ)之個別 電流的 總和）進行積分。 PWM調 變電路40產生具 有符合積分結果之脈衝寬度之脈衝VDp及VDn，且前級驅 動器51及52及輸出緩衝器60根據脈衝VDp及VDn驅動負載 100 ° 以此方式，執行對應於時間序列數位信號DP(k)(k=0至 Μ-l)之電流之總和與對應於時間序列數位信號DN(k)(k=0 至Μ-1)的電流之總和之間的差之積分、具有符合積分結果 之脈衝寬度的脈衝VDp及VDn之產生，及負載100根據脈衝 之驅動，同時控制來自負載100之負回饋。結果，負載100 之驅動波形為藉由沿時間軸對時間序列數位信號 DP(k)(k=0至Μ-l)之總和與時間序列數位信號DN(k)(k=0至 138981.doc -21 - 201010289 Μ-l)之總和之間的差求平均值而形成之波形，且不包括抖 動信號（DITHER)之分量。 然而，在電壓-電流轉換區段21 (k)(k=〇至μ- 1)之個別電 阻器21b之電阻值中不存在變化的理想情形下，個別電壓_ 電轉換區#又21 (k)在供應至個別者之時間序列數位信號 DP(k)為「1」之週期期間輸出電流ΔΙ(=νι：)Ι)/(2Κ))，且在 供應至個別者之時間序列數位信號〇1>(]<：)為「〇」之週期期 間輸出電流-MP-VDD/PR))。同樣，在電壓_電流轉換區 段22(k)(k=0至Μ-l)之個別電阻器22b之電阻值中不存在變參 化的理想情形下，個別電壓·電流轉換區段22(]〇在供應至 個別者之時間序列數位信號DN(k)為「丨」之週期期間輸出 電流ΔΙ，且在供應至個別者之時間序列數位信號DN(k)為 「〇」之週期期間輸出電流_ΔΙ。 然而’事實上’個別電阻器211)之電阻值及個別電阻器 22b之電阻值中發生變化，電壓-電流轉換區段21(k)(k=0至 Μ-l)之個別輸出電流及電壓.電流轉換區段22(]〇以=〇至m_ 1}之個別輸出電流具有在電流ΔΙ或·ΔΙ周圍之變化。 參 然而’在類比信號之積分處理之過程中，電壓-電流轉 換區段21(k)(k=〇至Μ-l)的個別輸出電流與理想電流值之偏 差與電壓-電流轉換區段22(k)(k=〇至M_1}之個別輸出電流 與理想電流值的偏差彼此抵銷，且因此大體上在取樣週期 中之每一者期間輸入至誤差積分器30之類比信號精確地對 應於彼取樣週期期間由輸入數位信號Din指示的樣本值。 當對符合來自輸出緩衝器60之待供應至負載1〇〇之輸出 138981.doc • 22· 201010289 電壓VOp及VOn之負回饋加以運算時，誤差積分器3〇對對 應於電壓-電流轉換區段21(k)(k=0至Μ_ι)之個別輸出電流 之總和與電壓_電流轉換區段22(k)(k=〇至M-1)之個別輸出 電流之總和之間的差之類比信號進行積分，且具有符合積 分結果之脈衝寬度的脈衝VDp及VDn藉由pWM調變電路仂 而產生。因此，根據本實施例，負載1〇〇之驅動係藉由精 確地反映輸入數位信號Din之波形來執行。 又，根據本實施例，未提供沿時間軸對電壓-電流轉換 區段21(k)(k=0至M-1)之個別輸出電流之總和及電壓-電流 轉換區段22(k)(k=0至M-1)之個別輸出電流之總和求平均值 之特定平均電路，且使誤差積分器3〇執行待由平均電路執 行之處理。因此，當數位輸入D類放大器實施為半導體積 體電路時，電路規模得以減小且可減少晶片面積。又，因 為不存在平均電路，所以數位輸入d類放大器之輸出雜訊 得以減少，且偏移電壓得以減少’且可減少消耗功率。 〇 又，根據本實施例，包括於DEM解碼器10之輸入數位信 號Din中之抖動信號（DITHER)的分量在輸入至誤差積分^ 3〇之前被移除。因此，可防止抖動信號（dither)分量出 現於負載100之驅動波形中。 又’根據本實施例，達成如下其他優勢。首先，調 變電路40執行誤差積分器3G之輪出信號之（可謂）重取樣。 在抖動信號（DITHER)之頻率接近執行重取樣之頻率（用於 觸調變中之三角波之頻率)的狀況下，若抖動信號 (dITHER)之分量傳遞通過誤差積分器3()且傳輸至刚調 138981.doc -23- 201010289 變電路40以待重取樣，則存在PWM調變電路40之輸出信號 VDp及VDn中出現混疊雜訊之問題。然而，根據本實施 例，因為防止了抖動信號（DITHER)之分量傳輸至誤差積 分器30，所以防止了此問題之發生。 <第四實施例> 在第三實施例中，提供分別將符合自DEM解碼器1 0輸出 之複數路時間序列數位信號中的每一者之電流輸出至誤差 積分器30之輸入端子的電壓-電流轉換區段21(k)(k=0至Μ-ΐ) 、 22(k)(k=0 至 M-1) 、 701 及 702 ， 且 電流加 法類型 D/A 轉 換器經組態於DEM解碼器10與誤差積分器30之間。然而， 電壓加法類型D/A轉換器可代替電流加法類型D/A轉換器 而組態於DEM解碼器10與誤差積分器30之間。 在圖8中所示之實例中，將符合自DEM解碼器10輸出之 時間序列數位信號DP(k)(k=0至M-1)的每一電壓與符合反 向抖動信號（DITHER_N)之電壓相加且將加法之結果供應 至誤差積分器30之正相輸入端子的電壓加法電路110及將 符合時間序列數位信號DN(k)(k=0至M-1)之每一電壓與符 合抖動信號（DITHER)之電壓相加且將加法的結果供應至 誤差積分器30之負相輸入端子的電壓加法電路120插入於 DEM解碼器10與誤差積分器30之間。又，在圖8中，未展 示位於圖7中之PWM調變電路40後之電路組態。 電壓加法電路110具有：Μ個開關lll(k)(k=0至m-1)，其 單一末端連接至電源VDD且當個別時間序列數位信號 DP(k)為「1」時接通；一開關703，其單一末端連接至電 138981.doc -24- 201010289 源VDD且當反向抖動信號（DITIiER—n)為r i」時接通；M 個電阻器112(k)(k=0至M-1) ’其單一末端連接至開關 lll(k)(k=0至M-1)之個別另一末端；一電阻器7〇4，其單一 末端連接至開關703之另一末端；一電阻器113，其插入於 電阻器112(k)(k=0至M-1)之個別另一末端及電阻器7〇4之另 一末端之共同節點與接地線之間；一電壓隨耦電路114， 其接收在電阻器112(k)(k=0至m-1)及704與電阻器Π3之間 的共同節點中產生之電壓且輸出具有與該電壓相同之電壓 值之電壓；及一電阻器115，其插入於電壓隨耦電路114之 輸出端子與差動放大器31之正相輸入端子之間。 又’電壓加法電路120具有與電壓加法電路11〇之組態相 同之組態。電壓加法電路12〇具有：M個開關121(k)(k=〇至 m-1)，其單一末端連接至電源VDD且當個別時間序列數位 信號DP(k)為「1」時接通；一開關7〇5，其單一末端連接 至電源VDD且當抖動信號（DITHER)為「1」時接通；河個 電阻器122(k)(k=〇至Μ_υ，其單一末端連接至開關 121(k)(k=0至Μ-1)之個別另一末端；一電阻器7〇6 ,其單一 末端連接至開關705之另一末端；一電阻器123,其插入於 電阻器122(k)(k=0至M-1)之個別另一末端及電阻器7〇6之另 一末端之共同節點與接地線之間；一電壓隨耦電路124， 其接收電阻器122(k)(k=0至m-Ι)及706與電阻器123之間的 八同即點中產生之電壓且輸出具有與該電壓相同之電麼值 之電壓，及一電阻器125，其插入於電壓隨耦電路124之輸 出端子與差動放大器31之負相輸入端子之間。 138981.doc •25· 201010289 在此狀況下，電阻器112(k)(k=0至Μ-l)及電阻器 122(k)(k-0至Μ-1)呈現相同電阻值，且電阻器m及123呈 現相同電阻值。且，如第一實施例中所描述，電阻器704 及706具有符合抖動信號（DITHeR)之振幅之電阻值。又， 電阻器112(k)(k=0至Μ-l)、電阻器122(k)(k=0至Μ-l)及電 阻器704及706就電阻值而言充分大於電阻器113及123，且 作為恆定電流源工作。 因此，在每一時間點中’與]^位元時間序列數位信號 DP(k)(k=0至Μ-l)之位元中值Γ1」之數目成比例的電流及 符合反向抖動信號（DITHER—Ν)之電流流至電阻器U3中， 且已自由Μ位元時間序列數位信號DP(k)(k=〇至Μ-1)所示的 信號值移除抖動信號（DITHER)之分量的電壓產生於電阻 器113上，且電壓自電壓隨耦電路114輸出。又在每一時 間點中，與Μ位元時間序列數位信號〇>^(1^(]^=〇至Μι)之 位兀中值「1」之數目成比例的電流及符合抖動信號 (DITHER)之電流流至電阻器123中，且已自由難元時間 序列數位化號DN(k)(k=0至Μ-l)所示的信號值移除自抖動 信號（DITHER)反相之信號之分量的電壓產生於電阻器丨23 上’且電壓自電壓隨耦電路124輸出。 又，當時間序列數位信號Dp(k)中之M/2個位元為「^」 時，且當時間序列數位信號DN(k)中之M/2個位元為「〇」 (亦即，其他M/2個位元為「l )時’電壓隨耦電路ιΐ4及 124輸出具有相同電壓值之電壓（例如，稱為在本實 例中’電壓W呈現與差動放A||31之正相輸人端子及負 138981.doc •26· 201010289 相輸入端子之虛地面位準相同的位準。 因此，在本實例中，當時間序列數位信號DP(k)之每一 位元中之值「i」的數目為M/2+AM個位元時，與ΔΜ成比 例之電壓產生於電阻器115上，且與電壓值成比例之電流 流至差動放大器31的正相輸入端子中。在此狀況下，因為 時間序列數位信號DN(k)之每一位元中之值r〇J的數目為 Μ/2+ΔΜ，且值「1」之數目為m/2-ΔΜ，所以與_ΔΜ成比 例之電壓產生於電阻器125上，且與電壓值成比例的電流 流至差動放大器31之負相輸入端子中（電流之定向變為與 流至正相輸入端子之電流的定向相反）。 即使在本實施例中，仍達成類似於第三實施例之優勢之 優勢。 <第五實施例> 在圖9中所示之實例中’圖8中之電壓加法電路u〇&i2〇 由電壓加法電路110Α及120Α替換。在此狀況下，電壓加 法電路110Α對應於電壓加法電路11()，電壓加法電路11〇之 電阻器112(k)(k=0至Μ-1)及電阻器704由恆定電流源 116(k)(k=0至M-1)及恆定電流源707替換，且電壓加法電路 120A對應於電壓加法電路12〇，電壓加法電路12〇之電阻器 122(k)(k=0至M-1)及電阻器706由恆定電流源126(k)(k=〇至 M-1)及恆定電流源708替換。即使在本實例中，仍達成類 似於第四實施例之優勢之優勢。 <第六實施例> 在圖10中所示之實例中，經組態於DEM解碼器10與誤差 138981.doc •27- 201010289 積分器30之間的電壓加法d/a轉換器更加簡化。在本實例 中，第三實施例（圖7)中之電壓·電流轉換區段21(k)(k=〇至 M-1)及電壓_電流轉換區段7〇1之輸出端子共同連接至電阻 器131的一末端，且電阻器131之另一末端連接至差動放大 器3 1之正相輸入端子。第三實施例（圖7)中之電壓-電流轉 換區段22(k)(k=0至M-1)及電壓_電流轉換區段7〇2之輸出端 子共同連接至電阻器141的一末端，且電阻器141之另一末 端連接至差動放大器31之負相輸入端子。又，在該實例 中，當將電源電壓視為VDD時，差動放大器31之正相輸入 端子及負相輸入端子之虛地面位準被視為Vdd/2。 即使在該實例中，當時間序列數位信號Dp(k)(k=〇至Μ-ΐ)之每 一位元 中之值 「1」 的數目為 厘/之+厶厘時 ，與 δμ成 比例之電壓仍產生於電阻器13丨上，且與該電壓成比例之 電流仍流至差動放大器3 1的正相輸入端子中。又，當時間 序列數位信號DN(k)(k=〇至M_1}之每一位元中之值「〇」的 數目為Μ/2 + ΔΜ時，與-ΔΜ成比例之電壓產生於電阻器141 上，且與該電壓成比例之電流流至差動放大器3丨的負相輸 入端子中。因此，達成類似於第三至第五實施例之優勢之 優勢。 <第七實施例> 在圖11中所示之實例中，圖10中之電阻器131及141分別 由開關電容器電路150及16〇替換。開關電容器電路15〇具 有開關151至154及電容器155。開關151、電容器155及開 關154依序插入於開關電容器電路15〇之輸入端子（電壓·電 13B981.doc -28- 201010289 流轉換區段21(k)(k=0至Μ-l)侧之端子）與輸出端子（差動放 大器31側之端子）之間。開關152插入於用於產生參考位準 Verf之電源與開關151與電容器155之一電極之間的節點之 間且開關153插入於用於產生參考位準verf之電源與開 關154與電容器155之另一電極之間的節點之間。開關電容 器電路160亦為與開關電容器電路15〇相同之組態，且由開 關1 61至164及電容器1 65組態。 如圖10中所示之實例，當電源電壓被視為VDD時，差動 放大器31之正相輸入端子及負相輸入端子之虛地面位準被 視為VDD/2。且，參考位準Verf經設定為與虛地面位準相 同之位準。 兩個相之時脈如及〇1)被賦予至開關電容器電路15〇及 160。如圖12中所示，此等時脈在時間序列數位信 號DP(k)(k=0至Μ-1)及DN(k)(k=0至Μ·υ之每一位元週期几 接連出現。 φ 藉由在每一位元週期Tb中首先出現之時脈Φ&，開關電 容器電路150中之開關151及153及開關電容器電路16〇中的 開關161及163接通。根據此情形，遵照開關電容器電路 150及160之個別輸入電壓之電荷分別累積於電容器155及 165申。且，藉由稍後出現之時脈信號机，開關電容器電 路150中之開關152及154及開關電容器電路16〇中之開關 1 62及1 64接通。根據此情形，累積於開關電容器電路1 5〇 之電容器155中之電荷流至差動放大器31的正相輸入端子 中，且累積於開關電容器電路16〇之電容器165中之電荷流 138981.doc •29- 201010289 至差動放大器31的負相輸入端子中。 藉由重複此等操作，開關電容器電路15〇及16〇充當向差 動放大器31之正相輸人端子及負相輸人端子供應與個別輸 入端子與輸出端子之間的電壓成比例之電流之電阻器。因 此，即使在本實例中，仍達成與第六實施例相同之優勢。 <第八實施例> ，圖13展示電容加法類型D/A轉換器而非圖7中之電壓-電 流轉換區段提供於DEM解碼器1 〇與誤差積分器3〇之間的組 態之實例。在本實例中，開關電容器電路丨7〇(k)(k=〇至Μ-ΐ)及開 關電容 器電路 180(k)(k=0 至 M-1)插入於 DEM解碼器 1 〇與誤差積分器3〇之間。時間序列數位信號Dp(k)(k=〇至 M-1)为別自DEM解碼器1〇供應至開關電容器電路 170(k)(k=0至M-1)，且時間序列數位信號DN(k)(k=〇至M1) 分別自DEM解碼器1〇供應至開關電容器電路18〇(k)(k=〇至 M-1)。開關電容器電路170(]〇(]^〇至]^1)之個別輸出端子 共Π連接至差動放大器31之正相輸入端子。另外，開關電 容器電路180(k)(k=0至M-1)之個別輸出端子共同連接至差 動放大|§31之負相輸入端子。 開關電容器電路170(k)(k=0至Μ·1)具有非反相緩衝器 171、開關172至175，及電容器176。開關電容器電路 180(k)(k=0至Μ-1)具有非反相緩衝器ι81、開關182至185， 及電容器186。開關電容器電路17〇(k)(k=〇至M l)及 180(k)(k=0至M-1)為與圖11中之開關電容器電路15〇及16〇 相同之組態’非反相緩衝器171及181提供於個別輸入區段 138981.doc -30- 201010289 處除外。 又，在本實例中，提供係與開關電容器電路170(k)(k=0 至M-收180(k)(㈣至則）相同之細態之開關電容器電路 m及川。在此狀況下，將反向抖動信號（dither州供 應至開關電容器電路711之輸入端子，且開關電容器電路 711之輸出端子連接至差動放大器31的正相輸入端子。另 外，將抖動信號（DITHER)供應至開關電容器電路712之輸 入端子，且開關電容器電路712之輸出端子連接至差動放 大器31的負相輸入端子。 如圖11中所不之實例，在本實例中，當電源電壓被視為 VDD時，差動放大器31之正相輸入端子及負相輸入端子之 虛地面位準被視為VDD/2。在每一位元週期中，當時間序 列數位信號DP(k)(k=0至M-1)之每一位元中之值「i」的數 目為Μ/2+ΔΜ時，開關電容器電路〗7〇(k)(k=〇至M_丨）向差 動放大器31之正相輸入端子供應與am成比例之電荷。 又’在當前狀況下，時間序列數位信號DN(k)(k=0至M-1) 之每一位元中之值「1」的數目變為Μ/2-ΔΜ，且開關電容 器電路180(k)(k=0至M-1)向差動放大器31之負相輸入端子 供應與-ΔΜ成比例之電荷。 又’在本實施例中，開關電容器電路711向差動放大器 3 1之正相輸入端子供應符合反向抖動信號（DITHER_N)之 電荷，且將其偏移對應於包括於藉由開關電容器電路 170(k)(k=0至M-1)供應之電流波形中之抖動信號（DITHER) 的分量。又，在本實施例中，開關電容器電路712向差動 138981.doc •31- 201010289 放大器31之負相輸入端子供應符合抖動信號（DITHER)之 電荷，且使其與自包括於藉由開關電容器電路1 80(k)(k=0 至M-1)供應的電流波形中之抖動信號（DITHER)反相的波 形之分量相抵銷。 因此，即使在本實例中，仍達成與第七實施例相同之優 勢。 <其他實施例> 儘管至此已描述本發明之每一實施例，但在本發明中， 可想到除其之外的各種實施例。舉例而言，如以下各項： (1) 在第三至第八實施例中，儘管本發明應用於根據誤 差積分器之輸出電壓VEp及VEn執行脈寬調變之數位輸入D 類放大器，但容許本發明應用於根據誤差積分器之輸出電 壓VEp及VEn執行脈衝密度調變之數位輸入〇類放大器。 (2) 可應用根據本發明之數位輸入D類放大器之範圍不 限於用於音訊設備的功率放大器。舉例而言，其亦可用於 一用於驅動熱列印機中之發熱元件之放大器、一用於產生 顯示器件之驅動信號的放大器及其類似者。 (3) 儘管將方波用作個別實施例中之抖動信號（dither) 及反向抖動信號（DITHER_N)，但容許使用諸如三角波及 其類似者之其他交流信號。 【圖式簡單說明】 圖1為展不包括根據本發明之第一實施例之D/A轉換器電 路的音訊電路之組態之方塊圖； 圖2為展示根據第一實施例之類比加法區段53〇之組態的 138981.doc 201010289 電路圖； 圖3為展不根據第_實施例之類比加法區段53〇之另一組 態的電路圖； 圖4(a)及圖4(b)為展示根據第一實施例之DEM解碼器502 之輸出信號波形及抖動信號產生區段5〇5之輸出信號波形 的波形圖； 圖5為展示包括根據本發明之第二實施例之D/A轉換器電 路的音訊電路之組態之方塊圖； 圖6為展不根據第二實施例之dEm解碼器1〇之操作的 團， 圖7為展不根據本發明之第三實施例之數位輸入D類放大 器之組態的電路圖； 圖8為展不根據本發明之第四實施例之數位輸入D類放大 器之組態的電路圖； 圖9為展不根據本發明之第五實施例之數位輸入〇類放大 器之組態的電路圖； 圖10為展不根據本發明之第六實施例之數位輸入D類放 大器之組態的電路圖； 圖11為展不根據本發明之第七實施例之數位輸入D類放 大器之組態的電路圖； 圖12為展不第七實施例中所使用之時脈（®a及Φΐ>)之波形 的圖；及 圖13為展不根據本發明之第八實施例之數位輸入〇類放 大器之組態的電路圖。 138981.doc •33· 201010289 【主要元件符號說明】 10 DEM解碼器 21(0) 電壓-電流轉換區段 21(1) 電壓-電流轉換區段 21a 非反相緩衝器 21b 電阻器 21(M-1) 電壓-電流轉換區段 22(0) 電壓-電流轉換區段 22(1) 電壓-電流轉換區段 22a 非反相緩衝器 22b 電阻器 22(M-1) 電壓-電流轉換區段 30 誤差積分器 31 差動放大器 32 電容器 33 電容器 40 PWM調變電路 51 前級驅動器 52 前級驅動器 60 輸出緩衝器 61N N通道MOS輸出電晶體 61P P通道MOS輸出電晶體 62N N通道MOS輸出電晶體 62P P通道MOS輸出電晶體 138981.doc -34- 201010289
71 電阻器 72 電阻器 100 負載 110 電壓加法電路 110A 電壓加法電路 111(0) 開關 lll(M-l) 開關 112(0) 電阻器 112(M-1) 電阻器 113 電阻器 114 電壓隨耦電路 115 電阻器 116(0) 恆定電流源 116(M-1) 恆定電流源 120 電壓加法電路 120A 電壓加法電路 121(0) 開關 121(Μ·1) 開關 122(0) 電阻器 122(Μ-1) 電阻器 123 電阻器 124 電壓隨耦電路 125 電阻器 126(0) 恆定電流源 -35- 138981.doc 201010289 126(M-1) 恆定電流源 131 電阻器 141 電阻器 150 開關電容器電路 151 開關 152 開關 153 開關 154 開關 155 電容器 160 開關電容器電路 161 開關 162 開關 163 開關 164 開關 165 電容器 170(0) 開關電容器電路 170(M-1) 開關電容器電路 171 非反相緩衝器 172 開關 173 開關 174 開關 175 開關 176 電容器 180(0) 開關電容器電路 138981.doc •36- 201010289
180(M-1) 開關電容器電路 181 非反相緩衝器 182 開關 183 開關 184 開關 185 開關 186 電容器 501 △ Σ調變區段 502 DEM解碼器 503 類比加法區段 503A 類比加法區段 503B 類比加法區段 504 類比信號處理區段 505 抖動信號產生區段 513N 類比加法區段 513P 類比加法區段 514 類比信號處理區段 601(0) 電壓-電流轉換區段 601(15) 電壓-電流轉換區段 601a 非反相緩衝器 601b 電阻器 602 電壓-電流轉換區段 602a 非反相缓衝器 602b 電阻器 138981.doc -37- 201010289 603(0) 電壓-電流轉換區段 603(15) 電塵•電流轉換區段 603a 恆定電流源 603b 開關 604 電壓-電流轉換區段 604a 恆定電流源 604b 開關 611 電阻器 612 電阻器 613 運算放大器 701 電壓-電流轉換區段 701a 非反相緩衝器 701b 電阻器 702 電壓-電流轉換區段 702a 非反相緩衝器 702b 電阻器 703 開關 704 電阻器 705 開關 706 電阻器 707 恆定電流源 708 恆定電流源 711 開關電容器電路 712 開關電容器電路 138981.doc -38-