CN101657899A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN101657899A
CN101657899A CN200880011912A CN200880011912A CN101657899A CN 101657899 A CN101657899 A CN 101657899A CN 200880011912 A CN200880011912 A CN 200880011912A CN 200880011912 A CN200880011912 A CN 200880011912A CN 101657899 A CN101657899 A CN 101657899A
Authority
CN
China
Prior art keywords
power semiconductor
layer
welding material
insulation division
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880011912A
Other languages
English (en)
Other versions
CN101657899B (zh
Inventor
八木雄二
山田靖
中川郁朗
渥美贵司
白井干夫
大沼郁雄
石田清仁
高久佳和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Toyota Motor Corp
Original Assignee
Tohoku University NUC
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Toyota Motor Corp filed Critical Tohoku University NUC
Publication of CN101657899A publication Critical patent/CN101657899A/zh
Application granted granted Critical
Publication of CN101657899B publication Critical patent/CN101657899B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及一种在2个部件之间用Bi系焊接材料接合而成的功率半导体模块，该功率半导体模块在上述2个部件利用Bi系焊接材料而形成的被接合面上具有Cu层。作为被接合部件的上述2个部件，是半导体元件与绝缘部、或者绝缘部与散热板的组合。绝缘部由Cu/SiNx/Cu的层叠体构成。

Description

功率半导体模块
技术领域
本发明涉及功率半导体模块。
背景技术
功率半导体模块通常形成在功率半导体上设有绝缘体的构成，以使得功率半导体与电流通电部之间电绝缘。该功率半导体和绝缘体用焊料等进行接合。
此外，在功率半导体模块中，为了高效地散放由半导体元件产生的热，或者为了暂时使热分散，设有散热板，该散热板和上述绝缘体通过焊料进行接合。因此，在功率半导体模块中，通常在半导体元件与绝缘体之间、以及绝缘体与散热板之间这2处用焊料进行接合。
由于在功率半导体元件中流通大的电流，因此功率半导体模块产生电力损失(恒定损失和开关损失)，大量发热而温度上升。因此，作为功率半导体模块的可靠性试验，进行冷热循环试验。
对于功率半导体模块而言，由于上述2处焊接接合部的强度最小，因此进行冷热循环试验时发生的不良情况多在上述2处焊接接合部发生。因此，为了提高功率半导体模块的寿命，抑制在焊接接合部的破裂、龟裂的发生是非常重要的。
此外，对于功率半导体模块而言，由于焊接接合部至少有2处，因此必须考虑焊接材料的熔点来选择2处的焊接材料。
也就是说，第2次焊接的温度高于第1次所用的焊接材料的熔点时，在第2次焊接时进行了第1次焊接的部分发生熔融，会产生发生位置偏移或倾斜之类的不良情况。为了避免这种问题，以第1次使用的焊接材料的熔点高于第2次使用的焊接材料的熔点的方式来选择焊接材料。
迄今为止在2处焊接接合部都使用Pb系焊接材料。尤其是使用Pb-Sn焊接材料，通过改变Pb与Sn的比率，使熔点在183～300℃左右的范围变化，进行2处的焊接(例如，参照非专利文献1)。
然而，由于Pb具有毒性而倾向于废除使用，期望开发出无Pb的焊接材料。
在对这种焊接材料的需求中，提出了例如各种组成的Sn系焊接材料。
然而Sn系焊接材料只能够使其熔点在220℃左右的狭窄范围内变动，难以将其用于2次焊接的工序。
此外，作为新一代功率半导体元件的GaN、SiC具有200℃以上的耐热性、且绝缘破坏电场及饱和电子密度等大，因此能够使用高工作电压来处理大电流。由于该电流的大小而使源于半导体元件的发热上升到200℃左右，因此对利用焊料的接合部分也要求200℃以上的耐热性。
然而，由于Sn系焊接材料的熔点为220℃左右，因此在该温度会熔解，且在200℃左右拉伸强度显著降低。因此，对于散发超过200℃的热的新一代功率半导体元件，难以在实用上使用Sn系焊接材料作为接合材料。
此外，作为接合材料，Ag系焊接材料是通常已知的，它们的熔点高至650℃以上，在这样的温度下半导体元件被破坏或发生变质，因此无法用于本用途。
在这样的状况下，提出了使用Bi作为焊接材料。Bi单质的熔点为270℃，因此成为比Sn系焊接材料(熔点：约220℃)耐热性更优异的接合体。
例如，为了能够在所希望的接合温度下进行接合、使固相线温度和液相线温度为适当的范围，提出了含有Ag、Cu、Sb、Zn的Bi材料作为焊接材料(例如，参照专利文献1)。
此外，提出了在Bi中添加了Ag等能与Bi形成共晶的金属元素、和Sn、Cu、In、Sb、Zn等金属元素的由3成分以上形成的焊接材料(例如，参照专利文献2)。
此外，要想延长功率半导体模块整体的寿命，提高各构件的耐热性、机械强度是非常重要的。
对于功率半导体模块的绝缘体，公开了使用氮化铝陶瓷、且在其表面设有作为导电层的铝层的Al/AlN/Al层叠体(例如，参照非专利文献2)。对于该技术而言，与在AlN陶瓷上设有作为导电层的Cu层的Cu/AlN/Cu层叠体相比，已知Al/AlN/Al层叠体的功率半导体模块的寿命更长。
此外，作为绝缘体，公开了在氮化硅陶瓷上作为导电层设有Cu的Cu/SiNx/Cu层叠体(例如，参照非专利文献3)。报告有Cu/SiNx/Cu层叠体进行-30℃～180℃的冷热循环试验时，进行800次循环也没有发生SiN陶瓷破坏。
然而，在该文献中，仅对绝缘体进行强度评价，并未在将功率半导体、散热板等其他构件进行焊接接合而成的模块的状态下进行评价。因此，并没有公开Cu/SiNx/Cu层叠体对强度最弱的焊接接合部分带来的影响。
专利文献1：日本特开2005-72173号公报
专利文献2：日本特开2001-353590号公报
非专利文献1：马场阳一郎“确保HV变换器品质的配合”焊接学会全国大会讲演概要、第77章(2005-9)
非专利文献2：长友他“利用有限要素法的功率模块用基板的热循环特性解析”电子学实装学会志、Vol.3，No.4，pp330-334，2000
非专利文献3：L.Dupont，Z.Khatir，S.Lefebvre，S.Bontemps，″Effects of metallization thickness of ceramic substrates on thereliability of power assemblies under high temperature cycling″，Microelectronics Reliability 46，pp.1766-1771，2006
发明内容
本发明中，以提供使破裂、龟裂等不良情况不易发生的功率半导体模块为课题。
第1项所述的发明是一种功率半导体模块，具有在表面具有Cu层的功率半导体元件、和在SiNx陶瓷板的两面具有Cu层的Cu/SiNx/Cu层叠体的绝缘部，
将上述功率半导体元件和上述绝缘部以彼此的Cu层相对的方式进行配置，并在2个Cu层之间用Bi系焊接材料接合而成。
第2项所述的发明是一种功率半导体模块，具有功率半导体元件、在SiNx陶瓷板的两面具有Cu层的Cu/SiNx/Cu层叠体的绝缘部、和在表面具有Cu层的散热板，将上述绝缘部和上述散热板以彼此的Cu层相对的方式进行配置，并在2个Cu层之间用Bi系焊接材料接合而成。
如上所述，Bi系焊接材料由于其熔点为270℃，因此认为是耐热性优异的接合体，但是将Bi系焊接材料用于功率半导体模块的接合材料时，发现了新的问题。
作为新的事实，可知对于功率半导体模块而言，由于其严苛的冷热循环而在接合界面的反应变得显著，根据与Bi系焊接材料接触的构件的材质有时会生成不需要的反应产物。该反应产物比周围存在的焊接材料更硬或脆，因此以该反应产物存在的位置为起点发生破裂，或者反应产物开裂而成为破裂发生的原因。
这样的界面反应在作为新一代半导体元件而备受注目的GaN、SiC半导体元件中尤其成为问题。对于这些新一代半导体元件而言，发热量极多，有时达到200℃以上。
因此，在第1项或第2项所述的发明中，在Bi系焊接材料所接触的界面上设有Cu层。对于Bi和Cu而言，即使暴露于冷热循环中也难以在界面生成不需要的反应产物，因此成为不易发生破裂等不良情况的功率半导体模块。
进而，作为绝缘部使用如下的Cu/SiNx/Cu层叠体，即使用SiNx、并在其两面具有Cu层。在该层叠体中，由于在两面设有Cu层，因此即使用Bi系焊接材料进行焊接接合，也不易因冷热循环而产生不需要的反应产物。
此外，Cu/SiNx/Cu层叠体与Cu/AlN/Cu层叠体相比，即使在冷热循环试验中也难以被破坏，此外，SiNx的破坏强度比AlN的破坏强度高。因此绝缘构件自身的寿命变长，结果可以提高功率半导体模块的可靠性。
因此，对于作为绝缘部使用Cu/SiNx/Cu层叠体的第1项或第2项所述的发明，即使在冷热循环中，特别是在-40℃～200℃这样的温度差大的冷热循环中，也具有充分的寿命。
第3项所述的发明是第1项或第2项所述的功率半导体模块，其中，冷热循环试验前的、上述Cu/SiNx/Cu层叠体的热膨胀系数与上述功率半导体元件的热膨胀系数的差为1.6ppm/℃以下。
对于第3项所述的发明，使功率半导体元件与绝缘部的热膨胀系数的差减小。由此，可以减少由于将功率半导体元件和绝缘部加热时产生的热膨胀差而在焊接接合部产生的变形，可以抑制在焊接接合部的破裂、龟裂等的发生。
在此，热膨胀系数是材料固有的值，因此通常认为其显示恒定的值，但通过发明人等的精心研究，意外地查明，冷热循环后的绝缘部的热膨胀系数成为大于冷热循环前的热膨胀系数的值。
也就是发现，假设冷热循环后的被接合构件的热膨胀系数增大，通过调整被接合构件间的热膨胀系数的差来设计功率半导体模块，可以更有效地防止焊接接合部的龟裂、破裂的发生。
通过与防止在焊接接合部发生龟裂、破裂相关的更进一步的研究，发现：作为绝缘部应用Cu/SiNx/Cu层叠体时，使冷热循环前的功率半导体元件与绝缘部(Cu/SiNx/Cu层叠体)的热膨胀系数之差为1.6ppm/℃是有益的。
第4项所述的发明是第1项～第3项中任一项所述的功率半导体模块，其中，上述Cu/SiNx/Cu层叠体的Cu的纯度为99.96％以上。
在Cu/SiNx/Cu层叠体中使用杂质多的Cu层时，机械强度降低，有可能使Cu/SiNx/Cu层叠体的寿命缩短。此外，Cu/SiNx/Cu层叠体的热膨胀系数也变化。从以上的观点出发，要想抑制在焊接接合部的破裂发生，优选使用纯度为99.96％以上的Cu。
另外，设置于SiNx陶瓷上的Cu层，从具有作为导电层的功能的观点出发，优选使用杂质少的。
第5项所述的发明是第3项或第4项所述的功率半导体模块，其中，上述Cu/SiNx/Cu层叠体通过调整上述SiNx陶瓷板及上述Cu层的厚度来调整热膨胀系数。
Cu/SiNx/Cu层叠体的热膨胀系数的调节也可以通过添加杂质等的方法来进行，但是对于该方法，导电性、热传导度发生变化等，能对其他物性产生影响。因此，优选通过改变Cu/SiNx/Cu层叠体的各层厚度来调整Cu/SiNx/Cu层叠体的热膨胀系数。
第6项所述的发明是第1项～第5项中任一项所述的功率半导体模块，其中，上述Bi系焊接材料是(1)Bi单质、(2)在Bi中分散有CuAlMn合金粒子的Bi-CuAlMn、(3)在Bi中添加了Cu的材料、或(4)在Bi中添加了Ni的材料。
如上所述，在Bi与Cu的界面，即使通过从半导体元件散发的高温热也不易使不需要的反应产物产生、且Bi的熔点高，因此作为Bi系焊接材料，可以应用(1)Bi单质，但只要是(2)在Bi中分散有CuAlMn合金粒子的Bi-CuAlMn、(3)在Bi中添加了Cu的材料、或(4)在Bi中添加了Ni的材料，就可以消除Bi特有的脆性，还可以提高机械强度。
第7项所述的发明是第6项所述的功率半导体模块，其中，上述在Bi中添加了Ni的材料的Ni含有率为0.01质量％～7质量％。
进而考虑到接合时的加热温度时，优选对焊接材料的液相线温度、固相线温度进行调节。液相线温度、固相线温度可以通过添加物质的添加量等来进行调整。在Bi中加入Ni时，随着其添加量变多，液相线温度上升，要想焊接材料整体熔融则需要高的温度。
在Bi中添加Ni时，只要Ni含有率在0.01质量％以上，则可以获得能够消除Bi特有的脆性、提高机械强度这样的效果。
此外，通过添加Ni，液相线温度上升，与固相线温度的差增加，但只要Ni含有率在7质量％以下，则即使在将功率半导体模块接合时也是在实用范围内。此外，只要是这样的液相线温度，半导体元件就不会由于焊接时的加热而被破坏。
第8项所述的发明是第6项所述的功率半导体模块，其中，上述在Bi中添加了Cu的材料的Cu含有率为0.01质量％～5质量％。
在Bi中添加Cu时，只要Cu含有率在0.01质量％以上，则可以获得能够消除Bi特有的脆性、提高机械强度这样的效果。
此外，通过添加Cu，液相线温度上升，与固相线温度的差增加，但只要Cu含有率在5质量％以下，则即使在将功率半导体模块接合时也是在实用范围内。此外，只要是这样的液相线温度，半导体元件就不会由于焊接时的加热而被破坏。
第9项所述的发明是第6项所述的功率半导体模块，其中，上述Bi-CuAlMn中的CuAlMn合金粒子含有率为0.5质量％～20质量％。
CuAlMn合金的含有率为0.5质量％～20质量％时，通过添加具有马氏体相变性质的物质，可以消除脆性，且通过充分的Bi含有率而获得对被接合体的充分接合强度。
第10项所述的发明是第2项～第9项中任一项所述的功率半导体模块，具有在表面具有Ni层的上述功率半导体元件、和在表面具有Ni层的上述绝缘部，将上述功率半导体元件和上述绝缘部以彼此的Ni层相对的方式进行配置，并在该2个Ni层之间用Zn(1-x-y)AlxMy(x是0.02～0.10，y是0～0.02，M表示除锌及铝以外的金属)所表示的合金进行接合而成。
第10项所述的功率半导体模块至少具有(1)功率半导体元件、(2)绝缘部和(3)散热板，在功率半导体元件与绝缘部之间、以及在绝缘部与散热板之间这2处通过焊接进行接合。以下，将功率半导体元件与绝缘部之间的接合部称作第一接合部，将绝缘部与散热板之间的接合部称作第二接合部。
在上述2处焊接中，使用分级接合技术。在第2次焊接工序中，由于对包括进行了第1次焊接的部分在内的整体进行加热，因此为了使第1次焊接部位不发生位置偏移、倾斜等，必须使第2次焊接的温度充分地低于第1次所使用的焊接材料的熔点。第2次焊接的温度高于第1次所使用的焊接材料的熔点时，在第2次焊接时进行了第1次焊接的部分会发生熔融而发生位置偏移、或者倾斜之类的不良情况。
也就是说，第2次焊接材料的熔点过高时，必须选择熔点比其还高的材料作为第1次焊接材料，由于加热温度整体变高，因此作业性降低，制造成本也增高。此外，功率半导体元件在焊接时也被加热，因此从防止功率半导体元件的破坏、改质的观点出发，焊接时加热温度的上限为650℃，优选为450℃左右。考虑到这些，为了使第1次焊接中使用的接合材料留有选择余地，希望第2次焊接材料的熔点尽可能的低。
然而，如上所述，由新一代功率半导体元件产生200℃左右的发热，因此焊接材料的熔点必须高于200℃。
即，作为第2次焊接材料，优选其熔点尽可能低，但必须高于200℃。
这样，考虑功率半导体模块的制造工序时，上述Bi系焊接材料极适合作为第2次焊接材料。这是因为，上述Bi系焊接材料的熔点约为270℃，因此第1次焊接材料可以选择在充分地高于270℃、且比焊接工序的上限温度650℃(更优选450℃)低的温度范围具有熔点的焊接材料，其结果是，第1次焊接材料的选择范围拓宽。此外，由于能够选择具有充分地高于270℃的熔点的第1次焊接材料，因此在第2次焊接工序中不会使第1次焊接部位发生位置偏移、倾斜等。进而，虽然由于从半导体元件散发出的大量热而模块上升到200℃左右，但Bi系焊接材料的熔点约为270℃，因此即使在这样的条件下接合部分仍具有耐热性。
此外，第10项所述的发明中，在2个Ni层之间用Zn(1-x-y)AlxMy(x是0.02～0.10，y是0～0.02，M表示除锌及铝以外的金属)所表示的合金进行接合而成。
Zn(1-x-y)AlxMy所表示的合金，其熔点为382℃，即使对于由功率半导体元件的工作而产生的200℃左右的热也不会发生不良情况。
进而，通过将Zn(1-x-y)AlxMy所表示的合金和Ni层接合，因冷热循环而在其界面生成的反应产物几乎不生长，对温度变化也不会产生龟裂、剥离等不良情况。而且粘结性也优异。
此外，如上所述，焊接温度的上限为650℃左右，更优选为450℃，Zn(1-x-y)AlxMy所表示的合金的熔点为382℃，低于能够用于焊接工序的上限温度，不会因焊接工序中的加热而破坏半导体元件。
并且，Zn(1-x-y)AlxMy所表示的合金的熔点(382℃)充分地高于第2次焊接中使用的Bi系焊接材料的熔点(约270℃)。因此，在将Bi系焊接材料用于第2次焊接的情况下，Zn(1-x-y)AlxMy所表示的合金是作为第1次焊接材料极有益的材料。
另外，由于Zn(1-x-y)AlxMy所表示的合金的熔点(382℃)高于Bi系焊接材料的熔点(约270℃)，因此优选在靠近散发大量热的半导体元件的一侧的第一接合部，将Zn(1-x-y)AlxMy所表示的合金作为焊接材料使用。
因此，根据第10项所述的发明，能够得到对冷热循环不产生龟裂、剥离等不良情况的可靠性高的功率半导体模块。此外，在制造工序中，不发生部件的位置偏移、倾斜等。
第11项所述的发明是第1项～第7项中任一项所述的功率半导体模块，其中，上述功率半导体元件用GaN或SiC形成。
使用了GaN或SiC的功率半导体元件比以往的功率半导体元件发热量多。然而，在本发明中，由于接合部中使用的Bi系焊接材料的固相线温度约为270℃，因此形成即使在使用作为新一代功率半导体元件的GaN或SiC于超过200℃的高温下重复使用的情况下，也不会在接合部产生龟裂、剥离等不良情况的可靠性高的功率半导体模块。
第12项所述的发明是第2项～第11项中任一项所述的功率半导体模块，上述散热板是在Mo层的两面具有Cu层的Cu层/Mo层/Cu层的层叠体。
Cu/Mo/Cu的层叠体的热传导率高，有效发挥作为散热板的功能。此外，Cu/Mo/Cu的层叠体的热膨胀系数为4ppm/K左右，接近功率半导体元件的热膨胀系数的值。其结果是，冷热循环时不产生显著的热应力，不会发生龟裂、剥离等不良情况。
此外，该层叠体的Cu层虽然与上述Bi系焊接材料接触，但在Bi和Cu的界面，即使进行冷热循环也不会产生不需要的生成物，因此对温度变化也不会发生龟裂、剥离等不良情况。
第13项所述的发明是第12项所述的功率半导体模块，上述散热板的Cu层/Mo层/Cu层的厚度比率为1/5/1～1/12/1。
在Cu层/Mo层/Cu层的层叠体中，各层厚度的比率为1/5/1～1/12/1时，热传导率与热膨胀系数之间的平衡良好，有效发挥作为散热板的功能。
根据本发明，可以提供对冷热循环不发生龟裂、剥离等不良情况的可靠性高的功率半导体模块。
根据本发明，尤其可以提供即使对-40℃～200℃这样的温度差大的冷热循环也具有充分寿命的功率半导体模块。
附图说明
[图1]是表示第一方式的功率半导体模块10的构成的图，(a)是俯视图，(b)是剖面图。
[图2]是表示不良循环数相对于Si半导体元件与绝缘部的热膨胀系数之差的关系的一例的曲线图。
[图3]是表示Cu/SiNx/Cu层叠体的Cu层厚度、与Cu/SiNx/Cu层叠体整体的热膨胀系数之间的关系的一例的曲线图。
[图4]是表示第二方式的功率半导体模块10的构成的图。
[图5]是表示第四方式的功率半导体模块10的构成的图。
[图6]是表示第五方式的功率半导体模块10的构成的图。
[图7]是表示第六方式的功率半导体模块10的构成的图。
[图8]是表示实施例的评价试验体的构成的剖面图。
具体实施方式
本发明的功率半导体模块，在被接合面上具有Cu层，且在上述Cu层之间通过Bi系焊接材料进行接合而成。作为具有该被接合面的构件，是功率半导体元件和绝缘部的组合，或者是绝缘部和散热板的组合。此外，在本发明的功率半导体模块中，至少1处用Bi系焊接材料接合即可，因此，也可以用Bi系焊接材料接合2处以上。
以下，首先开始对功率半导体模块的构成进行说明，接着对各构成构件进行说明。
<第一方式的功率半导体模块>
图1示意地表示第一方式的功率半导体模块的结构。图1(a)是俯视图，图1(b)是剖面图。
第一方式的功率半导体模块10具有功率半导体元件20、绝缘部30和散热板40。功率半导体元件20与绝缘部30之间通过第一接合部50接合。绝缘部30与散热板40之间通过第二接合部60接合。
功率半导体模块10被用于车载用逆变器等。在功率半导体模块10的周边设有未图示的内燃机，因此放置功率半导体模块10的环境变成相当高温。进而，作为功率半导体元件使用新一代的GaN、SiC时，从功率半导体元件20的发热大，功率半导体模块10的温度上升。
为了防止功率半导体元件被自身散发的热或高温的周围环境破坏，设有流动冷却水72的冷却器70，在冷却器70与功率半导体元件20之间设有散热板40。在图1中，散热板40用螺钉90固定在冷却器70上，但散热板40和冷却器70也可以用胶粘剂等进行固定。
因此，一般作为功率半导体模块所需求的性能，第一是对冷热循环不发生龟裂、剥离等不良情况，第二是通过绝缘部可靠地绝缘，第三是使从功率半导体元件散发出的热在尽可能不蓄积的情况下传到散热板。
为了对冷热循环不发生龟裂、剥离等，半导体元件、绝缘部、散热板及接合构件等构件本身必须对温度变化具有耐久性，并且，在冷热循环中不产生不需要的反应产物是非常重要的。所述反应产物是脆的物质，或者是过硬的物质，因此容易以反应产物产生的部位为起点发生龟裂、剥离等。
此外，各构件的热膨胀系数为接近的值，这对于抑制由冷热循环所致的龟裂、剥离等的发生也是重要的。将热膨胀系数完全不同的构件接合时，由于因冷热循环而重复发生构件的体积变化，容易发生龟裂、剥离等。
在作为本发明接合体的功率半导体模块中，在第一接合部50或第二接合部60用Bi系焊接材料进行接合，因此接合部分的耐热性增高。而且在Bi系焊接材料接触的界面设有Cu层，因此即使因冷热循环而形成高温，在与Bi的界面也不会生成不需要的反应产物，可以抑制由产生反应产物所引起的破裂发生。
此外，由于作为绝缘部使用Cu/SiNx/Cu层叠体，因此绝缘构件也对温度变化耐久性高。
另外，在本发明的功率半导体模块中，可以将Bi系焊接材料用于第一接合部50及第二接合部60中的任一个，此外，可以先接合第一接合部50再接合第二接合部60，也可以先接合第二接合部60后，将第一接合部50接合。
然而，无论采用何种方式，第2次焊接的温度高于第1次所用的焊接材料的熔点时，在第2次焊接时进行了第1次焊接的部分发生熔融，从而发生引起位置偏移或倾斜之类的不良情况。
为了避免该问题，一般以第1次使用的焊接材料的熔点高于第2次使用的焊接材料的熔点的方式来选择焊接材料。优选第2次接合中使用的焊接材料的熔点比第1次接合中使用的焊接材料的熔点低30℃以上。
也就是说第1次接合中使用了Bi系焊接材料时，由于Bi系焊接材料的熔点为270℃以上，因此优选第2次接合中使用的焊接材料具有比Bi系焊接材料的熔点低30℃以上的熔点。另一方面，考虑到从功率半导体的发热，优选第2次接合中使用的焊接材料的熔点为200℃以上。因此，第1次接合中使用了Bi系焊接材料时，第2次接合中使用的焊接材料优选使用熔点为210℃～240℃左右的焊接材料。
另一方面，第2次接合中使用了Bi系焊接材料时，第1次接合中使用的焊接材料优选具有比Bi系焊接材料的熔点高30℃以上的固相线温度。另一方面，为了防止半导体元件因焊接时的加热而被破坏，优选熔点在650℃以下，更优选450℃以下。因此，第2次接合中使用了Bi系焊接材料时，第1次接合中使用的焊接材料优选使用熔点为300～650℃、优选300～450℃的焊接材料。
根据上述，Bi系焊接材料从其熔点约为270℃的观点出发，优选用于第2次接合，第1次接合中使用的焊接材料优选使用熔点充分地高于Bi系焊接材料的熔点270℃的材料。但是，制造工序上，为了使功率半导体元件20不被用于焊接的加热而破坏，作为第1次接合中使用的焊接材料，优选熔点为650℃(更优选450℃以下)。也就是说，第1次接合中使用的焊接材料优选是熔点充分地高于270℃、且低于650℃(更优选450℃)的材料。
因此，作为第1次接合中使用的焊接材料，可以举出主要成分为Zn的合金材料等。其中，作为第1次接合中使用的焊接材料，从防止功率半导体元件破坏的观点出发，优选使用Zn(1-x-y)AlxMy所表示的合金(熔点：382℃)。
另外，更优选的是如下情况，即，在靠近散发大量热的半导体元件的一侧的第一接合部50，使用熔点高的Zn(1-x-y)AlxMy所表示的合金，在距离半导体元件远的一侧的第二接合部60，使用Bi系焊接材料。
因此，在图1所示的第一实施方式中，对在第一接合部50使用Zn(1-x-y)AlxMy所表示的合金、且在第二接合部60使用Bi系焊接材料这样的情况进行说明。
<第二接合部>
本发明的第二接合部60为了在绝缘部30与散热板40之间进行接合而设置。图1所示的第一实施方式中，作为第二接合部60，使用Bi系焊接材料。本发明中，作为Bi系焊接材料，只要是以Bi为主要成分的材料就没有特别限制。应说明的是，“Bi系焊接材料”是指在焊接材料中含有Bi 80质量％以上的焊接材料。
具体地说，作为Bi系焊接材料，除了Bi单质之外，还可以举出在Bi中添加了Cu、Ni、Ag而成的材料等，从不使固相线温度降低的观点出发，优选下述(1)～(4)中记载的Bi系焊接材料。例如，在Bi中添加了Ag 2.5质量％的材料，固相线温度从Bi单质的270℃降低到262℃左右，从对于因半导体元件工作而散发的热的耐性的观点出发是不优选的。
进而，在下述(1)～(4)所记载的Bi系焊接材料中，从消除Bi的脆性而提高机械强度的观点出发，优选下述(2)～(4)的Bi系焊接材料。
(1)Bi单质
(2)在Bi中分散有CuAlMn合金粒子的Bi-CuAlMn
(3)在Bi中添加了Cu的材料
(4)在Bi中添加了Ni的材料
以下，对各种Bi系焊接材料进行详细说明。
(1)Bi单质
Bi由于具有270℃附近的熔点，因此适合作为接合部的焊接材料。然而，已知在-40℃～200℃的严苛冷热循环下，根据与Bi接触的材料的种类，有时在接触的界面的反应变得显著，生成不需要的反应产物。这样的现象在-40℃～200℃的温度条件下才出现。
这样，着眼于高耐热性而在焊接材料中使用Bi时，虽然焊料本身的耐热性提高，但是根据与Bi系焊接材料的界面状态，有时因冷热循环而生成不需要的反应产物，以此为起因而发生破裂等，结果是使耐热性降低。
因此，在本发明中，对即使使Bi为高温也不会在接触界面生成不需要的反应物的材料进行研究，在Bi的接触界面设置Cu层。其结果是，在Bi的接触界面不会生成不需要的反应产物，能够抑制破裂等不良情况的发生。
也就是说，不是简单地将熔点高的Bi作为焊接材料用于接合部，半导体模块的耐热性就提高，而是通过焊接材料的种类、和在焊接材料所接触的界面上设置的层的材质的组合，才可以使耐热性提高。
(2)Bi-CuAlMn
Bi由于具有270℃附近的熔点，因此适合作为第二接合层的焊接材料，但由于具有剪切强度弱、脆这样的性质，因此难以处理。因此，使CuAlMn合金粒子分散于Bi中而提高强度。对该功能进行更详细的说明。
CuAlMn合金具有马氏体相变的性质。具有马氏体相变性质的金属的合金相根据温度、应力而形成马氏体相或母相中的任意状态。金属的合金相为马氏体相时，金属极富柔软性，可以基于外力容易地改变形状。因此，基于外力的应力得到缓和。进而，即使反复进行冷热循环，由于可以柔软地改变形状，因此基于应力的疲劳蓄积得到抑制。此外，金属的合金相为母相时，金属基于外力而向马氏体相发生相转变，发生弹性变形，因此只要外力被除去，则能够恢复成记忆的原形状。因此，施加于金属的应力得到缓和，并且该应力的蓄积得到抑制。
因此，通过在作为块状(bulk)金属的Bi中加入具有马氏体相变性质的CuAlMn合金，能够将来自外力的应力缓和，并且能够抑制该应力的蓄积。其结果是，将Bi所特有的剪切强度弱的性质和脆性消除。
进而，CuAlMn合金的毒性少，对添加的块状金属的熔点(液相线温度或固相线温度)带来的影响也少。此外，CuAlMn合金的电阻小，因此即使在CuAlMn合金中流通电流的状况下也可以很好地利用。
Bi-CuAlMn中的CuAlMn合金的含有率优选为0.5～20质量％，更优选1～15质量％。CuAlMn合金的含有率少于0.5质量％时，难以获得添加了具有马氏体相变性质的物质的上述效果，多于20质量％时，熔融的Bi的含有率变低，难以获得与被接合体的接合强度。
另外，即使使Bi与CuAlMn的体积分率在90∶10～45∶55变化时，Bi-CuAlMn的熔点(固相线温度)也约为271℃左右。
在CuAlMn合金中，优选Mn的含有率为0.01～20质量％、Al的含有率为3～13质量％、余量为Cu。通过调整成该组成比，显著显示马氏体相变的性质，可以抑制通过焊接形成的结合部被破坏。
此外，在CuAlMn合金中添加Ag、Ni，Au、Sn、P、Zn、Co、Fe、B、Sb、Ge时，具有使与Bi的整合性提高、使马氏体相稳定化的效果，因此也优选添加这些添加元素的方式。
CuAlMn合金中的上述添加元素的含有率优选为0.001～10质量％。添加元素少于0.001质量％时，难以获得将添加元素添加的上述效果。添加元素多于10质量％时，CuAlMn合金无法呈现马氏体相。
调整CuAlMn合金粒子的粒径时，可以调整Bi-CuAlMn的应力缓和能力等。具体地说，CuAlMn合金粒子的粒径优选为0.01～100μm，更优选0.01～20μm。
CuAlMn合金粒子的制备方法没有特别限制，可以适当使用合金粒子的公知制备方法。以下给出制备方法的一例，但并不限于此。
首先，在Ar气氛下用高频熔解炉将Cu、Al、Mn熔解，制作作为前体的CuAlMn合金锭。根据需要，也可以在锭中添加上述添加元素。接着，利用雾化法等粉末制作技术将所得的锭进行粉末化，得到CuAlMn合金粒子。粉末化的CuAlMn合金粒子利用滴加法等，在粒子表面镀敷Ni、Au。通过调整粒子表面的镀敷层的膜厚，可以使Bi-CuAlMn中的CuAlMn粒子的分散性提高。优选的该镀敷层的膜厚为0.01～3μm。
通过Bi-CuAlMn将绝缘部30和散热板40接合时，从使接合部同样地熔融、获得充分的流动性的观点出发，优选在比Bi-CuAlMn的熔点(270℃)高数十℃的温度下进行接合，优选在300～350℃左右进行接合。
(3)在Bi中添加了Cu的材料
如上所述，焊接材料即使是Bi单质也能够使功率半导体模块的耐热性提高，但是若要改善Bi的脆性，则优选制成在Bi中添加了Cu的焊接材料。
在Bi中添加Cu时，改善Bi的脆性，机械强度提高，虽然对这种效果的原因尚未明确，但可以认为是微细的Cu分散于Bi中所致。
从改善Bi的脆性的观点出发，Cu的含有率优选为0.01质量％以上，更优选为0.1质量％以上，进一步优选为0.4质量％以上。
另一方面，大量添加Cu时，液相线温度上升，因此考虑到利用焊料进行接合时的加热温度，Cu的含有率为5质量％以下，优选为2质量％以下，进一步优选为1质量％以下。
在此，对Cu的添加率与液相线温度和固相线温度之间的关系进行说明。
在Bi中含有Cu时，随着Cu的含有率增多，液相线温度升高。液相线温度是指全部发生熔融而成为液体的温度。另一方面，即使增加Cu的含有率，固相线温度也显示约270℃的大体恒定的温度。固相线温度是指至少一部分开始熔解的温度。
即，随着Cu的含有率增多，开始熔融的温度(固相线温度)与整体完成熔融的温度(液相线温度)之差变大。产生这样的温度差时，接合操作时难以均匀地接合，容易发生被接合构件倾斜而接合等不良情况。此外，由于液相线温度升高，在高温下将半导体元件接合时，有可能半导体元件被破坏。
此外，考虑到用焊料接合时优选的加热温度，在Bi中含有Cu的焊接材料的液相线温度的上限为650℃，更优选为450℃。
在Bi中含有Cu时的具体的液相线温度及固相线温度示于下述表1中。
[表1]
  Bi中的Cu含有率(质量％)   固相线温度(℃)   液相线温度(℃)
  0   270   270
  0.15   270   270
  0.3   270   355
  0.5   270   381
  0.8   270   420
  1   270   470
  2   270   540
  5   270   650
在Bi中添加了Cu的焊接材料的制造方法没有特别限制，可以采用公知的方法。例如，作为具体的制造方法，可以举出下述的方法，但本发明并不限于此。
准备规定量的Bi和Cu，用高频熔解炉等加热，进行混合后，进行冷却。
(4)在Bi中添加了Ni的材料
在Bi中添加Ni时，Bi的脆性得到改善，机械强度提高。虽然对其原因尚未明确，但可以认为是微细的Bi3Ni化合物相分散于Bi中所致。
从改善Bi的脆性的观点出发，Ni的含有率为0.01质量％以上，优选为0.1质量％以上，更优选为0.4质量％以上。
另一方面，大量添加Ni时，与添加Cu时相同，液相线温度上升。因此，考虑到利用焊料进行接合时的加热温度时，Ni的含有率为7质量％以下，优选为2质量％以下，更优选为1质量％以下。
在Bi中含有Ni时的具体的液相线温度及固相线温度示于下述表2中。
[表2]
  Bi中的Ni含有率(质量％)   固相线温度(℃)   液相线温度(℃)
  0   270   270
  0.15   270   270
  0.3   270   270
  0.8   270   300
  1   270   340
  2   270   405
  5   270   590
  7   270   650
在Bi中添加了Ni的焊接材料的制造方法没有特别限制，可以采用公知的方法，可以采用与上述在Bi中添加了Cu的焊接材料同样的方法。
〔采用Bi系焊接材料进行接合的被接合面〕
像半导体模块这样，在严苛的冷热循环中生成反应产物时，以该反应产物存在的位置为起点发生破裂、或者生成脆的反应产物时，反应产物开裂而成为破裂发生的原因。
因此，利用Bi系焊接材料进行接合的构件的被接合面上，具有Cu层。也就是说，在第一实施方式中，由于在第二接合部60使用Bi系焊接材料，因此在绝缘部30和散热板40各自的被接合面上具有Cu层。通过具有Cu层，可以抑制在与Bi的界面生成不需要的反应产物。
另外，如后所述，绝缘部30是Cu/SiNx/Cu的层叠体，优选的散热板40是Cu/Mo/Cu层叠体。因此，可以不在采用Bi系焊接材料的接合面另外设置Cu层，而是以在与Bi系焊接材料的界面上具有在绝缘部30和散热板40表面设置的Cu层的方式来进行配置即可。
散热板40不使用Cu/Mo/Cu层叠体、在散热板40的表面不存在Cu层时，在散热板40的表面设置Cu层。
Bi系焊接材料不仅是Bi单质，即使是在Bi中分散有CuAlMn合金粒子的焊接材料、在Bi中添加了Cu的焊接材料、在Bi中添加了Ni的焊接材料，无论是否存在所添加的CuAlMn合金粒子、Cu或Ni，在Cu层与接合部的接触界面，也难以产生不需要的反应产物，对温度变化的耐性也提高。
<第一接合部>
本发明的第一接合部50为了在功率半导体元件20和绝缘部30之间进行接合而设置。如上所述，在本发明中，作为第一接合部50的材质没有特别限制，由于在第一实施方式中，在上述第二接合部60使用具有约270℃的熔点的Bi系焊接材料，因此在制造工序上优选使用具有充分地高于270℃的熔点的材料。但是，第一接合部50优选使用熔点在450℃以下的材料，以使得在制造工序上功率半导体元件20不会被用于焊接的加热而破坏。
也就是说，第一接合部50优选使用熔点充分地高于270℃、且低于450℃的材料。
在此，Zn的熔点约为420℃。第2次接合中使用的Bi系焊接材料的熔点为270℃，因此作为第1次接合中使用的焊接材料可以使用Zn，但考虑到焊接时加热温度的更优选范围的上限450℃时，优选使熔点低于此。
因此，优选在Zn中添加Al而使熔点(固相线温度)下降，形成Zn和Al的合金。此外，除了Zn和Al之外，还可以含有2质量％以下的金属M。即，第一接合部50优选使用Zn(1-x-y)AlxMy所表示的合金。
在Zn(1-x-y)AlxMy所表示的合金中，Al的含有率(x的范围)优选为2质量％～10质量％，更优选为3质量％～8质量％。
不含Al时(x为0时)，如上所述，熔点约为420℃，随着Al的含有率增加，熔解完成温度(液相线温度)缓慢下降，Al的含有率约为2质量％时，熔解完成温度(液相线温度)约为410℃，Al的含有率约为4～6质量％时，液相线温度约为382℃。Al的含有率比约6质量％多时，开始熔解的温度(固相线温度)与熔解完成的温度(液相线温度)之差变大，Al的含有率为10质量％时，固相线温度约为382℃，液相线温度约为410℃。Al的含有率比10质量％多时，固相线温度与液相线温度的温度差大于30℃，因此作业性降低。
此外，Zn(1-x-y)AlxMy所表示的合金中的金属M表示除锌及铝以外的金属，可以举出Cu等。含有Cu为2质量％以下时，湿润性变得良好，密合性提高。应说明的是，即使含有Cu 2质量％，液相线温度也几乎不变化。
在Zn(1-x-y)AlxMy所表示的合金中，作为金属M的含量(y的范围)，为0～2质量％，优选为0～1.5质量％。金属M的含量多于2质量％时，直到熔解完结为止的温度差大于30℃，因此作业性降低，采用焊接接合第一接合部时，容易发生位置偏移、接合构件倾斜等不良情况。
Zn(1-x-y)AlxMy所表示的合金的制备方法没有特别限制，可以适当使用公知的合金制备方法。
用Zn(1-x-y)AlxMy所表示的合金将功率半导体元件20和绝缘部30接合时，从使接合部同样地熔融、获得充分流动性的观点出发，优选在比合金的液相线温度高数十℃的温度下进行接合。例如，为具有382℃的液相线温度的Zn(1-x-y)AlxMy合金时，优选在410℃～440℃左右下进行接合。
〔采用Zn(1-x-y)AlxMy所表示的合金进行接合的被接合面〕
将Zn(1-x-y)AlxMy所表示的合金作为接合构件使用时，优选在接合的构件的被接合面上具有Ni层。
也就是说，在第一实施方式中，由于第一接合部50使用Zn(1-x-y)AlxMy所表示的合金，因此在功率半导体元件20和绝缘部30各自的被接合面上具有Ni层22、38。在本发明中，由于作为绝缘部30使用Cu34/SiNx32/Cu36层叠体，因此在用Zn(1-x-y)AlxMy所表示的合金接合的面侧的Cu层34上，具有Ni层38。
通过具有Ni层，能够抑制在与Zn(1-x-y)AlxMy所表示的合金的界面生成不需要的反应产物，对温度变化的耐性也提高。
在Zn(1-x-y)AlxMy所表示的合金的被接合面上设置的Ni层22、38的厚度优选为0.1μm～10μm，更优选为0.5μm～5μm。比0.1μm薄时，有可能在接合时熔入焊接材料而消失，比10μm厚时，对功率半导体模块整体的热膨胀系数产生影响，产生热应力，因此不优选。
Ni层可以采用溅射、镀敷、蒸镀等形成。
<功率半导体元件>
作为功率半导体元件20，没有特别限制，可以根据用途适当使用，还可以使用一般的Si基板(热膨胀系数：3ppm/℃)等。
本发明中，即使在作为新一代元件使用了GaN基板(热膨胀系数：5.6ppm/℃)、SiC基板(热膨胀系数：3ppm/℃)等的情况下，由于第二接合部60中使用的Bi系焊接材料的熔点(固相线温度)约为270℃，因此形成对于因半导体元件的重复使用而散热的超过200℃的高温也不发生龟裂、剥离等不良情况的可靠性高的功率半导体模块。
此外，在第一实施方式中，由于第一接合部50使用Zn(1-x-y)AlxMy所表示的合金，因此功率半导体元件20在第一接合部50侧的表面设置Ni层22。作为第一接合部50使用了Zn(1-x-y)AlxMy所表示的合金时，在Zn(1-x-y)AlxMy层与Ni层22的界面不会产生因冷热循环所致的不需要的生成物，因此对温度变化的耐性也提高。
进而为了防止氧化和确保湿润性(密合性)，可以在Ni层22的表面设置薄的Au层(未图示)。应说明的是，该薄的Au层在接合时熔入焊料浴中，在最终的功率半导体模块中几乎无残存。
这样的Au层的厚度优选为0.01μm～0.5μm左右，更优选为0.05μm～0.3μm。Au层可以通过溅射、镀敷、蒸镀等形成。
<绝缘部>
作为绝缘部30的绝缘材料，使用SiNx陶瓷。SiNx中的x表示4/3，也就是说SiNx表示Si3N4，但允许因制造环境不同所导致的成分比率的误差。
此外，为了从功率半导体元件侧的表面向半导体元件通电，在绝缘构件(SiNx层)32的表面设置导电层34。此外，为了抑制对温度变化的翘曲，在散热板40侧的表面也设置导电层36。作为这样的导电层34、36，设置Cu层。因此，在本发明的功率半导体模块中，作为绝缘部30，使用Cu/SiNx/Cu层叠体。进而，在图1中，用Al线80连接作为导电层34的Cu层和功率半导体元件20。
另外，作为绝缘部使用Cu/AlN/Cu层叠体时，由于在表面具有Cu层，因此可以认为在与Bi系焊接材料的界面不易产生不需要的生成物。
然而，SiNx的破坏强度为700MPa，与AlN的破坏强度为400MPa相比，显示出高的破坏强度。因此，Cu/SiNx/Cu层叠体与Cu/AlN/Cu层叠体相比，陶瓷部分的强度高，不易发生龟裂等不良情况。
进而，长友等人的论文(“利用有限要素法的功率模块用基板的热循环特性解析”电子学实装学会志，Vol.3，No.4，pp330-334，2000)公开，与Al相比，Cu的加工硬化指数和加工硬化系数大，因此Cu/AlN/Cu层叠体与Al/AlN/Al层叠体相比，对AlN陶瓷施加大的负荷。也就是说，Al/AlN/Al层叠体对冷热循环的耐久性显示出比Cu/AlN/Cu层叠体高。
另一方面，在Al/AlN/Al层叠体中，在更严苛的冷热循环试验条件下，具体地说，在-40℃～200℃的温度范围的冷热循环试验中，在Al层的表面有时会出现40μm左右的凹凸。
虽然其理由尚未明确，但是可以推测是因Al与AlN的热膨胀系数之差所致。Al金属板的热膨胀系数为25ppm/℃，AlN的热膨胀系数为4.3ppm/℃。这样，由于在层叠体的构件之间热膨胀系数存在很大不同，因此对Al/AlN/Al层叠体进行-40℃～200℃这样的温度差大的冷热循环试验时，Al金属板中反复产生大的热应力。进而，Al的屈服应力低，容易塑性变形，因此可以推测在Al的表面产生大的凹凸。
另外，即使是使用了Cu/AlN/Cu层叠体、Al/AlN/Al层叠体等绝缘构件的功率半导体模块，只要是冷热循环试验的温度范围为-40℃～125℃左右的用途都能够充分实用。
然而，在本发明中，由于作为绝缘部使用Cu/SiNx/Cu层叠体，因此即使在-40℃～200℃这样的温度差大的冷热循环中，也不易发生破裂、龟裂等不良情况。
在SiNx表面具有的导电层(Cu层)34、36的厚度优选为0.01mm～1mm，更优选为0.05mm～0.6mm。导电层的厚度小于0.01mm时，无法忽视因向横方向的电流导致的损失及发热，超过1mm时，会对功率半导体模块整体的热膨胀系数产生影响，使热应力产生，因此不优选。
在SiNx的两表面贴附导电层(Cu层)34、36的方法没有特别限制，可以适当采用钎焊等公知的方法。
另外，由于在SiNx的表面设置Cu层作为导电层(Cu层)34、36，因此还可以兼具在使用Bi系焊接材料时为了在与接合部的界面不生成不需要的反应产物而设置的Cu层的功能。
此外，如上所述，作为绝缘部30的Cu/SiNx/Cu层叠体与功率半导体元件20的热膨胀系数之差越小，则在焊接接合部内越难以发生破裂。特别优选将冷热循环前的、功率半导体元件20与绝缘部30(Cu/SiNx/Cu层叠体)的热膨胀系数之差设为1.6ppm/℃以下，更优选设为1.0ppm/℃以下的情况。以下对其进行详细说明。
图2是表示绝缘部30和功率半导体元件20的热膨胀系数之差与不良循环数之间的关系的曲线图。
在图2的试验中，用Sn-0.7Cu的焊接材料，以接合部的厚度为0.1mm的方式将12mm×9mm的Si功率半导体元件(热膨胀系数：3ppm/℃)、和具有各种热膨胀系数的17mm×17mm基板(绝缘部)接合，制作试验片。
将该试验片放入-40℃～200℃的冷热循环试验机中，在冷热循环试验的中途抽出试验片，用超声波探伤装置，采用非破坏的方法，观察焊接接合部的破裂。
其结果显示，如图2所示，Si功率半导体元件与基板的热膨胀系数之差越大则不良循环数越小。
另外，所谓不良循环数，如下述式(1)所示，是焊接接合部的面积率达到90％的冷热循环数，越大的值表示直到发生不良为止的冷热循环数越多，因此意味着耐久性越优异。
式(1)：
焊接接合部的面积率＝(冷热循环后以焊接接合的面积/冷热循环前以焊接接合的面积)×100(％)
将焊接接合部的面积率达到90％为止的冷热循环数作为不良循环数是因为，由于在焊接接合部发生的破裂、剥离是从功率半导体元件周边的角落部分发生的，因此10％左右的破裂、剥离对散热性的影响并没有那么严重。
如图2所示，将-40℃～200℃下的冷热循环的合格基准设为2000次循环时，将热膨胀系数差设为3ppm/℃以下是非常重要的。也就是说，由于Si功率半导体元件的热膨胀系数为3ppm/℃，因此优选绝缘部的热膨胀系数为6ppm/℃以下。
另外，图2的曲线图表示作为焊接材料使用Sn-0.7Cu时的结果，但使用Bi系焊接材料也可以获得同样的趋势。
作为绝缘部的热膨胀系数的调整方法，还可以举出将Cu/SiNx/Cu层叠体中使用的材料的纯度进行改变等的方法，优选调节Cu层及SiNx层的厚度的方法。
图3表示作为绝缘部30使用Cu/SiNx/Cu层叠体时的、Cu/SiNx/Cu层叠体整体的热膨胀系数相对于Cu板厚的关系。
在板厚为0.32mm的SiNx板上贴附各种板厚的Cu板，准备Cu/SiNx/Cu层叠体。Cu是纯度99.96％以上的所谓无氧铜。SiNx层两侧的Cu的板厚设为相等。
如图3所示，使Cu板厚变厚时热膨胀系数增大。此外，图3对在-40℃～200℃下进行了冷热循环后的热膨胀系数也作了表示。
一般地说，热膨胀系数是材料固有的值，因此可以认为绝缘部的热膨胀系数显示恒定的值，但是如图3所示，没有预料到的是，冷热循环后的绝缘部的热膨胀系数成为高于冷热循环前的热膨胀系数的值。
因此，优选考虑到在冷热循环试验后绝缘部30的热膨胀系数增大而进行绝缘部的设计。
具体地说，作为功率半导体元件20使用Si功率半导体元件(热膨胀系数：3ppm)时，根据上述图2的结果，优选使绝缘部30的热膨胀系数为6ppm/℃以下，考虑到在2000次循环试验后，绝缘部30的热膨胀系数增大，优选将冷热循环试验前的绝缘部30的热膨胀系数设为4.0ppm/℃以下。
也就是说，在2000次循环试验后，为了使绝缘部30的热膨胀系数与功率半导体元件20的热膨胀系数之差为3ppm/℃以下(6ppm/℃-3ppm/℃＝3ppm/℃)，特别优选使冷热循环试验前的该热膨胀系数之差为1ppm/℃以下(4ppm/℃-3ppm/℃＝1ppm/℃)。
冷热循环的合格基准根据功率半导体模块用途的不同而不同。例如，如果是将-40℃～200℃下的冷热循环的合格基准设为1600次循环的用途，则根据图2，优选Si功率半导体元件(热膨胀系数：3ppm/℃)与绝缘部30的热膨胀系数差为4.0ppm/℃以下，因此优选使绝缘部30的热膨胀系数为7.0ppm以下。
对于将冷热循环试验进行1600次循环后的热膨胀系数，根据图3的循环试验前和2000次循环后的热膨胀系数的变化的情况，可以推测是如图3的虚线所示的曲线图。
因此，可以推测为了使在冷热循环试验进行1600次循环后热膨胀系数差为7.0ppm以下，优选使冷热循环试验前的绝缘部30的热膨胀系数为4.6ppm以下。
也就是说，如果将-40℃～200℃下的冷热循环的合格基准设为1600次循环，则功率半导体元件20与绝缘部30的热膨胀系数差在冷热循环试验前优选设为1.6ppm/℃以下(4.6-3＝1.6ppm/℃)。
另外，在冷热循环前后对各构件的热膨胀系数进行测定，确认其结果后制造功率半导体模块，这必须很大的时间和劳力。因此，可以用冷热循环试验前的热膨胀系数进行判断，这是现实的也是优选的。
Cu/SiNx/Cu层叠体的热膨胀系数如上所述，可以通过调整Cu板厚来进行变更。
作为导电层的Cu层34、36的厚度如上述，优选为0.01mm～1mm，更优选为0.05mm～0.6mm。在该Cu层的厚度范围，通过改变Cu层和SiNx层的厚度，来调节冷热循环试验前的Cu/SiNx/Cu层叠体整体的热膨胀系数。此时，优选调整厚度以使得与功率半导体元件20的热膨胀系数的差异在1.6ppm以下、优选在1.0ppm/℃以下。
Cu/SiNx/Cu层叠体的热膨胀系数使用理学电机株式会社制的TMA8140型测定。
具体地说，首先，用千分尺对待测定热膨胀系数的试样的长度(L)进行测定，将该试样放入上述热膨胀系数测定机中。接着，施加热来测定试样的伸长(长度)，求出每1℃的伸长率ΔL。接着，由ΔL/L(×10-6)[ppm/℃]算出热膨胀系数。试样的尺寸越大则测定误差越小，因此优选，用大约10mm～20mm尺寸的试样进行测定。
在使用Zn(1-x-y)AlxMy所表示合金的第一接合部50侧的绝缘部30的Cu层34的表面，设置Ni层38。如上所述，Zn(1-x-y)AlxMy所表示的合金在与Ni层的界面不会产生因冷热循环所致的不需要的生成物，因此通过设置Ni层38，对温度变化也不易发生龟裂、剥离等不良情况。
Ni层38的厚度优选为0.1μm～10μm，更优选为3μm～8μm。比0.1μm薄时，有可能在接合时熔入焊接材料而消失，比10μm厚时，对功率半导体模块整体的热膨胀系数产生影响，使热应力产生，因此不优选。
为了防止氧化、确保接触性，还可以在Ni层38的表面设置薄的Au层(未图示)。另外，该薄的Au层在接合时熔入焊料浴中，在最终的功率半导体模块中几乎无残存。
这样的Au层的厚度优选为0.01μm～0.5μm左右，更优选0.05μm～0.2μm。
<散热板>
作为散热板40，只要具有散热性就可以没有特别限制地使用，但优选使用热传导率足够高、作为散热板的功能优异、且与半导体元件的热膨胀系数接近的散热板。
具体地说，作为优选的散热板40，可以举出用Mo、Cu-Mo合金、Al-SiC、Cu、Al等形成的散热板，其中由于具有高的热传导率和与功率半导体元件接近的热膨胀系数，因此优选Mo。
将Mo用于散热板时，从能够利用焊料进行接合的观点出发，优选在Mo的两面设置其他金属层，作为这样的金属层，可以举出Cu、Ni等，其中优选Cu。从谋求调整热传导率和热膨胀系数的观点出发，特别优选散热板40是在Mo的表面设有Cu层的Cu层44/Mo层42/Cu层46的层叠体。
这样，散热板40是由Cu层44/Mo层42/Cu层46构成的层叠体时，各层的厚度比率优选为1/5/1～1/12/1，更优选为1/7/1～1/9/1。Mo层比1/5/1厚时，具有与功率半导体元件的热膨胀系数接近的热膨胀系数，是合适的。Mo层比1/12/1薄时，从作为散热板的散热功能方面来看是合适的。
作为具体的层的厚度，Cu层44、46优选为0.05mm～1mm，更优选为0.2mm～0.5mm。Mo层42的厚度优选为1mm～7mm，更优选为2mm～4mm。
由Cu层44/Mo层42/Cu层46构成的层叠体由于使散热功能充分发挥，因此整体厚度优选为1mm～8mm，更优选为2mm～5mm。
如上所述，Bi系焊接材料由于在与Cu层的界面不会产生因冷热循环所致的不需要的生成物，因此作为Cu层44与Bi系焊接材料接触的结构的本发明的功率半导体模块，对温度变化的耐性也提高。
<制造方法>
本发明的功率半导体模块只要具有上述构成即可，对制造方法没有特别限制，可以适当使用公知的方法。
作为第一方式的功率半导体模块的制造步骤，首先，用Zn(1-x-y)AlxMy所表示的合金将功率半导体元件20和绝缘部30接合，形成第一接合部50，然后，用Bi系焊接材料将以第一接合部50接合有功率半导体元件20的绝缘部30和散热板40接合，形成第二接合部60。
在该制造方法中，第1次接合使用Zn(1-x-y)AlxMy所表示的合金作为焊接材料，将具有比该合金的固相线温度低的液相线温度的Bi系焊接材料用于第2次接合，因此在第2次接合时不易引起位置偏移等不良情况。
此外，在靠近散发大量热的半导体元件的一侧的第一接合部50，使用更高固相线温度的Zn(1-x-y)AlxMy所表示的合金，在距离半导体元件远的一侧的第二接合部60，使用液相线温度低于第一接合部50所用的焊接材料的Bi系焊接材料，因此耐热性也优异。
第一接合部50的功率半导体元件20和绝缘部30的接合如下进行，具体地说，首先，以功率半导体元件的Ni层22和绝缘部30的Ni层38相对的方式进行配置，接着，在其间夹持Zn(1-x-y)AlxMy所表示的合金，然后，在依次层叠了功率半导体元件20(Ni层38)/Zn(1-x-y)AlxMy所表示的合金(第一接合构件部)50/(Ni层38)绝缘部30的状态下，在惰性气体或还原气体氛围下，利用软熔(reflow)法等进行接合。
接合温度优选在比Zn(1-x-y)AlxMy所表示的合金的液相线温度高30℃～60℃左右的温度下进行。
从热传导及热应力的观点出发，第一接合构件50的层厚度优选为5～500μm，更优选10～200μm。
利用第二接合部60的接合如下进行，即，使用通过第一接合部50接合有功率半导体元件20的绝缘部30和散热板40，以绝缘部30的Cu层36和散热板40的Cu层44相对的方式进行配置，在其间夹持Bi系焊接材料，在依次层叠了绝缘部30(Cu层36)/Bi系焊接材料(第二接合构件部)60/(Cu层44)散热板40的状态下，与采用第一接合部50的接合同样，在惰性气体或还原气体氛围下，利用软熔法等进行接合。
接合温度优选在比Bi系焊接材料的液相线温度高30℃～60℃左右的温度下进行。
另外，有时在接合时Bi的湿润性不好，因此优选边对被接合构件施加外压边使之擦动。
从热传导和热应力的观点出发，Bi系焊接材料的厚度优选为5～500μm，更优选10～300μm。
<第二方式的功率半导体模块>
图4表示第二方式的功率半导体模块的结构的剖面示意图。
在第一实施方式中，在第一接合部50使用Zn(1-x-y)AlxMy所表示的合金，在第二接合部60使用Bi系焊接材料，但在第二实施方式中，在第一接合部50使用Bi系焊接材料，在第二接合部60使用Zn(1-x-y)AlxMy所表示的合金。
在第二实施方式中，在与第一接合部50接触的功率半导体元件20的被接合面和绝缘部30的被接合面上，设置Cu层。但是，在本发明中，由于作为绝缘部30使用Cu34/SiNx32/Cu36层叠体，因此也可以不在绝缘部30的表面另外设置Cu层。
另一方面，在功率半导体元件20的表面设置Cu层24。功率半导体元件20的表面的Cu层24的厚度优选为0.1μm～10μm，更优选0.5μm～5μm。比0.1μm薄时，有可能在接合时熔入焊接材料而消失，比10μm厚时，会对功率半导体模块整体的热膨胀系数产生影响，使热应力产生，因此不优选。
Cu层24可以通过溅射、镀敷、蒸镀等形成。
此外，在与第二接合部60接触的绝缘部30的被接合面和散热板40的被接合面上，设置Ni层62、64。在本发明中，由于作为绝缘部30使用Cu34/SiNx32/Cu36层叠体，因此在第二接合部60侧的Cu层36的表面，设置Ni层62。
在第二方式的功率半导体模块的制造中，先接合第二接合部60，第2次再接合第一接合部50。
其他由于与第一实施方式同样，因此省略说明。
<第三方式的功率半导体模块>
在第三实施方式中，在第一接合部50使用Zn(1-x-y)AlxMy所表示的合金、或除Bi系焊接材料以外的焊接材料，在第二接合部60使用Bi系焊接材料。
但是，在第一接合部50使用的焊接材料的液相线温度高于Bi系焊接材料的液相线温度、且低于650℃，更优选低于450℃。
作为这样的第一接合部50的焊接材料，可以举出Au-Si(熔点360℃)、Au-Ge(熔点356℃)等。作为第一接合部50的焊接材料，可以使用Pb-Sn焊接材料，但由于存在无Pb焊接材料的要求，因此希望使用不含Pb的焊接材料。
在第三实施方式中，在与第二接合部60接触的绝缘部30的被接合面和散热板40的被接合面，与第一实施方式同样地设置Cu层。
然而，绝缘部30是Cu/SiNx/Cu层叠体，优选的散热板40是Cu/Mo/Cu层叠体，因此可以不在采用Bi系焊锡材料的接合面另外设置Cu层，而以在与Bi系焊接材料的界面上具有在绝缘部30和散热板40的表面设置的Cu层的方式进行配置。作为散热板40不使用Cu/Mo/Cu层叠体、在散热板40的表面不存在Cu层时，在散热板40的表面设置Cu层。
另一方面，在与第一接合部50接触的功率半导体元件20的被接合面和绝缘部30的被接合面，可以设置不会与第一接合部50中使用的焊接材料反应而生成反应产物的金属层，也可以不设置。
接着，与第一实施方式同样，先接合第一接合部50，第2次再接合第二接合部60。
其他由于与第一实施方式同样，因此省略说明。
<第四方式的功率半导体模块>
图5中示出第四方式的功率半导体模块的结构的剖面示意图。
从第一实施方式到第三实施方式，在2处的接合部分使用不同种类的焊接材料，对于Bi系焊接材料，通过改变在Bi中添加的材料的种类、添加量，熔点大幅改变时，第1次接合和第2次接合这两者都可以使用Bi系焊接材料。在这种情况下，也希望第2次接合中使用的焊接材料的熔点比第1次接合中使用的焊接材料的熔点低30℃以上，并且考虑到从功率半导体的发热，希望为200℃以上。
在第四实施方式中，在第一接合部50和第二接合部60这2处，都使用Bi系焊接材料，因此在功率半导体元件20、绝缘部30和散热板40的被接合面上设置Cu层。但是，在本发明中，由于作为绝缘部30使用Cu34/SiNx32/Cu36层叠体，因此可以不在绝缘部30的表面另外设置Cu层。此外，散热板40优选使用Cu层44/Mo层42/Cu层46，因此也可以不在散热板40的表面另外设置Cu层。
另一方面，在功率半导体元件20的表面设置Cu层24。功率半导体元件20的表面的Cu层24的厚度优选为0.1μm～10μm，更优选0.5μm～5μm。比0.1μm薄时，有可能在接合时熔入焊接材料而消失，比10μm厚时，会对功率半导体模块整体的热膨胀系数产生影响，使热应力产生，因此不优选。
Cu层24可以通过溅射、镀敷、蒸镀等形成。
<第五方式的功率半导体模块>
在第一方式的功率半导体模块10中，具有功率半导体元件20、绝缘部30和散热板40，如图6所示，可以不设散热板而直接将绝缘部30冷却。
在第一接合部50使用Bi系焊接材料，在功率半导体元件20的被接合面上设置Cu层24。由于作为绝缘部30使用Cu34/SiNx32/Cu36层叠体，因此也可以不在绝缘部30的被接合面另外设置Cu层。
为了使绝缘部30停留在冷却器70上，用摁压板92和冷却器70夹持绝缘部30的SiNx陶瓷板32，并用螺钉90固定。此时，在冷却器70上形成的环沟中安装O形圈94，间隔着SiNx陶瓷板32从外侧用螺钉90铆接摁压板92，则冷却水72不易从冷却器70与陶瓷板32的间隙漏出。
除此之外，与第一～第四实施方式同样，因此省略说明。
<第六方式的功率半导体模块>
在第五方式的功率半导体模块10中，绝缘部30的Cu层34、36以板状显示，如图7所示，可以使冷却器侧的Cu层36形成散热片状。
除此之外，与第五实施方式同样，因此省略说明。
实施例
以下采用实施例说明本发明，但这是对本发明的功率半导体模块的制造方法的一例进行描述，本发明并不限于这些实施例。
[实施例1]
图1中示出本实施例的功率半导体模块的构成。
<功率半导体元件的准备>
准备使用了SiC(热膨胀系数：3ppm/℃)的12mm×9mm的功率半导体元件20，在其最表面通过溅射形成Ni层22。在Ni层22的表面通过溅射形成Au层(未图示)。
<绝缘部的准备>
作为绝缘部30，制作Cu层34/SiNx层32/Cu层36的层叠体。
首先，准备厚度0.32mm的SiNx，在该SiNx的两面通过钎焊贴附厚度0.05mm的Cu层34、36，制作层叠体-1。
同样地操作，但是将Cu层34、36的厚度变成0.1mm、0.15mm、0.3mm，制作层叠体-2、-3、-4。另外，在SiNx的两面使Cu层的厚度相等。
在层叠体-1～4中，在一方的表面采用镀敷形成Ni层38，制作绝缘部层叠体-1～4。另外，进行镀敷时，不进行镀敷的面贴上掩片等进行保护。
所得的绝缘部层叠体-1～4的冷热循环试验前的热膨胀系数如图3所示。
<第一接合部的接合>
利用放电加工法，将预先准备好的Zn0.96Al0.04合金切成150～200μm的厚度。
将上述准备好的功率半导体元件20的Ni层22、和绝缘部层叠体-1的Ni层38相对地进行配置，在其间夹持Zn0.96Al0.04层50，在该状态下，在还原气体氛围下利用软熔法，在420℃的接合温度下进行接合。同样地，使用绝缘部层叠体-2～4代替绝缘部层叠体-1，通过第一部接合部进行接合。
<散热板的准备>
作为散热板40，在Mo的两表面贴附Cu层，制作由Cu层44/Mo层42/Cu层46构成的层叠体。层叠体整体的厚度为3mm，Cu层44/Mo层42/Cu层46的厚度比率为1/8/1。
<第二接合部>
(Bi-CuAlMn的制备)
首先，进行CuAlMn合金的制备。
在Ar气氛围下利用高频熔解炉将调整成规定质量％的Cu、Al和Mn熔解，得到作为前体的CuAlMn锭。利用雾化法将所得的锭微粉化。
对于微粉化的CuAlMn，利用滴加法，在其粉末表面镀敷Ni。
接着，将表面镀敷有Ni的CuAlMn粉末和Bi真空封入透明石英管中，在Bi熔点以上的温度400℃保持5分钟。由此，Bi成为熔融状态，CuAlMn粉末均匀地分散。通过使所分散的试样冷却凝固，得到作为第二接合部60的焊接材料的Bi-CuAlMn。
利用放电加工法，将铸块的Bi-CuAlMn切成150～200μm的厚度。
(接合)
将通过第一接合部50接合有功率半导体元件20的绝缘部层叠体-1中的Cu层36、和散热板40的Cu层44相对地进行配置，在其间夹持除去了氧化膜的Bi-CuAlMn层，在该状态下，在还原气体氛围下利用软熔法在320℃的接合温度下进行接合，得到功率半导体模块-1。
所得的功率半导体模块-1层叠了功率半导体元件20、绝缘部30和散热板40，在它们之间分别用Zn0.96Al0.04合金和Bi-CuAlMn进行接合。
另外，第1次接合部分(采用Zn0.96Al0.04合金的接合处)即使受到第2次焊接的加热也没有发生熔融，在第2次接合时没有发生位置偏移、或者倾斜之类的不良情况。
同样地，替换绝缘部层叠体-1，将绝缘部层叠体-2～4接合到散热板上，制作功率半导体模块-2～4。
<冷热循环试验>
对于所得的功率半导体模块-1～4，进行冷热循环试验。
在本实施例中，冷热循环试验如下进行，以用20分钟在-40℃和200℃之间上升-下降作为1次循环，将该1次循环合计进行2000次循环。
用电子显微镜观察2000次循环后的接合部的剖面，调查有无界面的反应产物、有无龟裂或空隙等不良情况。
其结果是，在功率半导体模块-1～4的接合部的界面没有观察到反应产物。此外，Cu层的表面没有变化，在表面也没有出现凹凸。
因此，确认这些评价试验体对严苛条件的冷热循环也具有高可靠性。
[实施例2]
制作如图8所示的、将功率半导体元件和绝缘部用Bi系焊接材料接合而成的评价试验体-1。
<功率半导体元件的准备>
准备使用了SiC(热膨胀系数：3ppm/℃)的12mm×9mm的功率半导体元件20，在其最表面通过溅射形成Cu层22。
<绝缘部的准备>
准备实施例1的绝缘部层叠体-2(Cu层的厚度：0.1mm)。
<功率半导体元件和绝缘部的接合>
将Bi单质切成150～200μm的厚度。将被覆所切出的Bi单质层表面的氧化膜利用研磨和酸洗涤来除去。
将上述准备好的功率半导体元件20的Cu层22、和绝缘部30的Cu层34相对地进行配置，在其间夹持Bi单质层，在该状态下，在5％H2/N2的还原气体氛围下利用软熔法，在320℃的接合温度下进行接合，得到绝缘部的Cu层厚度不同的评价试验体-1。
<冷热循环试验>
对于所得的评价试验体-1，进行冷热循环试验。
在本实施例中，冷热循环试验如下进行，以用20分钟在-40℃和200℃之间上升-下降作为1次循环，将该1次循环合计进行2000次循环。
用电子显微镜观察2000次循环后的接合部的剖面，调查有无界面的反应产物，有无龟裂或空隙等不良情况。
其结果是，在评价试验体-1的接合部的界面没有观察到反应产物，但稍微观察到微小的空隙。然而，龟裂没有生成。此外，Cu层的表面没有变化，在表面也没有出现凹凸。
因此，确认评价试验体-1对严苛条件的冷热循环也具有高可靠性。
[实施例3]
在实施例2中，除了将作为接合构件使用Bi单质变更成使用在Bi中添加了1质量％的Cu的材料以外，其余同样地操作，制作评价试验体-2。
对于所得的评价试验体-2，进行与实施例2同样的冷热循环试验，结果在接合部的界面未观察到反应产物，也未观察到空隙或龟裂。因此，确认评价试验体-2对严苛条件的冷热循环也具有高可靠性。
[实施例4]
在实施例1中，除了将作为接合构件使用Bi单质变更成使用在Bi中添加了0.5质量％的Ni的材料以外，其余同样地操作，制作评价试验体-3。
对所得的评价试验体-3，进行与实施例2同样的冷热循环试验，结果在接合部的界面未观察到反应产物，也未看到空隙或龟裂。因此，确认评价试验体-3对严苛条件的冷热循环也具有高可靠性。
[比较例1]
<功率半导体元件的准备>
在实施例2的功率半导体元件的准备中，除了将在功率半导体元件20的最表面通过溅射形成Cu层22变更成Ni层以外，其余同样地操作，准备功率半导体元件。
<绝缘部的准备>
在实施例2的绝缘部的准备中，除了在层叠体-1的Cu层34的表面通过溅射形成Ni层以外，其余同样地操作，准备绝缘部。
<第一接合部的接合>
在实施例2的功率半导体元件和绝缘部的接合中，将上述准备好的功率半导体元件20的Ni层、和绝缘部30的Ni层相对地进行配置，在其间夹持Bi单质层，在该状态下进行接合，除此以外，同样地操作，制作比较评价试验体-10。
<冷热循环试验>
对于所得的比较的评价试验体-10，进行与实施例2同样的冷热循环试验，结果在接合部的界面产生大量的Bi3Ni，在其周围观察到许多空隙。该Bi3Ni具有非常脆的性质，确认对-40℃～200℃的冷热循环也难以获得可靠性。
[比较例2]
在比较例1中，将通过Bi单质层进行接合变更成通过在Bi中添加了1质量％的Cu的材料进行接合，除此以外，同样地操作，制作比较评价试验体-11。
对所得的比较评价试验体-11，进行与实施例1同样的冷热循环试验，结果与比较评价试验体-10同样，在接合部的界面产生大量的Bi3Ni，在其周围观察到许多空隙。该Bi3Ni具有非常脆的性质，确认对-40℃～200℃的冷热循环难以得到可靠性。
[比较例3]
在比较例1中，将采用Bi单质层进行接合变更成通过在Bi中添加了0.5质量％Ni的材料进行接合，除此以外，同样地操作，制作比较评价试验体-12。
对于所得的比较评价试验体-12，进行与实施例2同样的冷热循环试验，与比较评价试验体-10同样，在接合部的界面产生大量的Bi3Ni，在其周围观察到许多空隙。该Bi3Ni具有非常脆的性质，确认对-40℃～200℃的冷热循环难以获得可靠性。
[比较例4]
在实施例3中，作为绝缘部，将使用Cu/SiNx/Cu层叠体变更成使用Al/AlN/Al层叠体，除此以外，同样地操作，制作比较评价试验体-13。
对于所得的比较评价试验体-13，进行与实施例1同样的冷热循环试验，确认在Al表面出现40μm左右的凹凸。因此，确认对-40℃～200℃的冷热循环难以获得可靠性。
将所制作的评价试验体的构成及其评价结果概括于下述表3中。
[表3]
Figure G2008800119121D00401
另外，日本申请特愿2007-108311号公开的全部内容，经参照而引入本说明书中。
此外，对于本说明书中记载的全部文献、专利申请和技术规格而言，各文献、专利申请和技术规格经参照而引入的情况以具体且与分别记载的情况相同的方式经参照而引入本说明书中。

Claims (13)

1、一种功率半导体模块，具有在表面具有Cu层的功率半导体元件、以及在SiNx陶瓷板的两面具有Cu层的Cu/SiNx/Cu层叠体的绝缘部，
将所述功率半导体元件和所述绝缘部以彼此的Cu层相对的方式进行配置，并在2个Cu层之间用Bi系焊接材料接合而成。
2、一种功率半导体模块，具有功率半导体元件、在SiNx陶瓷板的两面具有Cu层的Cu/SiNx/Cu层叠体的绝缘部、以及在表面具有Cu层的散热板，将所述绝缘部和所述散热板以彼此的Cu层相对的方式进行配置，并在2个Cu层之间用Bi系焊接材料接合而成。
3、根据权利要求1或2所述的功率半导体模块，冷热循环试验前的、所述Cu/SiNx/Cu层叠体的热膨胀系数与所述功率半导体元件的热膨胀系数的差为1.6ppm/℃以下。
4、根据权利要求1～3中任一项所述的功率半导体模块，所述Cu/SiNx/Cu层叠体中Cu的纯度为99.96％以上。
5、根据权利要求3或4所述的功率半导体模块，所述Cu/SiNx/Cu层叠体的热膨胀系数通过调整所述SiNx陶瓷板和所述Cu层的厚度来调整。
6、根据权利要求1～5中任一项所述的功率半导体模块，所述Bi系焊接材料是(1)Bi单质、(2)在Bi中分散有CuAlMn合金粒子的Bi-CuAlMn、(3)在Bi中添加了Cu的材料、或(4)在Bi中添加了Ni的材料。
7、根据权利要求6所述的功率半导体模块，所述在Bi中添加了Ni的材料的Ni含有率为0.01质量％～7质量％。
8、根据权利要求6所述的功率半导体模块，所述在Bi中添加了Cu的材料的Cu含有率为0.01质量％～5质量％。
9、根据权利要求6所述的功率半导体模块，所述Bi-CuAlMn的CuAlMn合金粒子含有率为0.5质量％～20质量％。
10、根据权利要求2～9中任一项所述的功率半导体模块，具有在表面具有Ni层的所述功率半导体元件、以及在表面具有Ni层的所述绝缘部，将所述功率半导体元件和所述绝缘部以彼此的Ni层相对的方式进行配置，并在该2个Ni层之间用Zn(1-x-y)AlxMy所表示的合金接合而成，其中，x是0.02～0.10，y是0～0.02，M表示除锌和铝以外的金属。
11、根据权利要求1～10中任一项所述的功率半导体模块，所述功率半导体元件用GaN或SiC形成。
12、根据权利要求2～11中任一项所述的功率半导体模块，所述散热板是在Mo层的两面具有Cu层的Cu层/Mo层/Cu层的层叠体。
13、根据权利要求12所述的功率半导体模块，所述散热板的Cu层/Mo层/Cu层的厚度比率为1/5/1～1/12/1。
CN2008800119121A 2007-04-17 2008-04-17 功率半导体模块 Expired - Fee Related CN101657899B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007108311A JP4964009B2 (ja) 2007-04-17 2007-04-17 パワー半導体モジュール
JP108311/2007 2007-04-17
PCT/JP2008/057539 WO2008130012A1 (ja) 2007-04-17 2008-04-17 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
CN101657899A true CN101657899A (zh) 2010-02-24
CN101657899B CN101657899B (zh) 2012-12-05

Family

ID=39875539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800119121A Expired - Fee Related CN101657899B (zh) 2007-04-17 2008-04-17 功率半导体模块

Country Status (5)

Country Link
US (1) US20100109016A1 (zh)
JP (1) JP4964009B2 (zh)
CN (1) CN101657899B (zh)
DE (1) DE112008001023T5 (zh)
WO (1) WO2008130012A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413794A (zh) * 2013-08-16 2013-11-27 中国科学院深圳先进技术研究院 一种半导体功率器件的散热封装结构
CN104285293A (zh) * 2012-08-03 2015-01-14 富士电机株式会社 冷却构造体和电力转换装置
CN112310053A (zh) * 2019-08-02 2021-02-02 株式会社东芝 半导体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891647B2 (ja) * 1997-07-28 2007-03-14 株式会社バッファロー 発電式無電源マウス
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP2009129983A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP5253430B2 (ja) * 2009-03-23 2013-07-31 株式会社豊田中央研究所 パワーモジュール
JP5821991B2 (ja) * 2010-08-31 2015-11-24 日立金属株式会社 半導体モジュール及び接合材料
JP6163305B2 (ja) * 2010-09-24 2017-07-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US10046417B2 (en) 2011-08-17 2018-08-14 Honeywell International Inc. Lead-free solder compositions
TWI541488B (zh) * 2011-08-29 2016-07-11 奇鋐科技股份有限公司 散熱裝置及其製造方法
CN104011853B (zh) * 2011-12-26 2016-11-09 三菱电机株式会社 电力用半导体装置及其制造方法
JP6154383B2 (ja) * 2012-08-23 2017-07-05 日産自動車株式会社 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
TWI476883B (zh) 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
JP2014143342A (ja) * 2013-01-25 2014-08-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP5672324B2 (ja) * 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
US20160033209A1 (en) * 2014-07-30 2016-02-04 Geoffrey O. Campbell Reduced thermal expansion microchannel coolers
JP6272512B2 (ja) * 2015-01-26 2018-01-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10290602B2 (en) 2015-07-08 2019-05-14 Sumitomo Electric Industries, Ltd. Semiconductor device and method of making semiconductor device
JP6418126B2 (ja) * 2015-10-09 2018-11-07 三菱電機株式会社 半導体装置
WO2017130512A1 (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール
JP7117747B2 (ja) * 2016-09-29 2022-08-15 株式会社クオルテック 電子部品の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189000A (zh) * 1997-01-09 1998-07-29 日本电气株式会社 半导体激光组件
JP4462721B2 (ja) * 2000-06-07 2010-05-12 清仁 石田 はんだ合金及びはんだボール
JP3671815B2 (ja) 2000-06-12 2005-07-13 株式会社村田製作所 はんだ組成物およびはんだ付け物品
JP2002203932A (ja) * 2000-10-31 2002-07-19 Hitachi Ltd 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
KR100565139B1 (ko) * 2001-02-22 2006-03-30 니뽄 가이시 가부시키가이샤 전자 회로용 부재 및 그 제조 방법과 전자 부품
JP4206915B2 (ja) * 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
JP2005072173A (ja) 2003-08-22 2005-03-17 Senju Metal Ind Co Ltd 電子部品およびソルダペースト
JP2006100640A (ja) * 2004-09-30 2006-04-13 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP4270140B2 (ja) * 2005-02-17 2009-05-27 日立金属株式会社 窒化珪素回路基板およびそれを用いた半導体モジュール
JP4054029B2 (ja) * 2005-03-24 2008-02-27 株式会社東芝 はんだ材とそれを用いた半導体装置
JP4592486B2 (ja) * 2005-04-25 2010-12-01 清仁 石田 半導体モジュール
JP2006318980A (ja) * 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP2007108311A (ja) 2005-10-12 2007-04-26 Konica Minolta Business Technologies Inc 有機感光体、画像形成方法及び画像形成装置
JP5224430B2 (ja) * 2006-03-17 2013-07-03 株式会社豊田中央研究所 パワー半導体モジュール
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285293A (zh) * 2012-08-03 2015-01-14 富士电机株式会社 冷却构造体和电力转换装置
CN103413794A (zh) * 2013-08-16 2013-11-27 中国科学院深圳先进技术研究院 一种半导体功率器件的散热封装结构
CN112310053A (zh) * 2019-08-02 2021-02-02 株式会社东芝 半导体装置
CN112310053B (zh) * 2019-08-02 2024-05-28 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP2008270353A (ja) 2008-11-06
JP4964009B2 (ja) 2012-06-27
WO2008130012A1 (ja) 2008-10-30
US20100109016A1 (en) 2010-05-06
DE112008001023T5 (de) 2010-05-20
CN101657899B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN101657899B (zh) 功率半导体模块
CN108290250B (zh) 软钎焊接合部
EP2833401B1 (en) Power module substrate with heat sink, power module substrate with cooler, and power module
EP3352233B1 (en) Thermoelectric conversion module and thermoelectric conversion device
JP5224430B2 (ja) パワー半導体モジュール
CN105190869B (zh) 接合体的制造方法、及功率模块用基板的制造方法
US10224472B2 (en) Thermoelectric power module
EP2282336A2 (en) Base plate with tailored interface
JP4699822B2 (ja) 半導体モジュ−ルの製造方法
WO2021124923A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
US20240075559A1 (en) Solder material
EP3135653A1 (en) Process for producing united object and process for producing substrate for power module
US20220278019A1 (en) Bonded body, power module substrate, power module, method for manufacturing bonded body, and method for manufacturing power module substrate
JP2002329814A (ja) 半導体実装用絶縁基板及びパワーモジュール
KR102125051B1 (ko) 열전 모듈
JP6939973B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP4309623B2 (ja) 熱電素子用電極材およびそれを用いた熱電素子
JP2003338641A (ja) 熱電素子
US11393738B2 (en) Bonded body, power module substrate, power module, method for manufacturing bonded body, and method for manufacturing power module substrate
US10804236B2 (en) Power electronic assemblies with high purity aluminum plated substrates
Greve Assessment of Properties of Transient Liquid Phase Sintered (TLPS) Interconnects by Simulation and Experiments
CN100362655C (zh) 热界面材料以及包括铟和锌的组合物
EP4280269A1 (en) Power semiconductor module arrangement and method for producing the same
JP4309522B2 (ja) セラミック基板と金属放熱器の接合構造
JP2004193356A (ja) 熱電モジュール及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20170417

CF01 Termination of patent right due to non-payment of annual fee