CN101652955B - 时钟数据恢复装置 - Google Patents

时钟数据恢复装置 Download PDF

Info

Publication number
CN101652955B
CN101652955B CN2008800116212A CN200880011621A CN101652955B CN 101652955 B CN101652955 B CN 101652955B CN 2008800116212 A CN2008800116212 A CN 2008800116212A CN 200880011621 A CN200880011621 A CN 200880011621A CN 101652955 B CN101652955 B CN 101652955B
Authority
CN
China
Prior art keywords
value
signal
digital signal
clock
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800116212A
Other languages
English (en)
Other versions
CN101652955A (zh
Inventor
小沢诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN101652955A publication Critical patent/CN101652955A/zh
Application granted granted Critical
Publication of CN101652955B publication Critical patent/CN101652955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明的时钟数据恢复装置(1)是根据所输入的数字信号来恢复时钟信号和数据的装置，并具有：均衡部(10)、采样部(20)、时钟生成部(30)、均衡控制部(40)以及相位监视部(50)。通过由采样部(20)和时钟生成部(30)进行的循环处理，生成时钟信号CK或CKX来作为根据输入数字信号所恢复的时钟信号。通过由均衡部(10)、采样部(20)以及均衡控制部(30)进行的循环处理，来控制均衡部(10)的数字信号中的高频分量的电平调节量。

Description

时钟数据恢复装置
技术领域
本发明涉及根据所输入的数字信号来恢复时钟信号和数据的装置。
背景技术
从发送器输出的数字信号由于在从该发送器经过传送路径传送到接收器的期间波形发生恶化，因而需要在该接收器侧恢复时钟信号和数据。例如在专利文献1、2中公开了用于进行这样的恢复的时钟数据恢复装置。
这些文献所公开的装置考虑到在波形劣化的数字信号中数据转变的时刻变动，在3个定时处检测各位的数据。此时，在检测各位的数据时的3个定时中，第1定时被设定为该位的数据稳定期间的初始时刻附近，第2定时被设定为该位的数据稳定期间的终止时刻附近，另外，第3定时被设定为第1定时和第2定时之间的中央时刻。
然后，专利文献1所公开的装置通过将各定时调节成在3个定时处对各位进行检测而得出的数据全部一致来恢复时钟信号，并且，通过此时在中央的第3定时处检测各位的数据来恢复数据。
另一方面，专利文献2所公开的装置通过将各定时调节成在第1定时和第2定时各自中的位错误率(即，在该各定时处检测出的数据与在中央的第3定时处检测出的数据不同的比例)彼此相等且在初始设定范围内，来恢复时钟信号，并且，通过此时在中央的第3定时处检测各位的数据来恢复数据。
专利文献1：日本特开平7-221800号公报
专利文献2：日本特表2004-507963号公报
但是，输入数字信号的数据转变时刻由发送数字信号的发送器中的电源电压变动以及其它噪声所产生的发送器时钟抖动引起变动，并且，由基于数字信号中的不规则数据图形与传送路径中的衰减的混合的码间干涉等而引起变动。在该发送器时钟抖动或码间干涉大的情况下，上述现有装置有时不能恢复时钟信号和数据。
发明内容
本发明是为了解决上述问题而作成的，本发明的目的在于提供一种即使在发送器时钟抖动或码间干涉大的情况下，也能稳定地恢复时钟信号和数据的时钟数据恢复装置。
本发明涉及的时钟数据恢复装置是根据所输入的数字信号来恢复时钟信号和数据的装置，并具有：均衡部，采样部，时钟生成部以及均衡控制部。并且，优选的是，本发明涉及的时钟数据恢复装置还具有相位监视部。
均衡部调节所输入的数字信号中的高频分量的电平，并输出该调节后的数字信号。
采样部输入具有相同周期T的时钟信号CK和时钟信号CKX，并输入从均衡部输出的数字信号。然后，采样部在该周期的各第n期间T(n)中，对时钟信号CK所指示的时刻tC处的数字信号的值D(n)进行采样、保持并输出，并对时钟信号CKX所指示的时刻tX处的数字信号的值DX(n)进行采样、保持并输出。其中，“tC＜tX”，n是整数。
时钟生成部在各期间T(n)中，根据从采样部输出的值D(n)和值DX(n)来调节周期T或相位，以使时钟信号CK与数字信号之间的相位差减小，将满足“tX-tC＝T/2”关系的时钟信号CK和时钟信号CKX输出到采样部。
均衡控制部在各期间T(n)中，根据从采样部输出的值D(n)和值DX(n)，来控制均衡部的数字信号中的高频分量的电平调节量。
相位监视部在各期间T(n)中，根据从采样部输出的值D(n)和值DX(n)，来检测时钟信号CK和数字信号之间的相位关系，当该相位差大于规定值时，停止由均衡控制部进行的数字信号的电平调节量的控制。
输入到该时钟数据恢复装置的数字信号首先在均衡部中进行高频分量的电平调节，然后被输入到采样部。具有相同周期T的时钟信号CK和时钟信号CKX也被输入到该采样部。然后，在采样部中，在该周期的各第n期间T(n)内，对时钟信号CK所指示的时刻处的数字信号的值D(n)进行采样、保持并输出，并对时钟信号CKX所指示的时刻处的数字信号的值DX(n)进行采样、保持并输出。从采样部输出的值D(n)和值DX(n)被分别输入到时钟生成部、均衡控制部以及相位监视部。
在时钟生成部中，根据从采样部输出的值D(n)和值DX(n)来调节周期T或相位，以使时钟信号CK与数字信号之间的相位差减小，将满足“tX-tC＝T/2”关系的时钟信号CK和时钟信号CKX输出到采样部。通过由采样部和时钟生成部进行的循环处理，生成时钟信号CK或CKX，来作为根据输入数字信号所恢复的时钟信号。
在均衡控制部中，根据从采样部输出的值D(n)和值DX(n)，来控制均衡部的数字信号中的高频分量的电平调节量。
优选的是，根据相位监视部的相位关系的检测结果来许可或停止该均衡控制部的控制。即，在相位监视部中，根据从采样部输出的值D(n)和值DX(n)来检测时钟信号CK和数字信号之间的相位关系。然后，当该相位差大于规定值时，停止由均衡控制部进行的数字信号的电平调节量的控制，当该相位差小于或等于规定值时，许可由均衡控制部进行的数字信号的电平调节量的控制。
如上所述，在本发明涉及的时钟数据恢复装置中，通过由均衡部、采样部以及均衡控制部进行的循环处理，来控制均衡部的数字信号中的高频分量的电平调节量。另外，当时钟信号CK与数字信号之间的相位差大于规定值时，优选的是由相位监视部停止该控制。由此，可更准确地恢复时钟信号和数据。
优选的是，时钟生成部根据在“D(n-1)≠DX(n-1)＝D(n)”时为有效值的UP信号、以及在“D(n-1)＝DX(n-1)≠D(n)”时为有效值的DN信号来调节周期T或相位，输出时钟信号CK和时钟信号CKX。
优选的是，相位监视部根据在“D(n-1)≠DX(n-1)＝D(n)”时为有效值的UP信号、以及在“D(n-1)＝DX(n-1)≠D(n)”时为有效值的DN信号，来检测时钟信号CK和数字信号之间的相位关系。
优选的是，当在各期间T(n)中，在包括该期间在内的过去连续10个期间(T(n-9)～T(n))内UP信号和DN信号中的任一方都不是有效值时，相位监视部判定为相位差大于规定值，停止由均衡控制部进行的数字信号的电平调节量的控制。
根据本发明，即使在发送器时钟抖动或码间干涉大的情况下，也能稳定地恢复时钟信号和数据。
附图说明
图1是本实施方式涉及的时钟数据恢复装置1的结构图。
图2是示出对本实施方式涉及的时钟数据恢复装置1中的数字信号的数据进行采样的定时的图。
图3是本实施方式涉及的时钟数据恢复装置1所包含的均衡部10的电路图。
图4是示出均衡部10的放大特性等的图。
图5是本实施方式涉及的时钟数据恢复装置1所包含的时钟生成部30的结构图。
图6是示出时钟生成部30所包含的相位关系检测电路31的输入输出值的真值表的图表。
图7是时钟生成部30所包含的相位关系检测电路31的电路图。
图8是本实施方式涉及的时钟数据恢复装置1所包含的相位监视部50的结构图。
图9是对本实施方式涉及的时钟数据恢复装置1所包含的均衡控制部40中的处理进行说明的流程图。
图10是用于求出在本实施方式涉及的时钟数据恢复装置1所包含的均衡控制部40的处理中使用的变量INFLG和变量EDGFLG各自的值的电路图。
图11是示出输入到本实施方式涉及的时钟数据恢复装置1所包含的均衡部10的数字信号的波形的图。
图12是示出从本实施方式涉及的时钟数据恢复装置1所包含的均衡部10输出的数字信号的波形的图。
图13是示出从本实施方式涉及的时钟数据恢复装置1所包含的均衡部10输出的数字信号的波形的图。
图14是示出从本实施方式涉及的时钟数据恢复装置1所包含的均衡部10输出的数字信号的波形的图。
标号说明
1：时钟数据恢复装置；10：均衡部；20：采样部；30：时钟生成部；40：均衡控制部；50：相位监视部。
具体实施方式
以下，参照附图详细说明用于实施本发明的优选实施方式。另外，在图的说明中对相同要素标注相同标号，并省略重复说明。
图1是本实施方式涉及的时钟数据恢复装置1的结构图。该图所示的时钟数据恢复装置1是根据所输入的数字信号来恢复时钟信号和数据的装置，并具有均衡部10、采样部20、时钟生成部30、均衡控制部40以及相位监视部50。
图2是示出对本实施方式涉及的时钟数据恢复装置1中的数字信号的数据进行采样的定时的图。该图示意性示出了输入数字信号的眼图(Eye Pattern)，还示出了从时钟生成部30输出并输入到采样部20的时钟信号CK和时钟信号CKX各自的定时，并还示出了从采样部20输出的数字值D(n)和值DX(n)各自的定时。
均衡部10调节所输入的数字信号中的高频分量的电平，并将该调节后的数字信号输出到采样部20。均衡部10包含高通滤波电路(HPF)11、放大电路12以及加法电路13。不过，如后所述，均衡部10不一定被明确区分为这3个电路。
高通滤波电路11使输入数字信号中的高频分量有选择地通过并输出到放大电路12。放大电路12对从高通滤波电路11输出的信号进行放大并输出到加法电路13。该放大电路12中的增益是接收从均衡控制部40输出的值EQLCTL来设定的。然后，加法电路13输入了输入数字信号，并输入从放大电路12输出的信号，将这些信号相加后得出的结果输出到采样部20。从均衡部10输出并输入到采样部20的数字信号是对输入数字信号的高频分量进行放大后的信号，并且是对在传送时数字信号的高频分量受到的损失进行了补偿后的信号。
采样部20输入具有相同周期T的时钟信号CK和时钟信号CKX，并输入从均衡部10输出的数字信号。然后，采样部20在该周期的各第n期间T(n)中，对时钟信号CK指示的时刻tC处的数字信号的值D(n)进行采样、保持并输出，并对时钟信号CKX指示的时刻tX处的数字信号的值DX(n)进行采样、保持并输出。其中，“tC＜tX”，n是整数。
采样部20包含两个锁存电路21、22。锁存电路21输入从均衡部10输出的数字信号，并输入从时钟生成部30输出的时钟信号CK，在各期间T(n)中对时钟信号CK所指示的时刻处的数字信号的值D(n)进行采样、保持并输出。并且，锁存电路22输入从均衡部10输出的数字信号，并输入从时钟生成部30输出的时钟信号CKX，在各期间T(n)中对时钟信号CKX所指示的时刻处的数字信号的值DX(n)进行采样、保持并输出。
时钟生成部30在各期间T(n)中，根据从采样部20输出的值D(n)和值DX(n)来调节周期T或相位，以使时钟信号CK与数字信号之间的相位差减小，将满足“tX-tC＝T/2”关系的时钟信号CK和时钟信号CKX输出到采样部20。另外，时钟信号CK是指示在采样部20中在各位期间的中央时刻检测数字信号数据的定时的时钟信号，时钟信号CKX是指示在采样部20中在从某一位向下一位转变的时刻检测数字信号数据的定时的时钟信号。
两个时钟信号CK和时钟信号CKX都可以是单相，也可以是多相。例如，当考虑时钟信号CK为4相的情况时，使用各个周期是4T且相位彼此相差π/2的4个时钟信号CK<1>、CK<2>、CK<3>、CK<4>，并与这4个时钟信号CK<1>～CK<4>对应地将4个锁存电路设在采样部内。在为多相的情况下，尽管采样部的电路规模增大，但缓和了各电路块所需要的速度。
均衡控制部40在各期间T(n)中，根据从采样部20输出的值D(n)和值DX(n)来控制均衡部10的数字信号中的高频分量的电平调节量。均衡控制部40将用于进行该控制的值EQLCTL输出到均衡部10。
相位监视部50在各期间T(n)中，根据从采样部20输出的值D(n)和值DX(n)，检测时钟信号CK和数字信号之间的相位关系。然后，当该相位差大于规定值时，相位监视部50停止由均衡控制部40进行的数字信号的电平调节量的控制，当该相位差小于或等于规定值时，相位监视部50许可由均衡控制部40进行的数字信号的电平调节量的控制。相位监视部50将用于指示均衡控制部40中控制的许可或停止的值ENABLE输出到均衡控制部40。
在本实施方式涉及的时钟数据恢复装置1中，所输入的数字信号首先在均衡部10中进行高频分量的电平调节，然后被输入到采样部20。具有相同周期T的时钟信号CK和时钟信号CKX也被输入到该采样部20。然后，采样部20在该周期的各第n期间T(n)中，通过锁存电路21对时钟信号CK所指示的时刻处的数字信号的值D(n)进行采样、保持并输出，并通过锁存电路22对时钟信号CKX所指示的时刻处的数字信号的值DX(n)进行采样、保持并输出。从采样部20输出的值D(n)和值DX(n)被分别输入到时钟生成部30、均衡控制部40以及相位监视部50。
在时钟生成部30中，根据从采样部20输出的值D(n)和值DX(n)来调节周期T或相位，以使时钟信号CK与数字信号之间的相位差减小，将满足“tX-tC＝T/2”的关系的时钟信号CK和时钟信号CKX输出到采样部20。通过由采样部20和时钟生成部30进行的循环处理，生成时钟信号CK或CKX，来作为根据输入数字信号所恢复的时钟信号。
在均衡控制部40中，根据从采样部20输出的值D(n)和值DX(n)来控制均衡部20的数字信号中的高频分量的电平调节量。用于进行该控制的值EQLCTL从均衡控制部40输出并输入到均衡部10。
优选的是，根据相位监视部50的相位关系检测结果来许可或停止该均衡控制部40的控制。即，在相位监视部50中，根据从采样部20输出的值D(n)和值DX(n)，来检测时钟信号CK和数字信号之间的相位关系。然后，当该相位差大于规定值时，停止由均衡控制部40进行的数字信号的电平调节量的控制，当该相位差小于或等于规定值时，许可由均衡控制部40进行的数字信号的电平调节量的控制。用于指示均衡控制部40中的控制的许可或停止的值ENABLE从相位监视部50输出并输入到均衡控制部40。
如上所述，在本实施方式涉及的时钟数据恢复装置1中，通过由均衡部10、采样部20以及均衡控制部30进行的循环处理来控制均衡部10的数字信号中的高频分量的电平调节量。另外，当时钟信号CK与数字信号之间的相位差大于规定值时，优选的是，由相位监视部50停止该控制。由此，可更准确地恢复时钟信号和数据。
图3是本实施方式涉及的时钟数据恢复装置1所包含的均衡部10的电路图。均衡部10包含：电阻器111～114、场效应管121～124、恒流源131～134、电阻器141、143以及电容器142、144。电容器142、144各自的电容值是可变的，是接收从均衡控制部40输出的值EQLCTL来设定的。
电阻器111、场效应管121以及恒流源131按该顺序串联连接，对电阻器111侧施加基准电压，恒流源131侧接地。电阻器112、场效应管122以及恒流源132按该顺序串联连接，对电阻器112侧施加基准电压，恒流源132侧接地。电阻器113、场效应管123以及恒流源133按该顺序串联连接，对电阻器113侧施加基准电压，恒流源133侧接地。并且，电阻器114、场效应管124以及恒流源134按该顺序串联连接，对电阻器114侧施加基准电压，恒流源134侧接地。
电阻器141和电容器142相互并联连接，并设在场效应管121和恒流源131的连接点与场效应管122和恒流源132的连接点之间。电阻器143和电容器144相互并联连接，并设在场效应管123和恒流源133的连接点与场效应管124和恒流源134的连接点之间。场效应管123的栅极端子与电阻器111和场效应管121的连接点连接。并且，场效应管124的栅极端子与电阻器112和场效应管122的连接点连接。
输入到均衡部10的数字信号(IN+/IN-)被输入到场效应管121、122的栅极端子间。从均衡部10输出的数字信号(OUT+/OUT-)作为电阻器113和场效应管123的连接点与电阻器114和场效应管124的连接点之间的电位差被输出。
在这样构成的均衡部10中，根据值EQLCTL设定电容器142、144各自的电容值，并设定输入数字信号中的高频分量的增益。电容器142、144各自的电容值越大，输入数字信号中的高频分量的增益越大。然后，输入数字信号(IN+/IN-)中的高频分量根据增益而放大，并作为输出数字信号(OUT+/OUT-)被输出。
图4是示出均衡部10的放大特性等的图。图4(a)示出与时钟数据恢复装置1的输入端连接的传送路径的损失特性。图4(b)示出均衡部10的放大特性。并且，图4(c)示出综合了传送路径的损失特性和均衡部10的放大特性后的特性。如图4(a)所示，经过传送路径输入到时钟数据恢复装置1的输入端的数字信号在传送时，信号频带中的高频分量受到损失。因此，均衡部10为了补偿在传送时数字信号的高频分量所受到的损失，而增加均衡控制值C_EQL(EQLCTL)，如图4(b)所示，对输入数字信号的高频分量进行放大，如图4(c)所示输出该补偿后的输出数字信号。
在图4(b)和图4(c)中，单点划线A表示这样的情况：均衡部10中的补偿(高频分量放大时的增益)过小，该补偿后的输出数字信号的高频分量小。虚线B表示这样的情况：均衡部10中的补偿(高频分量放大时的增益)过大，该补偿后的输出数字信号的高频分量增大。并且，实线C表示这样的情况：均衡部10中的补偿(高频分量放大时的增益)处于适当范围内，该补偿后的输出数字信号在信号频带内为大致平坦。
均衡部10中的补偿(高频分量放大时的增益)的大小取决于根据从均衡控制部40输出的值EQLCTL而设定的电容器142、144各自的电容值。因此，本实施方式涉及的时钟数据恢复装置1通过在均衡控制部40中将值EQLCTL调节为适当范围内来进行控制，以便使均衡部10中的补偿(高频分量放大时的增益)维持在适当范围内。
图5是本实施方式涉及的时钟数据恢复装置1所包含的时钟生成部30的结构图。时钟生成部30根据从采样部20输出的值D(n)和值DX(n)来生成时钟信号CK和时钟信号CKX，时钟生成部30包含：相位关系检测电路(BBPHD)31、充电泵电路(CP)32、低通滤波电路(LPF)33以及电压控制振荡电路(VCO)34。
相位关系检测电路31根据从采样部20输出的值D(n)和值DX(n)进行遵照图6所示的真值表的逻辑运算，输出UP信号和DN信号。即，相位关系检测电路31将在“D(n-1)≠DX(n-1)＝D(n)”时成为有效值的UP信号、以及在“D(n-1)＝DX(n-1)≠D(n)”时成为有效值的DN信号作为表示相位关系的信号来输出。
如图7的电路图所示，相位关系检测电路31可构成为包含：逻辑“异或”电路311，其输入值D(n-1)和值D(n)；逻辑“异或”电路312，其输入值D(n-1)和值DX(n)；逻辑“与”电路313，其输入逻辑“异或”电路311和逻辑“异或”电路312各自的输出值并输出UP信号；以及逻辑“与”电路314，其输入逻辑“异或”电路311的输出值和逻辑“异或”电路312的输出值的逻辑反转值并输出DN信号。
当UP信号是有效值时，时钟信号CK的相位相对于输入数字信号滞后，因而需要使时钟信号CK和时钟信号CKX的相位提前。另一方面，当DN信号是有效值时，时钟信号CK的相位相对于输入数字信号超前，因而需要使时钟信号CK和时钟信号CKX的相位延迟。
因此，充电泵电路32根据从相位关系检测电路31输出的UP信号和DN信号中的哪一个是有效值，来将充电和放电中的某一个电流脉冲输出到低通滤波电路33。低通滤波电路33输入从充电泵电路32输出的电流脉冲，根据该所输入的电流脉冲是充电和放电中的哪一个来增减输出电压值。然后，电压控制振荡电路34产生与来自低通滤波电路33的输出电压值对应的周期的时钟信号CK和时钟信号CKX。这样在时钟生成部30中生成的时钟信号CK和时钟信号CKX是根据UP信号和DN信号调节了周期后的时钟信号。
图8是本实施方式涉及的时钟数据恢复装置1所包含的相位监视部50的电路图。相位监视部50构成为包含：逻辑“异或”电路51、52，逻辑“与”电路53、54，移位寄存器电路55、56，逻辑“或”电路57、58，以及逻辑“与”电路59。
逻辑“异或”电路51输入值D(n-1)和值D(n)，并输出这两个值的逻辑“异或”值。逻辑“异或”电路52输入值D(n-1)和值DX(n)，并输出这两个值的逻辑“异或”值。逻辑“与”电路53输入逻辑“异或”电路51和逻辑“异或”电路52各自的输出值，并输出该两个值的逻辑“与”即值UP(n)。逻辑“与”电路54输入逻辑“异或”电路51的输出值和逻辑“异或”电路52的输出值的逻辑反转值，并输出该两个值的逻辑“与”即值DN(n)。即，在“D(n-1)≠DX(n-1)＝D(n)”时值UP(n)为有效值，在“D(n-1)＝DX(n-1)≠D(n)”时值DN(n)为有效值。
移位寄存器电路55在各期间T(n)中输入从逻辑“与”电路53输出的值UP(n)，对包括该期间在内的过去连续10个期间(T(n-9)～T(n))的值UP(n-9)～UP(n)进行存储并输出。并且，移位寄存器电路56在各期间T(n)中输入从逻辑“与”电路54输出的值DN(n)，对包括该期间在内的过去连续10个期间(T(n-9)～T(n))的值DN(n-9)～DN(n)进行存储并输出。
逻辑“或”电路57输入从移位寄存器电路55输出的值UP(n-9)～UP(n)，并输出该10个值的逻辑“或”值。逻辑“或”电路58输入从移位寄存器电路56输出的值DN(n-9)～DN(n)，并输出该10个值的逻辑“或”值。逻辑“与”电路59输入从逻辑“或”电路57和逻辑“或”电路58各自输出的值，并输出该两个值的逻辑“与”即值ENABLE。
即，当值UP(n-9)～UP(n)中的至少一个是有效值、且值DN(n-9)～DN(n)中的至少一个是有效值时，从逻辑“与”电路59输出的值ENABLE为有效值。另一方面，当值UP(n-9)～UP(n)全部是非有效值、或者值DN(n-9)～DN(n)全部是非有效值时，从逻辑“与”电路59输出的值ENABLE为非有效值。值ENABLE为非有效值，这表示时钟信号CK与数字信号之间的相位差大于规定值。
另外，相位监视部50中的值ENABLE的输出可以在各期间T(n)中进行1次，也可以每M个期间(例如10个期间)进行1次。在前者的情况下，针对包括某个期间T(n)在内的过去连续10个期间(T(n-9)～T(n))求出值ENABLE，在下一期间T(n+1)中针对10个期间(T(n-8)～T(n+1))求出下一值ENABLE。在后者的情况下，针对包括某个期间T(n)在内的过去连续10个期间(T(n-9)～T(n))求出值ENABLE，在从此之后的M个期间后针对10个期间(T(n+M-9)～T(n+M))求出下一值ENABLE。
在10个期间中判断是否存在UP信号和DN信号分别为有效值的期间，这是基于以下理由来判断的。即，在输入数字信号的某一位和下一位之间有数据转变的情况下，UP信号和DN信号中的一方为有效值，另一方为非有效值。在输入数字信号的某一位和下一位之间没有数据转变的情况下，UP信号和DN信号都为非有效值。
在时钟信号CK和时钟信号CKX各自的相位适当的情况下，在某连续的多个期间内存在UP信号为有效值的期间，也存在DN信号为有效值的期间。然而，在时钟信号CK和时钟信号CKX各自的相位发生偏差的情况下，在某连续的多个期间内，UP信号始终为非有效值，或者DN信号始终为非有效值。
在串行数据通信中使用的8B10B编码保证了在10位之间有2次以上的数据转变。因此，当在10个期间中判断是否存在UP信号和DN信号分别为有效值的期间时，在时钟信号CK和时钟信号CKX各自的相位适当的情况下，在该10个期间内，必然存在UP信号为有效值的期间，也必然存在DN信号为有效值的期间。
反之，在10个期间中DN信号始终为非有效值的情况下，或者在10个期间中UP信号始终为非有效值的情况下，判定为时钟信号CK和时钟信号CKX各自的相位发生偏差，因此，不能正确地检测出偏移赋予量Voff与适当值的偏差。根据以上理由，优选的是，在10个期间中判断是否存在UP信号和DN信号分别为有效值的期间。
从相位监视部50输出的值ENABLE被输入到均衡控制部40。当该值ENABLE是有效值时，均衡控制部40控制均衡部10的数字信号中的高频分量的电平调节量(即，输入数字信号的高频分量的增益)。另一方面，当该值ENABLE是非有效值时，均衡控制部40停止对均衡部10中的数字信号的电平调节量的控制。
图9是对本实施方式涉及的时钟数据恢复装置1所包含的均衡控制部40中的处理进行说明的流程图。均衡控制部40使用从相位监视部50输出的值ENABLE，并使用变量INCNT、变量EDGCNT、变量INFLG、变量EDGFLG、常数INCNTTH和常数EDGCNTTH，来求出应提供给均衡部10所包含的放大电路12的值EQLCTL。变量INFLG和变量EDGFLG各自的值是由图10所示的逻辑电路根据值D(n)和值DX(n)来求出的，并表示为“EDGFLG(n)＝D(n-1)^D(n)”、“INFLG(n)＝EDGFLG(n)*{D(n-2)^DX(n-1)}”。这里，运算记号“^”表示逻辑“异或”。
在步骤S10中，将变量INCNT和变量EDGCNT各自的值设定为初始值0。在接下来的步骤S11中，判断从相位监视部50输出的值ENABLE是否是有效值，在值ENABLE是有效值的情况下，进到步骤S12，在不是这样的情况下，停在步骤S11。在步骤S12中，使变量INCNT的值加上变量INFLG的值，将该相加值作为变量INCNT的新值。并且，在步骤S12中，使变量EDGCNT的值加上变量EDGFLG的值，将该相加值作为变量EDGCNT的新值。
在接下来的步骤S13中，判定变量EDGCNT的值是否大于常数EDGCNTTH，在变量EDGCNT的值大于常数EDGCNTTH的情况下，进到步骤S14，在变量EDGCNT的值小于或等于常数EDGCNTTH的情况下，回到步骤S11。即，进行步骤S11～S13各自的处理，直到在步骤S 13中判定为变量EDGCNT的值大于常数EDGCNTTH。
均衡控制部40中的步骤S11～S13各自的处理与相位监视部50中的值ENABLE的输出一样，可以在各期间T(n)中进行1次，也可以每M个期间(例如10个期间)进行1次。在后者的情况下，在步骤S12中，使针对各M个期间获得的变量INFLG的总和值加上变量INCNT的值，并使针对各M个期间获得的变量EDGFLG的总和值加上变量EDGCNT的值。
在步骤S14中，分为如下所述的3种情况(a)～(c)来进行不同的处理。即，在变量INCNT的值小于常数INCNTTH的情况下，增加值EQLCTL，将新值EQLCTL通知给放大电路12。在变量INCNT的值大于从变量EDGCNT的值中减去常数INCNTTH后的值的情况下，减少值EQLCTL，将新值EQLCTL通知给放大电路12。并且，在不是上述2种情况的任一方的情况下，维持值EQLCTL。然后，当步骤S14的处理结束时，回到步骤S10，重复此前所说明的处理。
[算式1]
Figure G2008800116212D00141
Figure G2008800116212D00142
Figure G2008800116212D00143
通过以上的均衡控制部40的处理，将值EQLCTL调节成变量INCNT值存在于一定的适当范围(INCNTTH～EDGCNT-INCNTTH)内，并调节均衡部10的数字信号中的高频分量的电平调节量。通过这样，将均衡部10的数字信号中的高频分量的电平调节量设定为适当范围内的值。
并且，在均衡控制部40中，在从相位监视部50输出的值ENABLE是有效值的情况下(即，在值UP(n-9)～UP(n)中的至少一方是有效值、且值DN(n-9)～DN(n)中的至少一方是有效值的情况下)，在值EQLCTL更新时参照其间的值D和值DX，来控制均衡部10的数字信号中的高频分量的电平调节量。
然而，在均衡控制部40中，在从相位监视部50输出的值ENABLE是非有效值的情况下(即，在值UP(n-9)～UP(n)全部是非有效值的情况下，或者在值DN(n-9)～DN(n)全部是非有效值的情况下)，由于时钟信号CK与数字信号之间的相位差大于规定值，因此在值EQLCTL更新时不参照其间的值D和值DX，停止对均衡部10中的数字信号的电平调节量的控制。
这样，在本实施方式涉及的时钟数据恢复装置1中，即使在数字信号在传送时受到的损失变动的情况下，也能将均衡部10的数字信号中的高频分量的电平调节量设定为适当范围内的值，从而能够更准确地恢复时钟信号和数据。
图11是示出输入到本实施方式涉及的时钟数据恢复装置1所包含的均衡部10的数字信号的波形的图。在以下的图中，横轴X表示X秒的位置，纵轴表示电压(任意常数)。图12～图14是示出从本实施方式涉及的时钟数据恢复装置1所包含的均衡部10输出的数字信号的波形的图。图12～图14表示当在图11内示出波形的数字信号被输入到均衡部10时从该均衡部10输出的数字信号的波形的模拟结果。图12示出值EQLCTL小于适当范围的情况(上述(a)的情况)。图13示出值EQLCTL大于适当范围的情况(上述(b)的情况)。并且，图14示出值EQLCTL在适当范围内的情况(上述(c)的情况)。
如图12所示，在值EQLCTL小于适当范围的情况下，均衡部10中的补偿(高频分量放大时的增益)过小，该补偿后的输出数字信号的高频分量小，数字信号的位间数据转变时的电平变动幅度大。
另一方面，如图13所示，在值EQLCTL大于适当范围的情况下，均衡部10中的补偿(高频分量放大时的增益)过大，该补偿后的输出数字信号的高频分量增大，即使与输入数字信号相比，数字信号的位间数据转变时的电平变动幅度也大。
与此相对，如图14所示，在值EQLCTL在适当范围内的情况下，均衡部10中的补偿(高频分量放大时的增益)在适当范围内，该补偿后的输出数字信号在信号频带内为大致平坦，数字信号的位间数据转变时(时钟信号CKX指示的时刻)的电平变动幅度小，而且在位的中心时刻(时钟信号CK指示的时刻)的眼张开的幅度大。
在本实施方式涉及的时钟数据恢复装置1中，由均衡控制部40控制成值EQLCTL维持在适当范围内，以使如图14所示从均衡部10输出的数字信号的位间数据转变时的电平变动幅度变小。由此，即使在发送器时钟抖动或码间干涉大的情况下，也能稳定地恢复时钟信号和数据。
如图12～图14所示，均衡的输出波形与图形相应地变钝，眼开口减小。为了扩大眼开口，需要减小交叉点。在图12～图14中，D(n-2)、D(n-1)、D(n)是CK处的采样结果，DX(n-1)表示CKX处的采样结果。当考虑仅限于从D(n-1)向D(n)有转变的情况即D(n-1)≠D(n)的情况时，在图12的均衡过小的波形中，在D(n-2)为高电平的情况下，DX(n-1)为高电平，在D(n-2)为低电平的情况下，DX(n-1)为低电平。
在图13的均衡过大的波形中，在D(n-2)为高电平的情况下，DX(n-1)为低电平，在D(n-2)为低电平的情况下，DX(n-1)为高电平。在图14的均衡过大的波形中，DX(n-1)不依赖于D(n-2)的值。因此，关于D(n-1)^D(n)为高电平的情况，在D(n-2)^DX(n-1)为高电平和低电平的情况下数量都相等即可。
图9的EDGCNT对D(n-1)^D(n)为高电平的数量进行计数。INCNT对D(n-2)^DX(n-1)为高电平的数量进行计数。只要将EQLCTL控制成大体上为
Figure G2008800116212D00161
就能将均衡控制为最佳。

Claims (5)

1.一种时钟数据恢复装置，该装置根据所输入的数字信号来恢复时钟信号和数据，其特征在于，该时钟数据恢复装置具有：
均衡部，其调节所输入的数字信号中的高频分量的电平，并输出该调节后的数字信号；
采样部，其输入具有相同周期T的时钟信号CK和时钟信号CKX，并输入从所述均衡部输出的数字信号，在该周期的各第n期间T（n）中，对所述时钟信号CK所指示的时刻tC处的所述数字信号的值D（n）进行采样、保持并输出，对所述时钟信号CKX所指示的时刻tX处的所述数字信号的值DX（n）进行采样、保持并输出；
时钟生成部，其在各期间T（n）中，根据从所述采样部输出的值D（n）和值DX（n）来调节周期T或相位，使得所述时钟信号CK与所述数字信号之间的相位差减小，将满足tX－tC＝T/2关系的所述时钟信号CK和所述时钟信号CKX输出到所述采样部；以及
均衡控制部，其在各期间T（n）中，根据从所述采样部输出的值D（n）和值DX（n），来控制所述均衡部的所述数字信号中的高频分量的电平调节量，该均衡控制部将用于进行该控制的值EQLCTL输出到所述均衡部，
并且，tC＜tX，n是整数，
其中，所述均衡部包括高通滤波部、放大部以及加法部，
所述高通滤波部使输入的数字信号中的高频分量有选择地通过并输出到所述放大部，
所述放大部对从所述高通滤波部输出的信号进行放大并输出到所述加法部，所述放大部中的增益是接收从所述均衡控制部输出的所述值EQLCTL来设定的，
所述加法部输入了输入数字信号，并输入从所述放大部输出的信号，将这些信号相加后得出的结果输出到所述采样部。
2.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述时钟生成部根据在D（n－1）≠DX（n－1）＝D（n）时为有效值的UP信号、以及在D（n－1）＝DX（n－1）≠D（n）时为有效值的DN信号，来调节周期T或相位，输出所述时钟信号CK和所述时钟信号CKX。
3.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述时钟数据恢复装置还具有相位监视部，该相位监视部在各期间T（n）中，根据从所述采样部输出的值D（n）和值DX（n），来检测所述时钟信号CK与所述数字信号之间的相位关系，当该相位差大于规定值时，停止由所述均衡控制部进行的所述数字信号的电平调节量的控制。
4.根据权利要求3所述的时钟数据恢复装置，其特征在于，所述相位监视部根据在D（n－1）≠DX（n－1）＝D（n）时为有效值的UP信号、以及在D（n－1）＝DX（n－1）≠D（n）时为有效值的DN信号，来检测所述时钟信号CK与所述数字信号之间的相位关系。
5.根据权利要求4所述的时钟数据恢复装置，其特征在于，当在各期间T（n）中在包括该期间在内的过去连续10个期间（T（n－9）～T（n））内所述UP信号和所述DN信号中的任一方不是有效值时，所述相位监视部判定为相位差大于规定值，并停止由所述均衡控制部进行的所述数字信号的电平调节量的控制。
CN2008800116212A 2007-11-06 2008-10-28 时钟数据恢复装置 Active CN101652955B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP289011/2007 2007-11-06
JP2007289011A JP4558028B2 (ja) 2007-11-06 2007-11-06 クロックデータ復元装置
PCT/JP2008/069555 WO2009060763A1 (ja) 2007-11-06 2008-10-28 クロックデータ復元装置

Publications (2)

Publication Number Publication Date
CN101652955A CN101652955A (zh) 2010-02-17
CN101652955B true CN101652955B (zh) 2013-07-03

Family

ID=40625657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800116212A Active CN101652955B (zh) 2007-11-06 2008-10-28 时钟数据恢复装置

Country Status (7)

Country Link
US (1) US8331513B2 (zh)
EP (1) EP2131523B1 (zh)
JP (1) JP4558028B2 (zh)
KR (1) KR101397741B1 (zh)
CN (1) CN101652955B (zh)
TW (1) TWI405447B (zh)
WO (1) WO2009060763A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
JP5540472B2 (ja) * 2008-06-06 2014-07-02 ソニー株式会社 シリアルデータ受信機、利得制御回路および利得制御方法
TWI451102B (zh) * 2009-09-24 2014-09-01 Hon Hai Prec Ind Co Ltd 對串列訊號進行測試的資料處理設備及方法
KR101161314B1 (ko) 2010-05-14 2012-07-02 전자부품연구원 비정수 샘플링 방식의 클록 데이터 복원장치
WO2012017609A1 (ja) * 2010-08-03 2012-02-09 パナソニック株式会社 適応型受信システム及び適応型送受信システム
CN102594340B (zh) * 2011-01-17 2015-05-27 智原科技股份有限公司 相位检测器、相位检测方法以及时钟数据恢复装置
US8384421B1 (en) * 2011-04-21 2013-02-26 Applied Micro Circuits Corporation Digital CMOS circuit with noise cancellation
CN102299721A (zh) * 2011-09-22 2011-12-28 四川和芯微电子股份有限公司 均衡电路及均衡系统
US20140032743A1 (en) * 2012-07-30 2014-01-30 James S. Hiscock Selecting equipment associated with provider entities for a client request
CN104572543B (zh) * 2013-10-12 2019-04-09 成都信息工程大学 一种过采样高速串行接收器
JP5844832B2 (ja) * 2014-02-03 2016-01-20 日本電信電話株式会社 ディジタルコヒーレント光受信装置および周波数特性調整方法
JP6371096B2 (ja) 2014-04-09 2018-08-08 ザインエレクトロニクス株式会社 受信装置
JP6703364B2 (ja) * 2014-04-10 2020-06-03 ザインエレクトロニクス株式会社 受信装置
US9356588B2 (en) 2014-06-09 2016-05-31 Qualcomm Incorporated Linearity of phase interpolators using capacitive elements
KR102326661B1 (ko) * 2015-08-13 2021-11-16 삼성전자주식회사 이퀄라이저 장치 및 이를 포함하는 메모리 장치
KR101748032B1 (ko) * 2015-09-03 2017-06-14 한국과학기술원 집적회로를 이용한 다중전극 신장신경절제 방법 및 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1557077A (zh) * 2001-05-17 2004-12-22 印芬龙科技股份有限公司 用于从失真模拟信号中重构以符号率计时纪录的数据的方法
CN1677877A (zh) * 2004-03-31 2005-10-05 清华大学 时域同步正交频分复用接收机总体结构
CN1720493A (zh) * 2002-12-06 2006-01-11 哉英电子股份有限公司 相位选择型频率调制器和相位选择型频率合成器
CN1771704A (zh) * 2004-04-16 2006-05-10 哉英电子股份有限公司 发送电路、接收电路和时钟抽出电路以及数据传送方法和数据传送系统
WO2007058279A1 (ja) * 2005-11-17 2007-05-24 Thine Electronics, Inc. クロックデータ復元装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614638B2 (ja) * 1985-07-31 1994-02-23 セルヴル ミシエル 局部クロック信号と受信データ信号とを再同期させる機構
GB9102936D0 (en) * 1991-02-12 1991-03-27 Shaye Communications Ltd Digital communications systems
JPH07221800A (ja) 1994-02-02 1995-08-18 Nec Corp データ識別再生回路
SE511852C2 (sv) * 1997-07-14 1999-12-06 Ericsson Telefon Ab L M Klockfasjusterare för återvinning av datapulser
US6298103B1 (en) * 1998-06-16 2001-10-02 Sorrento Networks Corporation Flexible clock and data recovery module for a DWDM optical communication system with multiple clock rates
US20020085656A1 (en) 2000-08-30 2002-07-04 Lee Sang-Hyun Data recovery using data eye tracking
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
JP4063001B2 (ja) * 2002-07-19 2008-03-19 日本電気株式会社 多相クロック生成回路
US7320094B2 (en) * 2003-07-22 2008-01-15 Intel Corporation Retraining derived clock receivers
US7688887B2 (en) * 2003-09-02 2010-03-30 Gennum Corporation Precision adaptive equalizer
US7308048B2 (en) * 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
US7735037B2 (en) * 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7577193B2 (en) * 2005-06-28 2009-08-18 Intel Corporation Adaptive equalizer
CN101310495A (zh) * 2005-11-18 2008-11-19 皇家飞利浦电子股份有限公司 近似最小误码率的均衡器自适应
JP4652961B2 (ja) * 2005-11-30 2011-03-16 富士通株式会社 シリアル転送用インターフェース
JP4557948B2 (ja) 2006-10-12 2010-10-06 ザインエレクトロニクス株式会社 クロックデータ復元装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1557077A (zh) * 2001-05-17 2004-12-22 印芬龙科技股份有限公司 用于从失真模拟信号中重构以符号率计时纪录的数据的方法
CN1720493A (zh) * 2002-12-06 2006-01-11 哉英电子股份有限公司 相位选择型频率调制器和相位选择型频率合成器
CN1677877A (zh) * 2004-03-31 2005-10-05 清华大学 时域同步正交频分复用接收机总体结构
CN1771704A (zh) * 2004-04-16 2006-05-10 哉英电子股份有限公司 发送电路、接收电路和时钟抽出电路以及数据传送方法和数据传送系统
WO2007058279A1 (ja) * 2005-11-17 2007-05-24 Thine Electronics, Inc. クロックデータ復元装置

Also Published As

Publication number Publication date
EP2131523A1 (en) 2009-12-09
KR101397741B1 (ko) 2014-05-20
WO2009060763A1 (ja) 2009-05-14
EP2131523B1 (en) 2021-04-28
TW200937925A (en) 2009-09-01
CN101652955A (zh) 2010-02-17
JP2009118186A (ja) 2009-05-28
JP4558028B2 (ja) 2010-10-06
KR20100084974A (ko) 2010-07-28
EP2131523A4 (en) 2014-07-02
TWI405447B (zh) 2013-08-11
US8331513B2 (en) 2012-12-11
US20110285432A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
CN101652955B (zh) 时钟数据恢复装置
US9794088B2 (en) On-chip AC coupled receiver with real-time linear baseline-wander compensation
CN101361312B (zh) 时钟数据恢复装置
KR102275636B1 (ko) 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
JP5564509B2 (ja) 高速シリアルインターフェイス受信器回路における自動較正
US20080130806A1 (en) Adaptive equalization system for a signal receiver
US8599909B2 (en) Serial link voltage margin determination in mission mode
CN108242922B (zh) 紧凑的占空比校正装置及通信系统
CN104205713B (zh) 发射器噪声注入
CN106878217B (zh) 用于数据解调的方法和设备
US20100295591A1 (en) Inter-pair skew adjustment
JP2017503446A (ja) クロックリカバリ方法、装置、システムおよびコンピュータ記憶媒体
US20100188126A1 (en) Voltage Controlled Duty Cycle and Non-Overlapping Clock Generation Implementation
US10312920B2 (en) Baseline wander compensation
US6801043B2 (en) Time domain reflectometry based transmitter equalization
CN106992771A (zh) 输出恒定占空比信号的电路及时钟信号生成装置
KR101739970B1 (ko) 내부적으로 등화 강도를 조절하는 신호 수신 시스템
US8767876B2 (en) Filter offset compensation
Carroll Noise-resistant chaotic maps
CN113810048A (zh) 具有增益校正的锁相环两点调制电路、发射机及校正方法
US20160373240A1 (en) Systems and Methods for Clock Recovery
JP2011087243A (ja) オーバーサンプリング回路、及びそれを用いたシリアル通信システム
JPH0865284A (ja) 自動位相制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant