CN101361312B - 时钟数据恢复装置 - Google Patents

时钟数据恢复装置 Download PDF

Info

Publication number
CN101361312B
CN101361312B CN2007800017424A CN200780001742A CN101361312B CN 101361312 B CN101361312 B CN 101361312B CN 2007800017424 A CN2007800017424 A CN 2007800017424A CN 200780001742 A CN200780001742 A CN 200780001742A CN 101361312 B CN101361312 B CN 101361312B
Authority
CN
China
Prior art keywords
value
signal
mentioned
digital signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800017424A
Other languages
English (en)
Other versions
CN101361312A (zh
Inventor
小沢诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN101361312A publication Critical patent/CN101361312A/zh
Application granted granted Critical
Publication of CN101361312B publication Critical patent/CN101361312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

时钟数据恢复装置(1)是根据所输入的数字信号来恢复时钟信号以及数据的装置，其具有：均衡部(10)、采样部(20)、时钟生成部(30)、均衡控制部(40)、以及相位监测部(50)。借助均衡部(10)、采样部(20)以及均衡控制部(40)进行的循环处理，进行均衡部(10)中的数字信号的电平调整量的控制，另一方面，当时钟信号CK与数字信号间的相位差大于预定值时，借助相位监测部(50)停止相应控制。由此，能够更准确地恢复时钟信号以及数据。

Description

时钟数据恢复装置
技术领域
本发明涉及根据所输入的数字信号对时钟信号和数据进行恢复的装置。
背景技术
由于从发送器输出的数字信号在从该发送器经由传输路径向接收器传输的期间内波形产生恶化，因此需要在该接收器侧对时钟信号和数据进行恢复。这种用于进行恢复的时钟数据恢复装置例如公开在专利文献1、2和3中。
一般的时钟数据恢复装置对波形恶化后而被输入的数字信号的数据，在各位期间的中央时刻进行检测(将相应检测值表示为D(n))，并且还在从某一位迁移至下一位的迁移时刻进行检测(将相应检测值表示为DX(n))。于是，时钟数据恢复装置根据这些值D(n)以及值DX(n)，调整时钟信号的周期或相位，使表示检测这些值的定时的时钟信号与输入数字信号之间的相位差变小，由此能够得到被恢复后的时钟信号以及数据。
此外，作为时钟数据恢复装置，公知有具备对输入数字信号的电平进行调整并输出的均衡部的装置。均衡部通过对输入数字信号的电平进行调整，从而对从发送器经过传输路径传输至接收器的期间中所受到的损失进行补偿。时钟数据恢复装置通过该均衡部根据电平调整后的数字信号，来检测上述的值D(n)以及值DX(n)。
专利文献1：日本特开平7-221800号公报
专利文献2：日本特表2004-507963号公报
专利文献3：日本特表2005-341582号公报
上述这样的具备均衡部的时钟数据恢复装置，通过基于输入信号的相位/频率控制而恢复时钟信号的同时，通过均衡部校正输入信号波形。均衡部中的输入信号波形的校正强度，根据数据的检测值进行调整，以使在传输时所遭受的损失有所变动的情况等也成为最佳。即，适当的输入信号的波形校正以准确的数据检测为前提。
但是，对于输入数字信号，由于当指示数据采样时刻的时钟信号的相位/频率发生较大偏差的情况时，无法准确地检测出数据，因此，在均衡部中，难以进行适当强度的波形校正。故而，在未以适当的强度进行波形校正的情况下，存在反而容易使时钟信号的相位/频率的恢复成为不准确的情形。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种能够更准确地对时钟信号以及数据进行恢复的时钟数据恢复装置。
本发明的时钟数据恢复装置，是根据所输入的数字信号来恢复时钟信号以及数据的装置，其特征在于，该时钟数据恢复装置具有：均衡部、采样部、时钟生成部、均衡控制部以及相位监测部。
均衡部调整所输入的数字信号的电平，并输出该调整后的数字信号。采样部输入具有相同周期T的时钟信号CK和时钟信号CKX，并且，输入从均衡部输出的数字信号。并且，采样部在相应周期的各个第n期间T(n)中，对时钟信号CK指示的时刻tC下的数字信号值D(n)进行采样、保持并输出，对时钟信号CKX指示的时刻tX下的数字信号值DX(n)进行采样、保持并输出。其中，tC＜tX，n是整数。
时钟生成部在各期间T(n)中，根据从采样部输出的值D(n)以及值DX(n)来调整周期T或相位，以使时钟信号CK与数字信号间的相位差变小，并将满足“tX-tC＝T/2”的关系的时钟信号CK以及时钟信号CKX输出给采样部。
均衡控制部在各期间T(n)中，根据从均衡部输出的数字信号的电平、或根据从采样部输出的值D(n)和值DX(n)，来进行均衡部中的数字信号的电平调整量的控制。相位监测部在各期间T(n)中，根据从采样部输出的值D(n)以及值DX(n)，检测时钟信号CK与数字信号间的相位关系，当相应相位差大于预定值时，使均衡控制部进行的数字信号的电平调整量的控制停止。
被输入给该时钟数据恢复装置的数字信号首先在均衡部中进行电平调整，并被输入给采样部。在该采样部中，还被输入有具有相同周期T的时钟信号CK以及时钟信号CKX。并且，在采样部中，在相应周期的各个第n期间T(n)中，对在时钟信号CK所指示的时刻下的数字信号的值D(n)进行采样、保持并输出，并且，对在时钟信号CKX所指示的时刻下的数字信号的值DX(n)进行采样、保持并输出。从采样部输出的值D(n)以及值DX(n)分别被输入时钟生成部以及相位监测部。
在时钟生成部中，根据从采样部输出的值D(n)以及值DX(n)来调整周期T或相位，以使时钟信号CK与数字信号间的相位差变小，并将满足“tX-tC＝T/2”的关系的时钟信号CK以及时钟信号CKX输出给采样部。借助采样部以及时钟生成部进行的循环处理，作为根据输入数字信号而恢复的时钟信号，生成时钟信号CK或CKX。
在均衡控制部中根据从均衡部输出的数字信号的电平或根据从采样部输出的值D(n)和值DX(n)，来进行均衡部的数字信号的电平调整量的控制。但是，该均衡控制部进行的控制基于相位监测部进行的相位关系的检测结果，而被允许或被停止。即，在相位监测部中，根据从采样部输出的值D(n)以及值DX(n)，检测时钟信号CK与数字信号间的相位关系。于是，当相应相位差大于预定值时，停止均衡控制部进行的数字信号的电平调整量的控制，当相应相位差为预定值以下时，允许均衡控制部进行的数字信号的电平调整量的控制。
如上述这样，本发明的时钟数据恢复装置借助由均衡部、采样部以及均衡控制部进行的循环处理，而进行均衡部中的数字信号的电平调整量的控制，另一方面，当时钟信号CK与数字信号间的相位差大于预定值时，借助相位监测部停止相应控制。由此，能够更准确地恢复时钟信号以及数据。
优选，时钟生成部根据当“D(n-1)≠DX(n-1)＝D(n)”时成为有效值的UP信号以及当“D(n-1)＝DX(n-1)≠D(n)”时成为有效值的DN信号，来调整周期T或相位，并输出时钟信号CK以及时钟信号CKX。
优选，相位监测部根据当“D(n-1)≠DX(n-1)＝D(n)”时成为有效值的UP信号以及当“D(n-1)＝DX(n-1)≠D(n)”时成为有效值的DN信号，来检测时钟信号CK与数字信号间的相位关系。
优选，在各期间T(n)中，当在包含有该期间的过去的连续的10个期间(T(n-9)～T(n))中，上述UP信号以及上述DN信号中的任一个并未成为有效值时，上述相位监测部判定为相位差大于预定值，并使均衡控制部进行的数字信号的电平调整量的控制停止。
根据本发明，能够更准确地恢复时钟信号以及数据。
附图说明
图1是本发明的时钟数据恢复装置1的概略结构图。
图2是表示本发明的时钟数据恢复装置1中对数字信号的数据进行采样的定时的图。
图3是第1实施方式的时钟数据恢复装置1A的结构图。
图4是表示第1实施方式的时钟数据恢复装置1A中对数字信号的数据进行采样的定时的图。
图5是表示时钟生成部30中包含的相位关系检测电路31的输入输出值的真值表的图表。
图6是相位关系检测电路31的电路图。
图7是相位监测部50的电路图。
图8是说明在第1实施方式的时钟数据恢复装置1A中包含的均衡控制部40A中的处理的流程图。
图9是用于求解在第1实施方式的时钟数据恢复装置1A中包含的均衡控制部40A中的处理中所使用的变量INFLG以及变量EDGFLG各自的值的电路图。
图10是第2实施方式的时钟数据恢复装置1B的结构图。
图11是表示第2实施方式的时钟数据恢复装置1B中对数字信号的数据进行采样的定时的图。
图12是说明在第1实施方式的时钟数据恢复装置1B中包含的均衡控制部40B中的处理的流程图。
图13是用于求解在第1实施方式的时钟数据恢复装置1B中包含的均衡控制部40B中的处理中所使用的变量EE的值的电路图。
标号说明
1、1A、1B：时钟数据恢复装置；10、10A、10B：均衡部；20、20A、20B：采样部；30：时钟生成部；40、40A、40B：均衡控制部；50：相位监测部。
具体实施方式
以下，参照附图，对用于实施本发明的最佳实施方式作详细说明。另外，在附图的说明中，对于相同的要素，附加相同的标号，并省略重复的说明。
首先，针对本发明的时钟数据恢复装置的概略结构作说明。图1是本发明的时钟数据恢复装置1的概略结构图。时钟数据恢复装置1是根据所输入的数字信号对时钟信号以及数据进行恢复的装置，其具有：均衡部10、采样部20、时钟生成部30、均衡控制部40、以及相位监测部50。
图2是表示本发明的时钟数据恢复装置1中对数字信号的数据进行采样的定时的图。在该图中，示意性地示出输入数字信号的眼孔图样(eye pattern)，而且示出从时钟生成部30输出且被输入至采样部20的时钟信号CK以及时钟信号CKX的各自的定时，并且还示出从采样部20输出的数字值D(n)以及值DX(n)的定时。
均衡部10对所输入的数字信号的电平进行调整，并将该调整后的数字信号输出至采样部20。采样部20输入具有相同周期T的时钟信号CK以及时钟信号CKX，并且输入从均衡部10输出的数字信号。并且，采样部20在该周期的各个第n期间T(n)中，对时钟信号CK指示的时刻tC下的数字信号值D(n)进行采样、保持并输出，并且对时钟信号CKX指示的时刻tX下的数字信号值DX(n)进行采样、保持并输出。其中，tC＜tX，n是整数。
时钟生成部30在各期间T(n)中，根据从采样部20所输出的值D(n)以及值DX(n)调整周期T或相位，以使时钟信号CK与数字信号间的相位差变小，并将满足“tX-tC＝T/2”的关系的时钟信号CK以及时钟信号CKX输出至采样部20。另外，时钟信号CK指示在采样部20中在各位期间的中央时刻检测数字信号的数据的定时，时钟信号CKX指示在采样部20中在从某一位而迁移至下一位时的迁移时刻检测数字信号的数据的定时。
另外，时钟信号CK以及时钟信号CKX这两个信号分别可为单相，也可为多相。例如，若是考虑将时钟信号CK设为4相的情况，则使用各自的周期为4T且相位彼此相差π/2的4个时钟信号CK<1>、CK<2>、CK<3>、CK<4>，并且对应于这4个时钟信号CK<1>～CK<4>，在采样部中设置4个锁存电路。当设为多相的情况时，虽然采样部的电路规模变大，但是对各电路模块要求的速度得到缓和。
均衡控制部40在各期间T(n)中，根据从均衡部10输出的数字信号的电平、或根据从采样部20输出的值D(n)及值DX(n)，来进行均衡部10中的数字信号的电平调整量的控制。相位监测部50在各期间T(n)中，根据从采样部20输出的值D(n)以及值DX(n)，检测时钟信号CK与数字信号间的相位关系。并且，当相应的相位差大于预定值时，相位监测部50停止均衡控制部40进行的数字信号的电平调整量的控制，当相应相位差在预定值以下时，允许均衡控制部40进行的数字信号的电平调整量的控制。
该时钟数据恢复装置1如下述这样动作。从发送器输出并经由传输路径到达的波形劣化后的数字信号首先在均衡部10中被进行电平调整，对传输时所受到的损耗进行补偿，而后被输入采样部20。在该采样部20中，还被输入具有相同周期T的时钟信号CK以及时钟信号CKX。并且，在采样部20中，在相应周期的各个第n期间T(n)中，对在时钟信号CK所指示的时刻下的数字信号的值D(n)进行采样、保持并输出，并且对在时钟信号CKX所指示的时刻下的数字信号的值DX(n)进行采样、保持并输出。从采样部20所输出的值D(n)以及值DX(n)分别被输入时钟生成部30以及相位监测部50。
在时钟生成部30中，根据从采样部20输出的值D(n)以及值DX(n)调整周期T或相位，以使时钟信号CK与数字信号之间的相位差变小，并将满足“tX-tC＝T/2”这一关系的时钟信号CK以及时钟信号CKX，输出至采样部20。通过采样部20以及时钟生成部30进行的循环处理，作为基于输入数字信号而被恢复的时钟信号，生成时钟信号CK或时钟信号CKX。
在均衡控制部40中，根据从均衡部10输出的数字信号的电平、或根据从采样部20输出的值D(n)及值DX(n)，来进行在均衡部10中的数字信号的电平调整量的控制。但是，根据相位监测部50进行的相位关系的检测结果，该均衡控制部40进行的控制被允许或被停止。即，在相位监测部50中，根据从采样部20输出的值D(n)以及值DX(n)，检测时钟信号CK与数字信号之间的相位关系。并且，当相应相位差大于预定值时，停止均衡控制部40进行的数字信号的电平调整量的控制，当相应相位差在预定值以下时，则允许均衡控制部40进行的数字信号的电平调整量的控制。
如上所述，在本发明的时钟数据恢复装置1中，通过由均衡部10、采样部20以及均衡控制部40进行的循环处理，进行均衡部10中的数字信号的电平调整量的控制，另一方面，当时钟信号CK与数字信号之间的相位差大于预定值时，通过相位监测部50停止相应控制。由此，能够更准确地恢复时钟信号以及数据。
以下，作为第1及第2实施方式对时钟数据恢复装置1的更为具体的结构进行说明。第1及第2实施方式的时钟数据恢复装置的时钟生成部30及相位监测部50的各自的结构是相同的，但是，均衡部10的结构不同，因此，采样部20以及相位监测部50的各自的结构也不同。
(第1实施方式)
图3是第1实施方式的时钟数据恢复装置1A的结构图。该图所示的时钟数据恢复装置1A是根据所输入的数字信号对时钟信号以及数据进行恢复的装置，其具有：均衡部10A、采样部20A、时钟生成部30、均衡控制部40A以及相位监测部50。在该图中，具体示出均衡部10A、采样部20A以及时钟生成部30的各自的电路结构。
图4是示出第1实施方式的时钟数据恢复装置1A中对数字信号的数据进行采样的定时的图。在该图中，示意性的示出输入数字信号的眼孔图样，还示出从时钟生成部30输出且被输入采样部20A的时钟信号CK以及时钟信号CKX的各自的定时，并且还示出从采样部20A输出的数字值D(n)以及值DX(n)等的定时。
均衡部10A对所输入的数字信号的电平进行调整，并将该调整后的数字信号(第1信号、第2信号)输出至采样部20A，均衡部10A包括4个加法电路111～114以及DA转换电路115。DA转换电路115接收从均衡控制部40A输出的值DAVAL，生成偏移电压值(±Voff)并输出。加法电路111、113将所输入的数字信号与来自DA转换电路115的偏移电压值(-Voff)进行相加，并将作为其加法结果的第1信号(＝输入数字信号-Voff)输出。并且，加法电路112、114将所输入的数字信号与来自DA转换电路115的偏移电压值(+Voff)作加法，并将作为其加法结果的第2信号(＝输入数字信号+Voff)输出。
采样部20A包含有4个锁存电路121～124、2个选择电路125、126以及锁存电路127。锁存电路121在输入从加法电路111输出的第1信号的同时，还输入从时钟生成部30输出的时钟信号CK，并在各期间T(n)中，对时钟信号CK所指示的时刻下的第1信号的值DA(n)进行采样和保持，并输出至选择电路125。锁存电路122在输入从加法电路112输出的第2信号的同时，还输入从时钟生成部30输出的时钟信号CK，并在各期间T(n)中，对时钟信号CK所指示的时刻下的第2信号的值DB(n)进行采样和保持，并输出至选择电路125。
锁存电路123在输入从加法电路113输出的第1信号的同时，还输入从时钟生成部30输出的时钟信号CKX，并在各期间T(n)中，对时钟信号CKX所指示的时刻下的第1信号的值DAX(n)进行采样和保持，并输出至选择电路126。锁存电路124在输入从加法电路114输出的第2信号的同时，还输入从时钟生成部30输出的时钟信号CKX，并在各期间T(n)中，对时钟信号CKX所指示的时刻下的第2信号的值DBX(n)进行采样和保持，并输出至选择电路126。
选择电路125输入从锁存电路121输出的值DA(n)、从锁存电路122输出的值DB(n)、以及从锁存电路127输出的值D(n-1)，当值D(n-1)为高电平时，选择值DA(n)作为值D(n)输出，当值D(n-1)为低电平时，选择值DB(n)作为值D(n)输出。
选择电路126输入从锁存电路123输出的值DAX(n)、从锁存电路124输出的值DBX(n)、以及从锁存电路127输出的值D(n-1)，当值D(n-1)为高电平时，选择值DAX(n)作为值DX(n)输出，当值D(n-1)为低电平时，选择值DBX(n)作为值DX(n)输出。
锁存电路127在各期间T(n-1)中，输入从选择电路125输出的值D(n-1)并保持，并在下一个期间T(n)时，将该值D(n-1)分别输出至选择电路125、126。
这样，采样部20A在各期间T(n)中，当值D(n-1)为高电平时，设为“D(n)＝DA(n)”以及“DX(n-1)＝DXA(n-1)”；当值D(n-1)为低电平时，设为“D(n)＝DB(n)”以及“DX(n-1)＝DXB(n-1)”，而将在时钟信号CK所指示的时刻下的数字信号的值D(n)输出，并将在时钟信号CKX所指示的时刻下的数字信号的值DX(n)输出。
时钟生成部30根据从采样部20A输出的值D(n)以及值DX(n)生成时钟信号CK以及时钟信号CKX，时钟生成部30包含相位关系检测电路(BBPHD)31、电荷泵电路(CP)32、低通滤波电路(LPF)33以及电压控制振荡电路(VCO)34。
相位关系检测电路31根据从采样部20A输出的值D(n)以及值DX(n)，按照图5所示的真值表来进行逻辑运算，输出UP信号以及DN信号。即，相位关系检测电路31将当“D(n-1)≠DX(n-1)＝D(n)”时成为有效值的UP信号，以及当“D(n-1)＝DX(n-1)≠D(n)”时成为有效值的DN信号，作为表示相位关系的信号输出。
如图6中的电路图所示那样，相位关系检测电路31可构成为具有：输入值D(n-1)以及值D(n)的“异或”电路311、输入值D(n-1)以及值DX(n)的“异或”电路312、输入“异或”电路311以及“异或”电路312的各自的输出值并输出UP信号的“与”电路313、还有输入“异或”电路311的输出值以及“异或”电路312的输出值的逻辑非值并输出DN信号的“与”电路314。
当UP信号为有效值时，由于时钟信号CK的相位相对输入数字信号延迟，因此，有必要使时钟信号CK以及时钟信号CKX的相位提前。另一方面，当DN信号为有效值时，由于时钟信号CK的相位相对于输入数字信号超前，因此，有必要使时钟信号CK以及时钟信号CKX的相位延迟。
因此，电荷泵电路32根据从相位关系检测电路31所输出的UP信号以及DN信号中的哪一个为有效值，而向低通滤波电路33输出充电以及放电之一的电流脉冲。低通滤波电路33输入从电荷泵电路32所输出的电流脉冲，并根据该输入的电流脉冲是充电以及放电中的哪一个，来增减输出电压值。并且，电压控制振荡电路34生成与来自低通滤波电路33的输出电压值对应的周期的时钟信号CK及时钟信号CKX。这样在时钟生成部30中所生成的时钟信号CK以及时钟信号CKX成为根据UP信号以及DN信号而被调整了周期的信号。
图7是相位监测部50的电路图。相位监测部50构成为包含：“异或”电路51、52；“与”电路53、54；移位寄存电路55、56；“或”电路57、58；以及“与”电路59。
“异或”电路51输入值D(n-1)以及值D(n)，并输出这两个值的异或的值。“异或”电路52输入值D(n-1)以及值DX(n)，并输出这两个值的“异或”的值。“与”电路53输入“异或”电路51以及“异或”电路52的各自的输出值，并输出作为这两个值的“与”的值UP(n)。“与”电路54输入“异或”电路51的输出值以及“异或”电路52的输出值的逻辑非值，并输出作为这两个值的逻辑和的值DN(n)。即，当“D(n-1)≠DX(n-1)＝D(n)”时，值UP(n)成为有效值，当“D(n-1)＝DX(n-1)≠D(n)”时，值DN(n)成为有效值。
移位寄存电路55在各期间T(n)中，输入从“与”电路53所输出的值UP(n)，并将包含该期间在内的过去的连续10个期间(T(n-9)～T(n))的值UP(n-9)～UP(n)存储并输出。此外，移位寄存电路56在各期间T(n)中，输入从“与”电路54所输出的值DN(n)，并将包含该期间在内的过去的连续10个期间(T(n-9)～T(n))的值DN(n-9)～DN(n)存储并输出。
“或”电路57输入从移位寄存电路55所输出的值UP(n-9)～UP(n)，并输出这10个值的逻辑和值。“或”电路58输入从移位寄存电路56所输出的值DN(n-9)～DN(n)，并输出这10个值的逻辑和值。“与”电路59输入分别从“或”电路57以及“或”电路58输出的值，并输出作为这两个值的逻辑积的值ENABLE。
即，当值UP(n-9)～UP(n)中的至少一个为有效值，且值DN(n-9)～DN(n)中的至少一个为有效值时，从“与”电路59所输出的值ENABLE为有效值。另一方面，当值UP(n-9)～UP(n)全部都是无效值，或值DN(n-9)～DN(n)全部都是无效值时，从“与”电路59输出的值ENABLE为无效值。值ENABLE为无效值代表时钟信号CK与数字信号间的相位差大于预定值。
另外，相位监测部50中的值ENABLE的输出可在各期间T(n)中进行一次，也可每M个期间(例如10个期间)进行一次。前者的情况是针对包含有某一期间T(n)的过去的连续的10个期间(T(n-9)～T(n))求取ENABLE值，并在下一个期间T(n-1)中针对10个期间(T(n-8)～T(n+1))求取下一个ENABLE值。后者的情况是针对包含有某一期间T(n)的过去的连续的10个期间(T(n-9)～T(n))求取ENABLE值，并在从此开始的M个期间后，针对10个期间(T(n+M-9)～T(n+M))求取下一个ENABLE值。
关于为何涵盖10个期间地来判断是否存在有UP信号以及DN信号分别成为有效值的期间，是基于以下的理由。即，当在输入数字信号的某一位与下一个位之间存在有数据迁移的情况时，UP信号以及DN信号中的一方成为有效值，而另外一方成为无效值。当在输入数字信号的某一位与下一个位之间不存在数据迁移的情况时，UP信号以及DN信号的双方系均为无效值。
若是时钟信号CK以及时钟信号CKX的各自的相位适当，则在某一连续的多个期间中，会存在UP信号成为有效值的期间，还存在DN信号成为有效值的期间。但是，若是时钟信号CK以及时钟信号CKX的各自的相位偏离，则在某一连续的多个期间中，UP信号一直为无效值，或DN信号一直为无效值。
在串行数据通信中所使用的8B10B编码中，保证在10位中间有2次以上的数据迁移。故而，只要涵盖10个期间地来判断是否存在有UP信号以及DN信号分别成为有效值的期间，且如果时钟信号CK以及时钟信号CKX的各自的相位适当，则在该10个期间之中，必定存在有UP信号成为有效值的期间，也必定存在有DN信号成为有效值的期间。
相反，当DN信号在整个10个期间中一直为无效值时，或UP信号在整个10个期间中一直为无效值时，则判定为时钟信号CK以及时钟信号CKX的各自的相位偏离，故而，无法准确地检测出与偏移赋予量Voff的合理值的偏差。由于以上的理由，优选涵盖10个期间地来判断是否存在UP信号以及DN信号各自成为有效值的期间。
从相位监测部50输出的值ENABLE被输入均衡控制部40A。当该值ENABLE为有效值时，均衡控制部40A对在均衡部10中的数字信号的电平调整量(即，被附加给输入数字信号的偏移电压值)进行控制。另一方面，当该值ENABLE为无效值时，均衡控制部40A停止对在均衡部10中的数字信号的电平调整量的控制。
图8是对均衡控制部40A的处理进行说明的流程图。均衡控制部40A使用从相位监测部50输出的ENABLE值的同时，还使用变量INCNT、变量EDGCNT、变量INFLG、变量EDGFLG、常数INCNTTH以及常数EDGCNTTH，来求出应输出给均衡部10A中所包含的DA转换电路115的值DAVAL。利用图9所示的逻辑电路，根据值D(n)以及值DX(n)而求出变量INFLG与变量EDGFLG的各自的值，并表示为“EDGFLG(n)＝D(n-1)~D(n)”、“INFLG(n)＝EDGFLG(n)×{D(n-2)~DX(n-1)}”。其中，运算记号“~”表示“异或”。
在步骤S10中，将变量INCNT及变量EDGCNT的各自的值设定为初始值0。接下来，在步骤S11中，判断从相位监测部50输出的值ENABLE是否为有效值，如果值ENABLE为有效值，则前进至步骤S12，如果不是有效值，则停留在步骤S11。在步骤S12中，对变量INCNT的值加上变量INFLG的值，并将该加法值设为变量INCNT的新的值。并且，在步骤S12中，对变量EDGCNT的值加上变量EDGFLG的值，并将该加法值设为变量EDGCNT的新的值。
接着，在步骤S13中，判定变量EDGCNT的值是否大于常数EDGCNTTH，如果变量EDGCNT的值大于常数EDGCNTTH，则前进至步骤S14，如果变量EDGCNT的值为常数EDGCNTTH以下，则回到步骤S11。即，进行步骤S11～S13的各个处理，直到在步骤S13中变量EDGCNT的值被判定为大于常数EDGCNTTH为止。
与在相位监测部50中的值ENABLE的输出同样地，均衡控制部40A的步骤S11～S13的各个处理可在各期间T(n)中进行一次，也可在每M个期间(例如10个期间)进行一次。在后者的情况下，在步骤S12中，将针对各个M个期间所得到的变量INFLG的总和值与变量INCNT的值相加，并将针对各个M个期间所得到的变量EDGFLG的总和值与变量EDGCNT的值相加。
在步骤S14中，如以下所示，分为3种情况(a)～(c)进行不同的处理。即，当变量INCNT的值小于常数INCNTTH时，使值DAVAL增大，并将新的值DAVAL通知给DA转换电路115。当变量INCNT的值大于变量EDGCNT的值减去常数INCNTTH后的值时，使值DAVAL减小，并将新的值DAVAL通知给DA转换电路115。此外，当并非上述的2种情况之一时，则维持值DAVAL。而后，当步骤S14的处理结束时，返回步骤S10，并反复进行到此为止所说明的处理。
〔式1〕
(a)当“INCNT＜INCNTTH”时         →增大DAVAL
(b)当“INCNT＞EDGCNT-INCNTTH”时  →减小DAVAL
(c)其它情况时                     →维持DAVAL
通过上述这样的均衡控制部40A的处理来调整DAVAL值，以使变量INCNT的值存在于一定的范围(INCNTTH～EDGCNT-INCNTTH)内，从而使得均衡部10A中的偏移赋予量(±Voff)被调整。借助如此处理，均衡部10A的偏移赋予量被设定为适当的值。
此外，在均衡控制部40A中，当从相位监测部50输出的值ENABLE为有效值时(即，当值UP(n-9)～UP(n)中的至少一个为有效值，且值DN(n-9)～DN(n)中的至少一个为有效值时)，在DAVAL的更新时参考于该期间中的值D以及值DN，进行在均衡部10A中的数字信号的电平调整量的控制。
但是，在均衡控制部40A中，当从相位监测部50输出的值ENABLE为无效值时(即，当值UP(n-9)～UP(n)全部均为无效值，或值DN(n-9)～DN(n)的全部均为无效值时)，由于时钟信号CK与数字信号间的相位差大于预定值，因此在DAVAL的更新时并不参考于该期间中的值D以及值DN，而停止均衡部10A中的数字信号的电平调整量的控制。
这样，在第1实施方式的时钟数据恢复装置1A中，即使当数字信号在传输时所受到的损失有所变动时，均衡部10A的数字信号的电平调整量(偏移赋予量)也被设定为适当的值，而能够更准确地恢复时钟信号以及数据。
(第2实施方式)
图10是第2实施方式的时钟数据恢复装置1B的结构图。该图中所示的时钟数据恢复装置1B是根据所输入的数字信号对时钟信号以及数据进行恢复的装置，并具备有：均衡部10B、采样部20B、时钟生成部30、均衡控制部40B以及相位监测部50。该图具体示出均衡部10B以及采样部20B的各自的电路结构。另外，第2实施方式的时钟生成部30以及相位监测部50的各自的结构与第1实施方式的情况相同。
图11是示出第2实施方式的时钟数据恢复装置1B中对数字信号的数据进行采样的定时的图。在该图中，示意性地示出输入数字信号的眼孔图样，且还示出从时钟生成部30输出且被输入到采样部20B的时钟信号CK以及时钟信号CKX的各自的定时，此外还示出从采样部20B输出的数字值D(n)、值DX(n)、值EH(n)以及值EL(n)的定时。
均衡部10B对所输入的数字信号的电平进行调整，并将该调整后的数字信号(将高频成分放大后的信号)输出至采样部20B，该均衡部10B包含有高通滤波电路(HPF)211、放大电路212以及加法电路213。高通滤波电路211选择性地使输入数字信号中的高频成分通过而输出至放大电路212。放大电路212对从高频滤波电路211输出的信号进行放大并输出至加法电路213。该放大电路212中的增益是接受从均衡部10B输出的值GH而被设定。并且，加法电路213在将输入数字信号进行输入的同时，还输入从放大电路212所输出的信号，将它们进行相加，并将加法结果输出给采样部20B。从均衡部10B输出且被输入给采样部20B的数字信号是输入数字信号的高频成分被放大的信号，成为对传输时的数字信号的高频部分所受到的损失进行了补偿的信号。
采样部20B包括2个比较电路221、222，以及4个锁存电路223～226。比较电路221输入从均衡部10B输出的数字信号，并且还输入基准电压值(+VA)，当数字信号值大于基准电压值(+VA)时，输出有效值，而当并非以上情况时，输出无效值。比较电路222输入从均衡部10B所输出的数字信号，并且还输入基准电压值(-VA)，当数字信号值小于基准电压值(-VA)时，输出有效值，否则则输出无效值。
锁存电路223输入从比较电路221输出的比较信号，并且还输入从时钟生成部30输出的时钟信号CK，并在各期间T(n)中，对时钟信号CK所指示的时刻下的该比较信号的值EH(n)进行采样、保持并输出。锁存电路224输入从比较电路222输出的比较信号，并且还输入从时钟生成部30输出的时钟信号CK，并在各期间T(n)中，对时钟信号CK所指示的时刻下的该比较信号的值EL(n)进行采样、保持并输出。
锁存电路225输入从均衡部10B输出的数字信号，并且还输入从时钟生成部30输出的时钟信号CK，并在各期间T(n)中，对时钟信号CK所指示的时刻下的该数字信号的值D(n)进行采样、保持并输出。锁存电路226输入从均衡部10B所输出的数字信号，并且还输入从时钟生成部30输出的时钟信号CKX，并在各期间T(n)中，对时钟信号CKX所指示的时刻下的该数字信号的值DX(n)进行采样、保持并输出。
这样，采样部20B输出时钟信号CK所指示的时刻下的数字信号值D(n)，并输出时钟信号CKX所指示的时刻下的数字信号的值DX(n)。并且，当时钟信号CK所指示的时刻下的数字信号值大于基准电压值(+VA)时，采样部20B输出成为有效值的值EH(n)，当时钟信号CK所指示的时刻下的数字信号值小于基准电压值(-VA)时，输出成为有效值的值EL(n)。
图12是对均衡控制部40B中的处理进行说明的流程图。均衡控制部40B使用从相位监测部50输出的值ENABLE的同时，还使用变量CNT、变量EECNT、变量EE、常数CNTTH以及常数EECNTTH，来求出应输出给均衡部10B中包含的放大电路212的值GH。利用图13所示的逻辑电路，根据值EH(n)以及值EL(n)来求出变量EE的值，并表示为“EE(n)＝EH(n)+EL(n)”。
在步骤S20中，将变量CNT及变量EECNT的各自的值设定为初始值0。接下来，在步骤S21中，判断从相位监测部50输出的值ENABLE是否为有效值，如果值ENABLE为有效值，则前进至步骤S22，否则，则停留在步骤S21。在步骤S22中，对变量CNT的值加上值1，并将该加法值设为变量CNT的新的值。并且，在步骤S22中，对变量EECNT的值加上变量EE的值，并将该加法值设为变量EECNT的新的值。
接着，在步骤S23中，判定变量CNT的值是否大于常数CNTTH，如果变量CNT的值大于常数CNTTH，则前进至步骤S24，如果变量CNT的值为常数CNTTH以下，则回到步骤S21。即，进行步骤S21～S23的各个处理，直到在步骤S23中变量CNT的值被判定为大于常数CNTTH为止。
与相位监测部50中的值ENABLE的输出同样地，均衡控制部40B中的步骤S21～S23的各个处理可在各期间T(n)中进行一次，也可在每M个期间(例如10个期间)中进行一次。当为后者的情况下，在步骤S22中，对变量CNT的值加上值M，并对变量EECNT的值加上针对各个M期间所得到的变量EE的总和值。
在步骤S24中，如下这样，分为3种情况(a)～(c)进行不同的处理。即，当变量EECNT的值小于常数EECNTTH时，使值GH增大，并将新的值GH通知给放大电路212。当变量EECNT的值大于变量CNT的值减去常数EECNTTH后的值时，使值GH减小，并将新的值GH通知给放大电路212。此外，当并非上述2种情况之一的情况时，则维持值GH。而后，当步骤S24的处理结束时，回到步骤S20，并反复进行到此为止所说明的处理。
〔式2〕
(a)当“EECNT＜EECNTTH”时      →增大GH
(b)当“EECNT＞CNT-EECNTTH“时  →减小GH
(c)其它情况时                  →维持GH
借助上述的均衡控制部40B的处理来调整值GH，以使变量EECNT的值存在于一定的范围(EECNTTH～CNT-EECNTTH)内，从而调整均衡部10B中所包含的放大电路212的放大率。通过这样进行处理，在均衡部10B中的高频成分的放大率被设定为适当的值。
此外，在均衡控制部40B中，当从相位监测部50输出的值ENABLE为有效值时(即，当值UP(n-9)～UP(n)中的至少一个为有效值，且值DN(n-9)～DN(n)中的至少一个为有效值时)，在值GH的更新时参考于该期间中的值D以及值DN，从而进行均衡部10B中的数字信号的电平调整量的控制。
但是，在均衡控制部40B中，当从相位监测部50输出的值ENABLE为无效值时(即，当值UP(n-9)～UP(n)全部为无效值，或值DN(n-9)～DN(n)全部为无效值时)，由于时钟信号CK与数字信号间的相位差大于预定值，因此在值GH的更新时不参考于该期间中的值D以及值DN，而停止均衡部10B中的数字信号的电平调整量的控制。
这样，在第2实施方式的时钟数据恢复装置1B中，即使当数字信号在传输时所受到的损失有所变动的情况时，均衡部10B中的数字信号的电平调整量(高频成分的放大率)被设定为适当的值，而能够更准确地恢复时钟信号以及数据。
产业上的利用可能性
本发明提供一种能够更准确地恢复时钟信号以及数据的时钟数据恢复装置。

Claims (4)

1.一种时钟数据恢复装置，其根据所输入的数字信号来恢复时钟信号以及数据，其特征在于，该时钟数据恢复装置具有：
均衡部，其调整所输入的数字信号的电平，并输出该调整后的数字信号；
采样部，其输入具有相同周期T的时钟信号CK和时钟信号CKX，并且，输入从上述均衡部输出的数字信号，在相应周期的各个第n期间T(n)中，对上述时钟信号CK指示的时刻tC下的上述数字信号值D(n)进行采样、保持并输出，对上述时钟信号CKX指示的时刻tX下的上述数字信号值DX(n)进行采样、保持并输出，其中，tC＜tX，n是整数；
时钟生成部，其在各期间T(n)中，根据从上述采样部输出的值D(n)以及值DX(n)来调整周期T或相位，以使上述时钟信号CK与上述数字信号间的相位差变小，并将满足tX-tC＝T/2的关系的上述时钟信号CK以及上述时钟信号CKX输出给上述采样部；
均衡控制部，其在各期间T(n)中，根据从上述均衡部输出的数字信号的电平、或根据从上述采样部输出的值D(n)和值DX(n)，来进行上述均衡部中的上述数字信号的电平调整量的控制；以及
相位监测部，其在各期间T(n)中，根据从上述采样部输出的值D(n)以及值DX(n)，检测上述时钟信号CK与上述数字信号间的相位关系，当相应相位差大于预定值时，使上述均衡控制部进行的上述数字信号的电平调整量的控制停止。
2.根据权利要求1所述的时钟数据恢复装置，其特征在于，上述时钟生成部根据当D(n-1)≠DX(n-1)＝D(n)时成为有效值的UP信号以及当D(n-1)＝DX(n-1)≠D(n)时成为有效值的DN信号，来调整周期T或相位，并输出上述时钟信号CK以及上述时钟信号CKX。
3.根据权利要求1所述的时钟数据恢复装置，其特征在于，上述相位监测部根据当D(n-1)≠DX(n-1)＝D(n)时成为有效值的UP信号以及当D(n-1)＝DX(n-1)≠D(n)时成为有效值的DN信号，来检测上述时钟信号CK与上述数字信号间的相位关系。
4.根据权利要求3所述的时钟数据恢复装置，其特征在于，在各期间T(n)中，当在包含有该期间的过去的连续的10个期间(T(n-9)～T(n))中，上述UP信号以及上述DN信号中的任一个并未成为有效值时，上述相位监测部判定为相位差大于预定值，并使上述均衡控制部进行的上述数字信号的电平调整量的控制停止。
CN2007800017424A 2006-10-12 2007-09-06 时钟数据恢复装置 Active CN101361312B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP278994/2006 2006-10-12
JP2006278994A JP4557948B2 (ja) 2006-10-12 2006-10-12 クロックデータ復元装置
PCT/JP2007/067397 WO2008044406A1 (fr) 2006-10-12 2007-09-06 Dispositif de restauration de données d'horloge

Publications (2)

Publication Number Publication Date
CN101361312A CN101361312A (zh) 2009-02-04
CN101361312B true CN101361312B (zh) 2011-07-06

Family

ID=39282615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800017424A Active CN101361312B (zh) 2006-10-12 2007-09-06 时钟数据恢复装置

Country Status (8)

Country Link
US (1) US7965802B2 (zh)
EP (1) EP2075949B1 (zh)
JP (1) JP4557948B2 (zh)
KR (2) KR101011066B1 (zh)
CN (1) CN101361312B (zh)
ES (1) ES2529145T3 (zh)
TW (1) TW200913495A (zh)
WO (1) WO2008044406A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4558028B2 (ja) 2007-11-06 2010-10-06 ザインエレクトロニクス株式会社 クロックデータ復元装置
JP5540472B2 (ja) * 2008-06-06 2014-07-02 ソニー株式会社 シリアルデータ受信機、利得制御回路および利得制御方法
WO2009153838A1 (ja) * 2008-06-20 2009-12-23 富士通株式会社 受信装置
TWI451102B (zh) * 2009-09-24 2014-09-01 Hon Hai Prec Ind Co Ltd 對串列訊號進行測試的資料處理設備及方法
JP5560706B2 (ja) * 2009-12-28 2014-07-30 富士通株式会社 ノード装置
KR101034379B1 (ko) * 2010-04-30 2011-05-16 전자부품연구원 클록없이 동작하는 등화기를 이용한 데이터 복원장치
JP5700546B2 (ja) * 2010-06-03 2015-04-15 富士通株式会社 受信装置および受信方法
JPWO2012017609A1 (ja) 2010-08-03 2013-09-19 パナソニック株式会社 適応型受信システム及び適応型送受信システム
CN102480446B (zh) * 2010-11-29 2014-08-20 瑞昱半导体股份有限公司 接收机均衡器校正装置与方法
JP6703364B2 (ja) 2014-04-10 2020-06-03 ザインエレクトロニクス株式会社 受信装置
US9673847B1 (en) 2015-11-25 2017-06-06 Analog Devices, Inc. Apparatus and methods for transceiver calibration
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
JP6086639B1 (ja) * 2016-05-12 2017-03-01 株式会社セレブレクス データ受信装置
KR102403623B1 (ko) * 2017-08-18 2022-05-30 삼성전자주식회사 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로
US11082051B2 (en) 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
US11204888B2 (en) * 2020-02-12 2021-12-21 Samsung Display Co., Ltd. System and method for controlling CDR and CTLE parameters
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622067A (zh) * 2003-11-26 2005-06-01 北京微辰信息技术有限公司 高速sata接口数据恢复和串并转换的方法及电路模块

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2882117B2 (ja) * 1990-09-20 1999-04-12 株式会社日立製作所 データ再生装置
JPH07221800A (ja) * 1994-02-02 1995-08-18 Nec Corp データ識別再生回路
JP2000151397A (ja) * 1998-11-12 2000-05-30 Nec Corp クロックリカバリ回路
US20020085656A1 (en) 2000-08-30 2002-07-04 Lee Sang-Hyun Data recovery using data eye tracking
US7646802B2 (en) 2003-06-02 2010-01-12 Qualcomm Incorporated Communication receiver with hybrid equalizer
JP3875965B2 (ja) * 2003-07-04 2007-01-31 島田理化工業株式会社 無線受信装置
TWI265700B (en) 2004-05-27 2006-11-01 Samsung Electronics Co Ltd Decision feedback equalization input buffer
US7623600B2 (en) * 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
US7529329B2 (en) * 2004-08-10 2009-05-05 Applied Micro Circuits Corporation Circuit for adaptive sampling edge position control and a method therefor
JP4886276B2 (ja) * 2005-11-17 2012-02-29 ザインエレクトロニクス株式会社 クロックデータ復元装置
JP4652961B2 (ja) 2005-11-30 2011-03-16 富士通株式会社 シリアル転送用インターフェース

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622067A (zh) * 2003-11-26 2005-06-01 北京微辰信息技术有限公司 高速sata接口数据恢复和串并转换的方法及电路模块

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2000－151397A 2000.05.30
JP特开2005-027175A 2005.01.27
JP特开平5-67374A 1993.03.19

Also Published As

Publication number Publication date
WO2008044406A1 (fr) 2008-04-17
EP2075949B1 (en) 2014-11-05
TWI363495B (zh) 2012-05-01
US7965802B2 (en) 2011-06-21
CN101361312A (zh) 2009-02-04
KR101073711B1 (ko) 2011-10-13
EP2075949A1 (en) 2009-07-01
KR20100132986A (ko) 2010-12-20
TW200913495A (en) 2009-03-16
KR101011066B1 (ko) 2011-01-25
JP4557948B2 (ja) 2010-10-06
US20090232195A1 (en) 2009-09-17
EP2075949A4 (en) 2010-12-29
ES2529145T3 (es) 2015-02-17
KR20080086975A (ko) 2008-09-29
JP2008099017A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
CN101361312B (zh) 时钟数据恢复装置
CN101523834B (zh) 时钟数据恢复装置
EP2131523A1 (en) Clock data restoration device
CN101194419B (zh) 用于时钟恢复的模式相关相位检测器和方法
US9774441B2 (en) Clock and data recovery using receiver clock spread spectrum modulation and offset compensation
CN101288259B (zh) 时钟数据恢复装置
JP2009232462A (ja) クロック情報とデータを伝送する装置及び方法
CN106878217B (zh) 用于数据解调的方法和设备
CN103140768A (zh) 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
US11165553B1 (en) Static clock calibration in physical layer device
CN102480447B (zh) 接收机时序数据校正装置与方法
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
CN100426679C (zh) 对数字信号采样的方法和装置
US8767876B2 (en) Filter offset compensation
CN114363125A (zh) 数字异步通信系统中采样脉冲的生成方法
KR20010090544A (ko) 수신장치와 방법, 기록장치와 방법 및 데이터 기록시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant