JP2008099017A - クロックデータ復元装置 - Google Patents
クロックデータ復元装置 Download PDFInfo
- Publication number
- JP2008099017A JP2008099017A JP2006278994A JP2006278994A JP2008099017A JP 2008099017 A JP2008099017 A JP 2008099017A JP 2006278994 A JP2006278994 A JP 2006278994A JP 2006278994 A JP2006278994 A JP 2006278994A JP 2008099017 A JP2008099017 A JP 2008099017A
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- unit
- clock
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 abstract description 11
- 238000012544 monitoring process Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 230000006837 decompression Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【解決手段】クロックデータ復元装置1は、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部10、サンプラ部20、クロック生成部30、イコライザ制御部40および位相モニタ部50を備える。イコライザ部10、サンプラ部20およびイコライザ制御部40によるループ処理により、イコライザ部10におけるデジタル信号のレベル調整量の制御が行われるが、一方で、クロック信号CKとデジタル信号との間の位相差が所定値より大きいときには当該制御が位相モニタ部50により停止される。これにより、より正確にクロック信号およびデータが復元され得る。
【選択図】図1
Description
図3は、第1実施形態に係るクロックデータ復元装置1Aの構成図である。この図に示されるクロックデータ復元装置1Aは、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部10A、サンプラ部20A、クロック生成部30、イコライザ制御部40Aおよび位相モニタ部50を備える。この図には、イコライザ部10A、サンプラ部20Aおよびクロック生成部30それぞれの回路構成が具体的に示されている。
シフトレジスタ回路55は、各期間T(n)において、論理積回路53から出力された値UP(n)を入力して、その期間を含む過去の連続する10期間(T(n-9)〜T(n))の値UP(n-9)〜UP(n)を記憶し出力する。また、シフトレジスタ回路56は、各期間T(n)において、論理積回路54から出力された値DN(n)を入力して、その期間を含む過去の連続する10期間(T(n-9)〜T(n))の値DN(n-9)〜DN(n)を記憶し出力する。
図10は、第2実施形態に係るクロックデータ復元装置1Bの構成図である。この図に示されるクロックデータ復元装置1Bは、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部10B、サンプラ部20B、クロック生成部30、イコライザ制御部40Bおよび位相モニタ部50を備える。この図には、イコライザ部10Bおよびサンプラ部20Bそれぞれの回路構成が具体的に示されている。なお、第2実施形態におけるクロック生成部30および位相モニタ部50それぞれの構成は、第1実施形態の場合と同様である。
Claims (4)
- 入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、
入力したデジタル信号のレベルを調整して、その調整後のデジタル信号を出力するイコライザ部と、
同一の周期Tを有するクロック信号CKおよびクロック信号CKXを入力するとともに、前記イコライザ部から出力されたデジタル信号を入力し、当該周期の第nの期間T(n)それぞれにおいて、前記クロック信号CKが指示する時刻tCでの前記デジタル信号の値D(n)をサンプリングしホールドして出力し、前記クロック信号CKXが指示する時刻tXでの前記デジタル信号の値DX(n)をサンプリングしホールドして出力するサンプラ部と(ただし、tC<tX、nは整数)、
各期間T(n)において、前記サンプラ部から出力された値D(n)および値DX(n)に基づいて、前記クロック信号CKと前記デジタル信号との間の位相差が小さくなるように周期Tまたは位相を調整し、「tX−tC=T/2」なる関係を満たす前記クロック信号CKおよび前記クロック信号CKXを前記サンプラ部へ出力するクロック生成部と、
各期間T(n)において、前記イコライザ部から出力されたデジタル信号のレベル、または、前記サンプラ部から出力された値D(n)および値DX(n)に基づいて、前記イコライザ部における前記デジタル信号のレベル調整量の制御を行うイコライザ制御部と、
各期間T(n)において、前記サンプラ部から出力された値D(n)および値DX(n)に基づいて、前記クロック信号CKと前記デジタル信号との間の位相関係を検出し、当該位相差が所定値より大きいときに、前記イコライザ制御部による前記デジタル信号のレベル調整量の制御を停止させる位相モニタ部と、
を備えることを特徴とするクロックデータ復元装置。 - 前記クロック生成部は、「D(n-1)≠DX(n-1)=D(n)」であるときに有意値となるUP信号、および、「D(n-1)=DX(n-1)≠D(n)」であるときに有意値となるDN信号に基づいて、周期Tまたは位相を調整して、前記クロック信号CKおよび前記クロック信号CKXを出力する、ことを特徴とする請求項1記載のクロックデータ復元装置。
- 前記位相モニタ部は、「D(n-1)≠DX(n-1)=D(n)」であるときに有意値となるUP信号、および、「D(n-1)=DX(n-1)≠D(n)」であるときに有意値となるDN信号に基づいて、前記クロック信号CKと前記デジタル信号との間の位相関係を検出する、ことを特徴とする請求項1記載のクロックデータ復元装置。
- 前記位相モニタ部は、各期間T(n)において、該期間を含む過去の連続する10期間(T(n-9)〜T(n))内に前記UP信号および前記DN信号の何れかが有意値とならなかったときに、位相差が所定値より大きいと判定して、前記イコライザ制御部による前記デジタル信号のレベル調整量の制御を停止させる、ことを特徴とする請求項3記載のクロックデータ復元装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006278994A JP4557948B2 (ja) | 2006-10-12 | 2006-10-12 | クロックデータ復元装置 |
US12/159,752 US7965802B2 (en) | 2006-10-12 | 2007-09-06 | Clock data restoring device |
KR1020107023750A KR101073711B1 (ko) | 2006-10-12 | 2007-09-06 | 클록 데이터 복원 장치 |
KR1020087012716A KR101011066B1 (ko) | 2006-10-12 | 2007-09-06 | 클록 데이터 복원 장치 |
PCT/JP2007/067397 WO2008044406A1 (fr) | 2006-10-12 | 2007-09-06 | Dispositif de restauration de données d'horloge |
EP07806838.4A EP2075949B1 (en) | 2006-10-12 | 2007-09-06 | Clock data restoring device |
CN2007800017424A CN101361312B (zh) | 2006-10-12 | 2007-09-06 | 时钟数据恢复装置 |
ES07806838.4T ES2529145T3 (es) | 2006-10-12 | 2007-09-06 | Dispositivo de restauración de datos de reloj |
TW097112504A TW200913495A (en) | 2006-10-12 | 2008-04-07 | Clock data restoring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006278994A JP4557948B2 (ja) | 2006-10-12 | 2006-10-12 | クロックデータ復元装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008099017A true JP2008099017A (ja) | 2008-04-24 |
JP4557948B2 JP4557948B2 (ja) | 2010-10-06 |
Family
ID=39282615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006278994A Active JP4557948B2 (ja) | 2006-10-12 | 2006-10-12 | クロックデータ復元装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7965802B2 (ja) |
EP (1) | EP2075949B1 (ja) |
JP (1) | JP4557948B2 (ja) |
KR (2) | KR101073711B1 (ja) |
CN (1) | CN101361312B (ja) |
ES (1) | ES2529145T3 (ja) |
TW (1) | TW200913495A (ja) |
WO (1) | WO2008044406A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009153838A1 (ja) * | 2008-06-20 | 2009-12-23 | 富士通株式会社 | 受信装置 |
WO2012017609A1 (ja) * | 2010-08-03 | 2012-02-09 | パナソニック株式会社 | 適応型受信システム及び適応型送受信システム |
JP2012109929A (ja) * | 2010-06-03 | 2012-06-07 | Fujitsu Ltd | 受信装置および受信方法 |
JP6086639B1 (ja) * | 2016-05-12 | 2017-03-01 | 株式会社セレブレクス | データ受信装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4558028B2 (ja) | 2007-11-06 | 2010-10-06 | ザインエレクトロニクス株式会社 | クロックデータ復元装置 |
JP5540472B2 (ja) * | 2008-06-06 | 2014-07-02 | ソニー株式会社 | シリアルデータ受信機、利得制御回路および利得制御方法 |
TWI451102B (zh) * | 2009-09-24 | 2014-09-01 | Hon Hai Prec Ind Co Ltd | 對串列訊號進行測試的資料處理設備及方法 |
JP5560706B2 (ja) * | 2009-12-28 | 2014-07-30 | 富士通株式会社 | ノード装置 |
KR101034379B1 (ko) * | 2010-04-30 | 2011-05-16 | 전자부품연구원 | 클록없이 동작하는 등화기를 이용한 데이터 복원장치 |
CN102480446B (zh) * | 2010-11-29 | 2014-08-20 | 瑞昱半导体股份有限公司 | 接收机均衡器校正装置与方法 |
JP6703364B2 (ja) | 2014-04-10 | 2020-06-03 | ザインエレクトロニクス株式会社 | 受信装置 |
US9673847B1 (en) * | 2015-11-25 | 2017-06-06 | Analog Devices, Inc. | Apparatus and methods for transceiver calibration |
US9979408B2 (en) | 2016-05-05 | 2018-05-22 | Analog Devices, Inc. | Apparatus and methods for phase synchronization of phase-locked loops |
KR102403623B1 (ko) * | 2017-08-18 | 2022-05-30 | 삼성전자주식회사 | 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로 |
US11082051B2 (en) | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
US11204888B2 (en) | 2020-02-12 | 2021-12-21 | Samsung Display Co., Ltd. | System and method for controlling CDR and CTLE parameters |
US11881969B2 (en) * | 2022-04-22 | 2024-01-23 | Samsung Display Co., Ltd. | Real-time DC-balance aware AFE offset cancellation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567374A (ja) * | 1990-09-20 | 1993-03-19 | Hitachi Ltd | データ再生装置 |
JP2000151397A (ja) * | 1998-11-12 | 2000-05-30 | Nec Corp | クロックリカバリ回路 |
JP2005027175A (ja) * | 2003-07-04 | 2005-01-27 | Shimada Phys & Chem Ind Co Ltd | 無線受信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221800A (ja) * | 1994-02-02 | 1995-08-18 | Nec Corp | データ識別再生回路 |
US20020085656A1 (en) * | 2000-08-30 | 2002-07-04 | Lee Sang-Hyun | Data recovery using data eye tracking |
US7646802B2 (en) * | 2003-06-02 | 2010-01-12 | Qualcomm Incorporated | Communication receiver with hybrid equalizer |
CN100367256C (zh) * | 2003-11-26 | 2008-02-06 | 北京微辰信息技术有限公司 | 高速sata接口数据恢复和串并转换的方法及电路模块 |
TWI265700B (en) * | 2004-05-27 | 2006-11-01 | Samsung Electronics Co Ltd | Decision feedback equalization input buffer |
US7623600B2 (en) * | 2004-06-02 | 2009-11-24 | Broadcom Corporation | High speed receive equalizer architecture |
US7529329B2 (en) * | 2004-08-10 | 2009-05-05 | Applied Micro Circuits Corporation | Circuit for adaptive sampling edge position control and a method therefor |
JP4886276B2 (ja) | 2005-11-17 | 2012-02-29 | ザインエレクトロニクス株式会社 | クロックデータ復元装置 |
JP4652961B2 (ja) | 2005-11-30 | 2011-03-16 | 富士通株式会社 | シリアル転送用インターフェース |
-
2006
- 2006-10-12 JP JP2006278994A patent/JP4557948B2/ja active Active
-
2007
- 2007-09-06 WO PCT/JP2007/067397 patent/WO2008044406A1/ja active Application Filing
- 2007-09-06 US US12/159,752 patent/US7965802B2/en active Active
- 2007-09-06 KR KR1020107023750A patent/KR101073711B1/ko active IP Right Grant
- 2007-09-06 CN CN2007800017424A patent/CN101361312B/zh active Active
- 2007-09-06 KR KR1020087012716A patent/KR101011066B1/ko active IP Right Grant
- 2007-09-06 EP EP07806838.4A patent/EP2075949B1/en active Active
- 2007-09-06 ES ES07806838.4T patent/ES2529145T3/es active Active
-
2008
- 2008-04-07 TW TW097112504A patent/TW200913495A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567374A (ja) * | 1990-09-20 | 1993-03-19 | Hitachi Ltd | データ再生装置 |
JP2000151397A (ja) * | 1998-11-12 | 2000-05-30 | Nec Corp | クロックリカバリ回路 |
JP2005027175A (ja) * | 2003-07-04 | 2005-01-27 | Shimada Phys & Chem Ind Co Ltd | 無線受信装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009153838A1 (ja) * | 2008-06-20 | 2009-12-23 | 富士通株式会社 | 受信装置 |
JP4656260B2 (ja) * | 2008-06-20 | 2011-03-23 | 富士通株式会社 | 受信装置 |
US8619915B2 (en) | 2008-06-20 | 2013-12-31 | Fujitsu Limited | Receiver |
JP2012109929A (ja) * | 2010-06-03 | 2012-06-07 | Fujitsu Ltd | 受信装置および受信方法 |
WO2012017609A1 (ja) * | 2010-08-03 | 2012-02-09 | パナソニック株式会社 | 適応型受信システム及び適応型送受信システム |
US8565296B2 (en) | 2010-08-03 | 2013-10-22 | Panasonic Corporation | Adaptive receiver system and adaptive transceiver system |
JP6086639B1 (ja) * | 2016-05-12 | 2017-03-01 | 株式会社セレブレクス | データ受信装置 |
KR101743455B1 (ko) | 2016-05-12 | 2017-06-05 | 가부시키가이샤 세레브렉스 | 데이터 수신 장치 |
CN106998215A (zh) * | 2016-05-12 | 2017-08-01 | 思博半导体股份有限公司 | 数据接收装置 |
US10009199B2 (en) | 2016-05-12 | 2018-06-26 | Cerebrex, Inc. | Data reception device |
Also Published As
Publication number | Publication date |
---|---|
CN101361312B (zh) | 2011-07-06 |
ES2529145T3 (es) | 2015-02-17 |
TWI363495B (ja) | 2012-05-01 |
US20090232195A1 (en) | 2009-09-17 |
EP2075949A1 (en) | 2009-07-01 |
KR20080086975A (ko) | 2008-09-29 |
JP4557948B2 (ja) | 2010-10-06 |
CN101361312A (zh) | 2009-02-04 |
EP2075949B1 (en) | 2014-11-05 |
KR20100132986A (ko) | 2010-12-20 |
US7965802B2 (en) | 2011-06-21 |
EP2075949A4 (en) | 2010-12-29 |
KR101073711B1 (ko) | 2011-10-13 |
WO2008044406A1 (fr) | 2008-04-17 |
KR101011066B1 (ko) | 2011-01-25 |
TW200913495A (en) | 2009-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557948B2 (ja) | クロックデータ復元装置 | |
JP4558028B2 (ja) | クロックデータ復元装置 | |
JP4557947B2 (ja) | クロックデータ復元装置 | |
JP4886276B2 (ja) | クロックデータ復元装置 | |
JP2007520913A (ja) | 可変周波数データのためのクロックデータリカバリ(「cdr」)回路、装置および方法 | |
JP2005303607A (ja) | 等化回路を有する受信回路 | |
US9608640B1 (en) | Receiving circuit and method for controlling frequency | |
JP5560989B2 (ja) | 受信回路 | |
JP6156589B2 (ja) | 受信回路、集積回路及び受信方法 | |
US8629702B2 (en) | Digital clock regenerator | |
JP2009094922A (ja) | 情報処理装置、信号伝送回路及び信号伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4557948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |