JPWO2012017609A1 - 適応型受信システム及び適応型送受信システム - Google Patents

Abstract

位相比較部(101)は、サンプリングタイミングとサンプリングタイミングよりも第一の所定位相分前のタイミングとの間の第一区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＡＧ（ｎ）を出力するとともに、サンプリングタイミングとサンプリングタイミングよりも第二の所定位相分後のタイミングとの間の第二区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＥＡＤ（ｎ）を出力する。判定部(104)は、検出データパターンの各ビットに対応する位相比較信号ＬＡＧ（ｎ），ＬＥＡＤ（ｎ）の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、等化信号ＥＱＤＡＴＡの１ビットがサンプリングクロックＣＫの１周期よりも長いか短いかを判定する。

Description

本発明は、受信信号を受信する適応型受信システム、及び当該適応型受信システムを備えた適応型送受信システムに関するものである。

特許文献１には、送信機からのデジタル信号を受信して周波数特性を変更するイコライザと、イコライザのゲインを調整する受信機ロジックとを備えた受信機が開示されている。この受信機では、前記受信機ロジックが、イコライザの出力をあるデータ点でサンプリングすることによりデータ値を生成するとともに、イコライザの出力をあるデータの境界点でサンプリングすることにより境界値を生成し、生成したデータ値と境界値とに基づいて前記イコライザのゲインを調整する。

特許文献２には、入力デジタル信号に基づいてクロック信号を復元するクロックデータ復元装置が開示されている。このクロックデータ復元装置は、イコライザ部とサンプラ部とクロック生成部とイコライザ制御部とを備えている。前記イコライザ部は、入力デジタル信号のレベルを調整して調整後のデジタル信号を出力する。前記サンプラ部は、イコライザ部により出力されたデジタル信号に対し、データのビットの遷移タイミングを示すクロックＣＫＸによるサンプリングを行って値ＤＸ（ｎ）を取得するとともに、各ビット期間の中央時刻を示すクロックＣＫによるサンプリングを行って値Ｄ（ｎ）を取得する。また、前記クロック生成部は、前記クロックＣＫＸ、及びクロックＣＫの位相を、特許文献２の図２に示すように、「Ｄ（ｎ−１）≠ＤＸ（ｎ−１）＝Ｄ（ｎ）」が成立しているときに有意値となるＵＰ信号（位相比較信号）と、「Ｄ（ｎ−１）＝ＤＸ（ｎ−１）≠Ｄ（ｎ）」が成立しているときに有意値となるＤＮ信号（位相比較信号）とに基づいて調整する。前記イコライザ制御部は、値Ｄ（ｎ）と値ＤＸ（ｎ）とに基づいて、イコライザ部により入力デジタル信号に付加されるオフセット電圧値を制御する。

特許文献３には、入力データとサンプリングクロックとの位相を比較し、比較結果に応じてサンプリングクロックを生成するクロックデータリカバリ回路であって、サンプリングクロックのエッジが入力データのエッジから所定間隔以上離れるようにサンプリングクロックの位相を変化させるようにしたものが開示されている。

特開２００８−２２５３７号公報 特開２００８−９９０１７号公報 特開２００４−１８０１８８号公報

しかし、上記特許文献２では、ロックポイント付近でも常に位相比較信号が出力され続けるため、ロックポイント付近におけるサンプリングクロックの位相の調整、及びイコライザ部の適応制御動作がいずれも不安定であり、ジッタトレランスが低くなる。さらに、サンプリングクロックの位相の調整と、イコライザ部により入力デジタル信号に付加されるオフセット電圧値の制御とが、いずれも値Ｄ（ｎ）と値ＤＸ（ｎ）とに基づいて行われるので、サンプリングクロックの位相の調整とオフセット電圧値の制御とが干渉し合い、それぞれが誤ロックしてしまう恐れがある。

また、上記特許文献１には、イコライザの出力のサンプリングに用いられるクロックの生成方法は記載されていない。

また、上記特許文献３では、イコライザが搭載されていないため、ＩＳＩ（Inter-Symbol Interference）の影響を低減できない。サンプリングクロックの位相の調整、及びイコライザの適応制御の双方の安定性を向上させなければ、高速化を実現できない。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ロックポイント付近におけるサンプリングクロックの位相の調整と、イコライザ部の制御とを安定させ、ジッタトレランスを高めることにある。

上記の課題を解決するため、本発明の一態様に係る適応型受信システムは、受信信号を受信する適応型受信システムであって、等化強度を示す強度調節信号に基づいて前記受信信号を等化し、等化信号を出力するイコライザ部と、サンプリングクロックと、当該サンプリングクロックよりも第一の所定位相進んだ第一クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第一の所定位相分前のタイミングとの間の第一区間に、前記等化信号のエッジが存在するか否かを示す第一の位相比較信号を出力するとともに、前記サンプリングクロックと、当該サンプリングクロックよりも第二の所定位相遅れた第二クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第二の所定位相後のタイミングとの間の第二区間に、前記等化信号のエッジが存在するか否かを示す第二の位相比較信号を出力し、前記第一区間及び第二区間は、前記等化信号と前記サンプリングクロックとの位相が一致した状態において前記等化信号のエッジを含まないように設定された位相比較部と、前記第一及び第二の位相比較信号に基づいて、前記等化信号と前記サンプリングクロックとの位相を一致させるように、前記サンプリングクロックの位相を調整して出力するクロック調整部と、前記等化信号に対して前記サンプリングクロックによるサンプリングを行うことにより得られる復元信号から、少なくとも２箇所のビット反転を含む３ビット以上の連続する検出データパターンを検出するパターン検出部と、前記パターン検出部により検出された検出データパターンの各ビットに対応する前記第一及び第二の位相比較信号の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、前記等化信号のビット時間幅が１ＵＩよりも長いか短いかを判定する判定部と、前記判定部による判定結果に基づいて前記強度調節信号を調節する適応制御用フィルタ部とを備えていることを特徴とする。

この態様によると、等化信号のエッジがサンプリングタイミング前後の第一区間と第二区間に存在するか否かに基づいて、第一及び第二の位相比較信号が生成される。したがって、等化信号とサンプリングクロックとの位相が一致した状態、すなわちロックポイント付近において、第一及び第二の位相比較信号の値が安定し、サンプリングクロックの位相の調整が行われない。したがって、高周波ノイズに対するトレランスが高く保たれるとともに、安定したイコライザの適応動作が可能になる。また、サンプリングクロックの位相の調整と、等化強度の制御との干渉を抑制できる。

本発明により、高周波ノイズに対するトレランスが高く保たれるとともに、安定したイコライザの適応動作が可能になる。また、サンプリングクロックの位相の調整と、等化強度の制御との干渉を抑制できる。

図１は、本発明の実施形態１に係る適応型送受信システムの構成を示すブロック図である。 図２は、本発明の実施形態１に係る適応型受信システムの構成を示すブロック図である。 図３（ａ）は、本発明の実施形態１に係るイコライザ部の構成を示す回路図である。図３（ｂ）は、本発明の実施形態１に係るイコライザ部の周波数とイコライザ強度（等化強度）との関係を示すグラフである。 図４は、本発明の実施形態１に係るクロックデータリカバリ部の位相比較動作を示すタイミングチャートである。 図５は、本発明の実施形態１に係る適応制御部の構成を示すブロック図である。 図６は、本発明の実施形態１に係る送信波形が、時間幅がちょうど１ＵＩ(Unit Interval)の孤立ビットを含む場合における等化信号及び復元信号等を示すタイミングチャートである。 図７は、本発明の実施形態１に係る孤立ビットの時間幅の判定アルゴリズムを説明する説明図である。 図８は、本発明の実施形態１に係る孤立ビットの時間幅の判定アルゴリズムを説明する説明図である。 図９は、本発明の実施形態１に係る適応制御用フィルタ部の状態遷移を示す状態遷移図である。 図１０は、本発明の実施形態１に係るグレイコードにより表された強度調節信号を示す説明図である。 図１１は、本発明の実施形態１の変形例２に係る適応制御部を示すブロック図である。 図１２は、本発明の実施形態１の変形例２に係るパターン検出部により検出される検出データ列と、各検出データ列に対応するフィルタ段数とを示す説明図である。 図１３は、本発明の実施形態２に係る適応型受信システムの構成を示すブロック図である。 図１４（ａ）は、本発明の実施形態２に係るクロック調整イネーブル信号及び適応制御イネーブル信号の接続開始直後における波形を示すタイミングチャートである。図１４（ｂ）は、本発明の実施形態２に係る等化信号のエッジと位相比較ウィンドウとの関係を示す説明図である。 図１５は、本発明の実施形態２に係る適応動作イネーブル信号の活性化状態と不活性化状態とをＶｉｄｅｏアクティブ検出信号に同期させて切り換える場合におけるデータと適応動作イネーブル信号との関係を説明する説明図である。 図１６は、本発明の実施形態３に係る適応型受信システムの構成を示すブロック図である。 図１７（ａ）は、本発明の実施形態３に係るクロック調整イネーブル信号、外部調整信号及び適応制御イネーブル信号の接続開始直後における波形を示すタイミングチャートである。図１７（ｂ）は、本発明の実施形態３に係る等化信号と位相比較ウィンドウとの関係を示す説明図である。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。

《実施形態１》
図１は、本発明の実施形態１に係る適応型送受信システム１を示す。この適応型送受信システム１は、適応型送信システム２０と伝送路３０と適応型受信システム１０とを備えている。適応型送信システム２０は、受信信号ＲＸＤＡＴＡ（論理信号）を生成するＴＸロジック２０１ａと、ＴＸロジック２０１ａにより生成された受信信号ＲＸＤＡＴＡを伝送路３０に出力するＴＸドライバ２０１ｂとを備えている。

図２は、適応型受信システム１０を示す。この適応型受信システム１０は、イコライザ部１１とクロックデータリカバリ部１２と適応制御部１３とを備えている。イコライザ部１１は、伝送路３０を通過し歪の生じた受信信号ＲＸＤＡＴＡを受信し、波形等化を行って等化信号ＥＱＤＡＴＡを出力する。クロックデータリカバリ部１２は、イコライザ部１１により出力された等化信号ＥＱＤＡＴＡからクロックを抽出し、抽出したクロックによるサンプリングにより復元信号ＲＤＯＵＴを取得する。

図３（ａ）は、イコライザ部１１を示す。イコライザ部１１は、１対のｎＭＯＳトランジスタ１１ａ，１１ｂと、ｎＭＯＳトランジスタ１１ａ，１１ｂのソース間に接続された抵抗１１ｃと、ｎＭＯＳトランジスタ１１ａ，１１ｂのソース間に接続されたコンデンサ１１ｄと、上記ｎＭＯＳトランジスタ１１ａに電流を流す電流源１１ｅと，上記ｎＭＯＳトランジスタ１１ｂに電流を流す電流源１１ｆと、上記ｎＭＯＳトランジスタ１１ａのドレイン側に直列に接続された抵抗１１ｇと、上記ｎＭＯＳトランジスタ１１ｂのドレイン側に直列に接続された抵抗１１ｈとを備えている。

抵抗１１ｃの抵抗値は、強度調節信号ＥＱＡＤＪによって調節される。強度調節信号ＥＱＡＤＪによって抵抗１１ｃの抵抗値を調節することにより、ＤＣゲインを調節できる。抵抗１１ｃの抵抗値を大きくすることによりＤＣゲインを小さくすると、ＤＣゲインに対して高周波ゲインが相対的に高くなる一方、抵抗１１ｃの抵抗値を小さくすることによりＤＣゲインを大きくすると、ＤＣゲインに対して高周波ゲインが相対的に低くなる。したがって、強度調節信号ＥＱＡＤＪによって抵抗１１ｃの抵抗値を調節することにより、等化強度を調節できる。図３（ｂ）は、周波数とイコライザ強度（等化強度）との関係を示す。強度調節信号ＥＱＡＤＪは連続信号であってもよいし、離散信号であってもよい。なお、イコライザ部１１として他の構成のイコライザを用いてもよい。例えば、図３（ａ）に示したイコライザ部１１を多段に接続した回路や、ＦＦＥ(Feed-Forward Equalizer)やＤＦＥ(Decision Feedback Equalizer)のような離散イコライザをイコライザ部１１として用いてもよい。

クロックデータリカバリ部１２は、位相比較部１０１と、クロック調整部１０２とを備えている。

位相比較部１０１は、等化信号ＥＱＤＡＴＡのエッジとサンプリングクロックＣＫのエッジとの位相差を比較し、第一の位相比較信号ＬＡＧ及び第二の位相比較信号ＬＥＡＤを出力する。

クロック調整部１０２は、第一の位相比較信号ＬＡＧ及び第二の位相比較信号ＬＥＡＤに基づいて、サンプリングクロックＣＫと、位相比較ウィンドウを規定する第一のクロックＣＫＬＡＧ及び第二のクロックＣＫＬＥＡＤとに対し、位相の調整を行って出力する。位相の調整は、等化信号ＥＱＤＡＴＡとサンプリングクロックＣＫとの位相を一致させるように行われる。

図４は、クロックデータリカバリ部１２の位相比較動作を示す。クロックデータリカバリ部１２の位相比較部１０１は、第一のクロックＣＫＬＡＧと第二のクロックＣＫＬＥＡＤとにより規定される位相比較ウィンドウに等化信号ＥＱＤＡＴＡのエッジが存在した場合に位相比較信号を活性化させる。詳しくは、位相比較部１０１は、第一のクロックＣＫＬＡＧとサンプリングクロックＣＫとにより規定される第一区間、すなわち、第一のクロックＣＫＬＡＧの立ち上がりエッジとサンプリングクロックＣＫの立ち上がりエッジとの間に等化信号ＥＱＤＡＴＡのエッジが存在した場合、第一のクロックＣＫＬＡＧ、サンプリングクロックＣＫ、及び第二のクロックＣＫＬＥＡＤの位相をそれぞれ遅らせるための第一の位相比較信号ＬＡＧを活性化させる。また、位相比較部１０１は、サンプリングクロックＣＫと第二のクロックＣＫＬＥＡＤとにより規定される第二区間、すなわち、サンプリングクロックＣＫの立ち上がりエッジと第二のクロックＣＫＬＥＡＤの立ち上がりエッジとの間に等化信号ＥＱＤＡＴＡのエッジが存在した場合、第一のクロックＣＫＬＡＧ、サンプリングクロックＣＫ、及び第二のクロックＣＫＬＥＡＤの位相をそれぞれ進ませるための第二の位相比較信号ＬＥＡＤを活性化させる。第一区間及び第二区間は、等化信号ＥＱＤＡＴＡとサンプリングクロックＣＫとの位相が一致した状態において等化信号ＥＱＤＡＴＡのエッジを含まないように設定され、例えば、サンプリングクロックＣＫの周期、すなわち１ＵＩの１／３以下に設定される。

また、クロックデータリカバリ部１２の位相比較部１０１は、等化信号ＥＱＤＡＴＡに対してサンプリングクロックＣＫによるサンプリングを行うことにより復元信号ＲＤＯＵＴを得る。

適応制御部１３は、位相比較部１０１により得られた復元信号ＲＤＯＵＴと、第一の位相比較信号ＬＡＧと、第二の位相比較信号ＬＥＡＤとを受信し、イコライザ部１１の等化状態を判別する。適応制御部１３は、少なくとも３ビットの連続した復元信号ＲＤＯＵＴの各ビット毎に、対応するサンプリングクロックＣＫの立ち上がりエッジの直前、及び直後に存在する位相比較区間において第一の位相比較信号ＬＡＧ、及び第二の位相比較信号ＬＥＡＤがそれぞれ活性化されたか否かを判別する。そして、判別結果を予め規定された出力パターンと比較することによって１ビットの時間幅を推定する。適応制御部１３は、推定した１ビットの時間幅が１ＵＩより大きい場合には等化強度を低くするように強度調節信号ＥＱＡＤＪを調節する一方、推定した１ビットの時間幅が１ＵＩより小さい場合には等化強度を高くするように強度調節信号ＥＱＡＤＪを調節する。位相比較ウィンドウが所定の範囲に制限され、位相比較を行わない区間が存在する場合でも、連続した少なくとも３ビットの復元信号ＲＤＯＵＴの各ビット毎に、復元信号ＲＤＯＵＴと、第一の位相比較信号ＬＡＧと、第二の位相比較信号ＬＥＡＤとを参照することにより、１ビットの時間幅を推定することが可能である。また、位相比較ウィンドウが制限されているため、ロック時に位相比較ウィンドウ外に等化信号ＥＱＤＡＴＡのエッジが集中し、位相比較信号が活性化しない。したがって、最適な等化強度でＩＳＩを除去するとともにロックポイントでの安定性を確保でき、かつ高周波ノイズに対するトレランスを高めることができる。

ここで、適応制御部１３の詳細な構成及び動作について説明する。適応制御部１３は、図５に示すように、パターン検出部１０３、判定部１０４、及び適応制御用フィルタ部１０５を備えている。

パターン検出部１０３は、復元信号ＲＤＯＵＴから、予め規定された検出データパターンを検出した場合に、活性化された検出フラグ信号ＰＴＦＲＧを出力する。検出データパターンは、ｋビットの連続する０の後に０１０が続くパターン、及びｋビットの連続する１の後に１０１が続くパターンである。ここで、ｋは０以上の整数である。ＩＳＩによる歪みの大きさは、到来するパターンに大きく依存する。図６に示すように、複数回連続して同一データが到来した後、反転した１ビットのデータが到来し、さらに反転したデータが到来する場合、例えばデータパターンが０００１０や１１１０１である場合、ＩＳＩの影響が強く生じる。

送信側から出力されたデータの送信波形ＴＸＯＵＴが、時間幅がちょうど１ＵＩの孤立ビットを含む場合、例えば図６に示すように、受信側で受け取られるデータＲＸＤＡＴＡの孤立ビットの時間幅は、伝送路３０を通過したことにより減衰し、１ＵＩより小さくなる。イコライザ部１１は、このようなＩＳＩによる歪みの生じた波形を等化して送信波形ＴＸＯＵＴにできるだけ近づけようとするが、等化強度が弱いアンダーブースト状態において、孤立ビットの時間幅は１ＵＩよりも小さいままである。一方、等化強度が強いオーバーブースト状態においては、孤立ビットのエッジが強調された後、振幅が安定する前にデータが反転してしまうため、孤立ビットの時間幅は逆に１ＵＩよりも大きくなる。このように、複数回連続して同一データが到来した後、反転した１ビットのデータが到来し、さらに反転したデータが到来する場合、孤立ビットの時間幅を検知することにより、現在の等化状態がアンダーブースト状態であるかオーバーブースト状態であるかを判別できる。したがって、パターン検出部１０３は、時刻ｔ＝（ｎ−１）Ｔ(ｎは１以上の整数)においてサンプルされた復元信号ＲＤＯＵＴと時刻ｔ＝ｎＴにおいてサンプルされた復元信号ＲＤＯＵＴとが異なり、さらに時刻ｔ＝ｎＴにおいてサンプルされた復元信号ＲＤＯＵＴと時刻ｔ＝（ｎ＋１）Ｔにおいてサンプルされた復元信号ＲＤＯＵＴとが異なることを検出するとともに、時刻ｔ＝（ｎ−１）Ｔにおいてサンプルされた復元信号ＲＤＯＵＴが時刻ｔ＝（ｎ−１）Ｔ以前の連続するｋ回分のサンプルにより得られる復元信号ＲＤＯＵＴと等しくなっている（低周波信号となっている）ことを検出した場合、活性化された検出フラグ信号ＰＴＦＲＧを判定部１０４に出力する。

判定部１０４は、復元信号ＲＤＯＵＴ、第一の位相比較信号ＬＡＧ、及び第二の位相比較信号ＬＥＡＤに基づいて、孤立ビットの時間幅が１ＵＩより長いか短いかを判定し、１ＵＩより長い場合にはイコライザ部１１の等化強度を低くするために、活性化された第一の調整信号ＥＱＡＤＪ−ＤＮを出力する。一方、孤立ビットの時間幅が１ＵＩより短い場合にはイコライザ部１１の等化強度を強めるために、活性化された第二の調整信号ＥＱＡＤＪ−ＵＰを出力する。本実施形態では、位相比較ウィンドウがある範囲に制限され、データとデータの境界点を判別するためのクロックを用いない。そのため、境界点でのサンプリングデータを参照して孤立ビットの時間幅を判定することはできない。しかし、孤立ビット（２箇所の反転）を含む少なくとも３ビットの連続する復元信号ＲＤＯＵＴと、その復元信号ＲＤＯＵＴの各ビットに対応するサンプリングクロックＣＫの直前、直後の位相比較ウィンドウで比較された第一の位相比較信号ＬＡＧ、及び第二の位相比較信号ＬＥＡＤの活性状態を解析することにより、孤立ビットの時間幅を判定できる。

図７及び図８は、孤立ビットの時間幅の判定アルゴリズムを示す。図７は、孤立ビットの時間幅が１ＵＩ以上であることを判定するためのアルゴリズム、図８は孤立ビットの時間幅が１ＵＩ以下であることを判定するためのアルゴリズムを示す。

図７及び図８において、位相比較ウィンドウ（ｎ−１）、位相比較ウィンドウ（ｎ）、及び位相比較ウィンドウ（ｎ＋１）は、３つの連続する位相比較ウィンドウであり、ＬＡＧ（ｎ−１）／ＬＥＡＤ（ｎ−１）、ＬＡＧ（ｎ）／ＬＥＡＤ（ｎ）、ＬＡＧ（ｎ＋１）／ＬＥＡＤ（ｎ＋１）は、それぞれの位相比較ウィンドウに等化信号ＥＱＤＡＴＡのエッジが存在した場合に活性化される第一及び第二の位相比較信号を示す。ＣＫ（ｎ−１）によりサンプリングされたデータとＣＫ（ｎ）によりサンプリングされたデータとが異なり、かつＣＫ（ｎ）によりサンプリングされたデータとＣＫ（ｎ＋１）によりサンプリングされたデータとが異なる場合、即ちデータパターンが０１０又は１０１というデータ列を含む場合には、孤立ビットの時間幅判定が可能である。

このような条件の下、図７のＥＱＤＡＴＡ(パターン１)、ＥＱＤＡＴＡ(パターン２)、ＥＱＤＡＴＡ(パターン３)が到来した場合、孤立ビットの時間幅は１ＵＩよりも長いと判定される。孤立ビットの時間幅が１ＵＩよりも長いか否かは、位相比較ウィンドウ（ｎ）において、第一の位相比較信号ＬＡＧ（ｎ）及び第二の位相比較信号ＬＥＡＤ（ｎ）が共に不活性状態であるという条件と、位相比較ウィンドウ（ｎ−１）の第二の位相比較信号ＬＥＡＤ（ｎ−１）と位相比較ウィンドウ（ｎ＋１）の第一の位相比較信号ＬＡＧ（ｎ＋１）とのうちの少なくとも一方が活性化される条件とを満たすか否かに基づいて判定できる。これらの条件がいずれも満たされる場合には、孤立ビットの時間幅が１ＵＩよりも長いと判定され、第一の調整信号ＥＱＡＤＪ−ＤＮが活性化される一方、これらの一方又は両方の条件が満たされない場合には、孤立ビットの時間幅が１ＵＩよりも長くはないと判定され、第一の調整信号ＥＱＡＤＪ−ＤＮは活性化されない。

また、図８のＥＱＤＡＴＡ(パターン１)、ＥＱＤＡＴＡ(パターン２)、ＥＱＤＡＴＡ(パターン３)が到来した場合、孤立ビットの時間幅は１ＵＩよりも短いと判定できる。孤立ビットの時間幅が１ＵＩよりも短いか否かは、位相比較ウィンドウ（ｎ−１）及び位相比較ウィンドウ（ｎ＋１）において第一の位相比較信号ＬＡＧ（ｎ−１）／ＬＡＧ（ｎ＋１）及び第二の位相比較信号ＬＥＡＤ（ｎ−１）/ＬＥＡＤ（ｎ＋１）が共に不活性状態であるという条件と、位相比較ウィンドウ（ｎ）の第一の位相比較信号ＬＡＧ（ｎ）及び第二の位相比較信号ＬＥＡＤ（ｎ）のうちの少なくとも一方が活性化されるという条件とを満たすか否かに基づいて判定できる。これらの条件がいずれも満たされる場合には、孤立ビットの時間幅が１ＵＩよりも短いと判定され、第二の調整信号ＥＱＡＤＪ−ＵＰが活性化される一方、これらの一方又は両方の条件が満たされない場合には、孤立ビットの時間幅が１ＵＩよりも短くはないと判定され、第二の調整信号ＥＱＡＤＪ−ＵＰは活性化されない。

適応制御用フィルタ部１０５は、判定部１０４により出力された第一の調整信号ＥＱＡＤＪ−ＤＮ、及び第二の調整信号ＥＱＡＤＪ−ＵＰに基づいて、強度調節信号ＥＱＡＤＪを出力する。適応制御用フィルタ部１０５のフィルタ段数は３段である。

図９は、適応制御用フィルタ部１０５の状態遷移を示す。活性化された第一の調整信号ＥＱＡＤＪ−ＤＮを受信する毎に状態が１つ右に移動し、活性化された第二の調整信号ＥＱＡＤＪ−ＵＰを受信する毎に状態が１つ左に移動する。第一の調整信号ＥＱＡＤＪ−ＤＮ及び第二の調整信号ＥＱＡＤＪ−ＵＰがいずれも不活性状態にあるときには状態は移動しない。活性化された第一の調整信号ＥＱＡＤＪ−ＤＮの受信回数が、活性化された第二の調整信号ＥＱＡＤＪ−ＵＰの受信回数を３回、すなわちフィルタ段数（規定回数）分上回った場合、イコライザ部１１の等化強度を低くするように強度調節信号ＥＱＡＤＪを一段階変更する。一方、活性化された第二の調整信号ＥＱＡＤＪ−ＵＰの受信回数が、活性化された第一の調整信号ＥＱＡＤＪ−ＤＮの受信回数を３回、すなわちフィルタ段数分上回った場合、イコライザ部１１の等化強度を高めるように強度調節信号ＥＱＡＤＪを一段階変更する。強度調節信号ＥＱＡＤＪの変更を行った後、状態は初期状態(Initial State)に戻る。このような適応制御用フィルタ部１０５を搭載することにより、ロック時の動作をさらに安定させることできる。なお、適応制御用フィルタ部１０５のフィルタ段数は３段に限られない。

また、適応型受信システム１０の適応型送信システム２０との接続直後、すなわち適応型受信システム１０による受信信号ＲＸＤＡＴＡの受信開始直後において、強度調節信号ＥＱＡＤＪにより設定される等化強度は、設定可能な等化強度の範囲における最高値と最低値との中間値となる。

強度調節信号ＥＱＡＤＪは、図１０の右側に示すようにグレイコードによって表される。図１０の左側に示すように、強度調節信号ＥＱＡＤＪがバイナリコードである場合、繰り上がり時に変化するビットの数が多い。例えば、等化強度が強度３から強度４に切り換わる際、０１１から１００に変化するため、トータルで３ビット変化したことになる。イコライザ部１１と適応制御部１３とが物理的に離れて配置されると、各桁の信号を伝送する配線の配線距離や寄生容量がそれぞれ異なってしまうため、信号の遅延時間がばらつき、一瞬所望の強度とは異なる強度に設定される。この場合、等化信号ＥＱＤＡＴＡにはグリッチが生じ、復元信号ＲＤＯＵＴにエラーが生じる。しかし、本実施形態１では、グレイコードによって強度調節信号ＥＱＡＤＪを表すので、強度が１段階切り換わる際に、強度調節信号ＥＱＡＤＪの値は１ビットずつしか変化しない。したがって、強度調節信号ＥＱＡＤＪの各ビットの遅延にばらつきが生じても、等化強度が変更前か後の強度に設定され、グリッチは生じにくい。なお、グリッチを防止する効果を得ることはできなくなるが、強度調節信号ＥＱＡＤＪをバイナリコード等、グレイコード以外の方式で表すようにしてもよい。

《実施形態１の変形例１》
上記実施形態１では、イコライザ部１１の適応制御（等化強度の調整）に、３ビット分の復元信号ＲＤＯＵＴ及び位相比較信号ＬＡＧ／ＬＥＡＤを用いたが、４ビット以上のビット分の復元信号ＲＤＯＵＴ及び位相比較信号ＬＡＧ／ＬＥＡＤを用いてもよい。

図３（ａ）の回路を複数段接続してイコライザ部１１を構成する場合、各段のイコライザの零点を異なる周波数に配置することが多い。連続する３ビット以上のビットの出力状態を監視することにより、各段の等化強度を独立に調整できる。例えば、等化信号ＥＱＤＡＴＡのビット時間幅が１ＵＩよりも長いか短いかの判定に、孤立ビットを含むビット列を用いる場合（０１０、１０１）には、ビット列が最も高い周波数成分を含むため、零点が最も高い周波数に配置されている段の等化強度を調整する。一方、等化信号ＥＱＤＡＴＡのビット時間幅が１ＵＩよりも長いか短いかの判定に、２箇所のビット反転の間に２ビットの連続同一値を含むビット列を用いる場合（０１１０、１００１）には、このビット列が、孤立ビットを含むビット列よりも低い周波数成分を含むため、零点が２番目に高い周波数に配置されている段の等化強度を調整する。このように、２箇所の反転間の連続同一値のビット数が多くなるほど、信号に含まれる周波数成分は低くなっていくため、イコライザ部１１の各段の等化強度を独立して調整できる。これによりイコライザ部１１の等化特性をより最適な状態に調整できる。

《実施形態１の変形例２》
本発明の実施形態１の変形例２に係る適応型送受信システム１は、実施形態１の適応制御部１３に代えて、図１１に示す適応制御部２１３を備えている。

この適応制御部２１３は、パターン検出部２０３、判定部１０４、及び適応制御用フィルタ部２０５を備えている。

パターン検出部２０３は、図１２の（１）〜（８）の検出データパターンを検出し、検出したデータパターンに応じた値の検出フラグ信号ＰＴＦＬＧを出力する。具体的には、パターン検出部２０３は、（１）〜（８）の各データパターンを検出した場合、検出フラグ信号ＰＴＦＬＧとして１〜８を出力する。（１）〜（８）のいずれのデータパターンも検出されなかった場合には、ＰＴＦＬＧ＝０を出力する。 適応制御用フィルタ部２０５は、８つのフィルタ２０５ａ〜２０５ｈ、選択回路２０５ｉ及びＯＲ回路２０５ｊを備え、フィルタ２０５ａ〜２０５ｈのフィルタ段数は互いに異なっている。

選択回路２０５ｉは、いずれのフィルタ２０５ａ〜２０５ｈを用いるかを、検出フラグ信号ＰＴＦＬＧの値、すなわちパターン検出部２０３により（１）〜（８）のデータパターンのうちのいずれが検出されたかに応じて決定する。そして、用いるフィルタ２０５ａ〜２０５ｈに、検出フラグ信号ＰＴＦＬＧと、第一及び第二の調整用信号ＥＱＡＤＪ−ＤＮ／ＥＱＡＤＪ−ＵＰとを入力する。例えば、ＰＴＦＬＧ＝１である場合にはフィルタ段数１２８段のフィルタ２０５ａが使用され、ＰＴＦＬＧ＝８である場合にはフィルタ段数１段のフィルタ２０５ｈが使用される。各フィルタ２０５ａ〜２０５ｈの出力はＯＲ回路２０５ｊに入力され、ＯＲ回路２０５ｊの出力が強度調節信号ＥＱＡＤＪとなる。検出データパターンの種類、数、検出フラグ信号の値、フィルタの段数は上述の例に限定されない。

ＩＳＩによる歪の大きさは、図６で示したように、孤立ビット以前のデータパターンに強く依存する。上述したｋの値が大きいときほどＩＳＩによる歪が大きくなり、逆にｋの値が小さいときほどＩＳＩによる歪が小さくなる。ＩＳＩの影響を最小化するには、ｋの値に依存せず孤立ビットの時間幅を１Ｔに近づけるように波形等化を行う必要があるが、図１２に示すようにｋの値が大きくなるほど、そのデータパターンの出現確率は減少する。０／１がランダムに出現する場合、各データの出現確率は１／２であるため、ｋの値が１つ増加するごとにパターンの出現確率には１／２が乗算される。

適応制御用フィルタ部１０５のフィルタ段数が１種類に固定されていた場合、出現確率が高いパターンに対しては頻繁に第一及び第二の調整用信号ＥＱＳＥＴ−ＤＮ／ＥＱＳＥＴ−ＵＰが活性化されるため、十分ＩＳＩの影響は除去される。しかし、逆に出現確率の低いパターンは、出現頻度が低いため、ＩＳＩの影響が残留する。

その他の構成は実施形態１と同じであるのでその説明を省略する。

本変形例２によると、図１２に示すように、検出データ列の出現確率に応じて異なる段数のフィルタが使用される。詳しくは、検出データ列の出現確率が２倍増加するごとにフィルタの段数も２倍増加する。これにより、第一及び第二の調整用信号ＥＱＳＥＴ−ＤＮ／ＥＱＳＥＴ−ＵＰが活性化される頻度はデータパターンによらず一定となり、最適に等化強度を調節できる。

《実施形態２》
本発明の実施形態２に係る適応型送受信システム１は、実施形態１の適応型受信システム１０に代えて、図１３に示す適応型受信システム４０を備えている。この適応型受信システム４０は、適応制御部１３に代えて適応制御部４３を備えているとともに、クロック調整部１０２に代えてクロック調整部４０２を備えている。位相比較部１０１とクロック調整部４０２とでクロックデータリカバリ部４２が構成されている。

適応制御部４３は、実施形態１の適応制御部１３の構成に加え、適応制御イネーブル信号ＡＤＣＥＮが不活性状態である場合に強度調節信号ＥＱＡＤＪを固定する機能を備えている。適応制御部４３は、適応制御イネーブル信号ＡＤＣＥＮが活性状態である場合には、強度調節信号ＥＱＡＤＪを変化させることができ、実施形態１の適応制御部１３と同様の方法により、強度調節信号ＥＱＡＤＪを出力する。

また、クロック調整部４０２は、クロック調整イネーブル信号ＣＤＲＥＮが不活性状態である場合には各クロックの位相を固定する。一方、クロック調整イネーブル信号ＣＤＲＥＮが活性状態である場合には、サンプリングクロックＣＫ、第一のクロックＣＫＬＡＧ、及び第二のクロックＣＫＬＥＡＤの位相を変化させることができ、実施形態１のクロック調整部１０２と同様の方法により、サンプリングクロックＣＫ、第一のクロックＣＫＬＡＧ、及び第二のクロックＣＫＬＥＡＤを出力する。

位相比較ウィンドウの時間幅がある値に制限されていると位相比較信号ＬＡＧ／ＬＥＡＤの活性頻度が減少するため、ロックするまでに時間がかかる。図１４（ａ）に示すように、適応型受信システム１０の適応型送信システム２０との接続開始直後、すなわち受信信号ＲＸＤＡＴＡの受信開始直後において、クロック調整イネーブル信号ＣＤＲＥＮを所定期間不活性化させておくと、かかる所定期間、クロック調整部４０２は、サンプリングクロックＣＫ、第一のクロックＣＫＬＡＧ、及び第二のクロックＣＫＬＥＡＤの位相の調整を行わず、クロックデータリカバリ部４２はジッタに対する追従動作を行わない。したがって、図１４（ｂ）に示すように、位相比較信号ＬＡＧ／ＬＥＡＤが高頻度で活性化される。一方、受信信号ＲＸＤＡＴＡの受信開始直後から適応動作イネーブル信号ＡＤＣＥＮを活性化させ、適応制御用フィルタ部１０５による強度調節信号ＥＱＡＤＪの調節を開始させておくことにより、ロックするまでの時間を短縮することができる。接続開始直後から所定時間経過後にクロック調整イネーブル信号ＣＤＲＥＮを活性化させることにより、等化信号ＥＱＤＡＴＡのエッジは位相比較ウィンドウ外に追いやられるため、位相比較信号ＬＡＧ／ＬＥＡＤの不要な活性化が検出されずロック状態での安定性が向上する。

その他の構成は実施形態１と同じであるのでその説明を省略する。

また、通信する際のデータシーケンスは、シーケンスによって異なるエンコード方式でエンコードされたデータが出力される場合がある。例えば、ＨＤＭＩ(High Definition Multimedia Interface)により送受信を行う場合、図１５に示すように、Ｖｉｄｅｏデータ出力区間では遷移最小化エンコード方式が採用されるので、同一のデータ列が連続しやすく、それ以外の区間では遷移最大化エンコード方式が採用されるので同一のデータ列が連続することは少ない。したがって、等化信号ＥＱＤＡＴＡに所定のデータ列が周期的に２以上の所定回数含まれていることを検出した場合には、適応動作イネーブル信号ＡＤＣＥＮを不活性状態にする一方、等化信号ＥＱＤＡＴＡに上記所定のデータ列が周期的に２以上の所定回数含まれていることを検出しない場合には、適応動作イネーブル信号ＡＤＣＥＮを活性状態にすることにより、等化信号ＥＱＤＡＴＡがＩＳＩによる歪の大きいデータである場合にのみ適応動作を有効化できる。例えば、上記所定回数を３回に設定すると、等化信号ＥＱＤＡＴＡに所定のデータ列が周期的に３回含まれていることが検出された場合に、適応動作イネーブル信号ＡＤＣＥＮが不活性状態にされ、等化信号ＥＱＤＡＴＡに上記所定のデータ列が周期的に３回含まれていることが検出されない場合に、適応動作イネーブル信号ＡＤＣＥＮが活性状態にされる。これにより、データパターンの偏りに伴う誤ロックを防止できる。

《実施形態３》
本発明の実施形態３に係る適応型送受信システム１は、実施形態２の適応型受信システム４０に代えて、図１６に示す適応型受信システム５０を備えている。この適応型受信システム５０は、クロック調整部４０２に代えてクロック調整部５０２を備えている。位相比較部１０１とクロック調整部５０２とでクロックデータリカバリ部５２が構成されている。

クロック調整部５０２は、外部位相調整信号ＥＸＴＡＤＪの活性状態に応じて、サンプリングクロックＣＫ、第一のクロックＣＫＬＡＧ、及び第二のクロックＣＫＬＥＡＤの位相を強制的に変更できる。

位相比較ウィンドウの時間幅がある値に制限されている場合、第一及び第二の位相比較信号ＬＡＧ（ｎ）／ＬＥＡＤ（ｎ）の活性頻度が減少するため、ロックするまでに時間がかかる。そこで、図１７（ａ）に示すように、適応型受信システム１０の適応型送信システム２０との接続開始直後、すなわち受信信号ＲＸＤＡＴＡの受信開始直後から所定期間、クロック調整イネーブル信号ＣＤＲＥＮを不活性化させた状態で、外部位相調整信号ＥＸＴＡＤＪの活性状態を一定期間毎に変更する。すると、クロック調整部５０２によるサンプリングクロックＣＫ、第一のクロックＣＫＬＡＧ、及び第二のクロックＣＫＬＥＡＤの位相の調整が、上記所定期間、外部位相調整信号ＥＸＴＡＤＪに基づいて行われ、図１７（ｂ）に示すように、位相比較ウィンドウが移動し、データやクロックのジッタが少ない場合でも高頻度で位相比較信号ＬＡＧ／ＬＥＡＤが活性化される。このとき、受信信号ＲＸＤＡＴＡの受信開始直後から適応動作イネーブル信号ＡＤＣＥＮを活性化させ、適応制御用フィルタ部１０５による強度調節信号ＥＱＡＤＪの調節を開始させておくことにより、ロックするまでの時間をさらに短縮することができる。そして、実施形態２と同様、接続開始から所定時間経過後にクロック調整イネーブル信号ＣＤＲＥＮを活性化させ、同時に外部調整信号ＥＸＴＡＤＪを不活性化させることにより、ロック状態における安定性を向上できる。

その他の構成は実施形態２と同じであるのでその説明を省略する。

本発明に係る適応型受信システム及び適応型送受信システムは、例えば、Ｇｂ／ｓを超える超高速伝送システム等に有用である。

１ 適応型送受信システム
１０ 適応型受信システム
１１ イコライザ部
２０ 適応型送信システム
４０ 適応型受信システム
５０ 適応型受信システム
１０１ 位相比較部
１０２ クロック調整部
１０３ パターン検出部
１０４ 判定部
１０５ 適応制御用フィルタ部
２０３ パターン検出部
２０５ 適応制御用フィルタ部
２１３ 適応制御部
４０２ クロック調整部
５０２ クロック調整部

上記の課題を解決するため、本発明の一態様に係る適応型受信システムは、受信信号を受信する適応型受信システムであって、等化強度を示す強度調節信号に基づいて前記受信信号を等化し、等化信号を出力するイコライザ部と、サンプリングクロックと、当該サンプリングクロックよりも第一の所定位相進んだ第一クロックとが与えられ、前記サンプリングクロックのサンプリングタイミングと前記第一クロックのサンプリングタイミングとの間の第一区間に、前記等化信号のエッジが存在するか否かを示す第一の位相比較信号を出力する第一の位相比較器と、前記サンプリングクロックと、当該サンプリングクロックよりも第二の所定位相遅れた第二クロックとが与えられ、前記サンプリングクロックのサンプリングタイミングと前記第二クロックのサンプリングタイミングとの間の第二区間に、前記等化信号のエッジが存在するか否かを示す第二の位相比較信号を出力する第二の位相比較器とを備えた位相比較部と、前記第一及び第二の位相比較信号に基づいて、前記等化信号と前記サンプリングクロックとの位相を一致させるように、前記サンプリングクロックの位相を調整して出力するクロック調整部と、前記等化信号に対して前記サンプリングクロックによるサンプリングを行うことにより得られる復元信号を出力する復元器と、前記復元信号から、検出データパターンを検出するパターン検出部と、前記パターン検出部の出力信号を入力して、前記検出データパターンが検出されたとき、前記第一及び第二の位相比較信号の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、前記等化信号の時間幅を判定する判定部と、前記判定部による判定結果に基づいて前記強度調節信号を調節する適応制御用フィルタ部とを備えていることを特徴とする。

Claims (16)

1. 受信信号を受信する適応型受信システムであって、
   等化強度を示す強度調節信号に基づいて前記受信信号を等化し、等化信号を出力するイコライザ部と、
   サンプリングクロックと、当該サンプリングクロックよりも第一の所定位相進んだ第一クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第一の所定位相分前のタイミングとの間の第一区間に、前記等化信号のエッジが存在するか否かを示す第一の位相比較信号を出力するとともに、前記サンプリングクロックと、当該サンプリングクロックよりも第二の所定位相遅れた第二クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第二の所定位相後のタイミングとの間の第二区間に、前記等化信号のエッジが存在するか否かを示す第二の位相比較信号を出力し、前記第一区間及び第二区間は、前記等化信号と前記サンプリングクロックとの位相が一致した状態において前記等化信号のエッジを含まないように設定された位相比較部と、
   前記第一及び第二の位相比較信号に基づいて、前記等化信号と前記サンプリングクロックとの位相を一致させるように、前記サンプリングクロックの位相を調整して出力するクロック調整部と、
   前記等化信号に対して前記サンプリングクロックによるサンプリングを行うことにより得られる復元信号から、少なくとも２箇所のビット反転を含む３ビット以上の連続する検出データパターンを検出するパターン検出部と、
   前記パターン検出部により検出された検出データパターンの各ビットに対応する前記第一及び第二の位相比較信号の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、前記等化信号のビット時間幅が１ＵＩよりも長いか短いかを判定する判定部と、
   前記判定部による判定結果に基づいて前記強度調節信号を調節する適応制御用フィルタ部とを備えていることを特徴とする適応型受信システム。
2. 請求項１に記載の適応型受信システムにおいて、
   前記第一区間及び第二区間の長さは、１／３ＵＩ以下であることを特徴とする適応型受信システム。
3. 請求項１又は請求項２に記載の適応型受信システムにおいて、
   前記パターン検出部により検出される検出データパターンは、中央ビットの値が前後のビットの値と異なっている連続する３ビットを含むことを特徴とする適応型受信システム。
4. 請求項３に記載の適応型受信システムにおいて、
   前記パターン検出部により検出される検出データパターンは、前記中央ビットの前に２以上連続する同一の値のビットを含むことを特徴とする適応型受信システム。
5. 請求項３に記載の適応型受信システムにおいて、
   前記比較対象パターンは、前記中央ビットの直前のビットに対応する前記第二の位相比較信号が、エッジが存在することを示し、かつ、前記中央ビットに対応する前記第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
   前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が１ＵＩよりも長いと判定することを特徴とする適応型受信システム。
6. 請求項３に記載の適応型受信システムにおいて、
   前記比較対象パターンは、前記中央ビットの直後のビットに対応する前記第一の位相比較信号が、エッジが存在することを示し、かつ、前記中央ビットに対応する前記第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
   前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が１ＵＩよりも長いと判定することを特徴とする適応型受信システム。
7. 請求項３に記載の適応型受信システムにおいて、
   前記比較対象パターンは、前記中央ビットに対応する第一又は第二の位相比較信号のいずれか一方が、エッジが存在することを示し、前記中央ビットの直前及び直後のビットに対応する前記第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
   前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が１ＵＩよりも短いと判定することを特徴とする適応型受信システム。
8. 請求項３に記載の適応型受信システムにおいて、
   前記比較対象パターンは、前記中央ビットに対応する第一及び第二の位相比較信号の両方が、エッジが存在することを示し、前記中央ビットの直前及び直後のビットに対応する第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
   前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が１ＵＩよりも短いと判定することを特徴とする適応型受信システム。
9. 請求項３〜８のいずれか１項に記載の適応型受信システムにおいて、
   前記適応制御用フィルタ部は、前記判定部により前記等化信号のビット時間幅が１ＵＩよりも長いと判定された回数が、前記判定部により前記等化信号のビット時間幅が１ＵＩよりも短いと判定された回数を所定の規定回数分上回っている場合に、等化強度を低くするように前記強度調節信号を変更する一方、前記判定部により前記等化信号のビット時間幅が１ＵＩよりも短いと判定された回数が、前記判定部により前記等化信号のビット時間幅が１ＵＩよりも長いと判定された回数を前記所定の規定回数分上回っている場合に、等化強度を高めるように前記強度調節信号を変更することを特徴とする適応型受信システム。
10. 請求項９に記載の適応型受信システムにおいて、
    前記パターン検出部は、複数種類の検出データパターンを検出し、
    前記適応制御用フィルタ部は、前記パターン検出部により前記複数種類の検出データパターンのうちのいずれが検出されたかに応じて、前記所定の規定回数を決定する選択回路を備えていることを特徴とする適応型受信システム。
11. 請求項１〜１０のいずれか１項に記載の適応型受信システムにおいて、
    前記クロック調整部によるサンプリングクロックの位相の調整は、前記受信信号の受信開始直後から所定期間行われず、
    前記適応制御用フィルタ部による強度調節信号の調節は、前記受信信号の受信開始直後から開始されることを特徴とする適応型受信システム。
12. 請求項１〜１０のいずれか１項に記載の適応型受信システムにおいて、
    前記クロック調整部によるサンプリングクロックの位相の調整は、前記受信信号の受信開始直後から所定期間、外部位相調整信号に基づいて行われ、
    前記適応制御用フィルタ部による強度調節信号の調節は、前記受信信号の受信開始直後から開始されることを特徴とする適応型受信システム。
13. 請求項１〜１２のいずれか１項に記載の適応型受信システムにおいて、
    前記強度調節信号は、グレイコードにより強度を表すものであることを特徴とする適応型受信システム。
14. 請求項１〜１３のいずれか１項に記載の適応型受信システムにおいて、
    前記受信信号の受信開始直後において、前記強度調節信号により設定される等化強度は、設定可能な等化強度の範囲における最高値と最低値との中間値であることを特徴とする適応型受信システム。
15. 請求項１〜１４のいずれか１項に記載の適応型受信システムにおいて、
    前記等化信号に、所定のデータ列が周期的に２以上の所定回数含まれていることを検出した場合には、前記適応制御用フィルタ部による強度調節信号の調節を停止する一方、前記等化信号に、所定のデータ列が周期的に２以上の所定回数含まれていることを検出しない場合には、前記適応制御用フィルタ部による強度調節信号の調節を実行させる検出部をさらに備えていることを特徴とする適応型受信システム。
16. 請求項１〜１５のいずれか１項に記載の適応型受信システムと、
    前記受信信号を出力する適応型送信システムとを備えていることを特徴とする適応型送受信システム。

Images