KR101161314B1 - 비정수 샘플링 방식의 클록 데이터 복원장치 - Google Patents

비정수 샘플링 방식의 클록 데이터 복원장치 Download PDF

Info

Publication number
KR101161314B1
KR101161314B1 KR1020100045412A KR20100045412A KR101161314B1 KR 101161314 B1 KR101161314 B1 KR 101161314B1 KR 1020100045412 A KR1020100045412 A KR 1020100045412A KR 20100045412 A KR20100045412 A KR 20100045412A KR 101161314 B1 KR101161314 B1 KR 101161314B1
Authority
KR
South Korea
Prior art keywords
data
phase
clock
samples
analog
Prior art date
Application number
KR1020100045412A
Other languages
English (en)
Other versions
KR20110125828A (ko
Inventor
오원석
박강엽
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020100045412A priority Critical patent/KR101161314B1/ko
Publication of KR20110125828A publication Critical patent/KR20110125828A/ko
Application granted granted Critical
Publication of KR101161314B1 publication Critical patent/KR101161314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 비정수 샘플링 방식의 클록 데이터 복원장치에 관한 것으로, 입력데이터인 아날로그 신호를 입력받아 비정수 샘플링율을 갖는 클록을 이용하여 디지털 신호로 변환하는 아날로그-디지털 변환부; 변환된 디지털 신호를 입력받아 인접한 샘플 간 기울기를 검출하여 기울기 평균값을 출력하는 평균천이율 계산기와, 변환된 디지털 신호의 샘플과 기울기 평균값을 입력받아 영점교차시간을 계산하여 설정된 비트수 단위의 위상정확도를 갖는 데이터를 출력하는 데이터 위상 계산기를 갖춘 위상검출부; 위상검출부로부터 출력된 데이터를 입력받고 저주파대역 통과필터로부터 평균 위상값을 갖는 데이터 샘플을 입력받아 위상에러를 검출하는 위상뺄셈기와, 검출된 위상에러로부터 평균 위상값을 갖는 데이터 샘플을 복원하는 저주파대역 통과필터를 갖춘 디지털 클록데이터복원부; 및 위상검출부의 출력된 데이터와 디지털 클록데이터복원부의 복원된 데이터 샘플을 입력받아 비교함으로써 복원된 데이터 샘플 중 유효하지 않은 샘플을 제거하여 유효한 데이터 샘플을 생성하는 벡터비교기와, 생성된 유효한 데이터 샘플을 비정수 샘플링율에 근거한 복원 클록을 이용하여 입력데이터 샘플로 복원하는 선입선출부를 갖춘 데이터 결정부를 포함한다.
이상과 같은 본 발명에 의하면, 아날로그-디지털 변환기 기반의 클록 데이터 복원장치에서 샘플링율을 비정수배가 되도록 구현함으로써, 1배의 샘플링율을 갖는 구조의 단점인 아날로그 블록의 사용을 디지털블록으로 대체할 할 수 있으며, 2배의 샘플링율을 갖는 구조의 단점인 아날로그-디지털 변환기의 변환속도 한계를 극복하고 전력소모를 획기적으로 줄일 수 있다.

Description

비정수 샘플링 방식의 클록 데이터 복원장치{Clock And Data Recovering Device}
본 발명은 고속 데이터 전송 기기 및 시스템에 적용가능한 비정수 샘플링 방식의 클록 데이터 복원장치에 관한 것이다.
최근 온라인 상에서 송수신되고 저장되는 데이터량이 급속도로 증가하면서 데이터센터에서 SAN(Storage Area Network)를 통한 데이터전송량이 기가비트를 넘어 10기가 비트에 육박하고 있다. SAN에서는 높은 데이터 전송속도를 구현하기 위해 주로 광파이버를 이용한 유선데이터전송이 이루어지고 있으며 전송인터페이스의 간소화를 위해 직병렬화장치와 병행한 송수신기의 구현이 필수적이다. 이에 따라, 클록을 제외한 데이터만 전송하여 데이터로부터 클록을 복원해내는 클록 데이터 복원회로가 수신기 설계의 큰 이슈가 되고 있다.
이러한, 유선데이터전송시스템에서 전송채널의 대역폭 한계를 극복하기 위해 수신기에 등화기가 이용되며 이러한 등화기(Equalizer)는 채널환경의 변화에 따라 자동적으로 등화기를 제어하는 기술이 필수적이다. 이러한 등화기의 구현을 위해 수신기로 입력된 아날로그 신호의 데이터를 미리 디지털 신호로 변환하여 디지털 도메인에서 처리하도록 하는 아날로그-디지털 변환기 기반의 클록 데이터 복원회로에 대한 연구가 활발히 이루어지고 있다.
종래에 따른 아날로그-디지털 변환기 기반의 클록 데이터 복원회로는 샘플링율이 1배 또는 2배의 정수배로 구현된 것으로서, 1배의 샘플링율을 갖는 아날로그-디지털 변환기 기반의 클록 데이터 복원회로는 입력신호를 샘플링 클록에 정렬시키는 위상 추적 궤환기법이 필수적이며 이러한 위상 추적 궤환기법에는 샘플링 클록과 입력신호를 정렬시키기 위해 아날로그 회로들(전압제어발진기, 위상보간기)의 사용이 필요하다. 이에 따라 1배의 샘플링율 구조에서는 원천적으로 디지털 도메인에서의 설계가 불가능한 단점이 있다.
또한, 1배의 샘플링율을 갖는 구조에서 아날로그 회로들을 없애기 위해 위상동기가 필요없는 2배의 샘플링율을 갖는 아날로그-디지털 변환기 기반의 클록 데이터 복원회로가 연구되었으나, 이러한 구조에서는 아날로그-디지털 변환기의 변환속도로 인해 전체 송수신 시스템의 전송속도가 제한받는 단점이 있다. 아날로그-디지털 변환기의 변환속도 향상으로 시스템 전송속도를 높이려는 노력이 있으나, 이 또한 아날로그-디지털 변환기에서 큰 전력소모의 원인으로 이어져 구조에 대한 고찰이 필요하다.
이와 같이, 기존의 아날로그-디지털 변환기 기반의 클록 데이터 복원회로에서는 샘플링율을 1배 또는 2배의 정수배로 구현하였으나 각각 회로의 복잡도와 아날로그-디지털 변환기의 데이터 변환속도면에서 단점을 갖고 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 아날로그-디지털 변환기 기반의 클록 데이터 복원장치에서 샘플링율을 비정수배가 되도록 구현함으로써, 아날로그-디지털 변환기의 변환속도 한계를 극복하고 전력소모를 획기적으로 줄일 수 있는 비정수 샘플링 방식의 클록 데이터 복원장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 비정수 샘플링 방식의 클록 데이터 복원장치는,
입력데이터인 아날로그 신호를 입력받아 비정수 샘플링율을 갖는 클록을 이용하여 디지털 신호로 변환하는 아날로그-디지털 변환부;
변환된 디지털 신호를 입력받아 인접한 샘플 간 기울기를 검출하여 기울기 평균값을 출력하는 평균천이율 계산기와, 변환된 디지털 신호의 샘플과 기울기 평균값을 입력받아 영점교차시간을 계산하여 설정된 비트수 단위의 위상정확도를 갖는 데이터를 출력하는 데이터 위상 계산기를 갖춘 위상검출부;
위상검출부로부터 출력된 데이터를 입력받고 저주파대역 통과필터로부터 평균 위상값을 갖는 데이터 샘플을 입력받아 위상에러를 검출하는 위상뺄셈기와, 검출된 위상에러로부터 평균 위상값을 갖는 데이터 샘플을 복원하는 저주파대역 통과필터를 갖춘 디지털 클록데이터복원부; 및
위상검출부의 출력된 데이터와 디지털 클록데이터복원부의 복원된 데이터 샘플을 입력받아 비교함으로써 복원된 데이터 샘플 중 유효하지 않은 샘플을 제거하여 유효한 데이터 샘플을 생성하는 벡터비교기와, 생성된 유효한 데이터 샘플을 비정수 샘플링율에 근거한 복원 클록을 이용하여 입력데이터 샘플로 복원하는 선입선출부를 갖춘 데이터 결정부를 포함한다.
삭제
삭제
삭제
여기서, 상기 아날로그-디지털 변환부는 입력데이터의 높은 데이터 변환속도를 커버하기 위해 복수 개의 플래쉬타입 아날로그-디지털 변환기를 타임 인터리브 방식으로 연결된 구조를 갖는다.
삭제
삭제
삭제
또한, 상기 클록 데이터 복원장치는 아날로그-디지털 변환부와 위상검출부의 사이에 설계되어, 변환된 디지털 신호에서 심볼간간섭으로 인한 데이터 손실을 보상하는 등화기를 더 포함하는 것을 특징으로 한다.
이상과 같은 본 발명에 의하면, 아날로그-디지털 변환기 기반의 클록 데이터 복원장치에서 샘플링율을 비정수배가 되도록 구현함으로써, 1배의 샘플링율을 갖는 구조의 단점인 아날로그 블록의 사용을 디지털블록으로 대체할 할 수 있으며, 2배의 샘플링율을 갖는 구조의 단점인 아날로그-디지털 변환기의 변환속도 한계를 극복하고 전력소모를 획기적으로 줄일 수 있다. 이에 따라, 데이터 센터의 SAN 분야에서 초고속 유선 데이터 전송시스템에 유용한 솔루션을 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 비정수 샘플링 방식의 클록 데이터 복원장치의 블록도를 나타내며,
도 2는 본 발명의 또 다른 일실시예에 따른 비정수 샘플링 방식의 클록 데이터 복원장치의 블록도를 나타내고,
도 3은 본 발명의 일실시예에 따른 위상검출부의 블록도를 나타내며,
도 4는 본 발명의 일실시예에 따른 벡터비교기를 나타낸다.
이하, 첨부된 도면을 참조하여 상세히 설명하기로 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 공지 구성에 대한 구체적인 설명 또는 당업자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
도 1에 도시된 바와 같이, 본 발명에 따른 비정수 샘플링 방식의 클록 데이터 복원장치는, 크게 아날로그-디지털 변환부(100), 위상검출부(200), 디지털 클록데이터복원부(300) 및 데이터 결정부(400)로 구성될 수 있다.
상기 아날로그-디지털 변환부(100)는 초고속 데이터 전송시스템에서 입력데이터인 아날로그 신호를 입력받아 비정수 샘플링율을 갖는 클록을 이용하여 디지털 신호로 변환한다.
상기 위상검출부(200)는 변환된 디지털 신호를 입력받아 설정된 비트수 단위의 위상정확도를 갖는 데이터를 출력한다.
상기 디지털 클록데이터복원부(300)는 출력된 데이터를 입력받아 위상에러를 검출하고, 검출된 위상에러로부터 평균 위상값을 갖는 데이터 샘플을 복원한다.
또한, 상기 데이터 결정부(400)는 위상검출부(200)의 출력된 데이터와 디지털 클록데이터복원부(300)의 복원된 데이터 샘플을 입력받아 비교함으로써 복원된 데이터 샘플 중 유효하지 않은 샘플을 제거하여 유효한 데이터 샘플을 생성하고, 비정수 샘플링율에 근거한 복원 클록을 이용하여 유효한 데이터 샘플을 입력데이터 샘플로 복원한다.
여기서, 상기 아날로그-디지털 변환부(100)는 입력데이터의 높은 데이터 변환속도를 커버하기 위해 복수 개의 플래쉬타입 아날로그-디지털 변환기를 타임 인터리브 방식으로 연결된 구조를 갖는 것을 특징으로 한다.
또한, 상기 위상검출부(200)는, 도 2에서와 같이, 변환된 디지털 신호를 입력받아 인접한 샘플 간 기울기를 검출하여 기울기 평균값을 출력하는 평균천이율 계산기(210)와, 변환된 디지털 신호의 샘플과 기울기 평균값을 입력받아 영점교차시간을 계산하여 설정된 비트수 단위의 위상정확도를 갖는 데이터를 출력하는 데이터 위상 계산기(220)가 구비된다.
또한, 상기 디지털 클록데이터복원부(300)는, 위상검출부(200)로부터 출력된 데이터를 입력받고 저주파대역 통과필터(320)로부터 평균 위상값을 갖는 데이터 샘플을 입력받아 위상에러를 검출하는 위상뺄셈기(310)와, 검출된 위상에러로부터 평균 위상값을 갖는 데이터 샘플을 복원하는 저주파대역 통과필터(320)가 구비된다.
또한, 상기 데이터 결정부(400)는, 위상검출부(200)의 출력된 데이터와 디지털 클록데이터복원부(300)의 복원된 데이터 샘플을 입력받아 비교함으로써 복원된 데이터 샘플 중 유효하지 않은 샘플을 제거하여 유효한 데이터 샘플을 생성하는 벡터비교기(410)와, 생성된 유효한 데이터 샘플을 비정수 샘플링율에 근거한 복원 클록을 이용하여 입력데이터 샘플로 복원하는 선입선출부(420)가 구비된다.
또한, 상기 클록 데이터 복원장치는, 아날로그-디지털 변환부(100)와 위상검출부(200)의 사이에 설계되어 변환된 디지털 신호에서 심볼간간섭(ISI : Inter Symbol Interference)으로 인한 데이터 손실을 보상하는 등화기(500)를 더 포함하는 것을 특징으로 한다.
[실시예]
도 2 내지 도 4는 1.45배의 비정수 샘플링 방식이 적용된 것으로서, 1.45배의 비정수 샘플링 방식의 클록 데이터 복원장치를 실시예로서 설명하도록 하겠다.
도 2에서와 같이, 아날로그-디지털 변환부(100)는 입력데이터 속도의 비정수배(1.45배)의 샘플링율을 갖는다. 이 때, 아날로그-디지털 변환부(100)는 높은 데이터 변환속도를 커버하기 위해 4개의 위상을 갖는 클록을 이용하여 4개의 플래쉬타입 아날로그-디지털 변환기를 타임 인터리브(Time Interleave)방식으로 여러 개 연결하는 방식을 사용한다. 1.45배의 샘플링율은 1/1.45(=11/16)-UI(Unit Interval : 단위간격)의 샘플링 신호를 만들어내고 16개의 샘플은 11-UI를 만들어 낸다. 이렇게 샘플링된 디지털 데이터는 디지털 등화기(500)를 거쳐 전송채널의 제한된 대역폭 한계로 인한 왜곡된 신호를 복원한다.
이어서, 위상검출부(200)는 도 3에서와 같이, 평균천이율 계산기(210)와 데이터위상 계산기(220)로 구성되며, 평균천이율 계산기(210)는 입력된 16개의 샘플 사이의 인접한 기울기를 검출하여 평균을 내고 이 평균값을 데이터위상 계산기(220)로 전달한다. 또한, 데이터위상 계산기(220)는 16개의 샘플과 기울기의 평균값을 입력받아 영점교차시간을 계산해내고 이를 바탕으로 2 비트의 위상정확도를 갖는 16개의 출력데이터를 출력한다.
이어서, 디지털 클록데이터복원부(300)는 도 2에서와 같이, 위상뺄셈기(310)와 저주파대역 통과필터(320)로 구성되며, 위상뺄셈기(310)는 위상에러를 검출하여 저주파대역 통과필터(320)로 전달한다. 이 때, 위상에러는 1-UI내로 제한된다. 이어서, 저주파대역 통과필터(320)는 전달된 위상에러로부터 출력데이터의 평균위상값을 복원해낸다. 여기서, 저주파대역 통과필터(320)는 프로그램 가능한 3개의 적분기가 구비되며 이득을 제어함으로써 클록데이터 복원장치의 지터대역폭을 조절할 수 있다.
이어서, 데이터 결정부(400)는 벡터비교기(410)와 선입선출부(FIFO ; First In First Out)(420)가 구비되며, 벡터비교기(410)는 위상검출부(200)의 출력데이터와 디지털 클록데이터복원부(300)의 평균위상값을 갖는 데이터 샘플을 비교함으로써 1-UI 당 1개씩의 샘플을 입력받는다. 이렇게 해서 복원된 데이터 샘플 중 유효하지 않은 데이터를 색출하여 제거하고 16개 중 11개의 유효한 샘플만을 가려낸다. 한편, 도 4와 같이, 벡터비교기(410)는 등화기(500)의 출력데이터와 위상검출부(200)의 출력데이터와 디지털 클록데이터복원부(300)의 평균위상값을 갖는 데이터 샘플을 비교함으로써, 유효한 데이터 샘플을 생성할 수 있다. 이어서, 선입선출부(420)가 1/16 속도의 복원클록을 이용하여 11개의 데이터를 16개의 샘플로 복원한다. 이것은 디지털 신호처리에서만 가능한 방법으로 데이터 속도를 클록에 따라 자유자재로 바꿀 수 있는 장점이 있다. 또한, 이렇게, 아날로그-디지털 변환부(100)를 제외하고는 모든 구성블록을 디지털 블록으로 구성함으로써 정수배에 비해 큰 장점이 있고, 궤환회로가 필요하지 않은 장점이 있다.
본 실시예에서는 비정수 샘플링율이 1.45일 경우에 대해서 설명하였으나, 다른 비정수 샘플링율을 사용할 경우에는 패킷당 샘플수와 유효데이터 샘플수를 조절함으로써 구현할 수 있다.
이상과 같은 본 발명에 의하면, 아날로그-디지털 변환기 기반의 클록 데이터 복원장치에서 샘플링율을 비정수배가 되도록 구현함으로써, 1배의 샘플링율을 갖는 구조의 단점인 아날로그 블록의 사용을 디지털블록으로 대체할 할 수 있으며, 2배의 샘플링율을 갖는 구조의 단점인 아날로그-디지털 변환기의 변환속도 한계를 극복하고 전력소모를 획기적으로 줄일 수 있다.
이상, 본 발명에 대하여 도면과 실시예를 가지고 설명하였으나, 본 발명은 특정 실시예에 한정되지 않으며, 이 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범위에서 벗어나지 않으면서 많은 수정과 변형이 가능함을 이해할 것이다. 또한, 상기 도면은 발명의 이해를 돕기 위해 도시된 것으로서, 청구범위를 한정하도록 이해해서는 아니될 것이다.
100 : 아날로그-디지털 변환부 200 : 위상검출부
210 : 평균천이율 계산기 220 : 데이터위상 계산기
300 : 디지털 클록데이터복원부 310 : 위상뺄셈기
320 : 저주파대역 통과필터 400 : 데이터 결정부
410 : 벡터비교기 420 : 선입선출부
500 : 등화기

Claims (6)

  1. 입력데이터인 아날로그 신호를 입력받아 비정수 샘플링율을 갖는 클록을 이용하여 디지털 신호로 변환하는 아날로그-디지털 변환부(100);
    변환된 디지털 신호를 입력받아 인접한 샘플 간 기울기를 검출하여 기울기 평균값을 출력하는 평균천이율 계산기(210)와, 변환된 디지털 신호의 샘플과 기울기 평균값을 입력받아 영점교차시간을 계산하여 설정된 비트수 단위의 위상정확도를 갖는 데이터를 출력하는 데이터 위상 계산기(220)를 갖춘 위상검출부(200);
    위상검출부(200)로부터 출력된 데이터를 입력받고 저주파대역 통과필터(320)로부터 평균 위상값을 갖는 데이터 샘플을 입력받아 위상에러를 검출하는 위상뺄셈기(310)와, 검출된 위상에러로부터 평균 위상값을 갖는 데이터 샘플을 복원하는 저주파대역 통과필터(320)를 갖춘 디지털 클록데이터복원부(300); 및
    위상검출부(200)의 출력된 데이터와 디지털 클록데이터복원부(300)의 복원된 데이터 샘플을 입력받아 비교함으로써 복원된 데이터 샘플 중 유효하지 않은 샘플을 제거하여 유효한 데이터 샘플을 생성하는 벡터비교기(410)와, 생성된 유효한 데이터 샘플을 비정수 샘플링율에 근거한 복원 클록을 이용하여 입력데이터 샘플로 복원하는 선입선출부(420)를 갖춘 데이터 결정부(400);
    를 포함하는 것을 특징으로 하는 비정수 샘플링 방식의 클록 데이터 복원장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 클록 데이터 복원장치는, 아날로그-디지털 변환부(100)와 위상검출부(200)의 사이에 설계되어 변환된 디지털 신호에서 심볼간간섭으로 인한 데이터 손실을 보상하는 등화기(500)를 더 포함하는 것을 특징으로 하는 비정수 샘플링 방식의 클록 데이터 복원장치.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020100045412A 2010-05-14 2010-05-14 비정수 샘플링 방식의 클록 데이터 복원장치 KR101161314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100045412A KR101161314B1 (ko) 2010-05-14 2010-05-14 비정수 샘플링 방식의 클록 데이터 복원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100045412A KR101161314B1 (ko) 2010-05-14 2010-05-14 비정수 샘플링 방식의 클록 데이터 복원장치

Publications (2)

Publication Number Publication Date
KR20110125828A KR20110125828A (ko) 2011-11-22
KR101161314B1 true KR101161314B1 (ko) 2012-07-02

Family

ID=45395150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100045412A KR101161314B1 (ko) 2010-05-14 2010-05-14 비정수 샘플링 방식의 클록 데이터 복원장치

Country Status (1)

Country Link
KR (1) KR101161314B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288319B1 (ko) 2015-06-10 2021-08-11 삼성디스플레이 주식회사 표시 장치 및 그 제어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118186A (ja) 2007-11-06 2009-05-28 Thine Electronics Inc クロックデータ復元装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118186A (ja) 2007-11-06 2009-05-28 Thine Electronics Inc クロックデータ復元装置

Also Published As

Publication number Publication date
KR20110125828A (ko) 2011-11-22

Similar Documents

Publication Publication Date Title
US10931295B2 (en) ADC reconfiguration for different data rates
EP3308466B1 (en) Calibration and tracking of receiver
EP3807996B1 (en) Low latency combined clock data recovery logic network and charge pump circuit
US9077574B1 (en) DSP SerDes receiver with FFE-DFE-DFFE data path
US8300685B2 (en) Non-linear decision feedback equalizer
JP5954160B2 (ja) クロック・データリカバリィ方法および回路
US7769122B2 (en) Timing recovery circuit
US20080049825A1 (en) Equalizer with reorder
CN108063616B (zh) 一种基于过采样的非同源时钟数据恢复系统
WO2019133184A1 (en) System and method for drift compensation in data communications
CN107112985B (zh) 一种用于检测信号丢失的系统和方法
Palermo et al. Analog-to-digital converter-based serial links: An overview
KR20200069201A (ko) 신속하게 안정화하는 직교 위상 검출 및 정정을 제공하는 시스템 및 방법
US11489540B2 (en) ADC slicer reconfiguration for different channel insertion loss
KR101161314B1 (ko) 비정수 샘플링 방식의 클록 데이터 복원장치
US8848835B2 (en) Interpolation circuit, reception circuit and method of generating interpolated data
CN112118063B (zh) 一种时钟同步装置、光发射器、光接收器及方法
CN112543064B (zh) 一种用于高速相干光通信系统的时钟恢复装置及方法
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
JP5286321B2 (ja) ビット検出及び同期のための方法及びシステム
KR101567834B1 (ko) 클럭 및 데이터 복원 회로 및 복원 방법
Vijayan Energy-efficient MAC for Wireless Sensor Networks
CN118157833A (zh) 具有回路延迟取消的时钟恢复
Tyagi et al. Effect of ADC Clock Jitter on the Performance of PAM4 and PAM6 Receivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee