CN101622609A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN101622609A
CN101622609A CN200880006549A CN200880006549A CN101622609A CN 101622609 A CN101622609 A CN 101622609A CN 200880006549 A CN200880006549 A CN 200880006549A CN 200880006549 A CN200880006549 A CN 200880006549A CN 101622609 A CN101622609 A CN 101622609A
Authority
CN
China
Prior art keywords
fuse
semiconductor memory
memory system
flash memory
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880006549A
Other languages
English (en)
Inventor
杉田将人
前田敬司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101622609A publication Critical patent/CN101622609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

在基片上安装多个闪速存储器2、用于与主机设备100建立连接的连接器、用于闪速存储器2和主机设备100之间的数据传输的高速缓冲存储器4、控制闪速存储器2和主机设备100之间的数据传输的驱动控制电路3、把外部电源电压转换成内部电源电压的电源电路5。在基片上提供保护至少闪速存储器2免于过电流的熔丝10。

Description

半导体存储装置
技术领域
本发明涉及一种半导体存储器装置，比如具有闪速存储器的固态驱动器(SSD)。
背景技术
具有闪速存储器(闪速电可擦可编程只读存储器(EEPROM))的固态驱动器SSD作为例如计算机系统的外部或内部存储设备已经引起了注意。闪速存储器具有诸如相比磁盘设备而言高速和重量轻之类的优点。
SSD之中有多个闪速存储器芯片，根据来自主机设备的请求执行每个闪速存储器芯片的读/写控制的控制器，在每个闪速存储器芯片和主机设备之间传输数据的缓冲存储器，电源电路，以及用于与主机设备连接的连接接口(例如，专利文件1)。
然而，在传统的SSD中，当SSD中出现过电流时不能对内部电路进行保护。由于过电流，当在CMOS安装部分中生成闭锁时内部电路可能发生故障。在SSD内的其他内部电路当中，闪速存储器芯片与其他内部电路相比应当被看作有待保护免受过电流的一个重要区域，因为其中存储了用户数据。
[专利文件1]日本专利号3688835
鉴于上述的情况做出本发明，并且本发明的一个目的是提供一种半导体存储器装置，其能够至少保护闪速存储器部分免受过电流，以防止由于闭锁等出现的故障。
发明内容
本发明的一方面是提供一种半导体存储器装置，包括：多个闪速存储器；连接器，其能够连接到主机设备；高速缓冲存储器，用于提供到所述闪速存储器的数据传输；控制器，其执行到所述闪速存储器的数据传输的控制；电源电路，其把外部电源电压转换成内部电源电压以向所述闪速存储器提供所述内部电源电压；以及
熔丝，其保护至少所述闪速存储器免受过电流，其中所述高速缓冲存储器、所述控制器以及所述熔丝被安装在基片上。
附图说明
图1是根据本发明第一实施例的半导体存储器装置的配置例子的功能框图。
图2是图1中所示的半导体存储器装置的基片上的元件布局示例的平面图。
图3是根据本发明第二实施例的半导体存储器装置的一部分配置的功能框图。
具体实施方式
下面将参考附图详细地解释根据本发明的半导体存储器装置的示例性实施例。
第一实施例
图1是根据本发明第一实施例的作为半导体存储器装置的SSD的内部电路的功能配置示例的框图。在图1中，SSD1经由诸如AtAttachment(ATA)接口之类的存储器连接接口被连接到诸如CPU核心之类的主机设备100，并作用为主机设备100的外部存储器。SSD1能够经由诸如RS232C接口之类的通信接口向除错装置200发送数据并且从除错装置200接收数据。SSD 1包括多个NAND闪速存储器芯片(在下文中称之为“NAND存储器”)2、作为控制器的驱动控制电路3、高速缓冲存储器4、电源电路5、发光二极管(LED)7和熔丝10。
每个NAND存储器2都具有存储器基元晶体管结构，其中，电荷通过沟道正面上流动的FN(Fowler Nordheim)电流在硅基片和浮动栅(floatinggate)之间被取进取出。NAND存储器2在其中存储数据和应用程序。在这种情况下，图1中所示的单个NAND存储器2表示执行并行操作的块，四个块执行四个并行操作。NAND存储器2中的每一个都有例如16个安装于其上的NAND存储器芯片。高速缓冲存储器4由动态随机存取存储器(DRAM)等等来配置，并且作用为用于在主机设备和每个NAND存储器2之间数据传输的高速缓冲和工作区存储器。驱动控制电路3经由高速缓冲存储器4来控制主机设备100和每个NAND存储器2之间的数据传输，并控制SSD1中的元件。驱动控制电路3向状态显示LED 7提供状态显示信号，并且从电源电路5接收电源开/关复位信号，以便向它自己电路和SSD1中的各个单元提供复位信号和时钟信号。
电源电路5从主机设备100一侧的电源电路提供的外部直流电源生成多个不同的内部直流电流(DC)电源电压V1、V2和V3(例如，3.3V、1.8V和1.2V)，并且经由多个内部电源电压线路向SSD1内的每个电路提供这些内部DC电源电压V1、V2和V3。电源电路5检测外部电源的上升沿或下降沿，生成上电复位信号或断电复位信号，并且向驱动控制电路3提供生成的信号。
在第一实施例中，熔丝10被提供在电源电路5的输入侧上以防止在生成过电流的情况下过电流进入任意一个内部电路，并且借此防止由于闭锁等等引起的内部电路故障。作为熔丝10，可以采用当出现超过额定电流的电流时由于生成的焦耳热而熔化的电力熔丝(power fuse)，或者采用不需要替换的自恢复型可复位熔丝(多晶硅熔丝)。作为熔丝10，可以采用例如当出现额定电流加倍加上某个边际值的电流时就熔化或切断电流的熔丝。在第一实施例中，熔丝10被提供到电源电路5的输入侧上的外部电源线路以保护SSD1中的所有内部电路免受过电流。
图2是图1中所示的SSD1的内部电路的布局平面图。如图2中所示，NAND存储器2被安排在占用封装基片的大多数面积的NAND存储器区20中。连接器15具有诸如ATA接口之类的接口，并且在其中形成RS232C。外部电源经由接口和内部电源布线图被提供给电源电路5，并且经由所述接口在主机设备100或除错装置200和驱动控制电路3之间建立连接。
因为驱动控制电路3需要处理经由ATA接口输入/输出的高速信号，所以与NAND存储器2相比驱动控制电路3被安排得更为靠近连接器15。高速缓冲存储器4被配置为靠近驱动控制电路3。因为就布局而言长且宽的外部电源线路不可取，所以电源电路5被配置在接近连接器15的区域30中。因此，熔丝10也被配置在接近连接器15的区域30中。其中安排了NAND存储器2的NAND存储器区20被配置成围绕驱动控制电路3、高速缓冲存储器4、电源电路5和熔丝10。例如，NAND存储器区20可以被配置成沿着它的长边和短边方向围绕驱动控制电路3，以最大化布局中的存储容量。
为了符合硬盘尺寸，SSD的封装基片区域被限制，如图2中所示，NAND存储器区20占用了大部分区域。因此，除了NAND存储器2之外的许多电路不得不被安排在一个小区域中。通常，熔化的电力熔丝小于可复位熔丝。因此，当布局如上所述受限时，布局工作用电力熔丝更为容易。
如上面所解释的，在第一实施例中，因为熔丝10被提供在电源电路5的输入侧上以保护SSD 1内的所有内部电路，所以有可能保护SSD内的内部电路免受过电流，从而防止由于闭锁等等引起的故障。因此，能够防止来自主机设备100上的闭锁的发热的不利影响。
SSD包括在没有盒子暴露在外的基片中提供的模块类型，以及在安装在盒子中的基片中提供的成品类型。与成品类型相比较，模块类型对噪声更敏感，并且更频繁地发生闭锁。因此，安装熔丝10的效果在模块类型中更明显。
第二实施例
图3示出根据本发明第二实施例的SSD中的电源电路5的外围的电路配置。在第二实施例中，在具有从电源电路5输出的不同电压(电压V1、V2和V3)的多个内部电源线路当中，熔丝10被有选择地只提供到连接于NAND存储器2的内部电源线路V1。因此，即使出现过电流，通过熔丝10的电流断路至少保护了NAND存储器2免受过电流。熔丝10可以是电力熔丝或可复位熔丝。
在SSD 1的内部电路当中，NAND存储器2在其中存储用户数据。因此，通过在电源电路5的后级中提供的熔丝10来保护NAND存储器2免受过电流而防止NAND存储器2发生故障，NAND存储器2中存储的重要用户数据能够被保全(taken up)，而且事后得到检索。在这种情况下，检索NAND存储器2中存储的数据用可复位熔丝更为容易，因为它不像电力熔丝一样会熔化。
为从电源电路5输出的每个内部电源线路(电压V1、V2和V3)提供熔丝10便于识别故障部分。然而，在第二实施例中，由于上述的空间问题，熔丝10只被配置到能够保护至少最重要的NAND存储器的部分。
如上所述，在第二实施例中，熔丝10被提供在电源电路5的输出侧上到NAND存储器2的内部电源线路中，以保护至少NAND存储器2免受过电流。因此，能够防止由于闭锁等等引起的NAND存储器2的故障。因此，能够防止由于闭锁引起的主机设备100上的发热的不利影响。
在所述的若干实施例中，本发明被解释为应用于具有NAND存储器的SSD。本发明也可以被应用于具有诸如NOR类型之类的其他类型的闪速EEPROM的SSD。
根据本发明，因为提供熔丝来保护至少闪速存储器免受过电流，所以能够保护闪速存储器部分免受过电流，并且能够防止由于闭锁等等引起的故障。

Claims (15)

1.一种半导体存储器装置，包括：多个闪速存储器；连接器，能够连接到主机设备；高速缓冲存储器，用于提供到所述闪速存储器的数据传输；控制器，执行到所述闪速存储器的数据传输的控制；电源电路，其将外部电源电压转换成内部电源电压以向所述闪速存储器提供所述内部电源电压；以及
熔丝，其保护至少所述闪速存储器免于过电流，其中，所述高速缓冲存储器、所述控制器和所述熔丝被安装在基片上。
2.根据权利要求1的半导体存储器装置，其中，所述电源电路、所述熔丝和所述控制器被聚集在特定区域中并且提供在所述连接器附近，并且所述闪速存储器被提供为围绕所述区域的至少两个方向。
3.根据权利要求1或2的半导体存储器装置，其中，当流过额定电流两倍加上特定边际值的电流时，所述熔丝切断电流。
4.根据权利要求1或2的半导体存储器装置，其中，所述熔丝是电力熔丝或者自恢复型可复位熔丝。
5.根据权利要求1或2的半导体存储器装置，其中，所述闪速存储器是NAND型存储器。
6.根据权利要求1的半导体存储器装置，其中，所述熔丝被提供在所述电源电路的输入侧。
7.根据权利要求6的半导体存储器装置，其中，所述电源电路、所述熔丝和所述控制器被聚集在特定区域中并且被提供在所述连接器附近，并且所述闪速存储器被提供为围绕所述区域的至少两个方向。
8.根据权利要求6或7的半导体存储器装置，其中，当流过额定电流两倍加上特定边际值的电流时，所述熔丝切断电流。
9.根据权利要求6或7的半导体存储器装置，其中，所述熔丝是电力熔丝或者自恢复型可复位熔丝。
10.根据权利要求6或7的半导体存储器装置，其中，所述闪速存储器是NAND型存储器。
11.根据权利要求1的半导体存储器装置，其中
所述电源电路具有多个内部电源电压线路，所述多个内部电源电压线路输出多个不同的内部电源电压；并且
所述熔丝被选择性地提供到所述内部电源电压线路当中向所述闪速存储器提供内部电源电压的内部电源电压线路。
12.根据权利要求11的半导体存储器装置，其中，所述电源电路、所述熔丝和所述控制器被聚集在特定区域中并且被提供在所述连接器附近，并且所述闪速存储器被提供为围绕所述区域的至少两个方向。
13.根据权利要求11或12的半导体存储器装置，其中，当流过额定电流两倍加上特定边际值的电流时，所述熔丝切断电流。
14.根据权利要求11或12的半导体存储器装置，其中，所述熔丝是电力熔丝或者自恢复型可复位熔丝。
15.根据权利要求11或12的半导体存储器装置，其中，所述闪速存储器是NAND型存储器。
CN200880006549A 2007-12-28 2008-09-22 半导体存储装置 Pending CN101622609A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007340957A JP5161560B2 (ja) 2007-12-28 2007-12-28 半導体記憶装置
JP340957/2007 2007-12-28

Publications (1)

Publication Number Publication Date
CN101622609A true CN101622609A (zh) 2010-01-06

Family

ID=40824019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880006549A Pending CN101622609A (zh) 2007-12-28 2008-09-22 半导体存储装置

Country Status (6)

Country Link
US (1) US20100153625A1 (zh)
EP (1) EP2225648B1 (zh)
JP (1) JP5161560B2 (zh)
KR (1) KR101124838B1 (zh)
CN (1) CN101622609A (zh)
WO (1) WO2009084293A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124223A (zh) * 2013-04-23 2014-10-29 巨擘科技股份有限公司 电子系统及其核心模块
TWI700809B (zh) * 2011-03-16 2020-08-01 日商東芝記憶體股份有限公司 半導體裝置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5778398B2 (ja) 2010-08-10 2015-09-16 ジーブイビービー ホールディングス エス．エイ．アール．エル． 電子回路
JP5396415B2 (ja) 2011-02-23 2014-01-22 株式会社東芝 半導体装置
US9659600B2 (en) 2014-07-10 2017-05-23 Sap Se Filter customization for search facilitation
JP5624578B2 (ja) * 2012-03-23 2014-11-12 株式会社東芝 メモリシステム
KR101988430B1 (ko) 2012-11-12 2019-06-13 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 사용자 시스템
JP5869058B2 (ja) * 2014-06-30 2016-02-24 株式会社東芝 半導体装置およびシステム
US9880574B2 (en) * 2015-03-02 2018-01-30 Texas Instruments Incorporated Power combiner and balancer
KR101827198B1 (ko) * 2015-12-30 2018-02-07 선전 롱시스 일렉트로닉스 컴퍼니 리미티드 솔리드 스테이트 드라이브 저장 모듈, 솔리드 스테이트 드라이브 어셈블리 및 솔리드 스테이트 드라이브
JP6511123B2 (ja) * 2017-12-19 2019-05-15 東芝メモリ株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3933118A1 (de) * 1989-10-04 1991-04-11 Telefonbau & Normalzeit Gmbh Schaltungsanordnung zur sicherung von elektronischen baugruppen vor zu hoher stromaufnahme
JPH06250799A (ja) * 1993-02-26 1994-09-09 Toshiba Corp 半導体ディスク装置およびその半導体ディスク装置を使用したコンピュータシステム
JPH10171936A (ja) * 1996-12-05 1998-06-26 Hitachi Maxell Ltd Ｐｃカード
JP3557511B2 (ja) * 1997-08-27 2004-08-25 沖電気工業株式会社 半導体ディスク装置の寿命算出方法
JPH1196081A (ja) * 1997-09-22 1999-04-09 Chishiki Joho Kenkyusho:Kk 記憶装置の制御方法および記憶装置ならびに記憶装置の製造方法
US6430692B1 (en) * 1998-09-25 2002-08-06 International Business Machines, Corporation Series-parallel battery array conversion
JP2002222031A (ja) * 2001-01-25 2002-08-09 Toshiba Corp 情報処理装置および同装置の消費電力制御方法
JP4217388B2 (ja) * 2001-06-26 2009-01-28 株式会社東芝 半導体チップ及び半導体モジュール
TWI241591B (en) * 2002-08-09 2005-10-11 Hitachi Ltd Semiconductor device and memory card using the same
JP2005144955A (ja) * 2003-11-18 2005-06-09 Ricoh Co Ltd 画像形成装置
TWI227499B (en) * 2003-12-11 2005-02-01 Carry Computer Eng Co Ltd Non-volatile storage device and controller and data transaction method thereof
US20050201030A1 (en) * 2004-03-15 2005-09-15 Tyco Electronics Corporation Protection circuit for dual voltage electrical distribution system
JP2005310285A (ja) * 2004-04-22 2005-11-04 Toshiba Corp 半導体集積回路装置
KR100790444B1 (ko) * 2005-10-06 2008-01-02 주식회사 하이닉스반도체 메모리 장치
DE112006003482B4 (de) * 2005-12-26 2011-04-14 AUTONETWORKS Technologies, LTD., Yokkaichi Energieversorgungssteuerung
US7609561B2 (en) * 2006-01-18 2009-10-27 Apple Inc. Disabling faulty flash memory dies
JP2007280554A (ja) * 2006-04-11 2007-10-25 Hitachi Ltd ストレージ装置の電力供給装置及びストレージ装置の管理方法
US7755132B2 (en) * 2006-08-16 2010-07-13 Sandisk Corporation Nonvolatile memories with shaped floating gates
JP4372189B2 (ja) * 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI700809B (zh) * 2011-03-16 2020-08-01 日商東芝記憶體股份有限公司 半導體裝置
US11705444B2 (en) 2011-03-16 2023-07-18 Kioxia Corporation Semiconductor memory system
TWI831121B (zh) * 2011-03-16 2024-02-01 日商鎧俠股份有限公司 半導體裝置
CN104124223A (zh) * 2013-04-23 2014-10-29 巨擘科技股份有限公司 电子系统及其核心模块
CN104124223B (zh) * 2013-04-23 2017-05-03 巨擘科技股份有限公司 电子系统及其核心模块

Also Published As

Publication number Publication date
EP2225648B1 (en) 2013-08-28
US20100153625A1 (en) 2010-06-17
WO2009084293A1 (en) 2009-07-09
KR20090117760A (ko) 2009-11-12
KR101124838B1 (ko) 2012-04-12
EP2225648A4 (en) 2011-02-16
EP2225648A1 (en) 2010-09-08
JP5161560B2 (ja) 2013-03-13
JP2009163409A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
CN101622609A (zh) 半导体存储装置
US9324653B2 (en) Semiconductor device
TWI494863B (zh) 雙介面讀卡機模塊
CN105743157B (zh) 二次电池保护电路及装置、电池组及数据写入方法
CN101867169B (zh) 应用于快闪存储器的保护电路
US20080122292A1 (en) USB cable device, USB subsystem and USB drive devices
JP6092427B2 (ja) ｎウェル切替回路
US10802562B2 (en) Memory system and control method of memory system
US20180285001A1 (en) Semiconductor device and method of controlling semiconductor device
US9360922B2 (en) Data processing system, microcontroller and semiconductor device
US7764108B2 (en) Electrical fuse circuit
JP3129898U (ja) マルチチップシステム機能ユニットインターフェース回路
CN103777554A (zh) 一种热插拔保护线路系统
TW200707895A (en) Semiconductor integrated circuit device
KR100791003B1 (ko) 반도체 메모리 모듈 및 반도체 메모리 모듈에서의 터미널배치 방법
TW202213108A (zh) 記憶體系統及電源電路
JP5374285B2 (ja) 半導体装置及びその制御方法
KR102499510B1 (ko) 전원 공급 회로 및 이를 포함하는 반도체 패키지
US8013753B2 (en) Method for detecting operations of a power storage device and related power storage device
US10579302B2 (en) Semiconductor device
CN103594113B (zh) 一种防止存储器芯片内部存储单元上下电被改写电路结构
US10446194B2 (en) Memory module including battery
US20230307065A1 (en) Memory system
CN115394333A (zh) 内存接口电路、内存控制方法及电子设备
US20080316823A1 (en) Storage device and circuit element switching method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20100106

C20 Patent right or utility model deemed to be abandoned or is abandoned