CN101622546A - 脉冲抗扰度评价装置 - Google Patents

脉冲抗扰度评价装置 Download PDF

Info

Publication number
CN101622546A
CN101622546A CN200880007126A CN200880007126A CN101622546A CN 101622546 A CN101622546 A CN 101622546A CN 200880007126 A CN200880007126 A CN 200880007126A CN 200880007126 A CN200880007126 A CN 200880007126A CN 101622546 A CN101622546 A CN 101622546A
Authority
CN
China
Prior art keywords
resistance
terminal
wiring
electronic circuit
apply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880007126A
Other languages
English (en)
Other versions
CN101622546B (zh
Inventor
塚越常雄
渡边毅
中家利幸
松井信近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Hanwa Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp, Hanwa Electronic Ind Co Ltd filed Critical NEC Electronics Corp
Publication of CN101622546A publication Critical patent/CN101622546A/zh
Application granted granted Critical
Publication of CN101622546B publication Critical patent/CN101622546B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2839Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841Signal generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test

Abstract

在现有的施加方法中,无法以充分的电压向电子电路施加上升快的矩形波,或者虽然在静电放电测试中能够以充分的电压施加,但只能施加振动波形。矩形波产生装置使用TLP产生装置,设定施加电阻+匹配电阻,以便与将矩形波传送到评价对象上的传送线路的特性阻抗匹配,通过电容器与所施加的矩形波的回流线连接,从而可进行稳定的施加。电子电路的错误动作监视功能将逐渐提高矩形波的波峰值而首次错误动作的施加电压作为抗扰度。

Description

脉冲抗扰度评价装置
技术领域
本发明涉及到一种评价以电子电路的矩形波为噪声时的抗扰度(噪声耐性)的评价装置。
背景技术
随着轻薄短小化的进展,电子电路的集成化进一步发展,且伴随着LSI制造工艺的细微化,电源电压减小,电子电路抗噪声的效果相对减弱。需要充分掌握装置的抗扰度(噪声耐性),在投入到市场前采取各种对策。
作为对脉冲的抗扰度测试,非专利文献1(IEC61000-4-2(静电放电的国际标准))所述的静电放电测试较为普遍。
专利文献1(日本专利第3613269号(抗扰度评价的现有专利))公开了抗扰度评价的现有技术。
一般在现有的施加方法中,施加到电子电路的波形很多情况下是振动波形,实际上无法规定施加到电子电路的电压,因此为了方便,大多以施加时的电压源的设定电压来规定。即,例如静电测试中即使是相对于电源可承受+4kV的电源的设备,但向实际的电子电路并不施加+4kV,而仅施加电源电压的几倍左右的电压,且对电源电压施加向正向、负向均振动的波形(图1)。
作为脉冲产生源,除了向上述电容器充电并施加到电子电路的方式外,作为可产生矩形波的装置还包括噪声模拟器及任意波形产生器等。并且,半导体的保护元件的评价中使用的TLP(Transmission LinePulse:传输线脉冲)的产生装置也为人所知(参照专利文献2(日本特开2006-038542号公报)(使用了TLP产生装置的保护元件测试例))。
发明内容
在上述相关技术的施加方法下,存在无法明确规定实际上向电子电路上施加了什么程度的电压的问题。尤其是脉冲施加到电子电路时,如图1所示,一般施加振动波形,所以除了存在不清楚向电子电路输入了什么程度的波峰值的噪声的问题外,还存在无法识别是正向噪声引起的错误动作还是负向噪声引起的错误动作的问题。
本发明提供一种脉冲抗扰度评价装置,无论是电源线、接地线、信号线等任何线,均施加正负各方向的矩形波,能够评价电子电路的抗扰度。
根据本发明,可获得一种脉冲抗扰度评价装置,其特征在于,具有:评价对象的电子电路;从该电子电路导出的第1布线;施加电阻,串联插入到第1布线上,构成施加探测器部;以及矩形波产生装置,向施加电阻施加矩形波,能够改变从矩形波产生装置产生的矩形波的波峰值、脉宽及上升时间,评价向电子电路施加设定的矩形波到时有无错误动作。
进一步,根据本发明,可获得一种脉冲抗扰度评价装置,其特征在于,具有:评价对象的电子电路;从该电子电路导出的第1布线;施加电阻,串联插入到第1布线上,构成施加探测器部;矩形波产生装置,产生矩形波;传送线路,传送由矩形波产生装置产生的矩形波;以及匹配电阻,连接传送线路和施加电阻,施加电阻与矩形波产生装置的输出阻抗相比非常低,传送线路的特性阻抗实际上与矩形波产生装置的输出阻抗相等,并且施加探测器部的施加电阻值+匹配电阻值实际上与传送线路的特性阻抗相等。
根据本发明,可获得一种脉冲抗扰度评价装置,无论是电源线、接地线、信号线等任何线,均施加正负各方向的矩形波,能够评价电子电路的抗扰度。
附图说明
图1是说明现有技术的施加方法的问题点的图。
图2是说明本发明的实施方式(构成1)的图。
图3是说明本发明的实施方式(构成2)的图。
图4是说明本发明的实施方式(构成3)的图。
图5是说明本发明的实施方式(构成4)的图。
图6是说明本发明的实施方式(构成5)的图。
图7是说明本发明的实施方式(构成6)的图。
图8是说明本发明的实施方式(构成7)的图。
图9是说明本发明的实施方式(构成8)的图。
图10是说明本发明的实施方式(构成8)的图。
图11是说明本发明的实施方式(构成9)的图。
图12是说明本发明的实施方式(构成10)的图。
图13是说明本发明的实施方式(构成11)的图。
图14是说明本发明的实施方式(构成12)的图。
图15是说明本发明的实施方式(构成13)的图。
图16是说明本发明的实施方式(构成14)的图。
图17是说明本发明的实施方式(构成15)的图。
图18是说明本发明的实施方式(构成16)的图。
图19是表示本发明的一个实施例的图。
图20是表示本发明的施加矩形波的波形的一例的图。
图21是说明本发明的实施方式的图。
图22是说明本发明的实施方式的图。
图23是说明本发明的实施方式的图。
图24是说明本发明的实施方式的图。
图25是说明本发明的实施方式的图。
图26是说明本发明的实施方式的图。
图27是说明本发明的实施方式的图。
标号说明
1矩形波产生装置
2电子电路
3施加电阻
4匹配电阻
5传送线路
6电容器
7同轴线路
8TLP产生装置
9监视功能
10错误动作监视功能
11连接器连接
12连接器连接2
13电容器2
具体实施方式
接着参照附图说明本发明的实施方式。
(发明的特征)
本发明的实施方式的特征在于,可将矩形波施加到电子电路。通过噪声模拟器、任意波形产生装置可生成矩形波。通过使用同轴线路等传送线路,可最小限度地抑制波形的紊乱,将矩形波施加到目标电子电路。并且,特征还在于矩形波可施加到电源线、接地线、信号线等任意布线。
(结构)
即,本发明实施方式的脉冲抗扰度评价装置的结构1~16如下。
(结构1)图2所示的脉冲抗扰度评价装置,其特征在于,具有:评价对象的电子电路2;从该电子电路导出的布线1(100);施加电阻3,串联插入到布线1(100)上,构成施加探测器部(300);以及矩形波产生装置1,向施加电阻3施加矩形波,能够改变从矩形波产生装置1产生的矩形波的波峰值、脉宽及上升时间,评价向电子电路2施加设定的矩形波时有无错误动作。
(结构2)图3所示的脉冲抗扰度评价装置,其特征在于,具有:评价对象的电子电路2;从该电子电路导出的布线1(100);施加电阻3,串联插入到布线1(100)上,构成施加探测器部(300);矩形波产生装置1,产生矩形波;传送线路5,传送由矩形波产生装置1产生的矩形波;以及匹配电阻4,连接传送线路5和施加电阻3,施加电阻3与矩形波产生装置1的输出阻抗相比非常低,传送线路5的特性阻抗实际上与矩形波产生装置1的输出阻抗相等,并且施加探测器部(300)的施加电阻值+匹配电阻值实际上与传送线路5的特性阻抗相等。
(结构3)图4所示的脉冲抗扰度评价装置,其特征在于,在上述结构1或上述结构2所述的脉冲抗扰度评价装置中,从评价对象的电子电路2除了导出布线1(100)外,还导出布线2(200),所述施加探测器部(300)包括:施加电阻3,串联插入到布线1(100);和电容器6,在端子P1-P3端子之间连接布线1(100)和布线2(200),电容器6与布线1(100)的连接位置是施加电阻3的距离电子电路2远的一侧的端子P1,或者施加探测器部(300)包括:施加电阻3,串联插入到布线1(100);电容器6,在端子P1-P3之间连接布线1(100)和布线2(200),其一端连接到施加电阻3的距离电子电路远的一侧的端子P1;以及匹配电阻4,在端子P4-P2之间连接矩形波产生装置1和施加电阻3,或连接传送线路5和施加电阻3之间,并且,同轴线路的内导体及外导体连接到电阻的两端。
(结构4)图5所示的脉冲抗扰度评价装置,其特征在于,在上述结构2或上述结构3所述的脉冲抗扰度评价装置中,传送线路5是同轴线路7,该同轴线路7的中心导体的端部仅连接有匹配电阻4,并且匹配电阻4的另一端P2和外导体的端部P1分别通过连接器连接到评价对象的电子电路2的施加电阻3的两端P1’、P2’(连接相对的端子P1及P1’,P2及P2’)。
(结构5)图6所示的脉冲抗扰度评价装置,其特征在于,在上述结构2或上述结构3所述的脉冲抗扰度评价装置中,传送线路5是同轴线路7,该同轴线路7的中心导体的端部连接有匹配电阻4的一端,并且匹配电阻4的另一端与施加电阻3的一端P2连接,施加电阻3的另一端P1与同轴线路7的外导体连接,切断所施加的电子电路2的布线1(100),将其两端设为P1’、P2’,施加电阻3的两端P1、P2与所相对的布线1(100)的两个引脚的端子P1’、P2’通过连接器连接(连接相对的端子P1及P1’,P2及P2’)。
(结构6)图7所示的脉冲抗扰度评价装置,其特征在于,在上述结构2或上述结构3所述的脉冲抗扰度评价装置中,传送线路5是同轴线路7,该同轴线路7的中心导体的端部连接有匹配电阻4的一端,并且匹配电阻4的另一端P2与施加电阻3的一端连接,施加电阻3的另一端P1与同轴线路7的外导体连接,并且将电容器6的一端连接到P1,另一端设为P3,另一方面切断所施加的从电子电路2导出的布线1(100),将其两端中接近电子电路2的一侧设为P2’,将另一方设为P1’,在从电子电路2导出的布线的中途设置端子P3’,并且,同轴线路7一侧的端子P1、P2、P3与所相对的布线1(100)及布线2(200)的端子P1’、P2’、P3’通过连接器连接(连接相对的端子P1及P1’,P2及P2’,P3及P3’)。
(结构7)图8所示的脉冲抗扰度评价装置,其特征在于,在上述结构1~6的任意一项所述的脉冲抗扰度评价装置中,在布线1(100)及布线2(200)之间,且施加电阻3及电容器6与电子电路3之间或P2’、P3’与电子电路之间,具有监视施加波形的监视功能9,并且具有监视电子电路2的错误动作的错误动作监视功能10。
(结构8)图9所示的脉冲抗扰度评价装置,其特征在于,在结构7所述的脉冲抗扰度评价装置中,错误动作监视功能10具有监视施加电压设定及施加时序、施加时的监视功能9、电子电路2的错误动作的功能。(图10)。
(结构9)图11所示的脉冲抗扰度评价装置,其特征在于,在上述结构1~8的任意一项所述的脉冲抗扰度评价装置中,矩形波产生装置1是施加同轴线路7中储存的电荷的TLP(Transmission Line Pulse:传输线脉冲)产生装置8。
(结构10)图12所示的脉冲抗扰度评价装置,其特征在于,在上述结构9所述的脉冲抗扰度评价装置中,在与TLP产生装置8连接的同轴线路7上插入有校正上升时间的滤波器。
(结构11)图13所示的脉冲抗扰度评价装置,其特征在于,在上述结构5所述的脉冲抗扰度评价装置中,施加电阻3是环状的圆盘电阻,匹配电阻4是芯片电阻或柱状的电阻,连接器是同轴连接器11,同轴线路7的内导体的前端连接有匹配电阻4的一个端子,匹配电阻4的另一端子P2连接到圆盘电阻3的中心侧的端子,圆盘电阻3的外周侧P 1连接到同轴线路7的外导体,施加电阻3的中心侧P2连接到同轴连接器11的中心导体,施加电阻3的外周侧P1连接到同轴连接器11的外导体侧。
(结构12)图14所示的脉冲抗扰度评价装置,其特征在于,在上述结构5所述的脉冲抗扰度评价装置中,施加电阻3是环状的圆盘电阻,匹配电阻4是芯片电阻或柱状的电阻,连接器11是同轴连接器11,同轴线路的内导体的前端连接有匹配电阻4的一个端子,匹配电阻4的另一端子P2连接到同轴连接器11的内导体,同轴线路的外导体连接到同轴连接器11的外导体,并且,在布线1(100)上串联配置圆盘电阻3,圆盘电阻3的中心侧的端子P2’连接到接收侧的同轴连接器11的中心导体,圆盘电阻3的外周侧P1’连接到同轴连接器11的外导体。
(结构13)图15所示的脉冲抗扰度评价装置,其特征在于,在上述结构1~6、11、12的任意一项所述的脉冲抗扰度评价装置中,施加电阻3不使用环状的圆盘电阻,而是以芯片电阻的一个端子在内侧的方式放射状地排列多个芯片电阻,内侧之间、外侧之间连接成圆形。
(结构14)图16所示的脉冲抗扰度评价装置,其特征在于,在上述结构1~6、11~13的任意一项所述的脉冲抗扰度评价装置中,施加探测器部(300)具有第2同轴连接器2(12),施加电阻3的端子P2和同轴连接器2(12)的内导体连接,施加端子3的端子P1和同轴连接器2(12)的外导体连接。
(结构15)图17所示的脉冲抗扰度评价装置,其特征在于,在上述结构1~6、11、12、14的任意一项所述的脉冲抗扰度评价装置中,施加电阻3的端子P2上连接有电容器2(13),电容器2(13)的另一端连接到同轴连接器2(12)的内导体,并且多个电容器3(14)以圆筒状、等间隔地连接到施加电阻3的端子P1,各电容器3(14)的另一端连接到同轴连接器2(12)的外导体。
(结构16)图18所示的脉冲抗扰度评价装置,其特征在于,在上述结构7或上述结构8所述的脉冲抗扰度评价装置中,在对布线1(100)及布线2(200)之间的P4、P5与监视功能进行连接的同轴线路7的中途构造中,内导体之间通过电容器2(13)进行最短连接,并且外导体之间通过圆筒状、等间隔地配置的多个电容器3(14)进行最短连接。
(原理)
即,为了实现上述特征,本发明的实施方式中,在向电子电路施加的布线1(100)上串联插入不扰乱电路动作的程度的电阻(0.05~50Ω左右),将矩形波产生装置的输出连接到该施加电阻的两端(图2)。此处的矩形波实际上是梯形波(实际上无法实现0秒的上升时间),梯形的上底为0时变为三角波。除了波峰值外,一般使用脉宽、上升时间(下降时间)等参数表示梯形波。脉宽也存在取脉冲的半峰宽的情况,但在本发明的说明中,如图2所示,是上升时间和相当于梯形的上底的平坦区域组合的时间。
在非常靠近施加电阻的位置施加由矩形波产生装置生成的矩形波的情况下,矩形波产生装置的输出阻抗是理想状态的0Ω时,通过图2的评价系统可施加矩形波。
但实际上,矩形波产生装置的输出阻抗不是0Ω,例如是50Ω等情况下,为了尽量不扰乱波形地施加矩形波,需要使用具有相同特性阻抗的同轴线路等传送线路来连接矩形波产生装置和施加电阻,施加电阻也需要具有和特性阻抗相同的值。
而当施加电阻例如为50Ω时,在最大10mA左右的电子电路中,产生最大0.5V左右的电压下降,因此不适于评价在低压的电源电压下动作的电子电路。因此需要使用对电子电路的动作影响少的低电阻(0.1~1Ω左右)的施加电阻。为了在该条件下与传送线路的特性阻抗匹配,在本脉冲抗扰度评价装置中,使用可获得施加电阻+匹配电阻=传送线路的特性阻抗的值(图3)。
以上表示了向特定的一根布线施加矩形波的情况。
接着对施加的布线1(100),考虑设置了所施加的矩形波的回流(reflow)的布线2(200)的情况(图4)。如果从施加电阻看,布线1(100)和布线2(200)在电子电路的相反侧连接,则可形成电子电路→布线1→施加电阻→布线1→布线2→电子电路这样的封闭电路,可向封闭的电路内施加矩形波。但是,当直接连接布线1(100)和布线2(200)时,存在电子电路不正常动作的情况。尤其是以布线1(100)、布线2(200)为电源、接地时,无法直流地直接连接两者。因此,为了使矩形波充分传播,且切断直流,插入电容器6(图4)。
表示了将噪声施加到作为对象的电子电路的方法。
将匹配电阻及施加电阻设置在搭载了评价对象的电子电路的评价基板上时(图4及图5),将由TLP等高压产生装置产生的高压脉冲通过连接器施加到基板,因此连接器也需要在内部不易放电的应对高压的连接器。并且,也需要考虑评价基板侧的匹配电阻、施加电阻的图形。即,需要通过在放射状扩展的方向上并联排列芯片电阻(Chipresistor),或使用环状、圆盘型的圆盘电阻,从而改善高频特性。
在实际评价时,存在应施加噪声而进行评价的布线为多个的情况。对此,分别准备多个矩形波产生装置是低效的,所以使用连接器构造,以便通过一个矩形波产生装置施加到多条布线。但考虑到安全性和稳定性,采用如下构成。
在传送线路即同轴线路的前端部设置探测器部,在探测器部一侧具有施加电阻(图5)。或者在探测器一侧同时具有施加电阻和用于来自其他线路的回流的电容器(图6)。布线1(100)和探测器部的连接采用连接器构造,不施加到布线1(100)时,连接用于短路的连接器。使用本构造的优点是,施加电阻在探测器一侧,因此即使在使用矩形波产生装置中内置有高压源的TLP产生装置(后述)等情况下,也无需担心探测器未连接时多余的电荷储存到线缆中、在接触线缆时瞬间触电的情况发生。并且,万一错误地启动TLP产生装置的开关而接通(ON)等情况下,也不用担心发生同样的事故。并且,原因之二是,对任何布线均可使用相同的施加电阻,或者与用于匹配的匹配电阻的组合也可使用相同的方式,因此和设置在布线一侧时相比,可进行偏差少且稳定的施加。此外在图5、图6中电容器不是必须的。
接着说明抗扰度评价的构成要素、评价算法。
图7表示使用上述构成的产生装置和施加部进行评价时所需的构成要素,其具有对施加到评价对象的电子电路上的电压进行监视的监视功能、及监视电子电路是否错误动作的错误动作监视功能。
进一步,图8表示错误动作监视功能块具有监视整个抗扰度评价的作用的结构。在图9中,错误动作监视功能控制矩形波产生装置的施加电压设定和施加时序。与此同时,通过监视功能监视施加到布线间的电压并施加矩形波,从而确认电子电路中是否发生了错误动作。此时使用的抗扰度评价的算法如图10所示,使施加电压从V0逐渐每次提高ΔV,将首次观测到错误动作时的施加电阻的两端电压、或电压监视器所获得的布线1-布线2之间的电压作为该条件下的抗扰度。
进行本发明的抗扰度评价时,作为矩形波产生装置,在任意波形产生装置中,存在无法施加可产生错误动作的足够的噪声的情况。例如,一般的任意波形产生装置大多由半导体电路构成,在上升时间为1ns左右的装置中,电压振幅一般高达±10几V左右。如上所示,为了在该施加系统下施加矩形波,例如,输出阻抗为50Ω,使用50Ω的传送线路利用1Ω的施加电阻和49Ω的匹配电阻时,施加电压为电压源的1/(50+50)。因此,通过矩形波产生装置生成的10V的波峰值的矩形波施加到电子电路的布线时,实际上施加的是0.1V的波峰值的矩形波。在实际的电子电路中,以1.5V到3V的电源电压动作时,在0.1V的波峰值的矩形波下,无法充分引起错误动作的情况较多。假设实际施加的电压需要达到电子电路的动作电压的2倍左右,则例如对以3.3V的电源电压动作的电子电路施加接近7V的电压时,需要近700V的高压源,为了实现这种高压源及上升时间为1ns左右,使用TLP(Transmission Line Pulse:传输线脉冲)方式的矩形波产生装置。如图11所示,在同轴线路中储存高压电荷,通过相同特性阻抗的同轴线路施加到作为匹配终端的电阻,从而易于实现波峰值为数kV、上升时间为1ns以下的矩形波。脉宽是通过比开关SW靠高压源一侧的同轴线路的电长度(Electrical length)来控制。
进一步,如图12所示,将用于控制上升特性的滤波器安装在同轴线路内,从而可进行使上升迟缓的方向的控制。
作为施加探测器部(300)的具体形状,首先如图21~图25所示,向搭载了电子电路的评价基板上的布线1(100)设置匹配电阻及施加电阻时(图2~图5),施加探测器部可以仅是连接器。在评价基板一侧,使脉冲波形的施加用同轴线路尽量靠近和评价基板连接的连接部,如果是芯片电阻,则在放射状扩散的方向上并联连接多个芯片电阻,或者使匹配电阻及施加电阻由环状或圆盘型的圆盘电阻构成。
如图6~图7所示,施加电阻收容在与评价基板通过连接器连接的探测器部的内部时,在同轴线路的前端必须加入该构造、即加入匹配电阻和施加电阻。因此,如图13所示,同轴线路的内导体7in上连接圆筒形或芯片电阻,进一步在其前端连接环状的圆盘电阻的中心侧的端子P2,并且将同轴线路的外导体7out连接到圆盘电阻的外周侧的端子P1。圆盘电阻的直径和同轴线路的外导体7out的直径基本相等,当匹配电阻+施加电阻=电缆的特性阻抗时,将施加探测器部(300)中的反射抑制到最小限度,可施加噪声成分少的矩形波。
另一方面,如图14所示,在评价基板SB一侧配置圆盘电阻时,取代之前所述的将芯片电阻配置到布线1(100),而可在施加探测器部(300)的同轴连接器的、评价基板SB一侧的接收侧正下方配置圆盘电阻。
如图15所示,也可替代圆盘电阻DR,放射状地排列芯片电阻CR,通过焊锡SD电连接内侧之间、外侧之间。
在本方式中,从用于施加的施加探测器部(300)可连接用于监视施加电压的同轴连接器。如图16所示,使圆盘电阻或放射状配置的电阻的内侧端子连接到同轴连接器2的内导体侧,使外周侧连接到同轴连接器2的外导体,将同轴连接器2作为监视用的连接器。从该同轴连接器2连接到示波器等,可监视施加到施加电阻上的矩形波。
图17和图16同样使圆盘电阻或放射状配置的电阻的内侧端子通过电容器2连接到监视用的同轴线路的内导体一侧。并且,外导体也通过电容器3连接到监视用的同轴线路的外导体一侧。内导体一侧、外导体一侧均通过电容器连接,因此可分离测定器、TLP装置及评价基板SB的接地,并且成为对DC成分泄漏的示波器的输入保护。
同样,图18中,对于连接图8、图10及图11所述的布线1及2之间的P4、P5和监视功能的同轴线路,为了进行接地分离和隔直流(DC-cut),在同轴的中途,在内导体和接地一侧插入电容器2及电容器3。尤其是,接地一侧不由一个芯片电容构成,而如图18所示,以整个同轴上均匀地排列多个电容器的方式配置。
(效果)
通过使用本发明的实施方式的脉冲抗扰度装置,可向LSI施加矩形波(梯形波),而非衰减振动波形。并且,本发明中的矩形波施加不仅可以对电源、信号线进行,而且对接地线进行。
并且,通过将TLP产生装置用于矩形波产生装置,可对通常的几V的电源电压下动作的电子电路施加具有足够引起错误动作的程度的振幅的矩形波。通过向LSI施加矩形波,不仅可评价施加现有的振动波形时不清楚的实质性的电路抗扰度,而且可分析错误动作的原因,有助于改善抗扰度。
(实施例)
参照图19说明本发明的一个实施例。使用TLP产生装置作为矩形波产生装置,用相同特性阻抗的同轴线路传送同轴线路中储存的电荷,并施加到施加探测器部(300)。
作为TLP产生装置所生成的矩形波的上升时间,一般情况下同一实现1ns以下,因此相反存在需要延长上升时间的方向的调整的情况,使用滤波器FL,根据2ns~100ns的不同情况实现更长的上升时间。
施加探测器部(300)是通过匹配电阻49Ω+施加电阻1Ω来实现,与TLP产生装置及同轴线路的特性阻抗50Ω对应。一般情况下,使用具有50Ω的特性阻抗的同轴线路,因此由
匹配电阻值=特性阻抗值-施加电阻值
来确定匹配电阻的值,但在由小于50Ω的特性阻抗、例如和施加电阻相同的1Ω的特性阻抗的同轴线路构成TLP产生装置及同轴线路时,无需匹配电阻。
施加探测器部(300),在评价基板上构成匹配电阻和施加电阻时,使TLP产生装置所输出的脉冲通过同轴线缆和同轴用连接器引导到评价基板上。在评价基板的连接器附近,如图21~图25所示,若是芯片电阻,则在放射状扩散的方向上并联连接多个芯片电阻,或者通过环状或圆盘型的圆盘电阻构成匹配电阻及施加电阻。
图21中,大小不同的环状圆盘电阻中,在内侧将匹配电阻例如49Ω配置到表面、在外侧将施加电阻例如1Ω配置到背面。在背面,圆盘电阻的内侧端子通过VIA连接到表面的匹配电阻的外侧端子。而背面圆盘的外侧本来是布线1(100)的延长线上的布线,例如是连接到LSI的电源销、接地销的布线的情况下,分别连接到电源、接地。如评价基板SB上有电源层、接地层,则优选在各层上设置施加电阻的圆盘电阻。
在图22中,在外侧的圆盘电阻(施加电阻)上设置切口,将匹配电阻的端子连接到直接从LSI引出的布线1(100)。这种构成下,不横跨图21所示的双层,仅在表面形成图形,因此可抑制由VIA等引起的附加性的阻抗增加,提高施加波形的质量。在图21~图22中,表示将连接器安装到评价基板SB表面的图,当圆盘电阻的厚度较大时,也可使连接器穿通背面。
图23也和图21一样,使用两个圆盘电阻形成施加电阻和匹配电阻,圆盘电阻为同一尺寸时,如图23所示,在第3层上设置评价对象的电子电路的LSI。需要注意要良好地利用多层基板的层结构,使来自LSI的布线1(100)尽量不产生跨层。
图24替代圆盘电阻而放射状地设置芯片电阻。为了提高特性,优选尽可能密集铺设。并且需要以使整体上例如匹配电阻为49Ω、施加电阻为1Ω的方式设置并联连接合成电阻,但为了提高性能,优选均匀配置电阻值相等的电阻。
图25是图24的变形,是中央附近的匹配电阻实质上是一个时的构成图,和图24的例子相比,性能有略微化的可能。
图26是通过和施加电阻相同的特性阻抗的同轴线路构成TLP产生装置及同轴线路时的图,由于不需要匹配电阻,因此仅将施加电阻放射状配置,引出一部分内侧的电极而连接到布线1(100)。为了避免引出电极,如图27所示分层即可。在图27中,在表面上引出同轴线路的芯线侧而连接到布线1(100)。其中在背面放射状地配置芯片电阻,使合成电阻为1Ω,虽未图示,但也可用环状的圆盘电阻置换。在图26中,如果构成表面有较薄的局部切口的环状的电阻,则可将连接器安装到表层,进行良好的施加。
并且,图21~图27中,为了分别表示构造特征,将连接器的脚部描绘得较长,当然它是越短越好的。
在同轴连接器的内部设置匹配电阻或施加电阻时,进行如下设置。即,匹配电阻将小型的芯片电阻安装到同轴线路的内导体、即内导体的延长上,与其前部的圆盘电阻的内侧电极连接。同轴线路的外导体侧即屏蔽侧连接到同轴连接器的外导体侧。为了尽量不产生匹配电阻侧的反射,需要使各元件进行最短连接,且均匀地连接外导体侧。圆盘电阻是无法使用的值时,使芯片电阻像图15一样放射状均匀地排列,从而使施加电阻下的反射特性没有偏差。其中,施加电阻为1Ω,使用圆盘电阻。施加电阻为0.2Ω时,将五个1Ω的芯片电阻放射状地连接而使用。
评价对象中有多个电子电路时,匹配电阻和施加电阻位于施加探测器一侧,从而向任意的测定处均可施加相同的电压。使用施加电阻位于评价基板上的构造时,需要注意各施加电阻的电阻值的不均匀。存在即使TLP产生装置一侧的电压相同,但因匹配电阻和施加电阻之比不同而导致施加的电压不同的情况,因此需要提前使电阻比相同。
在图19中,将匹配电阻和施加电阻收容到施加探测器部(300),插入到布线1(100)和布线2(200)之间的电容器(在此为0.1μF)配置在评价基板上。
电子电路具体而言是LSI等,例如在此使用电源电压3.3V的logic类的LSI,布线1(100)、布线2(200)分别相当于电源(V)、接地(GND)。LSI始终设定为,输出端口隔1秒重复高电平(High)和低电平(Low),通过错误动作监视功能,监视输出端口的异常动作。施加的地点优选LSI的电源、接地销附近,并且上述电源-接地间的电容器连接到施加地点附近的电源侧(和LSI相反方向)。
错误动作监视功能除了监视输出端口的异常动作外,自动进行TLP产生装置的电压设定,并自动设定施加的时序。从TLP产生装置的电源的初始电压V0=0.1kV开始每次增加ΔV=0.01kV,确认此时有无错误动作。这样逐渐增加施加电压,将观测到错误动作时的施加电压作为抗扰度电压。一般情况下,将施加侧的TLP的电源电压作为抗扰度电压而处理的情况较多,但实际上,通过监视功能测定施加到LSI的电源-接地间的电压,也可将错误动作时的、监视功能(示波器的波峰值输出功能)所输出的矩形波的波峰值作为抗扰度。在此将后者作为抗扰度。
监视功能除了监视电源(V)-接地(GND)间的电压外,可监视施加电阻的两端电压(实际施加到布线1(100)的电压)等两个测定系统。这种情况下,在作为监视功能的示波器一侧,直流分离两个测定系统,因此进行电容耦合。此时,通过使用图17、图18所示的构造,可使特性阻抗紊乱降低到最小限度。
如上所述,通过使用本发明的抗扰度评价装置,可向LSI等电子电路施加矩形波。图20表示其一个示例。TLP产生装置的电源电压为1kV,脉宽为15ns。上图是施加电阻的两端的电压,下图是评价对象的LSI的电源-GND间(V-G间)电压的波形。作为V-G间电压,和施加电压相比,上升时间略变多,但其不会成为振动波形,可施加矩形波(梯形波)。将施加电压向负向施加时,可施加负向的矩形波。
并且,通过将TLP产生装置用于矩形波产生装置,对一般的在几V的电源电压下动作的电子电路,可施加具有可足够引起错误动作的程度的振幅的矩形波。
因此,在施加目前为止的施加法下的振动波形时,无法判断是正向错误动作还是负向错误动作时,也可通过本发明施加正向、负向的矩形波,从而可正确地知道错误动作的等级,在错误动作分析及采取电路对策方案方面可获得重要的信息。
以上参照实施方式及实施例说明了本发明,但本发明不限于上述实施方式及实施例。本发明的构成及详情在本发明的范围内可进行本领域人员可理解的各种变更。
本申请请求2007年3月6日申请的日本申请特愿2007-055153的优先权,其全部公开内容加入到本说明书中。

Claims (18)

1.一种脉冲抗扰度评价装置,其特征在于,
具有:评价对象的电子电路;从该电子电路导出的第1布线;施加电阻,串联插入到第1布线上,构成施加探测器部;以及矩形波产生装置,向施加电阻施加矩形波,
能够改变从矩形波产生装置产生的矩形波的波峰值、脉宽及上升时间,评价向电子电路施加所设定的矩形波时有无错误动作。
2.一种脉冲抗扰度评价装置,其特征在于,
具有:评价对象的电子电路;从该电子电路导出的第1布线;施加电阻,串联插入到第1布线上,构成施加探测器部;矩形波产生装置,产生矩形波;传送线路,传送由矩形波产生装置产生的矩形波;以及匹配电阻,连接传送线路和施加电阻,
施加电阻与矩形波产生装置的输出阻抗相比非常低,
传送线路的特性阻抗实际上与矩形波产生装置的输出阻抗相等,并且施加探测器部的施加电阻值+匹配电阻值实际上与传送线路的特性阻抗相等。
3.根据权利要求1或2所述的脉冲抗扰度评价装置,其特征在于,
从评价对象的电子电路除了导出第1布线外,还导出第2布线,
所述施加探测器部包括:施加电阻,串联插入到第1布线;和电容器,在P1端子及P3端子之间连接第1布线和第2布线,电容器与第1布线的连接位置是施加电阻的距离电子电路远的一侧的P1端子,
或者施加探测器部包括:施加电阻,串联插入到第1布线;
电容器,在P1端子及P3端子之间连接第1布线和第2布线,该电容器的一端连接到施加电阻的距离电子电路远的一侧的P1端子;以及
匹配电阻,在P4端子及P2端子之间连接矩形波产生装置和施加电阻,或连接传送线路和施加电阻。
4.根据权利要求2或3所述的脉冲抗扰度评价装置,其特征在于,
传送线路是同轴线路,该同轴线路的中心导体的端部仅连接有匹配电阻,并且匹配电阻的另一端的P2端子和外导体的端部的P1端子分别通过连接器连接到评价对象的电子电路的施加电阻的两端的P2’端子及P1’端子。
5.根据权利要求2或3所述的脉冲抗扰度评价装置,其特征在于,
传送线路是同轴线路,
该同轴线路的中心导体的端部连接有匹配电阻的一端,
并且匹配电阻的另一端与施加电阻的一端的P2端子连接,
施加电阻的另一端的P1端子与同轴线路的外导体连接,
切断所施加的电子电路的第1布线,将其两端设为P1’端子及P2’端子,
施加电阻的两端的P1端子及P2端子与所相对的第1布线的P1’端子及P2’端子通过连接器连接。
6.根据权利要求2或3所述的脉冲抗扰度评价装置,其特征在于,
传送线路是同轴线路,
该同轴线路的中心导体的端部连接有匹配电阻的一端,
并且匹配电阻的另一端的P2端子与施加电阻的一端连接,
施加电阻的另一端的P1端子与同轴线路的外导体连接,
并且将电容器的一端连接到P1端子,将另一端设为P3端子,
切断所施加的从电子电路导出的第1布线,将其两端中接近电子电路的一侧设为P2’端子,将另一方设为P1’端子,
在从电子电路导出的布线的中途设置P3’端子,
并且,同轴线路一侧的P1端子、P2端子、P3端子与所相对的第1布线及第2布线的端子P1’端子、P2’端子、P3’端子通过连接器连接。
7.根据权利要求1至6中任一项所述的脉冲抗扰度评价装置,其特征在于,
在第1布线与第2布线之间,且施加电阻或电容器与电子电路之间,或者P2’端子及P3’端子与电子电路之间,具有监视施加波形的监视功能,
并且具有监视电子电路的错误动作的错误动作监视功能。
8.根据权利要求7所述的脉冲抗扰度评价装置,其特征在于,
错误动作监视功能具有监视施加电压设定及施加时序、施加时的监视功能、电子电路的错误动作的功能。
9.根据权利要求1至8中任一项所述的脉冲抗扰度评价装置,其特征在于,
矩形波产生装置是施加同轴线路中储存的电荷的TLP(Transmission Line Pulse)产生装置。
10.根据权利要求9所述的脉冲抗扰度评价装置,其特征在于,
在与TLP产生装置连接的同轴线路上插入有校正上升时间的滤波器。
11.根据权利要求5所述的脉冲抗扰度评价装置,其特征在于,
施加电阻是环状的圆盘电阻,
匹配电阻是芯片电阻或柱状的电阻,
连接器是同轴连接器,
同轴线路的内导体的前端连接有匹配电阻的一个端子,
匹配电阻的另一端子的P2端子连接到圆盘电阻的中心侧的端子,
圆盘电阻的外周侧P1端子连接到同轴线路的外导体,
施加电阻的中心侧P2端子连接到同轴连接器的中心导体,
施加电阻的外周侧P1端子连接到同轴连接器的外导体侧。
12.根据权利要求5所述的脉冲抗扰度评价装置,其特征在于,
施加电阻是环状的圆盘电阻,
匹配电阻是芯片电阻或柱状的电阻,
连接器是同轴连接器,
同轴线路的内导体的前端连接有匹配电阻的一个端子,
匹配电阻的另一端子的P2端子连接到同轴连接器的内导体,
同轴线路的外导体连接到同轴连接器的外导体,
并且,在第1布线上串联配置有圆盘电阻,
圆盘电阻的中心侧的P2’端子连接到接收侧的同轴连接器的中心导体,
圆盘电阻的外周侧P1’端子连接到同轴连接器的外导体。
13.根据权利要求1至6、11、12中任一项所述的脉冲抗扰度评价装置,其特征在于,
施加电阻不使用环状的圆盘电阻,而是以芯片电阻的一个端子在内侧的方式放射状地排列多个芯片电阻,内侧之间、外侧之间连接成圆形。
14.根据权利要求1至6、11至13中任一项所述的脉冲抗扰度评价装置,其特征在于,
施加探测器部具有第2同轴连接器,
施加电阻的P2端子和第2同轴连接器的内导体连接,
施加端子的P1端子和同轴连接器2的外导体连接。
15.根据权利要求1至6、11、12、14中任一项所述的脉冲抗扰度评价装置,其特征在于,
施加电阻的P2端子上连接有第2电容器,
第2电容器的另一端连接到第2同轴连接器的内导体,
并且多个第3电容器以圆筒状、等间隔地连接到施加电阻的P1端子,
各第3电容器的另一端连接到第2同轴连接器的外导体。
16.根据权利要求7或8所述的脉冲抗扰度评价装置,其特征在于,
在对第1布线及第2布线的P4端子及P5端子与监视功能进行连接的同轴线路的中途构造中,
内导体之间通过第2电容器进行最短连接,
并且外导体之间通过圆筒状、等间隔地配置的多个第3电容器进行最短连接。
17.根据权利要求2或3所述的脉冲抗扰度评价装置,其特征在于,
传送线路是同轴线路,通过同轴连接器连接到搭载有评价对象的电子电路的基板,
施加电阻及匹配电阻中的至少一方是环状的圆盘电阻,或者是具有与该圆盘电阻等效的电阻的、分别通过布线连接放射状配置的多个芯片电阻的内侧端子和外侧端子而成的电阻,
施加电阻串联连接在评价对象的电子电路的布线上,该施加电阻的一端连接到匹配电阻的一个端子,匹配电阻的另一个端子与施加电阻的另一个端子连接到基板侧的同轴连接器的端子。
18.根据权利要求1所述的脉冲抗扰度评价装置,其特征在于,
传送线路是同轴线路,通过同轴连接器连接到搭载有评价对象的电子电路的基板,
施加电阻是环状的圆盘电阻,或者是具有与该圆盘电阻等效的电阻的、分别通过布线连接放射状配置的多个芯片电阻的内侧端子和外侧端子而成的电阻,
施加电阻串联连接在评价对象的电子电路的布线上,该施加电阻的两端连接到同轴连接器的各端子。
CN2008800071264A 2007-03-06 2008-03-06 脉冲抗扰度评价装置 Expired - Fee Related CN101622546B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP055153/2007 2007-03-06
JP2007055153 2007-03-06
PCT/JP2008/054558 WO2008108503A1 (ja) 2007-03-06 2008-03-06 インパルスイミュニティ評価装置

Publications (2)

Publication Number Publication Date
CN101622546A true CN101622546A (zh) 2010-01-06
CN101622546B CN101622546B (zh) 2012-07-18

Family

ID=39738365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800071264A Expired - Fee Related CN101622546B (zh) 2007-03-06 2008-03-06 脉冲抗扰度评价装置

Country Status (5)

Country Link
US (1) US8410791B2 (zh)
EP (1) EP2120059A4 (zh)
JP (1) JP5177902B2 (zh)
CN (1) CN101622546B (zh)
WO (1) WO2008108503A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093004A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 抗静电保护测试系统电路
CN105093087A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 Esd特性测试系统
CN105277819A (zh) * 2014-05-28 2016-01-27 富士施乐株式会社 抗噪性评估装置和评估抗噪性的方法
CN111130507A (zh) * 2019-12-23 2020-05-08 北京大学 产生符合iec61000-4-2标准双峰波形的电路
CN111487489A (zh) * 2020-03-26 2020-08-04 珠海格力电器股份有限公司 一种芯片抗干扰度的评估方法及装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010044488A1 (ja) * 2008-10-15 2012-03-15 日本電気株式会社 同期型インパルスイミュニティ評価装置
WO2011011013A1 (en) * 2009-07-24 2011-01-27 Hewlett-Packard Development Company, L.P. Active pin connection monitoring system and method
JP2012237556A (ja) * 2009-10-21 2012-12-06 Hanwa Denshi Kogyo Kk 複数個の各テスト回路を対象とする誤動作検出装置及び当該装置を使用した誤動作検出方法
JP5446996B2 (ja) * 2010-02-26 2014-03-19 株式会社村田製作所 プローブ
CN102645598B (zh) * 2012-04-25 2014-10-29 云南电力试验研究院(集团)有限公司电力研究院 电子设备未能通过静电放电抗扰度试验的调整方法
CN110376466B (zh) * 2019-07-23 2022-04-19 国网内蒙古东部电力有限公司电力科学研究院 一种阻尼振荡波产生电路、方法及阻尼振荡发生器
JP7025046B2 (ja) * 2020-01-28 2022-02-24 Necプラットフォームズ株式会社 試験システム、試験方法、及びプログラム
KR20220039442A (ko) 2020-09-22 2022-03-29 삼성전자주식회사 Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템
CN117233584B (zh) * 2023-11-16 2024-02-06 苏州锴威特半导体股份有限公司 共模瞬态抗扰度测试电路、方法、测试装置和存储装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100759A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 半導体スイツチの雑音耐量測定方法及び装置
JPS62182674A (ja) * 1986-02-06 1987-08-11 Fujitsu Ten Ltd サ−ボ回路の特性測定回路
JPH02113176U (zh) * 1989-02-25 1990-09-11
JPH04372204A (ja) 1991-06-20 1992-12-25 Murata Mfg Co Ltd 同軸無反射終端器
CN2195763Y (zh) * 1993-11-20 1995-04-26 北京市伏安电气公司 抗干扰局部放电检测仪
US5519327A (en) * 1994-06-10 1996-05-21 Vlsi Technology, Inc. Pulse circuit using a transmission line
JP4329087B2 (ja) * 1999-01-12 2009-09-09 東京電子交易株式会社 半導体デバイスの静電破壊試験方法と装置
US6429674B1 (en) * 1999-04-28 2002-08-06 Jon E. Barth Pulse circuit
JP2000329818A (ja) 1999-05-21 2000-11-30 Read Rite Smi Kk 電子素子のesd耐性評価方法、esd耐性試験装置並びにesd耐性評価装置
US6618230B2 (en) * 2001-07-23 2003-09-09 Macronix International Co., Ltd. Electrostatic discharge cell of integrated circuit
JP2003050262A (ja) 2001-08-08 2003-02-21 Hitachi Ltd 高周波icソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法
JP3613269B2 (ja) * 2002-08-28 2005-01-26 日本電気株式会社 ノイズイミュニティ評価装置及びノイズイミュニティ評価方法
JP2004309153A (ja) * 2003-04-02 2004-11-04 Advantest Corp ノイズ試験装置
JP4630594B2 (ja) 2004-07-26 2011-02-09 阪和電子工業株式会社 静電気放電耐性特性の測定方法並びに静電気破壊試験方法及びこれらの方法を実現するパルス電圧印加回路
JP4469682B2 (ja) * 2004-08-19 2010-05-26 阪和電子工業株式会社 静電気放電耐性特性の測定方法、静電気破壊試験方法、及び静電気破壊試験用装置
JP4673164B2 (ja) 2005-08-26 2011-04-20 キヤノン株式会社 液体吐出ヘッドおよび記録装置
FR2904116B1 (fr) * 2006-07-18 2008-09-12 Commissariat Energie Atomique Procede et dispositif d'analyse de reseaux de cables electriques.

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093004A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 抗静电保护测试系统电路
CN105093087A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 Esd特性测试系统
CN105277819A (zh) * 2014-05-28 2016-01-27 富士施乐株式会社 抗噪性评估装置和评估抗噪性的方法
CN105277819B (zh) * 2014-05-28 2018-04-03 富士施乐株式会社 抗噪性评估装置和评估抗噪性的方法
CN111130507A (zh) * 2019-12-23 2020-05-08 北京大学 产生符合iec61000-4-2标准双峰波形的电路
WO2021128910A1 (zh) * 2019-12-23 2021-07-01 北京大学 产生符合iec61000-4-2标准双峰波形的电路
CN111130507B (zh) * 2019-12-23 2021-08-10 北京大学 产生符合iec61000-4-2标准双峰波形的电路
CN111487489A (zh) * 2020-03-26 2020-08-04 珠海格力电器股份有限公司 一种芯片抗干扰度的评估方法及装置

Also Published As

Publication number Publication date
US8410791B2 (en) 2013-04-02
CN101622546B (zh) 2012-07-18
EP2120059A4 (en) 2014-01-08
US20100090710A1 (en) 2010-04-15
EP2120059A1 (en) 2009-11-18
JPWO2008108503A1 (ja) 2010-06-17
JP5177902B2 (ja) 2013-04-10
WO2008108503A1 (ja) 2008-09-12

Similar Documents

Publication Publication Date Title
CN101622546B (zh) 脉冲抗扰度评价装置
KR101421868B1 (ko) 복수의 피시험 장치를 테스트하는 장치 및 방법
US10359461B2 (en) Integrated circuit protection during high-current ESD testing
CN105182151A (zh) 用于控制器局域网络中的断路线路故障检测和诊断的方法和装置
DE102012100828B4 (de) Leckstromerfassungsvorrichtung
JP2012242330A (ja) 漏電検知装置
US9383400B2 (en) Critical capacitor built in test
CN104793040A (zh) 电压检测装置
US10084214B2 (en) Automatic switchover from cell voltage to interconnect voltage monitoring
CN113866589A (zh) 芯片测试装置及芯片测试方法
JP7423738B2 (ja) 自動車用のライトモジュールの電気接続アセンブリ、および方法
US6420878B1 (en) System and method of integrated circuit self-testing of circuit board connectors
JP2017040629A (ja) 電子部品試験装置、電子部品試験方法
Tamminen et al. Charged cable—system ESD event
TWI725134B (zh) 用於多重位置電擊的系統與方法
CN111161788A (zh) 一种存储器的老炼测试装置
JP2004117247A (ja) 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置
Ungru et al. Functional analysis of an integrated communication interface during ESD
ITBS20090091A1 (it) Dispositivo di test per verificare la robustezza di circuiti o dispositivi elettronici
Thomson Investigation of system-level ESD induced soft failures
Glaesser et al. ESD test at component level
Doridant et al. EMC of DSI3 communication protocol—PCB Consideration for Sensor product
Kunz et al. HBM stress of no-connect IC pins and subsequent arc-over events that lead to human-metal-discharge-like events into unstressed neighbor pins
JP2011127986A (ja) 断線検出方法及び電子機器
Lee System-level transient ESD noise monitoring using off-chip and on-chip circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD. HANWA ELECTRONIC IND

Free format text: FORMER OWNER: NEC CORP. HANWA ELECTRONIC IND. CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20101125

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: Renesas Electronics Corporation

Co-applicant after: Hanwa Electronic Ind Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Co-applicant before: NEC Corp.

Co-applicant before: Hanwa Electronic Ind Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20150306

EXPY Termination of patent right or utility model