KR101421868B1

KR101421868B1 - 복수의 피시험 장치를 테스트하는 장치 및 방법

Info

Publication number: KR101421868B1
Application number: KR1020127029883A
Authority: KR
Inventors: 클라우스-피터 베렌즈; 마르크 모에싱거
Original assignee: 어드밴테스트 (싱가포르) 피티이. 엘티디.
Priority date: 2010-04-14
Filing date: 2010-04-14
Publication date: 2014-08-13
Also published as: KR20130006693A; SG184455A1; CN103003708B; JP2013524249A; CN103003708A; WO2011127973A1; US9201092B2; US20130234723A1

Abstract

본 발명의 실시예는 복수의 피시험 장치(device under test, DUT)를 테스트하는 장치(10) 및 방법에 관한 것으로, 상기 장치는, 공통 장치 출력선(5)과, DUT(DUT1, DUT2, DUT3, …, DUTN)에 자극(ST)을 제공하도록 구성된 드라이버 유닛(2) - 드라이버 유닛(2)은 상이한 시간(T1, T2, T3, …, TN)에 상이한 DUT에 도달하도록 구성되고, 이에 따라 DUT에서 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN-1)를 생성함 - 과, 공통 장치 출력선(5)에 전기적으로 연결된 수신기 유닛(8)과, 복수의 DUT의 DUT 단자(11)가 공통 장치 출력선(5)을 통해 수신기 유닛(8)에 전기적으로 연결 가능하도록, 공통 장치 출력선(5)에 전기적으로 연결된 복수의 DUT 접속(C1, C2, C3, …, CN)을 포함하고, 동일한 자극 응답 지연을 갖는 DUT의 테스트가 수신기 유닛(8)에서 DUT 출력 신호(OS1, OS2, OS3, …, OSN)의 시간 정렬된 중첩(SPN-1)을 초래하도록, DUT 접속(C1, C2, C3, …, CN)으로부터 수신기 유닛(8)으로 전파하는 DUT 출력 신호(OS1, OS2, OS3, …, OSN)에 대한 출력 신호 전파 지연(ΔOT1, ΔOT2, …, ΔOTN)은 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN-1)에 적용된다.

Description

복수의 피시험 장치를 테스트하는 장치 및 방법{APPARATUS AND METHOD FOR TESTING A PLURALITY OF DEVICES UNDER TEST}

본 발명의 실시예는 복수의 피시험 장치(DUT)를 테스트하는 장치 및 방법에 관한 것이다. 일부의 실시예는 복수의 피시험 장치를 테스트하는 테스트 구성에 관한 것이다.

실시예에 따르면, DUT의 출력 및 입력-출력(I/O) 핀에 대한 자동화 테스트 장비(ATE)에서 공유된 수신기에 대한 개념이 개시된다. 이 개념은 장치를 테스트하는 "데이지 체인(daisy chain)" 방법을 포함한다.

일반적인 구성에서, 예컨대, 전자 구성요소 또는 장치, 마이크로전자 칩, 메모리 칩 또는 다른 집적 회로(IC)는, 보통 소비자에게 배달되기 전에 테스트된다. 장치의 정확한 기능적 능력을 증명하고 보장하기 위해 테스트가 수행될 수 있다. 테스트는 일반적으로 자동화 테스트 장비 또는 테스트 시스템에 의해 수행된다. 그러한 자동화 테스트 장비의 예는 시스템온칩 및 패키지의 시스템을 테스트하는 Verigy V93000 SOC, 고속 메모리 장치 및 Verigy V5000 시리즈를 테스트하는 V93000 HSM 고속 메모리 테스터(HSM)이다. 전자는 시스템 온칩, 시스템온패키지 및 고속 메모리 장치를 테스트하는 플랫폼이다. 후자는 플래시 메모리를 포함하는 메모리 장치 및 웨이퍼 정렬 및 최종 테스트시의 멀티칩을 테스트하기 위한 것이다.

이들 피시험 장치를 테스트하는 동안, 테스트는 ATE로부터의 다양한 형태의 자극 신호에 노출된다. 그러한 피시험 장치로부터의 응답이 측정되고 처리되며, ATE에 의한 예상 응답과 비교된다. 테스트는 자동화 테스트 장비에 의해 실행될 수 있고, 이는 장치의 특정 테스트 프로그램 또는 테스트 흐름에 따라 테스트를 수행한다. 피시험 장치로부터 특정의 예상 응답을 자극하기 위해, 그러한 자동화 테스트 시스템은 특정 자극을 DUT에 유도하기 위한 상이한 드라이버를 포함할 수 있다. ATE의 수신기 유닛은 응답을 분석할 수 있고, 이에 따라 측정된 장치에 관한 합격-실패 정보를 생성할 수 있다.

테스트되어야 할 구성요소 또는 장치는 많은 수의 핀, 예컨대, 테스트될 입력 및 출력 핀을 포함할 수 있다. 따라서, 테스트에 필요한 드라이버 및 수신기의 수는 많아질 수 있다. 결과적으로, 그러한 테스트 시스템을 위한 비용이 증가할 수 있다. 복수의 DUT는 단일 드라이버 유닛에 의해 직렬 방식으로 구동될 수 있기 때문에, 테스트 시스템의 공유 드라이버 토폴로지에 의해 DUT를 테스트하기 위한 드라이버의 수가 감소될 수 있다. 따라서, 드라이버의 수, 결과적으로 DUT를 테스트하는 비용이 감소될 수 있다. 지금까지는 공유 드라이버 토폴로지가 DUT의 입력핀에만 적용된다. 따라서, 다수의 장치를 테스트할 때 많은 수의 테스트 장비 수신기가 요구된다.

이러한 상황에서 보면, 다수의 피시험 장치를 병렬로 테스트할 때 ATE 리소스 효율의 추가적인 개선을 고려하는 개념을 가지고자 하는 요구가 있다. 예컨대, 다수의 장치의 병렬 테스트에 필요한 테스트 장비 수신기의 수의 감소를 고려하는 개념을 가지고자 하는 요구가 있다.

이 기술적인 문제는 청구항 1, 13 및 15에 따른 복수의 피시험 장치를 테스트하는 장치, 테스트 구성 및 방법을 제공하는 본 발명의 실시예에 따라 해소된다.

본 발명의 실시예는 복수의 피시험 장치를 테스트하는 장치를 생성한다. 복수의 피시험 장치를 테스트하는 장치는 공통 장치 출력선 및 DUT에 자극을 제공하도록 구성된 드라이버 유닛을 포함한다. 드라이버 유닛은 자극이 상이한 시간에 상이한 DUT에 도달하도록 구성되고, 이에 따라 DUT에서 자극 시간 시프트를 생성한다. 장치는 또한 공통 장치 출력선에 전기적으로 접속된 수신기 유닛과, 복수의 DUT의 DUT 단자가 공통 장치 출력선을 통해 수신기 유닛에 전기적으로 연결 가능하도록, 공통 장치 출력선에 전기적으로 접속된 복수의 DUT 접속을 더 포함한다. DUT 접속으로부터 수신기 유닛에 전파하는, DUT 출력 신호에 대한 출력 신호 전파 지연은 자극 시간 시프트에 적용되어, 동일한 자극 응답 지연을 갖는 DUT의 테스트가 수신기 유닛에서 DUT 출력 신호의 시간 정렬된 중첩을 초래한다.

본 발명의 실시예에 따르면, 복수의 피시험 장치를 테스트하는 테스트 구성이 제공되고, 이는 공통 장치 출력선 및 DUT에 자극을 제공하도록 구성된 드라이버 유닛을 포함한다. 드라이버 유닛은 자극이 상이한 시간에 상이한 DUT에 도달하도록 구성되고, 이에 따라 DUT에서 자극 시간 시프트를 생성한다. 테스트 구성은 공통 장치 출력선에 전기적으로 연결된 수신기 유닛과, 공통 장치 출력선에 전기적으로 연결된 복수의 DUT 접속과, DUT 접속에 전기적으로 연결된 복수의 DUT를 또한 포함한다. DUT 접속으로부터 수신기 유닛으로 전파하는 DUT 출력 신호에 대한 출력 신호 전파 지연은 자극 시간 시프트에 적용되어, 동일한 자극 응답 지연을 갖는 복수의 DUT의 테스트는 수신기 유닛에서 DUT 출력 신호의 시간 정렬된 중첩을 초래한다.

또 다른 실시예에 따르면, 복수의 피시험 장치를 테스트하는 방법이 개시된다. 방법은, 자극이 상이한 시간에 상이한 DUT에 도달하고, 이에 따라 DUT에서 자극 시간 시프트를 생성하고, DUT가 자극에 응답하여 시간 시프트된 DUT 출력 신호를 제공하도록, DUT에 자극을 인가하는 단계를 포함한다. 방법은 수신기 유닛에서 DUT의 DUT 출력 신호의 시간 정렬된 중첩을 수신하는 단계를 더 포함하고, DUT는 공통 장치 출력선을 통해 수신기 유닛에 전기적으로 연결되고, DUT 단자로부터 수신기 유닛으로 전파하는 DUT 출력 신호에 대한 출력 신호 전파 지연은 자극 시간 시프트에 적용되고, 이에 따라 시간 정렬을 제공한다.

본 발명의 실시예에 따르면, 복수의 DUT는 공통 테스터 수신기 유닛, 및 선택적으로 공통 테스터 드라이버 유닛을 공유할 수 있다. 공통 장치 출력선은, 자극 시간 시프트에 의해 서로 시프트되는 DUT 출력 신호의 구성상 중첩이 DUT에 전기적으로 연결되는 수신기 유닛에서 검출가능하도록 구성될 수 있다.

따라서, 단일 수신기 유닛은 복수의 피시험 장치의 유사 동시적인(quasi-simultaneous)(타임 시프트, 예컨대, 공통 장치 출력선을 따른 전파 지연차에 의한) 테스트에 충분하다. 따라서, 단일 수신기 유닛은 복수의 피시험 장치가 적절한 자극 응답을 제공하는지를 결정하는 데 사용될 수 있고, 여기서, 상이한 피시험 장치의 자극 응답이 공통 테스터 수신기 유닛에서 시간 중복하여 도달하는 것이 실제로 바람직하다(또는 필요하다). 따라서, 단일 공통 테스터 수신기 유닛은 모든 피시험 장치가 동일한 자극 응답을 제공하는지를 판정하는 데 사용될 수 있고, 공통 테스터 수신기 유닛의 입력 신호의 단일 샘플링은 판정을 제공하는 데 충분할 것이고, 및/또는, 모든 피시험 장치가 동일한 자극 응답을 제공하는지에 대한 판정은 피시험 장치의 자극 응답 신호의 단일 비트 기간 내에 수행될 수 있다.

따라서, 본 발명의 실시예를 이용함으로써 높은 리소스 효율성이 얻어질 수 있다.

피시험 장치는, 예컨대, 복수의 피시험 장치의 자극 응답이 거의 동시에(예컨대, 클럭된 직렬 비트스트림 데이터에 대한 비트 기간의 1/4 이하의 오차를 갖고) 공통 테스터 수신기 유닛에 도달하도록, 적절한 자극 메커니즘을 이용하여 자극을 받을 수 있다. 결과적으로, 일반적으로 동일한 비결함 피시험 장치에 대한 경우의, 모든 피시험 장치가 동일한 출력 신호를 제공하면, 공통 테스터 수신기 유닛에서 DUT 출력 신호의 구성상 중첩이 있다. 따라서, 공통 테스터 수신기 유닛의 입력에서의 신호가 명확히 정의된 신호 레벨 중 하나에 충분히 가까우면 모든 피시험 장치가 (적어도 대략적으로) 동일한 출력 신호를 제공하는 공통 테스터 수신기 유닛에서 임계 레벨 판정으로부터 판단이 내려질 수 있도록, 모든 피시험 장치가 동일한 출력 신호를 제공하면, 명확히 정의된, 예상 신호 레벨(예컨대, DUT 출력 신호의 공통 제 1 출력 신호 레벨과 관련된 중첩 신호 레벨 또는 DUT 출력 신호의 공통 제 2 출력 신호 레벨과 관련된 중첩 신호 레벨)은 공통 테스터 수신기 유닛의 입력에 도달할 수 있다. 대조적으로, 공통 테스터 수신기 유닛의 입력에서의 신호가 명확히 정의된 신호 레벨과 사전 결정된 값 이상 차이가 있으면, 모든 피시험 장치가 (적어도 대략적으로) 동일한 출력 신호를 제공하지 않는 것이 공통 테스터 수신기 유닛에서 임계 레벨 판정으로부터 판단될 수 있도록, 중간 신호 레벨(예컨대, DUT 출력 신호의 공통 제 1 출력 신호 레벨과 관련된 중첩 신호 레벨과 DUT 출력 신호의 공통 제 2 출력 신호 레벨과 관련된 중첩 신호 레벨 사이)은, 모든 피시험 장치가 동일한 출력 신호를 제공하지 않으면, 공통 테스터 수신기 유닛의 입력에 도달할 수 있다.

이어서, 본 발명의 실시예는 첨부 도면을 참조하여 예로서 설명될 것이다.

도 1은 본 발명의 일 실시예에 따른 복수의 DUT를 테스트하는 장치의 개략도를 도시한다.
도 2는 본 발명의 일 실시예에 따른 본 발명의 장치를 이용하여 복수의 DUT를 테스트하는 원리의 개략적 도시를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 복수의 DUT를 테스트하는 장치의 개략도를 도시한다.
도 4는 본 발명의 일 실시예에 따른 복수의 드라이버 및 수신기를 갖는 복수의 DUT를 테스트하는 장치의 개략도를 도시한다.
도 5는 본 발명의 다른 실시예에 따른 복수의 DUT를 테스트하는 장치의 개략도를 도시한다.
도 6은 본 발명의 실시예에 따른 DUT용 테스터 드라이버/수신기 공유 토폴로지뿐 아니라, 공유 테스터 드라이버 토폴로지 및 공유 테스터 수신기 토폴로지를 포함하는 복수의 DUT를 테스트하는 장치의 개략도를 도시한다.
도 7은 일 실시예에 따른 복수의 DUT를 테스트하는 방법의 흐름도를 도시한다.

본 발명의 실시예의 다음 설명과 관련하여, 간략화를 위해, 명세서 전체에 걸쳐 동일한 참조부호가 기능적으로 동일하거나 유사하게 기능하거나 기능적으로 동등한, 등가 구성요소 또는 단계에 대해 상이한 도면에서 사용될 것임을 유의한다.

도 1에서, 본 발명의 일 실시예에 따른 복수의 피시험 장치(DUT)를 테스트하는 장치의 개략적 도면 또는 회로도가 도시된다. 도 1의 개략적 도면은 단지 복수의 피시험 장치를 테스트하는 방법 및 장치의 본 발명의 개념을 도시하기 위한 것이다.

본 발명의 실시예에 따르면, 복수의 피시험 장치를 테스트하는 장치(10)는 자극 ST를 DUT에 제공하도록 구성되는 드라이버 유닛(2) 및 공통 장치 출력선(5)을 포함할 수 있다. 드라이버 유닛(2)은 자극 ST가 상이한 피시험 장치 DUT1, DUT2, DUT3, …, DUTN에 상이한 시간 T1, T2, T3, …, TN에서 도달하도록 구성되고, 이에 따라 DUT에서 자극 시간 시프트 ΔST1, ΔST2, ΔST3, …, ΔSTN을 생성하고, 여기서 자극 시간 시프트는 자극이 상이한 피시험 장치에 도달하는 시점 사이에서의 시간차를 나타낸다. 예컨대, ΔSTi는 시간 기준과 i번째 장치 접속시에 자극이 도달하는 시점 사이의 시간을 나타낸다. 수신기 유닛(8)은 공통 장치 출력선(5)에 전기적으로 연결되고, 공통 장치 출력선(5)을 통해 공통 장치 출력선(5)에 전기적으로 연결되는 복수의 DUT 접속 C1, C2, C3, …, CN에 전기적으로 연결된다. 공통 장치 출력선(5)은 또한 대응하는 DUT 접속을 공통 장치 출력선(5)의 주요 부분의 노드 A, B, C, …, N과 전기적으로 접속하는 스터브 STUB1, STUB2, STUB3, …, STUBN을 포함할 수 있다.

테스트될 복수의 DUT인 DUT1, DUT2, DUT3, …, DUTN의 DUT 단자(11)는 DUT 접속 및 공통 장치 출력선(5)을 통해 수신기 유닛(8)에 전기적으로 연결될 수 있다. 이에 따라, 동일한 자극 응답 지연을 갖는 DUT의 테스트가 수신기 유닛(8)에서 DUT 출력 신호 OS1, OS2, OS3, …, OSN의 시간 정렬된 중첩을 초래하도록, DUT 접속 C1, C2, C3, …, CN으로부터 수신기 유닛(8)으로 전파하는 DUT 출력 신호 OS1, OS2, OS3, …, OSN에 대한 출력 신호 전파 지연 ΔOT1, ΔOT2, …, ΔOTN은 자극 시간 시프트 ΔST1, ΔST2, ΔST3, …, ΔSTN에 적용된다. 예컨대, ΔOTi는 DUT 접속 Ci에서 i 번째 장치의 DUT 출력 신호의 여기와, 수신기 유닛(8)의 입력에서의 DUT 출력 신호의 도착 사이의 시간을 나타낸다. 일부의 실시예에서, 관계 ΔSTj+ΔOTj=ΔSTk+ΔOTk는 j=1 내지 N, k=1 내지 N에 대해 적어도 대략적으로(예컨대, DUT 신호의 비트 기간의 25% 미만의 오차 내에서) 유지할 수 있다.

본 발명의 실시예에 따르면, 복수의 DUT는 공통 장치 출력선(5)을 통해 공통 테스트 수신기(8) 또는 테스트 비교기(8)를 공유할 수 있다. 피시험 장치 DUT1, DUT2, DUT3, …, DUTN의 출력 단자는 DUT 접속 C1, C2, C3, …, CN 및 공통 장치 출력선(5)을 통해 공유 수신기 유닛(8)에 전기적으로 연결될 수 있다. DUT의 출력 단자는, 예컨대, DUT의 출력핀 또는 입력 및 출력(I/O) 핀일 수 있다. DUT 접속 C1, C2, C3, …, CN은 피시험 장치를 테스트 시스템 또는 자동 테스트 장비(ATE)와 전기적으로 접속하도록 구성될 수 있다. 드라이버 유닛(2)으로부터 자극 ST1 내지 STN을 수신하면, 각 피시험 장치는 출력 신호 OS1, OS2, OS3, …, OSN을 출력하도록 활성화될 수 있다.

수신된 시간 시프트 자극에 응답하여 제공된 출력 신호 OS1 내지 OSN이 피시험 장치에서도 마찬가지로 타임 시프트되도록, DUT는 상이한 시간 T1, T2, T3, …, TN에서, 즉, 타임시프트되어 드라이버 유닛(2)으로부터 자극 ST를 수신할 수 있다. 복수의 피시험 장치는 동일한 장치일 수 있고, 따라서, 그들은 부여된 자극에 대략 동일한 자극 응답 지연을 포함할 수 있고, 그래서 나가는 출력 신호 OS1, OS2, OS3, …, OSN의 (예컨대, 장치 접속에서의) 시간 시프트가 예측될 수 있다. 따라서, (예컨대, 수신기 유닛(8)에 대한 피시험 장치 접속으로부터의) 각 출력 신호 OS1 … OSN의 전파 지연(또는 등가적으로 전파 길이)이 자극 시간 시프트에 적용되면, 단일 출력 신호 OS1, OS2, OS3, …, OSN의 시간 정렬된 중첩 SPN-1은 수신기 유닛(8)에서 달성될 수 있다. DUT 중 적어도 하나가 예상대로 동작(예컨대, 응답)하지 않거나, 또는 오동작을 포함한다면, 수신기 유닛에서의 중첩 신호 SPN-1은 예상 중첩 신호와 상이할 수 있다. 모든 장치의 출력이 정확하면, 중첩 신호 SPN-1은 ATE의 수신기(8)에서 풀 스윙으로 나타난다. 결함이 있는 장치는 수신기 유닛에서 중첩 신호 SPN-1이 (예상 신호 특성과 상이한) "예상치못한" 중첩 신호 특성을 갖게 할 수 있다. 따라서, 결함있는 피시험 장치가 검출될 수 있거나 적어도 테스트된 장치 중 하나에 결함이 있는 것을 발견할(또는 결론지을) 수 있다. "예상치못한" 중첩 신호 SPN-1은, 예컨대, 예상 중첩 신호와 비교하면 너무 높거나 너무 낮은 신호 레벨을 가질 수 있다. "예상치못한" 중첩 신호 SPN-1은 예상 중첩 신호와 비교하여 타임 시프트 또는 "잘못된" 타이밍을 포함할 수 있다. 그것은 원치않는 높은 지터, 원치않는 높은 노이즈, 잘못된 논리 레벨을 포함할 수 있고, 또는 알반적으로 예상치못한 신호 높이 및/또는 예상치못한 신호 형상 및/또는 예상치못한 신호 기간을 포함할 수 있다.

선택적으로, 클럭 신호는 피시험 장치 DUT1 내지 DUTN에 제공될 수 있다. 이것은 장치 응답이 그러한 클럭 신호에 의해 트리거링되도록 적용되는 장치에 대해 권장된다. 따라서, 이 경우, 클럭은 유사 공유 구조(예컨대, 자극 ST를 DUT에 제공하는 데 사용된 하나와 유사한) 또는 (예컨대, 개별 클럭 신호의) 타이밍을 설정함으로써 구동 신호 또는 자극 신호에 맞춰 조정될 수 있다.

다음에, 일 실시예에 따라 복수의 피시험 장치를 테스트하는 장치(10)의 주요 기능이 더 자세하게 설명된다. 특히, 도 2는 공통 장치 출력선(5)이 DUT에 자극을 제공하고 수신기 유닛에 DUT 응답을 전달하기 위해 공유되는 실시예를 도시한다.

드라이버 유닛(2)은 자극 ST를 DUT에 제공하도록 구성된다. 드라이버 유닛은 공통 장치 출력선(5)을 통해 각 DUT에 자극 ST를 연결할 수 있다. 이 경우, 공통 출력 장치선(5)은 공통 입력 및 출력선(5), 즉, 동일한 전기 선 또는 전송선을 이용하는 입력 신호 및 출력 신호일 수 있다. 그러한 입력 신호는, 예컨대, 판독 데이터가 수신기(8)로 출력되는 메모리 칩으로 송신된 판독 명령 또는 어드레스 정보를 나타낼 수 있다. 대안적 실시예에서 드라이버 유닛(2)은 공통 장치 출력선(5)을 통해 DUT에 연결되지 않지만, 공통 장치 입력선(도 1, 2에는 도시되지 않음)을 통해 DUT 각각에 연결될 수 있다. 이것은 자극 ST가 제 2 전기 선 또는 전송 선을 통해 각각의 DUT에 연결되고 타임 시프트될 수 있음을 의미한다. 도 1의 점선(3)은 이들 두가지 가능성을 도시한다. 두 경우 모두에서, 드라이버 유닛(2)은, 자극 ST가 상이한 시간 T1, T2, T3, …, TN에 상이한 DUT인 DUT1, DUT2, DUT3, …, DUTN에 도달하도록 구성된다.

드라이버 유닛(2)에서 각각의 DUT로 전파하는 신호 또는 자극 ST는 노드 A에서 DUT2, DUT3, …, DUTN으로 계속해서 이동하는 제 1 부분과, 예컨대, 공통 장치 입력/출력선(5)의 경우의 STUB1을 따라 DUT 접속 C1을 향하는 방향으로 이동하는 제 2 부분으로 분리할 수 있다. DUT1은 DUT1이 수신기 유닛(8)으로부터 자극 ST(또는, 더 정확하게, 자극 신호 에너지의 일부)를 수신하도록 DUT 단자(11)를 통해 DUT 접속 C1에 전기적으로 연결될 수 있다.

전송선(5)의 특성 임피던스가 변하면 자극 ST의 제 3 부분은 노드 A(및 나머지 노드)에서 반사될 수 있음을 유의해야 한다. 노드 B에서 나머지 자극 신호 ST(예컨대, 자극 에너지의 "제 1 부분")는 DUT3, …, DUTN으로 계속해서 이동하는 제 1 부분과, DUT 단자를 통해 DUT2에 전기적으로 접속될 수 있는 DUT 접속 C2를 향하는 방향으로 STUB2를 따라 전파하는 제 2 부분으로 다시 분리될 수 있다. 따라서, 자극 ST(또는, 더 정확하게, 자극 신호 에너지의 일부)는 상이한 시간에 상이한 DUT에 도달한다. 따라서, 자극 시간 시프트 ΔST2-ΔST1은 DUT1에 전파하는 자극 ST1(또는 자극 부분)과 DUT2에 전파하는 자극(또는 자극 부분) ST2 사이에서 행성된다. 자극(또는 자극 부분) ST2는 DUT1까지 더 짧은 거리만을 이동하는 자극(또는 자극 부분) ST1에 비해 DUT2에 도착하기 위해 더 긴 거리를 이동해야 한다. 이 경우, 스터브 STUB1 및 STUB2의 전파 길이가 동일하거나 유사하면, 자극 시간 시프트 ΔST2-ΔST1은 노드 A와 B 사이의 자극에 대해 전파 길이, 전파 지연 또는 실행 시간차에 의해 주어질 수 있다. 일반적으로 말하면, 자극 시간 시프트 ΔST2-ΔST1은 드라이버 유닛(2)으로부터 DUT 접속 C2까지의 자극 ST의 전파 길이와 드라이버 유닛(2)으로부터 DUT 접속 C1까지의 자극 ST의 전파 길이 사이의 차이에 좌우될 수 있다. 자극(또는 자극 부분) ST1은, 자극(또는 자극 부분) ST2가 DUT2에 도달하는 시간 T2보다 더 이른 시간 T1에 DUT1에 도달할 수 있다, 즉, T2>T1이다.

동일한 방법으로, 상술한 바와 같이, 자극 ST(또는 노드 C에 도달하는 자극 ST의 잔여 에너지)는 노드 C에서 다시 분리될 수 있고, 자극의 제 1 부분은 DUT4, …, DUTN에 계속해서 이동하고, 제 2 부분은 스터브 STUB3을 따라 DUT3으로 전파한다. 스터브 STUB2 및 STUB3의 전파 길이가 같으면, 자극 ST2와 ST3 사이의 자극 시간 시프트 ΔST3-ΔST2는 노드 C와 B 사이의 자극 ST에 대한 전파 길이에 따라 달라질 수 있다. 그 후, DUT1과 DUT3 사이의 자극 시간 시프트는 ΔST1+ΔST2에 의해 (ΔST2-ΔST1)=ΔST3-ΔST1로 주어질 수 있다. 자극 ST는, 마지막으로 자극 STN이 DUTN-1에 비해 자극 시간 시프트 ΔSTN-ΔSTN-1로 시각 TN에 DUT 접속 CN(또는 피시험 장치 DUTN)에 도달할 때까지 계속해서 전파할 수 있다.

본 예시적 실시예에 따르면, 드라이버 유닛(2)은 자극이 상이한 시간에 상이한 DUT에 도달하도록 DUT에 자극 ST를 제공하도록 구성되며, 이에 따라 DUT에서 자극 시간 시프트를 생성한다. 첫째, 자극 ST는 시각 T1에서 DUT1에 도달하고, 그 후 시각 T2에서 DUT2에, 그 후 시각 T3에서 DUT3에 도달하고, 시각 TN에서 마지막 DUTN에 도달할 때까지 마찬가지이며, TN>TN-1, …, T3>T2>T1의 시간 관계가 유효할 수 있다.

피시험 장치 DUT1, DUT2, DUT3, …, DUTN은, 예컨대, 동일하고, 따라서 동일한 자극 응답 지연을 갖고, 자극 ST에 응답하여 제공된 출력 신호 OS1, OS2, OS3, …, OSN은 마찬가지로 정의된 시간 시프트를 포함한다. 드라이버 유닛으로부터의 자극 ST(또는 자극 ST에 의해 여기된 자극 부분 ST1)이 처음에 DUT1에 도달하기 때문에, DUT1로부터의 응답 또는 출력 신호 OS1은 또한 먼저 공통 장치 출력선(5) 상의 노드 A에 대한 방향으로 STUB1을 따라 전파한다. 자극 시간 시프트 ΔST2-ΔST1에 의해 지연되면, 자극 부분 ST2는 DUT2에 도달한다. 만약 DUT1, DUT2 모두 (적어도 대략적으로) 동일한 자극 응답 지연을 포함하면, (장치 접속 C2에서의) DUT2로부터의 출력 신호 OS2는 (장치 접속 C1에서의) DUT1의 출력 신호에 비해 자극 시간 시프트 ΔST2-ΔST1만큼 지연될 수 있다. 그러나, 도 1, 2에 개략적으로 도시된 바와 같이, 노드 B에서, DUT 출력 신호 OS1 및 OS2의 시간 정렬된 중첩 SP1(SP1=OS1+OS2)이 성장할 수 있다. (장치 접속 C1에서의) 출력 신호 OS1은, (장치 접속 C2에서의) 출력 신호 OS2에 비해 ΔST2-ΔST1의 타임 리드(time lead)를 갖지만 ΔST2-ΔST1의 기간에 대응하는, 노드 B에 대한 더 긴 전파 길이를 갖기 때문에, 출력 신호 OS1 및 OS2의 시간 정렬된 중첩 SP1은 노드 B에서 달성될 수 있다. 즉, 노드 B에서 신호 요소 OS1 및 OS2의 구성상 중첩이 있을 수 있다.

노드 C에서, 조합된 출력 신호 OS1+OS2와 DUT3의 출력 신호 OS3의 시간 정렬된 중첩 SP2가 발생될 수 있다. 후속하여, DUTN의 마지막 출력 신호 OSN이 부가된 단일 출력 신호 OS1 내지 OSN을 포함하는 시간 정렬된 중첩 SPN-1을 형성하도록 마지막 노드 N에서 겹칠 때까지 모든 다른 출력 신호가 중첩되고, 일시 조정될 수 있다. 그 결과, DUT1 내지 DUTN의 DUT 출력 신호의 시간 정렬된 중첩 SPN-1이 수신기 유닛(8)에서 발생한다. 수신기 유닛(8)에서 DUT 출력 신호의 시간 정렬된 중첩을 달성하기 위해, 대응하는 DUT 접속 C1-CN으로부터 수신기 유닛(8)으로 전파하는 DUT 출력 신호 OS1 내지 OSN에 대한 출력 신호 전파 지연은 자극 시간 시프트 ΔST1 내지ΔSTN에 적용될 수 있다.

일부 실시예에 따라, 자극 ST(및/또는 클럭 신호)는 도 1 및 2에 도시되지 않은 별개의 공통 장치 입력선의 DUT로 유도될 수 있음을 유의해야 한다. 다른 실시예에 따르면, 자극 ST(및/또는 클럭 신호)는 공통 입력 및 출력 장치선(5) 상의 각각의 DUT로 유도될 수 있다. 그럼에도 불구하고, 임의의 실시예에서, 드라이버 유닛(2)은, 자극(및/또는 클럭 신호)이 상이한 시간에 상이한 DUT에 도달하도록 DUT에 자극(및/또는 클럭 신호)를 제공하도록 구성될 수 있고, 이에 따라 DUT에서 자극 시간 시프트(및/또는 클럭 시간 시프트)를 생성한다.

신호 또는 자극의 전파 길이는, 예컨대, 드라이버 유닛과 DUT 사이 및 DUT와 수신기 유닛(8) 사이에 전기적 트레이스 또는 전송선에 사용되는 크기, 형상 및 재료에 의해 영향받을 수 있다.

도 2에 개략적으로 도시되는 바와 같이, 일 실시예에 따르면, 드라이버 유닛(2)으로부터 대응하는 DUT 접속 C1 내지 CN으로의 제 1 전파 길이와, 각 DUT의 DUT 접속 C1-CN으로부터 수신기 유닛(8)으로 전파하는 DUT 출력 신호에 대한 제 2 전파 길이의 합은 복수의 피시험 장치 모두에 대해 동일하거나, 예컨대, ±5%, ±3%, ±1% 또는 ±0.1%의 오차 범위 내에 있다.

본 실시예에 따르면, 드라이버 유닛으로부터 DUT로 전파하는 신호에 대한 그리고 DUT로부터 수신기 유닛으로 전파하는 출력 신호에 대한 물리적 또는 전기적 트레이스 길이 또는 전송선 길이의 합은 상술한 오차 범위내에서 물리적으로 동일할 수 있다. 이것은 도 2에 개략적으로 도시된다. 점선(20)을 따라 DUT1로 이동하는 신호에 대한 제 1 전파 길이와 제 2 전파 길이와, DUT1로부터 수신기 유닛(8)으로 점선(20)을 따라 이동하는 응답 신호에 대한 제 2 전파 길이의 합은 상술한 오차범위 내에서, 점선(22)을 따라 DUT2로 전파하는 자극에 대한 제 1 전파 지연과, 점선(22)을 따라 DUT2로부터 수신기 유닛(8)으로 전파하는 출력 신호에 대한 제 2 전파 지연의 합과 동일할 수 있다.

DUT3과 DUTN에 대해 자극 신호의 제 1 전파 길이와, 점선(24)을 따라 이동하는 응답 신호에 대한 제 2 전파 길이의 합 및, 자극 신호의 전파 길이와 점선(26)을 따라 이동하는 응답 신호의 전파 길이의 합에 대해서도 마찬가지일 수 있다. 이것은, 점선(20), 일점쇄선(22), 이점쇄선(24), 삼점쇄선(26)의 상이한 선으로 개략적으로 도시된다. 이것은 전송 경로(26)까지의 전송 경로(20, 22, 24 등)의 전파 길이가, 수신기 유닛에서의 DUT 출력 신호의 시간 정렬된 중첩이 달성될 수 있도록 동일하다는 것을 의미한다.

즉, 각각의 DUT까지의 자극 ST의 런타임 및 수신기 유닛(8)까지의 각각의 DUT의 출력 신호의 런타임은, DUT 출력 신호의 시간 정렬된 중첩이 수신기 유닛에서 달성될 수 있도록 적용될 수 있다.

수신기 유닛 또는 비교기 유닛(8)은 DUT의 시간 정렬된 중첩 출력 신호 SPN-1의 값을 예상된 값 또는 하나 이상의 임계값과 비교하도록 구성될 수 있다. 비교결과에 근거해서 DUT1-DUTN 중 적어도 하나가 결함이 있는지, 즉, 오동작하는지 여부를 판정할 수 있다. 고장이 있거나 제대로 동작하지 않는 DUT는, 예컨대, 수신된 자극 ST에 응답하여, 적어도 하나의 DUT에 결함이 있음을 나타내는, 예상된 또는 사전 결정된 시간 정렬된 중첩 SPN-1과 상이한, 수신기 유닛에서의 DUT 출력 신호의 시간 정렬된 중첩을 초래하는 잘못된 출력 신호를 출력할 수 있다. 그러한 부정확한 또는 잘못된 출력 신호는, 예컨대, 잘못된 논리 레벨을 나타내는 출력 신호, 정확하게 동작하는 DUT의 타이밍과 상이한 타이밍을 갖는 출력 신호, 또는 부정확한 출력 신호 높이와 예상치못한 높은 노이즈 또는 원치않는 높은 지터를 갖는 출력 신호일 수 있다.

실시예에 따르면, 수신기 유닛(8)은 DUT 출력 신호의 시간 정렬된 중첩 SPN-1을 사전 결정된 낮은 임계값과 사전 결정된 높은 임계값과 동시에 비교하도록 구성된다. 다른 실시예에서, 수신기 유닛(8)은 시간 후속 사이클에서 DUT 출력 신호의 시간 정렬된 중첩 SPN-1을 사전 결정된 낮은 임계값과 사전 결정된 높은 임계값과 비교하도록 구성될 수 있다. 실시예에 따르면, 이것은, 수신기 유닛(8)이 수신된 중첩 출력 신호 SPN-1을 그 타이밍, 그 신호 레벨, 노이즈, 지터, 논리 레벨 등에 대한 사전 결정된 값과 비교하도록 구성된 하나 이상의 비교기 회로 또는 유닛을 포함할 수 있다는 것을 의미한다.

또한, 동일한 자극 응답 지연을 갖는 DUT의 테스트가 DUT 출력 신호의 예상치못한(일시 조정된) 중첩 SPN-1을 초래하도록, 테스트되는 복수의 DUT 중 하나로부터의 적어도 하나의 DUT 신호가 사전 결정된 방식으로 시간 정렬된 중첩에 기여하지 않으면, 수신기 유닛(8)은 고장 신호를 출력하도록 구성될 수 있다. 이것은, 본 발명의 장치로 테스트되는 DUT의 하나가 드라이버 유닛으로부터 수신된 자극에 응답하여 예상된 출력 신호와 다른 출력 신호를 출력하면, 테스트된 DUT 중 적어도 하나의 DUT가 정확하게 동작하지 않는 것을 나타내는 고장 신호를 초래할 수 있다는 것을 의미한다.

실시예에 따르면, STUB1 내지 STUBN을 포함할 수 있는 공통 장치 출력선(5)은, 자극 시간 시프트에 의해 서로에 대해 시프트되는 DUT 출력 신호의 도착 시간이 수신기 유닛에서 DUT 출력 신호의 기간 미만만큼 서로 상이하도록 구성될 수 있다. 이것은, DUT 출력 신호의 시간 정렬된 중첩 SPN-1에서, 수신기 유닛에서의 DUT 출력 신호의 타이밍이 측정 장치의 출력 신호의 비트 기간 미만만큼 상이할 수 있다는 것을 의미한다. 본 발명의 실시예에 따르면, 출력 신호 OS1-OSN은 임의의 비트 레이트, 대역폭 또는 주파수를 포함하는 아날로그 출력 신호 또는 디지털 출력 신호를 포함할 수 있다.

따라서, 공통 장치 출력선(5)은, 자극이 타임 시프트 방식으로 DUT에 도달하면 수신기(8)에서 상이한 DUT의 출력 신호가 출력 신호의 기간의 절반 이상 시프트되지 않도록 구성될 수 있다. 출력 신호는 임의의 데이터 속도 또는 클럭 주파수 및 임의의 특정 상승 시간, 예컨대, T10/90 또는 T20/80 상승 시간을 가질 수 있다. 이에 따라 상승 시간 T10/90(T20/80)은 스텝 응답이 10%(20%) 임계값을 지날 때의 인스턴스와 스텝 응답이 그 최종값의 90%(80%)에 도달할 때의 인스턴스 사이의 시간차로 정의될 수 있다.

본 발명의 장치 및 방법으로 테스트되는 피시험 장치는 1MHz 내지 40GHz 사이, 500MHz 내지 20GHz 사이 또는 1GHz 내지 10GHz 사이의 범위의 주파수 또는 1MBit/s와 10GBit/s 사이의 출력 데이터 속도를 갖는 출력 신호를 포함하는 전자 장치일 수 있다.

실시예에 따르면, 공통 장치 출력선 또는 입력-출력선(5)은, 자극 시간 시프트에 의해 서로에 대해 시프트되는 DUT 출력 신호의 구성상 중첩이 수신기 유닛에서 검출 가능하도록 구성된다. 따라서, 공통 장치 출력선(5)은 특정 물리적 길이, 특정 형상, 특정 재료를 포함할 수 있고, 또는 특정 인쇄회로기판(PCB) 또는 환경에 통합될 수 있으며, 이는 자극 및/또는 DUT의 출력 신호의 전파에 영향을 미칠 수 있다.

공통 장치 출력선(5) 및 수신기 유닛(8)은, DUT 출력 신호의 디지털 레벨이 시간 정렬된 방식으로 수신기 유닛의 입력에서 부가된 DUT 출력 신호 레벨을 제공하도록 구성될 수 있다. 이것은, 시간 정렬된 중첩 SPN-1이 수신기 유닛(8)의 입력에서의 부가된 DUT 디지털 출력 신호 레벨을 포함할 수 있고, 부가된 DUT 디지털 출력 신호는 시간 정렬된다. 디지털 출력 신호 조정은 그러한 디지털 신호의 1 비트의 기간 내에 있을 수 있고, 가능한 편차는, 예컨대, 그러한 비트의 T10/90 또는 T20/80 상승 시간보다 작을 수 있다.

실시예에서, 공통 장치 출력선(5)은 동일한 자극 응답 지연을 갖는 DUT에 대해 수신기 유닛에서 DUT 신호의 시간 정렬된 중첩 SPN-1의 개별적인 DUT 기여가 DUT 출력 신호의 비트 기간 미만의 서로에 대한 시간 편차를 갖도록 구성될 수 있다.

도 3은, 다른 실시예에 따른 복수의 피시험 장치를 테스트하는 장치(10)의 개략적 도면이 도시된다. 본 실시예에서, 드라이버 유닛(2) 및 수신기 유닛(8)은 복수의 피시험 장치 DUT1, DUT2, …, DUTN에 의해 공유되도록 구성된다. 본 발명의 실시예에서, 공통 장치 출력선(5)은 자극 ST를 드라이버 유닛(2)으로부터 DUT 접속 C1, C2, …, CN으로 전파하도록 구성될 수 있다.

이 경우, 공통 장치 출력선은 공통 장치 입력-출력선(5)일 수 있다. DUT1 내지 DUTN의 각각의 입력/출력 핀 또는 단자는 대응하는 DUT 접속 C1 내지 CN에 전기적으로 연결될 수 있다. 이것은, 복수의 DUT가 수신기 유닛(8)과 마찬가지로 공통 장치 입력/출력 선(5)을 통해 드라이버 유닛(2)에 연결 가능하다.

ATE 테스트 환경에서 테스터 드라이버(2)로부터 DUT 드라이버/수신기로 그리고 DUT로부터 테스터 수신기로 전파하는 신호는 용량성 및 유도성 기생 성분 또는 영향에 의해 방해받을 수 있다. 그러한 기생 효과는 전파 경로 자체 또는 다른 구성요소에 의해 초래될 수 있다. 테스터 드라이버로부터 DUT로 그리고 DUT로부터 테스터 수신기 유닛으로 이동하는 자극은 종단 회로, 테스터 채널, 인터페이스 보드, 소켓/프로브 또는 DUT의 패키지의 용량성 및 유도성 성분에 의해 영향받을 수 있다.

도 3에 개략적으로 도시되는 바와 같이, 공통 장치 출력선(5)은 특성 임피던스 ZO로 설명될 수 있다. 특성 임피던스 ZO는 공통 장치 출력선에 사용된 크기, 형상 및 재료에 의해 결정될 수 있다. 특성 임피던스는 적어도 대략적으로 주파수 독립적이며 일정하다. 공통 장치 출력선(5)은 예컨대, 공기 또는 다른 유전체 제료일 수 있는 일부 유전체 재료에 의해 서로에 대해 절연되는 2 이상의 컨덕터를 포함하는 전송선일 수 있다. 특성 임피던스가 변하는 어떤 지점에 전송선 상의 신호가 도달하면, 신호의 일부만이 통과할 것이고 나머지는 다시 반사될 것이다. 전송선은 신호 또는 자극의 반사를 피할 수 있는 균일한 교차 지점을 포함할 수 있고, 또한 유닛 길이당 명확히 정의된 동종의 캐패시턴스 및 인덕턴스를 포함할 수 있다. 전송선은 하나의 장소, 예컨대 드라이버 유닛으로부터 다른 장소, 예컨대, DUT로 전기적 신호를 전달하도록 작용할 수 있다. DUT 장치로부터의 자극 신호 및 출력 신호는, 예컨대, 노드 A, B, …, 및 N에서 반사될 수 있다. 반사된 파형이 현재 전송선 상에 있는 전압으로 중첩될 때마다, 그러한 반사 신호는 전송선의 시작으로 다시 이동할 수 있고, 이것은 다시 반사되거나 종단점에서 흡수될 수 있다.

드라이버 유닛(2) 및 수신기 유닛(8)은 공통 장치 입력-출력선(5)을 통해 복수의 DUT로 연결될 수 있다. 이것은, 테스트 시스템의 수신기 및 드라이버의 수가 감소될 수 있고, 이에 따라 테스트 비용 및 테스터 비용이 감소될 수 있도록, 공유 테스트 드라이버 및 테스트 수신기 토폴로지가 달성되는 것을 의미한다. 드라이버 유닛(2)은 공통 장치 입력-출력선(5)을 통해 DUT 접속에 자극을 제공하고, DUT 출력 신호는 공통 장치 입력-출력선(5)을 통해 DUT 접속으로부터 수신기 유닛(8)으로 전파하도록, 공통 장치 출력선(5)은 공통 장치 입력-출력선으로 구성될 수 있고, 이는 공통 장치 입력-출력선의 제 1 단(5a)에서 드라이버 유닛(2)에, 그리고 제 2 단(5b)에서 수신기 유닛(8)에 전기적으로 연결된다.

도 4에 개략적으로 도시되는 바와 같이, 복수의 피시험 장치를 테스트하는 장치(10)는 복수의 DUT에 의해 공유되도록 구성되는 복수의 드라이버 유닛(2) 및 복수의 수신기 유닛(8)을 포함할 수 있다. 이것은, 장치가 각각의 DUT 접속, 예컨대, C1A, C1B 내지 C1N, C2A 내지 C2N 및 CNA 내지 CNN을 통해 각각의 DUT의 입력/출력 핀에 접속되는 복수의 드라이버 유닛을 포함할 수 있는 것을 의미한다. DUT의 각각의 입력/출력 핀은 대응하는 공통 장치 출력선(5)을 통해 수신기 유닛(8)에 접속될 수 있다.

실시예에 따르면, 복수의 DUT는, 공유 드라이버만을 포함하지만 공유 테스트 수신기(8)가 없는 테스트 시스템에 비해 테스트 채널 및 테스트 수신기 유닛의 수가 감소될 수 있도록, 공통 장치 출력선(5) 또는 입력/출력선(5)을 갖는 데이지 체인 타입 방법, 즉, 직렬화된(그러나 대략 병렬) 방식으로 테스트될 수 있다.

도 5에서, 복수의 피시험 장치를 테스트하는 장치가 개략적으로 도시된다. 실시예에 따르면, 복수의 장치를 테스트하는 장치(10)는 드라이버 유닛(2)에 전기적으로 연결되는 공통 장치 입력선(6)을 더 포함할 수 있고, 드라이버 유닛은 공통 장치 입력선(6)을 통해, 복수의 DUT의 입력 DUT 단자가 전기적으로 연결 가능한 복수의 입력 DUT 접속 I1, I2, I3, …, IN에 자극 ST를 제공하도록 구성된다. 이것은, 실시예에 따르면, 자극 ST는 동일한 전기선 또는 전송선을 통해 대응하는 DUT에 송신되지 않고, 자극 ST에 의해 트리거링되는 출력 신호를 통해 수신기 유닛(8)으로 전파하는 것을 의미한다. 예에 따르면, 드라이버 유닛(2)은 공통 장치 입력선(6)을 통해 복수의 DUT에 의해 공유되도록 구성되며, 수신기 유닛(8)은 공통 장치 출력선(5)에 의해 복수의 DUT에 의해 공유되도록 구성된다. 전기선 또는 전송선은 특성 임피던스 ZO에 의해 다시 설명될 것이다. 공통 장치 출력선(5) 및 공통 장치 입력선(6)은 있을 수 있는 신호 반사를 억제하기 위해 대응하는 종단 저항 R을 통해 접지 전위에 각각 연결되는 것일 수 있다.

도 6에서, 상술한 바와 같이, 장치를 테스트하는 "데이지 체인" 방법을 이용하여 복수의 피시험 장치를 테스트하는 장치(10)의 개략도가 도시된다. 장치는 복수의 드라이버 유닛(2a)을 포함할 수 있고, 각각의 드라이버 유닛(2a)은 공통 장치 입력선(6)을 통해 입력 DUT 접속 I1A, I1B 등, 결과적으로 복수의 DUT 입력 단자(13) 또는 테스트될 DUT의 핀에 연결된다. 공통 장치 입력선(6)의 각각은 임의의 특성 임피던스 ZO를 포함하거나 임의의 특성 임피던스 ZO에 의해 설명될 수 있고, 이것은 저항 R을 통해 전위, 예컨대, 접지 전위 gnd에 연결될 수 있다. 또한, 장치는 복수의 수신기 유닛(8a) 또는 비교기 유닛을 포함할 수 있고, 이들 각각은 공유된 공통 장치 출력선(5)을 통해 DUT 접속 C1A, C1B 등에 연결되고, 공통 장치 출력선(5)의 각각은 전위, 예컨대, 접지 전위 gnd에 대한 종단 저항 R을 포함할 수 있다.

본 실시예에 따르면, 장치(10)는 드라이버 유닛(2a) 및 수신기 유닛(8a)을 포함할 수 있고, 그들 각각은 대응하는 공통 장치 출력선(5) 또는 공통 장치 입력선(6)을 통해 DUT 접속 I1A, I1B, C1A, C1B, … 등에 연결된다. 따라서, 본 발명의 장치의 드라이버 유닛(2a) 및 수신기/비교기 유닛(8a)은 "데이지 체인" 구성에서 복수의 DUT를 테스트하는 데 사용될 수 있다.

여기서 논의된 실시예에 따르면, 테스트 구성은 복수의 피시험 장치를 테스트하기 위해 개시되고, 테스트 구성은 DUT에 자극을 제공하도록 구성된 공통 장치 출력선(5) 및 드라이버 유닛(2)을 포함하고, 드라이버 유닛은 자극이 상이한 시간에 상이한 DUT에 도달하도록 구성되며, 이에 따라 DUT에서 자극 시간 시프트를 생성한다. 더욱이, 테스트 구성은 공통 장치 출력선(5)에, 그리고 공통 장치 출력선을 통해, 공통 장치 출력선에 전기적으로 연결되는 복수의 DUT 접속 C1 내지 CN에 전기적으로 연결되고, 결과적으로 DUT 접속에 전기적으로 연결된 복수의 DUT에 전기적으로 연결되는 수신기 유닛(8)을 포함할 수 있고, DUT 접속으로부터 수신기 유닛으로 전파하는 DUT 출력 신호에 대한 출력 신호 전파 지연은 자극 시간 시프트에 적용되어, 동일한 자극 응답 지연을 갖는 복수의 DUT의 테스트가 수신기 유닛에서의 DUT 출력 신호의 시간 정렬된 중첩을 초래한다. 테스트 구성의 실시예에 따르면, 공통 장치 출력선 및 수신기 유닛은, DUT 출력 신호의 디지털 레벨이 일시 조정된 방식으로 수신기 유닛의 입력에서 부가된 디지털 신호 레벨을 제공하도록 구성된다.

도 7은 일 실시예에 따른 복수의 피시험 장치를 테스트하는 방법의 개략적 흐름도를 도시한다. 방법은, 자극이 상이한 시간에 상이한 DUT에 도달하고 이에 따라 DUT에서 자극 시간 시프트를 생성하며, DUT가 자극에 응답하여 시간 시프트된 DUT 출력 신호를 제공하도록, DUT에 자극을 인가하는 단계(100)를 포함한다. 또한, 방법은 수신기 유닛에서 DUT의 DUT 출력 신호의 시간 정렬된 중첩을 수신하는 단계(110)를 포함하고, DUT는 공통 장치 출력선을 통해 수신기 유닛에 전기적으로 연결되고, DUT 단자로부터 수신기 유닛으로 전파하는 DUT 출력 신호에 대한 출력 신호 전파 지연은 자극 시간 시프트에 적용되고, 이에 따라 시간 정렬을 제공한다.

본 발명의 방법에 따르면, 자극이 다른 DUT에 비해 특정 시간차 또는 자극 시간 시프트를 갖고 DUT에 도착하도록, 자극은 상이한 시간에 상이한 DUT에 인가된다. 그 결과, DUT가 동일한 자극 응답 지연을 가지면, 시간 시프트된 출력 신호가 시간 시프트된 자극에 응답하여 DUT 출력 또는 DUT 입력/출력에 제공된다.

본 발명의 방법의 또 다른 단계는 수신기 유닛에서 DUT 출력 신호의 시간 정렬된 중첩을 수신하는 단계(110)를 포함한다. DUT는 공통 장치 출력선을 통해 수신기 유닛에 전기적으로 연결된다. 자극의 자극 시간 시프트 때문에 DUT로부터의 출력 신호는 DUT 접속에서 시간 시프트된다. DUT 출력 신호의 시간 정렬된 중첩을 수신하기 위해, 단일 DUT 출력 신호의 시간 정렬이 달성될 수 있도록, DUT 단자 또는 DUT 접속으로부터 수신기 유닛으로 전파하는 DUT 출력 신호에 대한 출력 신호 전파 지연은 자극 시간 시프트에 적용된다.

다른 실시예에 따르면, 모든 DUT가 동일한 응답을 제공하는 경우 출력 신호의 시간 정렬된 중첩이 수신기 유닛에서 예상 타이밍 및 사전 결정된 임계값 결과를 포함하도록, DUT 출력 신호의 시간 정렬된 중첩을 수신하는 단계(110)는 DUT 출력 신호를 부가하는 단계를 포함한다. 이것은, 예상된 타이밍 및 사전 결정된 값을 갖는 시간 정렬된 중첩이 수신기 유닛에서 생기도록, 특정 타이밍 조정은 DUT 출력 신호에 인가될 수 있다, 즉, 출력 신호의 하나 이상이 지연될 수 있거나 전파 시간이 다른 출력 신호에 비해 연장 또는 단축될 수 있다는 것을 의미한다.

더욱이, 본 발명의 방법은 수신기 유닛에서 DUT 출력 신호의 시간 정렬된 중첩을 스트로브 시간 또는 스트로브 윈도우에서의 하나 이상의 사전 결정된 임계값과 비교하는 단계를 포함할 수 있다. 이것은, 수신기 유닛에 도달하는 중첩된 출력 신호가 임의의 시점 또는 스트로브 시간 또는 스트로브 윈도우 내에서 사전 결정된 임계값과 비교될 수 있음을 의미한다. DUT 출력 신호의 중첩된 신호는 그 타이밍 및 그 레벨에 대해 확인될 수 있다. 이것은 임의의 시점 또는 스트로브 시간에서 또는 임의의 시간 범위 또는 스트로브 윈도우 내에서 수행될 수 있다. 그러한 스트로브 윈도우 동안 시간 정렬된 중첩 신호의 레벨은, 예컨대, 임의의 임계값보다 더 낮을 수 없고, 또는 모든 DUT가 동일한(그러나 조금씩 타임 시프트된) 출력 신호를 제공하면, 임의의 전압 레벨 범위 내에 있어야 한다.

본 발명의 방법의 실시예에 따르면, DUT 출력 신호의 시간 정렬된 중첩을 비교하는 단계는 동일한 시간에 사전 결정된 낮은 임계값 및 사전 결정된 높은 임계값에 의해 수행될 수 있다(듀얼 레벨 방식). 따라서, 중첩된 출력 신호가 임의의 레벨 또는 전압 범위 내에 있는지 결정하기 위해, 수신기 유닛은 DUT 출력 신호의 수신된 시간 정렬된 중첩을 사전 결정된 낮은 레벨 및 사전 결정된 높은 레벨과 동시에 비교하기 위해 두 개의 비교기를 포함할 수 있다.

본 발명의 다른 실시예에 따르면, DUT 출력 신호의 시간 정렬된 중첩을 비교하는 단계는 DUT 출력 신호의 시간 정렬된 중첩을 사전 결정된 낮은 임계값 및 사전 결정된 높은 임계값과 교대로 비교하는 단계를 포함한다. 이 경우, 수신하는 유닛은 하나의 비교기만 포함할 수 있고, 시간 정렬된 중첩된 출력 신호는, 예컨대, 우선 DUT 출력 신호를 낮은 임계값과 비교하고, 그 후에, 즉, 직렬 방식으로 사전 결정된 높은 임계값과 비교하거나 또는 그 반대로(듀얼숏 방식(dual-shot)) 하기 위해 두번 측정 또는 평가될 수 있다.

DUT 출력 신호의 시간 정렬된 중첩이 이들 듀얼 임계값 또는 듀얼숏 방식으로 측정되는 경우, 모든 DUT가 정확한 출력을 제공하는지, 즉, 모든 DUT가 기능적으로 정상인지를 판정할 수 있다.

본 발명의 방법은, 복수의 DUT 중 하나로부터의 적어도 하나의 DUT 신호가 사전 결정된 방식으로 시간 정렬된 중첩에 기여하지 않으면, 즉, 시간 정렬된 중첩이 사전 결정된 임계값을 초과하거나, 예상 응답을 제공하는 DUT의 경우에 대해 예상된 일시 조정 중첩에 연관된 통과 간격의 밖에 있는 값을 취한다고 밝혀지면, 고장 신호 또는 고장을 출력하는 단계를 더 포함할 수 있다. 이것은, 적어도 하나의 DUT가 오동작하고, DUT 출력 신호의 시간 정렬된 중첩에 기여하지 않거나, 임의의 자극에 응답하여 잘못된 방식으로, 즉, 잘못된 타이밍 또는 예상치못한 출력 신호 레벨로 시간 정렬된 중첩에 기여하면, 이것이, 예컨대, 단일 임계값 결정을 이용하거나 두 개의 임계값 결정을 이용하여 검출될 수 있음을 의미한다.

임의의 자극에 응답하여 정확하게 동작하지 않고, 예컨대, 전혀 반응하지 않는, 즉 신호를 출력하지 않거나 출력 신호를, 부정확한 타이밍에 또는 정확하게 동작하는 DUT에 의해 제공된 신호 높이와 편차가 있는 신호 높이를 갖고 너무 일찍, 너무 늦게 출력하는 DUT의 존재는 수신기 유닛에 의해 검출될 수 있고, 이에 따라 고장 신호가 생성될 수 있고, 이는 적어도 하나의 DUT가 고장임을 나타낸다.

일부 실시예에서, 복수의 DUT 중 어느 DUT가 정확한 응답을 제공하지 않는지 판정하기 위해 추가 테스트가 수행될 수 있다. 그러나, 이것이 필수는 아니다.

실시예에 따르면, 본 발명의 방법 또는 적어도 그 일부가 여기서 설명된 방법을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램을 이용하여 수행될 수 있음을 유의해야 한다.

상술한 실시예는 단지 본 발명의 원리를 설명하는 것이다. 구성 및 여기 설명된 세부사항의 수정 및 변경은 당업자에게 자명할 것이다. 따라서, 이것은 첨부된 특허 청구항의 범위에 의해서만 제한되며 그 실시예의 설명에 의해 제시된 특정 세부사항에 의해 제한되지 않음이 의도된다. 도 1 내지 도 6의 일부가 장치의 블럭도로 도시되지만, 동시에 이들 도면은 방법의 도시이며, 블럭의 기능은 방법 단계에 대응한다.

본 발명의 방법의 특정 구현 요건에 따라, 발명의 방법은 하드웨어로 또는 소프트웨어로 구현될 수 있다. 구현은 디지털 저장 매체, 특히, 디스크, DVD, CD 또는 내부에 저장된 전기적으로 판독 가능한 제어 신호를 갖는 블루레이(Blue-ray)를 이용하여 수행될 수 있고, 이것은 발명 방법이 수행되도록 프로그램 가능한 컴퓨터 시스템과 함께 협력한다. 따라서, 일반적으로, 본 발명은 기계 판독 가능한 캐리어에 저장된 프로그램 코드를 갖는 컴퓨터 프로그램 제품이며, 프로그램 코드는 컴퓨터 프로그램 제품이 컴퓨터에서 실행될 때 본 발명의 방법을 수행하도록 작동된다. 즉, 본 발명의 방법은 컴퓨터 프로그램이 컴퓨터에서 실행될 때 본 발명의 방법 중 적어도 하나를 수행하는 프로그램 코드를 갖는 컴퓨터 프로그램이다.

Claims

복수의 피시험 장치(device under test; DUT)를 테스트하는 장치(10)로서,
공통 장치 출력선(5)과,
상기 DUT(DUT1, DUT2, DUT3, …, DUTN)에 자극(stimulus;ST)을 제공하도록 구성된 드라이버 유닛(2) - 상기 드라이버 유닛(2)은 상기 자극이 상이한 시간(T1, T2, T3, …, TN)에 상이한 DUT에 도달하게 하여 상기 DUT에서 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN-1)를 생성하도록 구성됨 - 과,
상기 공통 장치 출력선(5)에 전기적으로 연결된 수신기 유닛(8)과,
상기 복수의 DUT의 DUT 단자가 상기 공통 장치 출력선(5)을 통해 상기 수신기 유닛(8)에 전기적으로 연결 가능하도록, 상기 공통 장치 출력선(5)에 전기적으로 연결된 복수의 DUT 접속부(C1, C2, C3, …, CN)를 포함하고,
상기 DUT 접속부(C1, C2, C3, …, CN)로부터 상기 수신기 유닛(8)으로 전파하는 상기 DUT 출력 신호(OS1, OS2, OS3, …, OSN)에 대한 출력 신호 전파 지연(ΔOT1, ΔOT2, …, ΔOTN)이 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN)에 따라 조정되어, 동일한 자극 응답 지연을 갖는 DUT의 테스트가 상기 수신기 유닛(8)에서 DUT 출력 신호(OS1, OS2, OS3, …, OSN)의 시간 정렬된(temporally aligned) 중첩(SPN-1)을 발생시키는
테스트 장치.
제 1 항에 있어서,
상기 드라이버 유닛(2)으로부터 각각의 DUT의 상기 DUT 접속부(C1, C2, C3, …, CN)로의 제 1 전파 길이와, 상기 각각의 DUT의 상기 DUT 접속부(C1, C2, C3, …, CN)로부터 상기 수신기 유닛(8)으로 전파하는 DUT 출력 신호(OS1, OS2, OS3, …, OSN)에 대한 제 2 전파 길이의 합은, 테스트될 상기 복수의 DUT(DUT1, DUT2, DUT3, …, DUTN) 모두에 대해 ±3%, ±1% 또는 ±0.1%의 오차 범위 내에서 동일한
테스트 장치.
삭제
제 1 항에 있어서,
상기 공통 장치 출력선(5)은, 상기 DUT 접속부에서의 상기 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN)에 따라 서로에 대해 시프트되는 상기 DUT 출력 신호의 구성상 중첩(constructive superposition)이 상기 수신기 유닛(8)에서 검출 가능하도록 구성되는
테스트 장치.
제 1 항에 있어서,
상기 공통 장치 출력선(5) 및 상기 수신기 유닛(8)은, 상기 DUT 출력 신호(OS1, OS2, OS3, …, OSN)의 디지털 레벨이 상기 수신기 유닛(8)의 입력부에서의 추가된 DUT 출력 신호 레벨을 시간 정렬 방식으로 제공하도록 구성되는
테스트 장치.
제 1 항에 있어서,
상기 공통 장치 출력선(5)은, 동일한 자극 응답 지연을 갖는 DUT에 대해 상기 수신기 유닛(8)에서의 상기 DUT 출력 신호가 비트 지속 기간 미만의 시간 편차를 서로에 대해 포함하여, 상기 DUT 출력 신호(OS1, OS2, OS3, …, OSN)의 시간 정렬된 중첩(SPN-1)을 형성하도록 구성되는
테스트 장치.
제 1 항에 있어서,
상기 드라이버 유닛(2) 및 상기 수신기 유닛(8)은 상기 복수의 DUT(DUT1, DUT2, DUT3, …, DUTN)에 의해 공유되도록 구성되는
테스트 장치.
삭제
삭제
삭제
제 1 항에 있어서,
상기 드라이버 유닛(2)에 전기적으로 연결된 공통 장치 입력선(5)을 더 포함하고,
상기 드라이버 유닛(2)은 상기 공통 장치 입력선(5)을 통해, 상기 복수의 DUT의 입력 DUT 단자가 전기적으로 연결 가능한 복수의 입력 DUT 접속부(I1, I2, I3, …, IN)에 상기 자극(ST)을 제공하도록 구성되는
테스트 장치.
제 1 항에 있어서,
상기 공통 장치 출력선(5)은 제 1 단(5a)에서 상기 드라이버 유닛(2)에 전기적으로 연결되고 제 2 단(5b)에서 상기 수신기 유닛(8)에 전기적으로 연결되는 공통 장치 입력-출력선으로서 구성되어, 상기 드라이버 유닛(2)은 상기 공통 장치 입력-출력선을 통해 상기 DUT 접속부(C1, C2, C3, …, CN)에 자극(ST)을 제공하고, DUT 출력 신호(OS1, OS2, OS3, …, OSN)는 상기 공통 장치 입력-출력선을 통해 상기 DUT 접속부(C1, C2, C3, …, CN)로부터 상기 수신기 유닛(8)으로 전파되는
테스트 장치.
복수의 피시험 장치(DUT)를 테스트하는 테스트 장치로서,
공통 장치 출력선(5)과,
상기 DUT에 자극(ST)을 제공하도록 구성된 드라이버 유닛(2) - 상기 드라이버 유닛(2)은, 상기 자극(ST)이 상이한 시간(T1, T2, T3, …, TN)에 상이한 DUT(DUT1, DUT2, DUT3, …, DUTN)에 도달하게 하여, 상기 DUT에서 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN-1)를 생성하도록 구성됨 - 과,
상기 공통 장치 출력선에 전기적으로 연결된 수신기 유닛(8)과,
상기 공통 장치 출력선(5)에 전기적으로 연결된 복수의 DUT 접속부(C1, C2, C3, …, CN)와,
상기 DUT 접속부(C1, C2, C3, …, CN)에 전기적으로 연결된 복수의 DUT(DUT1, DUT2, DUT3, …, DUTN)를 포함하고,
상기 DUT 접속부(C1, C2, C3, …, CN)로부터 상기 수신기 유닛(8)으로 전파하는 상기 DUT 출력 신호(OS1, OS2, OS3, …, OSN)에 대한 출력 신호 전파 지연(ΔOT1, ΔOT2, …, ΔOTN)이 자극 시간 시프트(ΔST1, ΔST2, ΔST3, …, ΔSTN-1)에 따라 조정되어, 동일한 자극 응답 지연을 갖는 상기 복수의 DUT에 대한 테스트는 상기 수신기 유닛(8)에서 DUT 출력 신호(OS1, OS2, OS3, …, OSN)의 시간 정렬된 중첩(SPN-1)을 발생시키는
테스트 장치.
제 13 항에 있어서,
상기 공통 장치 출력선(5) 및 상기 수신기 유닛(8)은, 상기 DUT 출력 신호(OS1, OS2, OS3, …, OSN)의 디지털 레벨이 상기 수신기 유닛(8)의 입력부에서의 추가된 DUT 출력 신호 레벨을 시간 정렬 방식으로 제공하도록 구성되는
테스트 장치.
복수의 피시험 장치(DUT)를 테스트하는 방법으로서,
자극이 상이한 시간에 상이한 DUT에 도달하게 하여 상기 DUT에서 자극 시간 시프트를 생성하며, 상기 DUT가 상기 자극에 응답하여 시간 시프트된 DUT 출력 신호를 제공하도록, 상기 DUT에 상기 자극을 인가하는 단계(100)와,
수신기 유닛에서 상기 DUT의 상기 DUT 출력 신호의 시간 정렬된 중첩을 수신하는 단계(110)를 포함하고,
상기 DUT는 공통 장치 출력선을 통해 상기 수신기 유닛에 전기적으로 연결되고, DUT 단자로부터 상기 수신기 유닛으로 전파하는 상기 DUT 출력 신호에 대한 출력 신호 전파 지연은 상기 자극 시간 시프트에 따라 조정되고, 이에 따라 시간 정렬을 제공하는
테스트 방법.
제 15 항에 있어서,
상기 DUT 출력 신호의 시간 정렬된 중첩을 수신하는 단계(110)는, 상기 DUT 출력 신호의 시간 정렬된 중첩이 상기 수신기 유닛에서 생성되도록 상기 DUT 출력 신호를 추가하는 단계를 포함하는
테스트 방법.
제 15 항에 있어서,
상기 수신하는 단계(110) 이후에, 상기 수신기 유닛에서 상기 DUT 출력 신호의 상기 시간 정렬된 중첩을 스트로브 시간(strobe time) 또는 스트로브 윈도우(strobe window)에서 하나 이상의 사전 결정된 임계값과 비교하는 단계를 더 포함하는
테스트 방법.
삭제
삭제
제 15 항에 있어서,
상기 수신하는 단계(110) 이후에, 상기 복수의 DUT 중 하나로부터의 적어도 하나의 DUT 신호가 사전 결정된 방식으로 상기 시간 정렬된 중첩에 기여하지 않으면, 고장 신호를 출력하는 단계를 더 포함하는
테스트 방법.
제 15 항 내지 제 17 항 및 제 20 항 중 어느 한 항에 기재된 방법을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램을 포함하는
컴퓨터 판독가능 저장 매체.