JP2013524249A - 複数の被試験デバイスを試験する装置及び方法 - Google Patents
複数の被試験デバイスを試験する装置及び方法 Download PDFInfo
- Publication number
- JP2013524249A JP2013524249A JP2013504132A JP2013504132A JP2013524249A JP 2013524249 A JP2013524249 A JP 2013524249A JP 2013504132 A JP2013504132 A JP 2013504132A JP 2013504132 A JP2013504132 A JP 2013504132A JP 2013524249 A JP2013524249 A JP 2013524249A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- signal
- receiver means
- output
- common device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】
【解決手段】本発明の実施形態は、被試験デバイスを試験する装置(10)と方法に関する。該装置は、共通のデバイス出力線(5)と、DUT(DUT1、DUT2、DUT3、…、DUTN)に刺激(ST)を提供するよう構成したドライバ手段(2)であって、DUT毎に異なる時間(T1、T2、T3、…、TN)に刺激を到達させることによって、DUTにおいて刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN−1)を生じさせるよう構成した、ドライバ手段(2)と、共通のデバイス出力線(5)に電気的に連結したレシーバ手段(8)と、共通のデバイス出力線(5)に電気的に連結して、共通のデバイス出力線(5)を介してレシーバ手段(8)へと複数のDUTのDUT端子を電気的に連結させる、複数のDUT接続点(C1、C2、C3、…、CN)と、を含み、DUT接続点(C1、C2、C3、…、CN)からレシーバ手段(8)へと伝搬するDUT出力信号(OS1、OS2、OS3、…、OSN)に対する出力信号伝搬遅延を、刺激時間のずれ(ΔST1、ΔST2、ΔST3、…、ΔSTN−1)に適合させることにより、複数のDUTの試験が同一の刺激応答遅延を有する場合には、レシーバ手段(8)においてDUT出力信号(OS1、OS2、OS3、…、OSN)の同期重畳信号(SPN−1)が生成される。
【選択図】図1
【解決手段】本発明の実施形態は、被試験デバイスを試験する装置(10)と方法に関する。該装置は、共通のデバイス出力線(5)と、DUT(DUT1、DUT2、DUT3、…、DUTN)に刺激(ST)を提供するよう構成したドライバ手段(2)であって、DUT毎に異なる時間(T1、T2、T3、…、TN)に刺激を到達させることによって、DUTにおいて刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN−1)を生じさせるよう構成した、ドライバ手段(2)と、共通のデバイス出力線(5)に電気的に連結したレシーバ手段(8)と、共通のデバイス出力線(5)に電気的に連結して、共通のデバイス出力線(5)を介してレシーバ手段(8)へと複数のDUTのDUT端子を電気的に連結させる、複数のDUT接続点(C1、C2、C3、…、CN)と、を含み、DUT接続点(C1、C2、C3、…、CN)からレシーバ手段(8)へと伝搬するDUT出力信号(OS1、OS2、OS3、…、OSN)に対する出力信号伝搬遅延を、刺激時間のずれ(ΔST1、ΔST2、ΔST3、…、ΔSTN−1)に適合させることにより、複数のDUTの試験が同一の刺激応答遅延を有する場合には、レシーバ手段(8)においてDUT出力信号(OS1、OS2、OS3、…、OSN)の同期重畳信号(SPN−1)が生成される。
【選択図】図1
Description
本発明の実施形態は、複数の被試験デバイス(DUT)を試験する装置及び方法に関する。いくつかの実施形態は、複数の被試験デバイスを試験する試験構成に関する。
実施形態によれば、DUTの出力ピンと入出力(I/O)ピンで自動試験装置(ATE)のレシーバを共有するという概念を開示する。この概念はデバイスを試験する「デイジーチェーン」方法を含む。
一般的に、電気部品若しくは電気装置、超小型電子チップ、メモリチップ若しくはその他の集積回路(IC)は通常、顧客に納品する前に試験を行う。試験は、デバイスが正常に機能できることを証明及び保証するために実行し得るものである。通常、試験は自動試験装置又は試験システムによって行う。かかる自動試験装置の例としては、システムオンチップを試験するベリジー社(Verigy)のV93000SOC、ハイスピードメモリデバイスを試験するV93000HSMハイスピードメモリ試験装置(HSM)、ベリジー社のV5000シリーズ等がある。前者のV93000は、システムオンチップ、システムオンパッケージ、及びハイスピードメモリデバイスを試験するプラットフォームである。後者のV5000は、ウエハの仕分け及び最終試験においてフラッシュメモリやマルチチップパッケージ等のメモリデバイスを試験するものである。
試験を行っている間、それらの被試験デバイスはATEからの様々な種類の刺激信号に晒される。ATEは被試験デバイスからの応答を測定、処理、そして期待応答と比較する。試験は、デバイスに特有の試験プログラム又は試験フローに従って試験を行う自動試験装置によって実行し得る。かかる自動試験システムは、被試験デバイスから所定の期待応答を引き出すために、DUTに所定の刺激を送る様々なドライバを含み得る。ATEの受信部は応答を分析し、測定したデバイスに関する合否情報を生成し得る。
試験する必要のある要素又はデバイスは、例えば入力ピンや出力ピン等の試験すべきピンを多数含み得る。そのため、試験を行うために必要なドライバ及びレシーバの数が非常に多くなるおそれがある。その結果、かかる試験システムの費用も高くなるおそれがある。試験システムにおいてドライバのトポロジーを共有すれば、複数のDUTを単一のドライバ手段によってシリアル化方式で駆動することができるため、DUTを試験するドライバの数を少なくすることができる。従って、ドライバの数とDUTの試験にかかるコストを低減することができる。これまでのところ、ドライバを共有する技術は、DUTの入力ピンに適用されたのみである。従って、多数のデバイスを試験する際には非常に多くの試験装置レシーバが必要となる。
このような状況から、複数の被試験デバイスを並列に試験すればATEの資源効率をさらに上げられるという概念に対する要望がある。また、例えば複数のデバイスを並列に試験するために必要となる多くの試験装置レシーバの数を減らすことができるという概念に対する要望がある。
請求項1、13、及び15の複数の被試験デバイスを試験するための装置、試験構成、及び方法を提供する本発明の実施形態によって、この技術的問題を解決する。
本発明の実施形態では、複数の被試験デバイスを試験する装置を作製する。複数の被試験デバイスを試験する装置は、共通のデバイス出力線と、DUTに刺激を提供するよう構成したドライブユニットを含む。前記ドライブユニットは、DUT毎に異なる時間に前記刺激を提供することにより、前記DUTにおいて刺激時間のずれを生じさせる構成である。前記装置は、前記共通のデバイス出力線に電気的に連結したレシーバ手段と、前記共通のデバイス出力線に電気的に連結した複数のDUT接続点とをさらに含み、これにより前記複数のDUTのDUT端子を、前記共通のデバイス出力線を介して前記レシーバ手段に電気的に連結することができる。前記DUT接続点から伝搬するDUT出力信号に対する出力信号伝搬遅延を前記刺激時間のずれに適合させることで、DUTの試験が同一の刺激応答遅延を有していれば、前記レシーバ手段において前記DUT出力信号の同期重畳信号が生成される。
本発明の実施形態によれば、複数の被試験デバイスを試験するための試験構成を提供するが、該構成は、共通のデバイス出力線と、前記DUTに刺激を提供するよう構成したドライバ手段とを含む。前記ドライバ手段は、DUT毎に異なる時間に刺激を到達させることで、前記DUTにおいて刺激時間のずれを生じさせる構成である。前記試験構成はまた、前記共通のデバイス出力線に電気的に連結したレシーバ手段と、前記共通のデバイス出力線に電気的に連結した複数のDUT接続点と、前記DUT接続点に電気的に連結した複数のDUTとを含む。前記DUT接続点から前記レシーバ手段へと伝搬するDUT出力信号の出力信号伝搬遅延を前記刺激時間のずれに適合させることで、複数のDUTの試験が同一の刺激応答遅延を有していれば、前記レシーバ手段において前記DUT出力信号の同期重畳信号が生成される。
更なる実施形態によれば、複数の被試験デバイスを試験する方法を開示する。前記方法は、DUT毎に異なる時間に刺激を到達させるようDUTに刺激を提供することで、前記DUTにおける刺激時間のずれを生成し、前記DUTが前記刺激に応答して時間をずらしてDUT出力信号を提供することを含む。前記方法は、レシーバ手段において前記DUTの前記DUT出力信号の同期重畳信号を受信することをさらに含み、前記DUTは共通の出力デバイス線を介して前記レシーバ手段に電気的に連結しており、前記DUT端子から前記レシーバ手段へと伝搬する前記DUTの出力信号の出力信号伝搬遅延を、前記刺激時間のずれに適合させることにより同期を行う。
本発明の実施形態によれば、複数のDUTが共通の試験装置レシーバ手段と、そして任意に、共通の試験装置ドライブユニットとを共有し得る。共通のデバイス出力線は、刺激時間がずれた分だけ相互にずれたDUT出力信号の重畳構造を、前記DUTに電気的に連結した前記レシーバ手段において検出することができる。
従って、複数の被試験デバイスを準同時的に(例えば、前記共通のデバイス出力線に沿って遅延差を伝搬することによって時間をずらした形で)試験するには、レシーバ手段は1つのみで十分である。従って、単一のレシーバ手段を使用して、複数の被試験デバイスが適切な刺激応答を提供するか否かを判断することができ、異なる被試験デバイスの前記刺激応答が共通の試験装置レシーバ手段に時間的に重複して到達することが非常に望ましい(又は必要でさえある)。従って、単一の共通の試験装置レシーバ手段を使用して、前記被試験デバイスの全てが同一の刺激応答を提供するか否かを判断することができ、判断を行うには前記共通の試験装置レシーバ手段の入力信号を一度サンプリングするだけで十分である、及び/又は、前記被試験デバイスの全てが同一の刺激応答を提供するか否かに関する判断を、前記被試験デバイスの前記刺激応答信号の単一ビット持続時間内で行うことができる。
よって、本発明の実施形態を使用することによって、高い資源効率を得ることができる。
例えば適切な刺激メカニズムを用いて前記被試験デバイスを刺激すると、複数の被試験デバイスの前記刺激に対する応答が、略同時に(例えば、時間を管理したシリアルビットストリームデータの1ビット持続時間のわずか4分の1の公差で)共通の試験装置レシーバ手段に到達し得る。従って、全ての被試験デバイスが同一の出力信号を提供する場合には、共通の試験装置レシーバ手段においてDUT出力信号の重畳構造が生成されるが、これは典型的に、試験した被試験デバイスが同一であり欠陥がない場合である。よって、全ての被試験デバイスが同一の出力信号を出力する場合には、共通の試験装置レシーバ手段の入力に特定の期待信号レベル(例えば、DUT出力信号の共通の第1出力信号レベルに対応した重畳信号レベル、又はDUT出力信号の共通の第2出力信号レベルに対応した重畳信号レベル)が到達し得るため、共通の試験装置レシーバ手段の入力における信号が、特定の信号レベルのうちの1つに十分近い値である場合には、共通の試験装置レシーバ手段における閾値レベル判断から、全ての被試験デバイスが、(少なくとも略)同一の出力信号を出力すると結論づけることができる。これとは対照的に、同一の出力信号を出力するものが被試験デバイス全てではない場合には、中間的な(例えば、DUT出力信号の共通の第1出力信号レベルに対応する重畳信号レベルと、DUT出力信号の共通の第2出力信号レベルに対応する重畳信号レベルとの間の)信号レベルが、共通の試験装置レシーバ手段の入力に到達し得る。よって、共通の試験装置レシーバ手段の入力における信号が所定の値を超えて特定の信号レベルと異なる場合には、共通の試験装置レシーバ手段における閾値レベル判断から、全ての被試験デバイスが(少なくとも略)同一の出力信号を出力するわけではないと結論づけることができる。
以下、添付の図面を参照しつつ、本発明の実施形態を例示として説明する。
本発明の実施形態の以下の記載を参照するが、説明を簡単にするため、機能的に同一又は同様の動作、又は機能的に等しい同等の要素若しくはステップについては、異なる図面においても記載全体を通して同じ参照番号を付して示す。
図1では、本発明の実施形態によって複数の被試験デバイス(DUT)を試験する装置の概略図又は回路図を示す。図1における概略図は、複数の被試験デバイスを試験する方法及び装置に関する本発明の概念を単に例示するに過ぎない。
本発明の実施形態によれば、複数の被試験デバイスを試験する装置10は、DUT及び共通のデバイス出力線5に刺激STを提供するよう構成したドライバ手段2を含み得る。ドライバ手段2は、刺激STが異なる時間T1、T2、T3、…、TNにおいて異なる被試験デバイスDUT1、2、3、…、Nに到達することで、DUTにおいて刺激時間のずれΔST1、ΔST2、ΔST3、…、ΔSTNを生じさせるよう構成されている。ここで、刺激時間のずれは、異なる被試験デバイスに刺激が到達した時間の差を示す。例えばΔSTiは、i番目のデバイス接続点に刺激が到達した時間と基準時間との間の時間を示す。レシーバ手段8は、共通のデバイス出力線5に電気的に連結すると共に、共通のデバイス出力線5を介して、この共通のデバイス出力線5に電気的に接続した複数のDUT接続点C1、C2、C3、…、CNに電気的に連結している。共通のデバイス出力線5はまた、対応するDUT接続点を共通のデバイス出力線5の主部分のノードA、B、C、…、Nと電気的に連結するスタブSTUB1、2、3、…、Nを含み得る。
試験対象のDUT1、DUT2、DUT3、…、DUTNといった複数のDUTのDUT端子11は、DUT接続点及び共通のデバイス出力線5を介してレシーバ手段8に電気的に連結することができる。それによって、DUT接続点C1、C2、C3、…、CNからレシーバ手段8に伝搬するDUT出力信号OS1、OS2、OS3、…、OSNの出力信号伝搬遅延ΔOT1、ΔOT2、…、ΔOTNを、刺激時間のずれΔST1、ΔST2、ΔST3、…、ΔSTNに適合させることで、DUTの試験が同一の刺激応答遅延を有する場合には、レシーバ手段8においてDUT出力信号OS1、OS2、OS3、…、OSNの同期重畳信号SPN−1が生成される。例えばΔOTiは、DUT接続点Ciにおいてi番目のデバイスのDUT出力信号が励起されてから、レシーバ手段8の入力にDUT出力信号が到達するまでの時間を示す。いくつかの実施形態では、j=1からN、及びk=1からNに対して、ΔSTj+ΔOTj=ΔSTk+ΔOTkという関係が、少なくとも略(例えばdut信号の1ビット持続時間の25%未満の公差内で)成立し得る。
本発明の実施形態によれば、複数のDUTは、共通のデバイス出力線5を介して、共通の試験レシーバ8又は試験比較手段8を共有し得る。DUT接続点C1、C2、C3、…、CNと共通のデバイス出力線5を介して、被試験デバイスDUT1、DUT2、DUT3、…、DUTNの出力端子が、共有するレシーバ手段8に電気的に連結し得る。DUTの出力端子は、例えばDUTの出力ピン又は入出力(I/O)ピンであり得る。DUT接続点C1、C2、C3、…、CNは、試験システム若しくは自動試験装置(ATE)と被試験デバイスを電気的に連結する構成とすることができる。ドライバ手段2から刺激ST1からSTNを受信すると、各被試験デバイスが刺激されて、出力信号OS1、OS2、OS3、…、OSNを出力し得る。
DUTは、異なる時間T1、T2、T3、…、TNに、即ち、時間をずらしてドライバ手段2から刺激STを受信することで、時間をずらして受信した刺激に応答して出力される出力信号OS1からOSNもまた、被試験デバイス接続点において時間がずれる。複数の被試験デバイスは同一のデバイスであり得るため、それらは与えられた刺激に対して略同一の刺激応答を含み得る。よって、出力される出力信号OS1、OS2、OS3、…、OSNの(例えばデバイス接続点における)時間のずれを予測することができる。従って、(例えばそれぞれの被試験デバイス接続点からレシーバ手段8への)各出力信号OS1からOSNの伝搬の遅延(又は同様に伝搬の長さ)を刺激時間のずれに適合させると、単一の出力信号OS1、OS2、OS3、…、OSNを同期重畳した信号SPN−1をレシーバ手段8において得ることができる。DUTのうちの少なくとも1つが予期した通りに動作しない(例えば応答しない)場合には、レシーバ手段における重畳信号SPN−1は、予期した重畳信号とは異なる可能性がある。すべてのデバイスの出力が正常であれば、重畳信号SPN−1は、ATEのレシーバ8でも正確な形で現れる。欠陥のあるデバイスがある場合には、重畳信号SPN−1は、レシーバ手段において(期待信号特徴と異なる)「予想外の」重畳信号特徴を有し得る。従って、欠陥のある被試験デバイスを検出することができる、又は少なくとも、試験したデバイスのうちの1つに欠陥があることを見出す(又は結論づける)ことができる。「予想外の」重畳信号SPN−1は、例えば、期待重畳信号と比べて高い、又は低い信号レベルを有し得る。「予想外の」重畳信号SPN−1は、期待重畳信号と比べて時間的なずれ、又は「不正確な」タイミングを含み得る。予想外の重畳信号SPN−1は、不要な高ジッタ、不要な高ノイズ、不正確な論理レベルを含み得る、又は、予想外の重畳信号SPN−1は一般に、予想外の信号高さ、及び/又は予想外の信号形状、及び/又は予想外の信号持続等を含み得る。
被試験デバイスDUT1からDUTNにクロック信号を任意に提供し得る。このことは、かかるクロック信号によってデバイスの応答がトリガされるようにしたデバイスにとって好ましいものである。この場合、同様の共有構造(例えば、DUTに刺激STを提供するのに使用するものに類似した構造)か、又はタイミング設定のいずれかによって、クロック信号を駆動信号又は刺激信号と同期されることが可能である。
一実施形態に係る複数の被試験デバイスを試験する装置10の基本的な機能について、以下により詳細に説明する。特に、図2はDUTに刺激信号を提供するためとレシーバ手段にDUTの応答信号を送信するための両方のためにデバイス出力線5を共有する一実施形態を示す。
ドライバーユニット2はDUTに刺激STを提供する構成である。ドライバ手段は、共通のデバイス出力線5を介して各DUTに刺激STを連結し得る。この場合、共通のデバイス出力線5は共通の入出力線5であり得る、すなわち入力信号と出力信号は、同一の送電線又は伝送線を利用する。このような入力信号は、例えば、メモリチップに送信される読取りコマンド又はアドレス情報を示す可能性があり、読み取ったデータはメモリチップ上でレシーバ8に出力される。代替的な実施形態では、ドライバ手段2を共通のデバイス出力線5を介してDUTに連結せず、共通のデバイス入力線(図1と図2には図示せず)を介して各DUTに連結し得る。このことは、第2の送電線又は伝送線を介して、時間をずらして各DUTに刺激STを連結し得ることを意味する。図1中の破線3は、それらの2つの可能性を示している。両方の場合において、ドライバ手段2は、異なる時間T1、T2、T3、…、TNに刺激STがDUT1、DUT2、DUT3、…、DUTNといった異なるDUTに到達するよう構成する。
ドライバ手段2から各DUTに伝搬する信号又は刺激STは、DUT2、DUT3、…、DUTNに続く第1部と、例えば共通の入力/出力デバイス線5の場合にSTUB1に沿ってDUT接続点C1の方向へと移動する第2部とに、ノードAにおいて分かれ得る。DUT1は、DUT端子11を介してDUT接続点C1に電気的に連結しているため、DUT1はレシーバ手段5から刺激ST(又は、より正確には刺激信号エネルギーの一部)を受信し得る。
伝送線5の特性インピーダンスが変化する場合には、刺激STの第3の部分をノードA(及び残りのノード)に反映させ得ることに留意されたい。ノードBでは、残りの刺激ST(例えば刺激エネルギーの「第1の部分」)はDUT3、…、DUTNへと伝搬し続ける第1部分と、DUT端子を介してDUT2に電気的に連結し得るDUT接続点C2の方向にSTUB2に沿って伝搬する第2部分とに分かれ得る。従って、刺激ST(又は、より正確には刺激信号エネルギーの一部)は異なる時間に異なるDUT接続点に到達する。このように、DUT1に伝搬する刺激信号(又は刺激部分)ST1とDUT2に伝搬する刺激信号(又は刺激部分)ST2との間に、刺激時間のずれΔST2−ΔST1が生じる。刺激信号(又は刺激部分)ST2は、DUT1までのより短い距離のみ移動する刺激信号(又は刺激部分)ST1に比べて、より長い距離を伝搬してDUT2に到達する必要がある。この場合、スタブSTUB1とSTUB2の伝搬長が等しいかは同一であれば、ノードAとノードBとの間の刺激の伝搬の長さ、伝搬遅延、又は実行時間の差によって、刺激時間のずれΔST2−ΔST1が生じ得る。一般的に、刺激時間のずれΔST2−ΔST1は、ドライバ手段2からDUT接続点C2への刺激STの伝搬長と、ドライバ手段2からDUT接続点C1までの刺激STの伝搬長との差に依存し得る。刺激信号(又は刺激部分)ST1は時間T1にDUT1に到達し得るが、これは刺激信号(又は刺激部分)ST2がDUT2に到達する時間T2より早い時間、即ちT2>T1である。
これと同様に、上述のように、刺激ST(又はノードCに到達した刺激STの残りのエネルギー)はノードCにおいて再び分かれ、そこでは刺激信号の第1部分はDUT4、…DUTNへと移動し続け、第2部分はスタブSTUB3に沿ってDUT3へと伝搬する。刺激ST2とST3との刺激時間のずれΔST3−ΔST2は、STUB2の伝搬長とSUTB3の伝搬長が同一である場合には、ノードCとノードBとの間の刺激STの伝搬長に依存し得る。次いで、DUT1とDUT3との間の刺激時間のずれは、(ΔST2−ΔST1)=(ΔST3−ΔST1)/(ΔST1+ΔST2)で求めることが可能である。刺激STが伝播し続けると、最終的に刺激STNは、DUTN−1と比較した際の刺激時間のずれΔSTN−ΔSTN−1を有して時間TNにおいてDUT接続点CNに到達する。
この例示的な実施形態によれば、ドライバ手段2は、刺激信号がDUT毎に異なる時間に到達するようDUTに刺激STを提供することにより、DUTにおいて刺激時間のずれを生じさせる構成となっている。まず、刺激STは時間T1にDUT1に到達し、DUT2には時間T2に、DUT3には時間T3にといった具合で、最終的に刺激STは最後のDUTNに時間TNに到達し、以下の時間の関係TN>TN−1、…、T3>T2>T1が成り立つ。
被試験デバイスDUT1、DUT2、DUT3、…、DUTNが例えば同一であることで、同一の刺激応答遅延を有する場合には、刺激STに応答して出力される出力信号OS1、OS2、OS3、…、OSNも同様に、所定の時間のずれを含むことになる。ドライバ手段からの刺激ST(又は刺激STによって励起された刺激部分ST1)がまずDUT1に到達するため、DUT1からの応答又は出力信号OS1も、最初に共通のデバイス出力線5においてノードAの方向にSTUB1に沿って伝播する。刺激時間がずれた分ΔST2−ΔST1だけ遅延して、刺激部分ST2がDUT2に到達する。DUT1とDUT2の両方が同一の刺激応答遅延を含む場合には、(デバイス接続点C2における)DUT2からの出力信号OS2は、刺激時間がずれた分ΔST2−ΔST1だけ、(デバイス接続点C1における)DUT1の出力信号に比べて遅延する可能性がある。しかし、ノードBでは、図1及び図2に概略的に示すように、DUT出力信号OS1とOS2の同期重畳信号SP1が生成し得る。(デバイス接続点C1における)出力信号OS1は、(デバイス接続点C2における)出力信号OS2に比べてΔST2−ΔST1の時間だけ先んじているが、ノードBに伝搬する長さがより長く、これはΔST2−ΔST1の時間に対応しているため、ノードBでは出力信号OS1とOS2の同期重畳信号SP1を生じ得る。換言すれば、ノードBには信号成分OS1とOS2の重畳構造が生じ得る。
ノードCでは、結合した出力信号OS1+OS2とDUT3の出力信号OS3の同期重畳信号SP2が生じ得る。その後すべての他の出力信号を同期重畳していき、最終のDUTNの出力信号OSNが最終ノードNで重なると、単一の出力信号OS1からOSNを加算したものを含む、同期重畳信号SPN−1が形成される。その結果、DUT1からDUTNまでのDUTの出力信号の同期重畳信号SPN−1が、レシーバ手段8に生成される。レシーバ手段8においてDUTの出力信号の同期重畳を達成させるべく、対応するDUT接続点C1−CNからレシーバ手段8に伝搬する出力信号OS1からOSNに対する出力信号の伝搬遅延を、刺激時間のずれΔST1からΔSTNに適合させ得る。
いくつかの実施形態によれば、刺激ST(及び/又はクロック信号)は、図1と図2には図示しない別個の共通したデバイス入力線上でDUTへと駆動することができる。他の実施形態によれば、共通の入出力デバイス線5上で刺激ST(及び/又はクロック信号)を各DUTへと駆動し得る。しかし、いずれの実施形態でも、DUT毎に異なる時間に刺激信号(及び/又はクロック信号)をDUTに到達させることで、DUTにおいて刺激時間のずれ(及び/又はクロック時間のずれ)を生じさせるようにDUTに刺激を提供するよう、ドライバ手段2を構成し得る。
例えば、ドライバ手段とDUTとの間と、DUTとレシーバ手段8との間の電気配線又は伝送線に用いるサイズ、形状、及び材料によって、信号又は刺激の伝搬長に影響を及ぼし得る。
図2に概略的に示すように、一実施形態によれば、ドライバ手段2から対応するDUT接続点C1−CNまでの第1の伝搬長と、各DUTのDUT接続点C1−CNからレシーバ手段8まで伝搬するDUT出力信号に対する第2の伝搬長との合計は、複数の被試験デバイスの全てに対して同一、又は例えば±5%、±3%、±1%、又は±0.1%等の公差範囲内にある。
この実施形態によれば、ドライバ手段からDUTに伝搬する信号に対する、そしてDUTからレシーバ手段へと伝搬する出力信号に対する物理的又は電気配線の長さ又は伝送線の長さの合計は、上記公差範囲内において物理的に同一であり得る。これは図2に概略的に示されている。破線20に沿ってDUT1へと伝わる信号に対する第1伝搬長及び第2伝搬長と、破線20に沿ってDUT1からレシーバ手段8へと伝わる応答信号に対する第2の伝搬長との合計は、破線22に沿ってDUT2へと伝搬する刺激に対する第1の伝搬遅延と、破線22に沿ってDUT2からレシーバ手段8へと伝搬する出力信号に対する第2の伝搬遅延との合計に対し、上記公差範囲内で同一であり得る。
破線24に沿って伝わる刺激信号の第1の伝搬長と応答信号に対する第2の伝搬長との合計に対しても、そして破線26に沿って伝わる刺激信号の伝搬長と応答信号の伝搬長との合計に対しても、上記と同じことが言える。破線20、一点破線22、二点破線24、及び三点破線26といった異なる線により、これを概略的に示している。このことは、伝送路20、22、24、そして26等の伝搬長を同一とすることで、レシーバ手段においてDUT出力信号を同期重畳処理を達成することができることを意味している。
換言すれば、DUTのそれぞれに対する刺激STのランタイムとそれぞれのDUTのレシーバ手段8への出力信号のランタイムは、レシーバ手段においてDUTの出力信号を同期重畳処理を達成できるよう適応させることが可能である。
レシーバ手段又は比較手段8は、DUTの同期重畳出力信号SPN−1の値を、期待値又は1つ以上の閾値と比較するよう構成し得る。この比較に基づいて、DUT1からDUTNのうちの少なくとも1つに欠陥があるか否か、即ち不良品かどうかを判断することができる。欠陥を含む又は正常に動作しないDUTは、例えば、受信した刺激STに応じて誤った出力信号を出力し得るため、レシーバ手段においてDUTの出力信号を同期重畳処理したものが、予期した又は所定の同期重畳信号SPN−1とは異なり、少なくとも1つのDUTに欠陥があることを示す結果となる。このような不正な、又は誤った出力信号は、例えば、不正な論理レベル、正常に動作するDUTのタイミングとは異なるタイミング、又は不正な出力信号高さ、予想外の高いノイズ、若しくは不要に高いジッタ等を有するものであり得る。
実施形態によれば、レシーバ手段8はDUT出力信号の同期重畳信号SPN−1を、所定の低い閾値及び所定の高い閾値と同時に比較する構成である。他の実施形態では、レシーバ手段8は、DUT出力信号の同期重畳信号SPN−1を、所定の低い閾値レベル及び所定の高い閾値レベルと後続のサイクルで比較するよう構成してもよい。実施形態によれば、このことは、レシーバ手段2が、そのタイミング、信号レベル、ノイズ、ジッタ、論理レベル等に関して、受信した重畳出力信号SPN−1を所定の値と比較するよう構成した比較回路又は比較手段を1つ以上含み得ることを意味する。
さらに、同一の刺激応答遅延を有するDUTを試験した場合にDUTの出力信号の(同期)重畳信号SPN−1が予期した信号ではないというように、試験した複数のDUTのうちの1つからの少なくとも1つのDUT信号が、同期重畳信号に所定のように関与しない場合に欠陥信号を出力するよう、レシーバ手段8を構成することができる。このことは、本発明の装置により試験するDUTのうちの1つが、ドライバ手段から受信した刺激に応答して、期待出力信号と異なる出力信号を出力した場合に、試験したDUTの少なくとも1つが正常に動作しないことを示す欠陥信号を生成し得るということを意味している。
実施形態によれば、STUB1からSTUBNを含み得る共通のデバイス出力線5は、刺激時間がずれた分だけ相互にずれたDUT出力信号の到達時間が、レシーバ手段において、DUT出力信号の継続時間を超えない程度に相互に異なるよう構成することができる。このことは、DUT出力信号の同期重畳信号SPN−1において、レシーバ手段におけるDUT出力信号のタイミングが、測定するデバイスの出力信号のビット持続時間を超えない程度に異なり得ることを意味している。本発明の実施形態によれば、出力信号OS1からOSNは、所定のビットレート、帯域幅、又は周波数を含むアナログ出力信号又はデジタル出力信号であり得る。
従って、共通のデバイス出力線5は、時間をずらしてDUTに刺激を到達させる場合に、異なるDUTの出力信号がレシーバ8において出力信号の時間周期の半分を越えてずれることのないように、構成することができる。出力信号は、所定のデータ転送速度又はクロック周波数、及び例えばT10/90又はT20/80といった所定の立上り時間を有し得る。立上り時間T10/90(T20/80)は、ステップ応答が10%(20%)閾値を超える時間とステップ応答がその最終値の90%(80%)に到達する時間との時間の差として定義し得る。
本発明の装置及び方法により試験する被試験デバイスは、例えば1MHzから40GHz、500MHzから20GHz、又は1GHzから10GHzの範囲の周波数を有するか、又は1メガビット/秒から10ギガビット/秒の出力データ転送速度を有する出力信号を含む電子装置であり得る。
実施形態によれば、共通のデバイス出力線又は入出力線5は、刺激時間のずれた分だけ相互にずれたDUT出力信号の重畳構造を、レシーバ手段で検出できるよう構成する。従って、共通のデバイス出力線5は、刺激及び/又はDUTの出力信号の伝搬に影響し得る所定の物理的長さ、所定の形状、所定の材料を含み得る、又は出力線5は、刺激及び/又はDUTの出力信号の伝搬に影響し得る所定のプリント基板(PCB)又は環境に統合し得る。
共通のデバイス出力線5及びレシーバ手段8は、DUT出力信号のデジタルレベルが、レシーバ手段の入力において同期方法で更なるDUT出力信号レベルを提供するように構成し得る。このことは、同期重畳信号SPN−1が、レシーバ手段8の入力において、追加のDUTデジタル出力信号レベルを含み得ることを意味しており、ここで追加のDUTデジタル出力信号同士は同期されている。デジタル出力信号の同期は、かかるデジタル信号の1ビット持続時間内で行うことが可能であり、そこで起こり得る偏差は、例えば、かかるビットのT10/90又はT20/80といった立上り時間未満である。
実施形態では、共通のデバイス出力線5は、同一の刺激応答遅延を有するDUTに対して、レシーバ手段におけるDUT信号の同期重畳信号SPN−1への個々のdutの関与が、DUT出力信号のビット持続時間を超えない程度に相互に時間がずれるよう、構成し得る。
別の実施形態に係る複数の被試験デバイスを試験する装置10の概略図を図3に示す。この実施形態では、ドライバ手段2とレシーバ手段8を複数の被試験デバイスDUT1、DUT2、…、DUTNで共有するよう構成する。本発明の実施形態では、共通のデバイス出力線5はドライバ手段2からDUT接続点C1、C2、…、CNへと刺激STを伝搬するよう構成し得る。
この場合、共通のデバイス出力線は共通のデバイス入出力線5であり得る。DUT1からDUTNのそれぞれの入力/出力ピン又は端子を、対応するDUT接続点C1からCNに電気的に連結し得る。このことは、ドライバ手段2のみならずレシーバ手段8へと、共通のデバイス入力/出力デバイス線5を介して複数のDUTを連結可能であることを意味する。
ATE試験環境において、試験装置のドライバ2からDUTのドライバ/レシーバへと伝搬する信号、そしてDUTから試験装置のレシーバへと伝搬する信号は、寄生容量及び寄生インダクタンス成分若しくは効果によって、妨害される可能性があることに留意されたい。このような寄生効果は、伝搬経路自体又はその他の要素によって生じ得る。試験装置のドライバからDUTへ、そしてDUTから試験装置のレシーバ手段へ移動する刺激は、端末回路、試験装置チャネル、インタフェースボード、ソケット/プローブ、又はDUTパッケージの容量成分及び誘導成分に影響を受ける可能性がある。
図3に概略的に示すように、共通のデバイス出力線5は、特性インピーダンスZOを有するように示し得る。特性インピーダンスZOは、共通のデバイス出力線に対して用いるサイズ、形状、及び材料によって決まり得る。特性インピーダンスは、少なくとも略周波数依存型であると共に一定である。共通のデバイス出力線5は2つ以上の伝導体を含む伝送線であり得、2つ以上の伝導体は、例えば空気又は別の誘電材料であり得る何らかの誘電材料によって、互いに絶縁された状態にある。伝送線上の信号が特性インピーダンスが変化するポイントに到着すると、信号の一部のみが通過し、残りは反射される。伝送線が均一な断面を含むようにすれば信号又は刺激の反射を回避することが可能であり、またさらに、伝送線は単位長さあたり特定した均一なキャパシタンスとインダクタンスを含み得る。伝送線は、或る場所、例えばドライバ手段から別の場所、例えばDUTへと電気信号を送信するよう作用し得る。刺激信号とDUTデバイスからの出力信号は、例えばノードA、B、…、Nにおいて反射され得る。反射波が現在伝送線上に存在する電圧に重なる毎に、このような反射信号は、伝送線の先頭に戻るよう移動し、再度反射されたり終端に吸収されたりする可能性がある。
ドライバ手段2とレシーバ手段8は、共通のデバイス入出力線5を介して複数のDUTに連結し得る。このことは、試験ドライバと試験レシーバを共有するトポロジーとすることで、試験システムにおけるレシーバとドライバの数を減らすことができ、これにより試験費用と試験装置の費用を低減することができることを意味している。共通のデバイス出力線5を共通のデバイス入出力線として構成し、共通のデバイス入出力線の第1端5aでドライバ手段2に電気的に連結し、第2端5bでレシーバ手段8に電気的に連結すれば、ドライバ手段2は共通のデバイス入出力線5を介してDUT接続点に刺激を提供し、DUT出力信号はDUT接続点から共通のデバイス入出力線5を介してレシーバ手段8へと伝搬することが可能である。
図4に概略的に示すように、複数の被試験デバイスを試験する装置10は、複数のドライバ手段2と複数のレシーバ手段8を含み、それらを複数のDUTで共有する構成とし得る。このことは、例えばC1A、C1BからC1N、C2AからC2N、そしてCNAからCNNといったそれぞれのDUT接続点を介して各DUTの入力/出力ピンに接続される複数のドライバ手段を装置10が含み得ることを意味している。DUTの入力/出力ピンのそれぞれは、対応する共通のデバイス出力線5を介してレシーバ手段8に接続し得る。
実施形態によれば、デイジーチェーン型の方法で共通のデバイス出力線5または入出力線5を用いて、即ち直列的に(しかし略並列に)複数のDUTを試験することができることにより、ドライバのみは共有するが試験レシーバ8は共有しないという試験システムに比べて、試験チャネルと試験レシーバ手段の数を減らすことができる。
図5では、複数の被試験デバイスを試験する装置を概略的に示す。実施形態によれば、複数のデバイスを試験する装置10は、共通のデバイス入力線6をさらに含み、該入力線6はドライバ手段2に電気的に連結し、ドライバ手段は、共通のデバイス入力線6を介して複数の入力DUT接続点I1、I2、I3、…、INに刺激STを提供するよう構成され、前記複数の入力DUT接続点に対して、複数のDUTのDUT端子を電気的に連結可能である。このことは、実施形態によれば、刺激STは、同一の送電線又は伝送線を介して対応するDUTに送られないが、刺激STによってトリガされた出力信号は、対応するDUTを介してレシーバ手段8に伝搬することを意味している。例示によれば、ドライバ手段2は、共通のデバイス入力線6を介して複数のDUTがこれを共有する構成であり、レシーバ手段8は、共通のデバイス出力線5を介して複数のDUTがこれを共有する構成である。ここでも送電線又は伝送線は、特性インピーダンスZOによって示され得る。共通のデバイス出力線5と共通のデバイス入力線6はそれぞれ、対応する終端抵抗Rを介して接地電位に連結することで、可能性のある信号反射を抑制することが可能である。
図6では、デバイスを試験する上述のこのような「デイジーチェーン」方法を用いて複数の被試験デバイスを試験する装置10の概略図を示す。この装置は、複数のドライバ手段2aを含み得るが、このドライバ手段2aは各々、共通のデバイス入力線6を介して入力DUT接続点I1A、I1B等に連結することで、試験対象のDUTの複数のDUT入力端子13又はピンに連結し得る。共通のデバイス入力線6の各々は、所定の特性インピーダンスZOを含み得る又は所定の特性インピーダンスZOによって示され得る。また共通のデバイス入力線6の各々は、抵抗Rを介して例えば接地電位gnd等の電位に連結し得る。さらに、前記装置は複数のレシーバ手段8a又は比較手段を含み得るが、それらの手段の各々は、共有する共通のデバイス出力線5を介してDUT接続点C1A、C1B等に連結し、共通のデバイス出力線5の各々は、接地電位gnd等の電位に対する終端抵抗Rを含み得る。
本実施形態によれば、装置10はドライバ手段2aとレシーバ手段8aを含み、それらの各々は、対応する共通のデバイス出力線5又は共通のデバイス入力線6を介して、DUT接続点I1A、11B、C1A、C1B、…、等に連結される。このように、本発明の装置のドライバ手段2aとレシーバ/比較ユニット8aを使用して、「デイジーチェーン」構成で複数のDUTを試験することができる。
ここに記載する実施形態によって、複数の被試験デバイスを試験するための試験構成を開示するが、この試験構成は、共通のデバイス出力線5と、DUTに刺激を提供するよう構成したドライバ手段2を含み、このドライバ手段は、DUT毎に異なる時間に刺激を到達させることにより、DUTにおいて刺激時間のずれを生じるよう構成される。さらに、この試験構成はレシーバ手段8を含み、このレシーバ手段8は、共通のデバイス出力線5に電気的に連結し、共通のデバイス出力線5を介して、共有のデバイス出力線に電気的に連結した複数のDUT接続点C1からCNに接続することで、DUT接続点に電気的に連結した複数のDUTに接続し得る。ここで、DUT接続点からレシーバ手段に伝搬するDUT出力信号に対する出力信号伝搬遅延を刺激時間のずれに適合させることにより、複数のDUTの試験が同一の刺激応答遅延を有している場合には、レシーバ手段においてDUT出力信号の同期重畳信号が生成される。この試験構成の実施形態によれば、DUT出力信号のデジタルレベルが、レシーバ手段の入力において同期方式によりデジタル信号レベルを追加するよう、共通のデバイス出力線とレシーバ手段を構成する。
図7は、実施形態に係る複数の被試験デバイスを試験するための方法の概略的なフローチャートを示す。この方法は、DUT毎に異なる時間に刺激を到達させることによって、DUTにおいて刺激時間のずれを生じさせ、DUTがこの刺激に応答して時間をずらしてDUT出力信号を提供するように、DUTに刺激を提供すること100を含む。さらにこの方法は、レシーバ手段においてDUTのDUT出力信号の同期重畳信号を受信すること110を含み、DUTは、共通のデバイス出力線を介してレシーバ手段に電気的に連結し、DUT端子からレシーバ手段へと伝搬するDUT出力信号に対する出力信号伝搬遅延を、刺激時間のずれに適合させることにより、同期を行う。
本発明の方法によれば、DUT毎に異なる時間に刺激を提供することにより、所定の時間差で、又は他のDUTとは刺激時間がずれる形で、刺激がDUTに到達する。結果として、DUT同士が同一の刺激応答遅延を有する場合には、時間をずらして与えた刺激に応答して、時間がずれた出力信号がDUT出力又はDU入力/出力において提供される。
本発明の方法の更なるステップは、レシーバ手段においてDUT出力信号の同期重畳信号を受信すること110を含む。DUTは共通のデバイス出力線を介してレシーバ手段に電気的に連結される。刺激の時間がずれているために、DUTからの出力信号はDUT接続点において時間をずらして出力される。DUT出力信号の同期重畳信号を受信するべく、DUT端子又はDUT接続点からレシーバ手段に伝搬するDUT出力信号に対する出力信号の伝搬遅延を刺激時間のずれに適合させることにより、単一のDUT出力信号の同期を達成することができる。
他の実施形態によれば、DUT出力信号の同期重畳信号を受信するステップ110は、DUT出力信号を追加するステップを含み、出力信号の同期重畳信号は、全てのDUTが同一の応答を提供する場合に、レシーバ手段において期待タイミングと所定の閾値結果を含む。このことは、所定のタイミング調整をDUT出力信号に適用し得ることを意味している。すなわち、出力信号の1つ以上を遅延させる、又は他の出力信号よりも伝搬時間を長くする、又は短くすることで、期待タイミングと所定の値を有する同期重畳信号がレシーバ手段において生成される。
さらに本発明の方法は、レシーバ手段においてDUTの出力信号の同期重畳信号を、ストローブ時間又はストローブウィンドウにおいて1つ以上の所定の閾値と比較するステップを含み得る。このことは、レシーバ手段に到達する重畳出力信号を、所定の時点若しくはストローブ時間に、又はストローブウィンドウ内で、所定の閾値と比較し得ることを意味している。DUT出力信号の重畳信号を、そのタイミングとそのレベルに関してチェックし得る。これは、所定の時点若しくはストローブ時間において、又は所定の時間内又はストローブウィンドウ内で実行し得る。このようなストローブウインドウ内では、全てのdutが同一の(ただしわずかに時間がずれた)出力を提供する場合には、同期重畳信号のレベルは、所定の閾値未満となってはならないか、又は同期重畳信号のレベルは所定の電圧レベル範囲内になければならない。
本発明の方法の実施形態によれば、DUT出力信号の同期重畳信号を比較するステップは、所定の低閾値と所定の高閾値を同時に用いて実行し得る(二重レベル方法)。従って、レシーバ手段は、受信したDUT出力信号の同期重畳信号を所定の低レベル及び所定の高レベルと同時に比較して、重畳出力信号が所定のレベル又は電圧範囲内にあるか否かを判断するために、比較手段を2つ含み得る。
本発明の別の実施形態によれば、DUT出力信号の同期重畳信号を比較するステップは、DUT出力信号の同期重畳信号を所定の低閾値及び所定の高閾値と順に比較することを含む。この場合には、受信ユニットが含む比較手段は1つのみでよく、例えば最初にDUT出力信号を低閾値と比較し、その後、即ち順次に所定の高閾値と比較する(逆でもよい)ために、同期重畳出力信号を二度測定又は評価することができる(二重実行方法)。
DUT出力信号の同期重畳信号をそれら2つの閾値を用いるか、二重実行方法で測定すれば、全てのDUTの出力が正常である否か、即ち全てのDUTが正常に機能するか否かを判断することができる。
本発明の方法は、複数のDUTのうちの1つからの少なくとも1つのDUT信号が所定のように同期重畳信号に関与していない場合に、すなわち、同期重畳信号が、所定の閾値を越える値や、dutが予期した通りの応答を行う場合の期待同期重畳信号に対応する通過間隔を外れた値をとることがわかった場合に、欠陥信号又は欠陥検出を出力するステップをさらに含み得る。このことは、少なくとも1つのDUTに不具合があり、DUT出力信号の同期重畳に関与しない、又は所定の刺激に応じて同期重畳に関与するもののそれが異なっていたり、即ちタイミングが正しくなかったり、出力信号のレベルが予期したものとは異なる場合には、例えば単一の閾値判断又は2つの閾値判断を使用してこれを検出できることを意味している。
所定の刺激に応答して正常に動作しないDUT、そして例えば全く反応しない、即ち信号を出力しなかったり、信号の出力が速すぎる、又は遅すぎる等、タイミングが不正確であったり、正常に動作するDUTの出力する信号の高さを外れた信号高さを有する出力を行うDUTの存在を、レシーバ手段が検出することができ、少なくとも1つのDUTに欠陥があることを示す欠陥信号を生成することができる。
いくつかの実施形態では、複数のDUTの内、どのDUTが正常な応答をしないのかを判断するための更なる試験を実行することができる。ただし、その試験は必須ではない。
なお、実施形態によれば、本発明の方法又はその少なくとも一部は、本明細書に記載する方法を実行するためのプログラムコードを有するコンピュータプログラムを使用して実行することができる。
上述の実施形態は、単に本発明の原理を例示したものに過ぎない。本明細書に記載した構成や詳細の変更及び変形は、当業者には明らかであることは理解されよう。従って、本発明は特許請求の範囲によってのみ限定されるものであって、本明細書に記載する実施形態の記載及び説明によって示した特定の詳細により限定されないことを意図する。図1から図6の一部は装置のブロック図として示しているが、それらの図面は方法を同時に示すものであり、ブロックの機能は方法のステップに対応している。
本発明の方法の特定の実行要求によって、本発明の方法はハードウェア又はソフトウェアに実装することができる。実装は、詳細には電子的に読み取り可能な制御信号を記憶し、プログラム可能なコンピュータシステムと協働して本発明の方法を実行するディスク、DVD、CD、又はブルーレイ等のデジタル記憶媒体を使用して実行することができる。従って、本発明は概してコンピュータ可読キャリアに記憶したプログラムコードを有するコンピュータプログラム製品であって、プログラムコードは、コンピュータプログラム製品をコンピュータで実行した際に本発明の方法を実行するよう動作する。換言すれば、本発明の方法は、コンピュータで実行した際に、本発明の方法のうちの少なくとも1つを実行するプログラムコードを有するコンピュータプログラムである。
2 ドライバ手段
5 デバイス出力線
8 レシーバ手段
10 試験装置
5 デバイス出力線
8 レシーバ手段
10 試験装置
Claims (21)
- 複数の被試験デバイス(DUT)を試験する装置(10)であって、
共通のデバイス出力線(5)と、
前記DUT(DUT1、DUT2、DUT3、…、DUTN)に刺激(ST)を提供するよう構成したドライバ手段(2)であって、前記DUT毎に異なる時間(T1、T2、T3、…、TN)に前記刺激を到達させることによって、前記DUTにおいて刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN−1)を生じさせるよう構成した、前記ドライバ手段(2)と、
前記共通のデバイス出力線(5)に電気的に連結したレシーバ手段(8)と、
前記共通のデバイス出力線(5)に電気的に連結して、前記共通のデバイス出力線(5)を介して前記レシーバ手段(8)へと前記複数のDUTのDUT端子を電気的に連結させる、複数のDUT接続点(C1、C2、C3、…、CN)と、を含み、
前記DUT接続点(C1、C2、C3、…、CN)から前記レシーバ手段(8)へと伝搬するDUT出力信号(OS1、OS2、OS3、…、OSN)に対する出力信号伝搬遅延(ΔOT1、ΔOT2、…、ΔOTN)を、前記刺激時間のずれ(ΔST1、ΔST2、ΔST3、…、ΔSTN)に適合させることにより、DUTの試験が同一の刺激応答遅延を有する場合には、前記レシーバ手段(8)において前記DUT出力信号(OS1、OS2、OS3、…、OSN)の同期重畳信号(SPN−1)が生成される、装置(10)。 - 前記ドライバ手段(2)からそれぞれのDUTの前記DUT接続点(C1、C2、C3、…、CN)までの第1伝搬長と、前記それぞれのDUTの前記DUT接続点(C1、C2、C3、…、CN)から前記レシーバ手段(8)まで伝搬するDUT出力信号(OS1、OS2、OS3、…、OSN)の第2伝搬長との合計が、試験する前記複数のDUT(DUT1、DUT2、DUT3、…、DUTN)の全てに対して、±3%、±1%、又は±0.1%の公差範囲で同一である、請求項1に記載の装置(10)。
- 前記DUT接続点における前記刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN−1)に従って相互にずれた、前記DUT出力信号(OS1、OS2、OS3、…、OSN)の前記レシーバ手段(8)への到達時間が、前記DUT出力信号(OS1、OS2、OS3、…、OSN)のビット持続時間又は周期持続時間を超えない程度に相互に異なるように、前記共通のデバイス出力線(5)を構成した、請求項1又は2に記載の装置(10)。
- 前記DUT接続点における前記刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN)に従って相互にずれた前記DUT出力信号の重畳構造を、前記レシーバ手段(8)において検出できるように、前記共通のデバイス出力線(5)を構成した、請求項1から3のいずれか一項に記載の装置(10)。
- 前記DUT出力信号(OS1、OS2、OS3、…、OSN)のデジタルレベルが、前記レシーバ手段(8)の前記入力においてDUT出力信号レベルを同期方式で追加するように、前記共通のデバイス出力線(5)と前記レシーバ手段(8)を構成した、請求項1から4のいずれか一項に記載の装置(10)。
- DUTが同一の刺激応答遅延を有する場合に、前記レシーバ手段(8)における前記DUT出力信号が、1ビット持続時間未満の時間差を相互に含み、前記DUT出力信号(OS1、OS2、OS3、…、OSN)の前記同期重畳信号(SPN−1)を形成するように、前記共通のデバイス出力線(5)を構成した、請求項1から5のいずれか一項に記載の装置(10)。
- 前記複数のDUT(DUT1、DUT2、DUT3、…、DUTN)で共有するように、前記ドライバ手段(2)と前記レシーバ手段(8)を構成した、請求項1から6のいずれか一項に記載の装置(10)。
- 前記DUT出力信号の前記同期重畳信号(SPN−1)を、所定の低閾値レベル及び所定の高閾値レベルと比較するように前記レシーバ手段(8)を構成した、請求項1から7のいずれか一項に記載の装置(10)。
- 前記DUT出力信号の前記同期重畳信号(SPN−1)を、所定の低閾値レベルと比較し、その後のサイクルで所定の高閾値レベルと比較するように前記レシーバ手段(8)を構成した、請求項1から8のいずれか一項に記載の装置(10)。
- 前記複数のDUT(DUT1、DUT2、DUT3、…、DUTN)のうちの1つからの少なくとも1つのDUT信号が、所定のように同期重畳信号(SPN−1)に関与しない場合に、欠陥信号を出力するように前記レシーバ手段(8)を構成し、1セットの欠陥がないDUTの試験が同一の刺激応答遅延を有する場合には、予期した通りの前記DUT出力信号の同期重畳信号(SPN−1)が生成され、1セットのDUTの試験のうちの少なくとも1つに欠陥がある場合には、少なくとも1つのDUT信号が所定のように同期重畳信号に関与しない予想外の重畳となる、請求項1から9のいずれか一項に記載の装置(10)。
- 前記ドライバ手段(2)に電気的に連結した共通のデバイス入力線(5)をさらに含み、前記複数のDUTの入力DUT端子を電気的に連結可能な複数の入力DUT接続点(I1、I2、I3、…、IN)に前記共通のデバイス入力線(5)を介して前記刺激(ST)を提供するように、前記ドライバ手段(2)を構成した、請求項1から10のいずれか一項に記載の装置(10)。
- 前記共通のデバイス出力線(5)を共通のデバイス入出力線として構成し、前記共通のデバイス入出力線がその第1端(5a)で前記ドライバ手段(2)に電気的に連結し、第2端(5b)で前記レシーバ手段(8)に電気的に連結することにより、前記ドライバ手段(2)が前記共通のデバイス入出力線を介して前記DUT接続点(C1、C2、C3、…、CN)に刺激(ST)を提供し、前記DUT出力信号(OS1、OS2、OS3、…、OSN)が前記DUT接続点(C1、C2、C3、…、CN)から前記共通のデバイス入出力線を介して前記レシーバ手段(8)へと伝搬する、請求項1から10のいずれか一項に記載の装置(10)。
- 複数の被試験デバイス(DUT)を試験する試験構成であって、
共通のデバイス出力線(5)と、
前記DUTに刺激(ST)を提供するよう構成したドライバ手段(2)であって、前記DUT(DUT1、DUT2、DUT3、…、DUTN)毎に異なる時間(T1、T2、T3、…、TN)に前記刺激(ST)を到達させることによって、前記DUTにおいて刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN−1)を生じさせるよう構成した、前記ドライバ手段(2)と、
前記共通のデバイス出力線に電気的に連結したレシーバ手段(8)と、
前記共通のデバイス出力線(5)に電気的に連結した複数のDUT接続点(C1、C2、C3、…、CN)と、
前記DUT接続点(C1、C2、C3、…、CN)に電気的に連結した複数のDUT(DUT1、DUT2、DUT3、…、DUTN)と、を含み、
前記DUT接続点(C1、C2、C3、…、CN)から前記レシーバ手段(8)へと伝搬するDUT出力信号(OS1、OS2、OS3、…、OSN)に対する出力信号伝搬遅延(ΔOT1、ΔOT2、…、ΔOTN)を、前記刺激時間のずれ(ΔST1、ΔST2、ΔST2、…、ΔSTN−1)に適合させることにより、前記複数のDUTの試験が同一の刺激応答遅延を有する場合には、前記レシーバ手段(8)において前記DUT出力信号(OS1、OS2、OS3、…、OSN)の同期重畳信号(SPN−1)が生成される、試験構成。 - 前記DUT出力信号(OS1、OS2、OS3、…、OSN)のデジタルレベルが、前記レシーバ手段(8)の前記入力においてデジタル信号レベルを同期方式で追加するように、前記共通のデバイス出力線(5)と前記レシーバ手段(8)を構成した、請求項13に記載の試験構成。
- 複数の被試験デバイス(DUT)を試験する方法であって、
前記DUT毎に異なる時間に刺激を到達させることによって、前記DUTにおいて刺激時間のずれを生じさせ、前記DUTが前記刺激に応答して時間をずらしてDUT出力信号を提供するように、前記DUTに前記刺激を提供すること(100)と、
レシーバ手段において前記DUTの前記DUT出力信号の同期重畳信号を受信すること(110)と、を含み、
前記DUTが、共通のデバイス出力線を介して前記レシーバ手段に電気的に連結し、前記DUT端子から前記レシーバ手段へと伝搬する前記DUT出力信号に対する出力信号伝搬遅延を前記刺激時間のずれに適合させることにより同期を行う、方法。 - 前記DUT出力信号の同期重畳信号を受信するステップ(110)が、前記DUT出力信号を追加することにより、前記レシーバ手段において前記DUT出力信号の同期重畳信号が生成されることを含む、請求項15に記載の方法。
- 前記レシーバ手段において前記DUT出力信号の前記同期重畳信号を、ストローブ時間又はストローブウィンドウにおいて1つ以上の所定の閾値と比較するステップをさらに含む、請求項15から16のいずれか一項に記載の方法。
- 前記DUT出力信号の前記同期重畳信号を、所定の低閾値及び所定の高閾値と同時に比較して、欠陥のあるDUTが存在するか否かを判断するステップをさらに含む、請求項15から17のいずれか一項に記載の方法。
- 前記DUT出力信号の前記同期重畳信号を、所定の低閾値及び所定の高閾値と順次比較するステップをさらに含む、請求項15から17のいずれか一項に記載の方法。
- 前記複数のDUTのうちの1つからの少なくとも1つのDUT信号が所定のように前記同期重畳信号に関与しない場合に、欠陥信号を出力するステップをさらに含む、請求項15から19のいずれか一項に記載の方法。
- 請求項15から20のいずれか一項に記載の方法を実行するプログラムコードを有するコンピュータプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2010/054879 WO2011127973A1 (en) | 2010-04-14 | 2010-04-14 | Apparatus and method for testing a plurality of devices under test |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013524249A true JP2013524249A (ja) | 2013-06-17 |
Family
ID=43127718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013504132A Pending JP2013524249A (ja) | 2010-04-14 | 2010-04-14 | 複数の被試験デバイスを試験する装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9201092B2 (ja) |
JP (1) | JP2013524249A (ja) |
KR (1) | KR101421868B1 (ja) |
CN (1) | CN103003708B (ja) |
SG (1) | SG184455A1 (ja) |
WO (1) | WO2011127973A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8867372B2 (en) * | 2012-05-02 | 2014-10-21 | Litepoint Corporation | Method for efficient parallel testing of time division duplex (TDD) communications systems |
US9470753B2 (en) | 2012-11-07 | 2016-10-18 | Cascade Microtech, Inc. | Systems and methods for testing electronic devices that include low power output drivers |
US9158642B2 (en) | 2012-12-20 | 2015-10-13 | Litepoint Corporation | Method of testing multiple data packet signal transceivers concurrently |
WO2015070923A1 (en) | 2013-11-15 | 2015-05-21 | Advantest Corporation | Tester |
WO2015070924A1 (en) | 2013-11-15 | 2015-05-21 | Advantest Corporation | Tester |
US9319298B2 (en) | 2013-11-18 | 2016-04-19 | Littlepoint Corporation | System and method for data packet transceiver testing after signal calibration and power settling to minimize test time |
EP2887163B1 (de) * | 2013-12-18 | 2018-01-17 | Festo AG & Co. KG | Überwachungsvorrichtung, Sicherheitssystem und Verfahren zum Betreiben eines Sicherheitssystems |
WO2015090425A1 (en) | 2013-12-19 | 2015-06-25 | Advantest Corporation | A power supply device, a test equipment comprising a power supply device and a method for operating a power supply device |
WO2015090478A1 (en) | 2013-12-20 | 2015-06-25 | Advantest Corporation | Multi-port measurement technique for determining s-parameters |
KR20160114693A (ko) | 2014-01-30 | 2016-10-05 | 주식회사 아도반테스토 | 피시험 디바이스를 테스트하기 위한 테스트 장치 및 방법 |
US10044451B2 (en) | 2014-02-24 | 2018-08-07 | Litepoint Corporation | Method for testing multiple wireless data packet signal transceivers using shared testing resources |
US9488674B2 (en) * | 2014-07-09 | 2016-11-08 | Infineon Technologies Ag | Testing device and a circuit arrangement |
WO2016066191A1 (en) | 2014-10-29 | 2016-05-06 | Advantest Corporation | Scheduler |
WO2016082899A1 (en) | 2014-11-28 | 2016-06-02 | Advantest Corporation | Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter |
WO2016102020A1 (en) | 2014-12-23 | 2016-06-30 | Advantest Corporation | Test equipment, method for operating a test equipment and computer program |
WO2016155830A1 (en) | 2015-04-01 | 2016-10-06 | Advantest Corporation | Method for operating a test apparatus and a test apparatus |
WO2016173619A1 (en) | 2015-04-27 | 2016-11-03 | Advantest Corporation | Switch circuit, method for operating a switch circuit and an automated test equipment |
WO2016188572A1 (en) * | 2015-05-27 | 2016-12-01 | Advantest Corporation | Automated test equipment for combined signals |
WO2016198100A1 (en) | 2015-06-10 | 2016-12-15 | Advantest Corporation | High frequency integrated circuit and emitting device for irradiating the integrated circuit |
JP2019501375A (ja) | 2015-11-20 | 2019-01-17 | イー・エム・デイー・ミリポア・コーポレイシヨン | 強化された安定性フィルタの完全性試験 |
US10673723B2 (en) * | 2017-01-13 | 2020-06-02 | A.T.E. Solutions, Inc. | Systems and methods for dynamically reconfiguring automatic test equipment |
JP2018194356A (ja) * | 2017-05-15 | 2018-12-06 | 東京エレクトロン株式会社 | デバイスの検査方法 |
EP3859359B8 (en) * | 2020-01-28 | 2024-04-10 | Rohde & Schwarz GmbH & Co. KG | Signal analysis method and test system |
CN115561566A (zh) * | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 测试信号的时间补偿方法及装置 |
CN114325340B (zh) * | 2021-12-31 | 2024-01-19 | 南京矽典微系统有限公司 | 射频芯片的测试系统及测试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000346910A (ja) * | 1999-06-07 | 2000-12-15 | Yamada Denon Kk | Icの多数並列同時テスト用測定装置 |
JP2003510613A (ja) * | 1999-09-28 | 2003-03-18 | エイアー テスト システムズ | バーンインボード上のデバイスを試験する方法及びシステム |
WO2008044391A1 (fr) * | 2006-10-05 | 2008-04-17 | Advantest Corporation | Dispositif de contrôle, procédé de contrôle et procédé de fabrication |
JP2010505117A (ja) * | 2006-09-29 | 2010-02-18 | テラダイン・インコーポレーテッド | テスタ入力/出力共用 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3976940A (en) * | 1975-02-25 | 1976-08-24 | Fairchild Camera And Instrument Corporation | Testing circuit |
US5127011A (en) * | 1990-01-12 | 1992-06-30 | International Business Machines Corporation | Per-pin integrated circuit test system having n-bit interface |
US5854797A (en) * | 1997-08-05 | 1998-12-29 | Teradyne, Inc. | Tester with fast refire recovery time |
US6480978B1 (en) * | 1999-03-01 | 2002-11-12 | Formfactor, Inc. | Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons |
US6452411B1 (en) * | 1999-03-01 | 2002-09-17 | Formfactor, Inc. | Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses |
JP2004085366A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | マルチチップモジュールおよびそのテスト方法 |
JP4957092B2 (ja) * | 2006-06-26 | 2012-06-20 | 横河電機株式会社 | 半導体メモリテスタ |
KR100850208B1 (ko) * | 2007-01-09 | 2008-08-04 | 삼성전자주식회사 | Pbt 장치 및 그 방법 |
CN101784906B (zh) * | 2007-08-22 | 2014-03-12 | 爱德万测试(新加坡)私人有限公司 | 芯片测试器、测试夹具套装、用于芯片测试的装置和方法 |
US8384410B1 (en) * | 2007-08-24 | 2013-02-26 | Advantest (Singapore) Pte Ltd | Parallel test circuit with active devices |
CN101158708B (zh) * | 2007-10-23 | 2011-05-04 | 无锡汉柏信息技术有限公司 | 基于可编程逻辑器件的多芯片自动测试方法 |
-
2010
- 2010-04-14 CN CN201080066220.4A patent/CN103003708B/zh active Active
- 2010-04-14 US US13/641,089 patent/US9201092B2/en active Active
- 2010-04-14 SG SG2012074001A patent/SG184455A1/en unknown
- 2010-04-14 WO PCT/EP2010/054879 patent/WO2011127973A1/en active Application Filing
- 2010-04-14 JP JP2013504132A patent/JP2013524249A/ja active Pending
- 2010-04-14 KR KR1020127029883A patent/KR101421868B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000346910A (ja) * | 1999-06-07 | 2000-12-15 | Yamada Denon Kk | Icの多数並列同時テスト用測定装置 |
JP2003510613A (ja) * | 1999-09-28 | 2003-03-18 | エイアー テスト システムズ | バーンインボード上のデバイスを試験する方法及びシステム |
JP2010505117A (ja) * | 2006-09-29 | 2010-02-18 | テラダイン・インコーポレーテッド | テスタ入力/出力共用 |
WO2008044391A1 (fr) * | 2006-10-05 | 2008-04-17 | Advantest Corporation | Dispositif de contrôle, procédé de contrôle et procédé de fabrication |
Also Published As
Publication number | Publication date |
---|---|
CN103003708A (zh) | 2013-03-27 |
KR20130006693A (ko) | 2013-01-17 |
WO2011127973A1 (en) | 2011-10-20 |
KR101421868B1 (ko) | 2014-08-13 |
US20130234723A1 (en) | 2013-09-12 |
SG184455A1 (en) | 2012-11-29 |
US9201092B2 (en) | 2015-12-01 |
CN103003708B (zh) | 2015-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013524249A (ja) | 複数の被試験デバイスを試験する装置及び方法 | |
KR102178541B1 (ko) | 교정 장치 | |
EP1295139B1 (en) | Arrangement for calibrating timing of an integrated circuit wafer tester and method | |
US8725489B2 (en) | Method for testing in a reconfigurable tester | |
US8805636B2 (en) | Protocol aware digital channel apparatus | |
US10262753B2 (en) | Auxiliary test device, test board having the same, and test method thereof | |
WO2012125719A2 (en) | Methods and apparatus for testing inaccessible interface circuits in a semiconductor device | |
US11293977B2 (en) | Die-to-die connectivity monitoring | |
US20090206867A1 (en) | Self-Test Method for Interface Circuit | |
JP6127184B1 (ja) | 高周波メモリの試験装置及び試験方法 | |
JP2003510613A (ja) | バーンインボード上のデバイスを試験する方法及びシステム | |
JP5454702B2 (ja) | 集積回路、電圧値取得方法および送受信システム | |
US8593196B2 (en) | Test circuit and methods for speed characterization | |
KR20050060037A (ko) | 메모리 자동 테스트 장치에서 고속 테스트를 위한 분기방법 | |
JP2012002509A (ja) | テストボード | |
US7009382B1 (en) | System and method for test socket calibration | |
CN116097110A (zh) | 用于操作源同步设备的装置和方法 | |
US9195261B2 (en) | Synchronizing data from different clock domains by bridges one of the clock signals to appear to run an integer of cycles more than the other clock signal | |
KR100989577B1 (ko) | Mut 보드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140422 |