JP4469682B2 - 静電気放電耐性特性の測定方法、静電気破壊試験方法、及び静電気破壊試験用装置 - Google Patents

Description

本発明は、半導体素子、及び磁気ヘッド回路などの静電気放電保護回路に対し、電圧上昇部分及びピーク値電圧を有している入力ライン伝達用パルス電圧（Transmission Line Pulse Voltage：以下「ＴＬＰ電圧」と略称する。）を印加することによる、伝送ラインパルス試験機（Transmission Line Pulse Tester : 以下「ＴＬＰ試験装置」と略称する。）を使用したことによる特性測定方法、破壊試験方法、及び静電気破壊試験用装置に関するものである。

静電気放電保護回路に対し、静電気破壊試験を行うための電圧を印加することによって、静電気放電保護回路内において生じかつ測定される電圧及び電流の変化する状態は、図６に示すように、当初ピーク値電圧を伴うトリガー（Trigger）発生状態に至り、次に電圧値が急激に下降し、かつ電流値が徐々に増加するようなスナップバック（Snapback）状態に至り、更には電圧値の上昇と共に、電流値も順次上昇するような所謂導通状態（Conductive State）に至っている（尚、図は、ＭＯＳ型トランジスタを使用した静電気放電保護回路の場合を例示している。）。

[特許文献１]等に記載された、従来のＴＬＰ試験装置では、ＴＬＰ電圧は、一定の時間内に上昇し（通常の場合には、１０ナノ秒間に上昇するような設計が採用されている。）ピーク電圧に至るが、その電源電圧として通常矩形波パルスを採用し、当該パルスを図６（ａ）の上側に示すように、略台形の形状に変形したうえで（通常このような変形を行うために、低周波フィルター回路又は積分回路が使用されている。）静電気放電保護回路に対する入力が行われているが、当該ＴＬＰ電圧が静電気放電保護回路に印加された場合には、印加の段階にて図６（ａ）の下側に示すような反射波が発生し、双方の合成によって、図６（ｂ）に示すような時間的変化を呈するようなパルス電圧が印加されることになる。

そして、印加されたＴＬＰ電圧、具体的には図６（ｂ）に示すようなＴＬＰ電圧と当該電圧に基づく反射電圧の合成による電圧と電流との関係を算定し、徐々に印加するＴＬＰ電圧の値を大きくすることによって、図８に示すような導通状態における電流（Ｉ）と電圧（Ｖ）との関係を明らかにしたうえで、静電気破壊に至る電流値及び電圧値を測定することになる。

図５に示す静電気放電保護回路の導通状態における電圧と電流との間の変化の状況（図５の導通状態における勾配の程度）、即ち、電流−電圧の関係特性（以下「ｌ−Ｖ特性」と略称する。）は、基本的にＴＬＰ電圧の電圧上昇率によって左右されている（前記電圧上昇率によって、ｌ−Ｖ特性が左右されるのは、静電気放電保護回路中のインピーダンスの内には、キャパシタンスの成分、更には、稀にはインダクタンスの成分が存在することに由来しているものと考えられる。）。

このような状況を反映して、一般に静電気放電耐性特性の測定方法、及び静電気破壊試験方法においては、図７に示すように、単にＴＬＰ電圧において、当初の電圧上昇率を変化させたうえで、トリガー状態→スナップバック状態→導通状態の順序による変化を実現し、各試験を行っている。

[特許文献１]等に示す従来技術の場合には、前記のように、図７に示す台形状のＴＬＰ電圧ごとに平坦な領域における電圧値、及び電流値を計算したうえで、ＴＬＰ電圧のピーク値を徐々に高くすることによって、特定のＩ−Ｖ特性を算出しているが、このような方式では、ピーク電圧を徐々に高くして測定することに伴い、電圧上昇率も変化しており、個別の電圧上昇率と、個別のＩ−Ｖ特性との各相関関係を把握することができない。
また、[非特許文献３]の中に記載されている方法では、１パルスで、Ｉ−Ｖ特性を計算しているが、この場合は、図７に示すような略台形状のＴＬＰ電圧の場合には、自ずと電圧上昇が行われている時間、更にはピーク値電圧が維持される時間が限定されているため、様々な波形入力、特に広い範囲の電圧上昇率にてＴＬＰ電圧を印加することができない。

即ち、図７のような台形状のＴＬＰ電圧に対応したｌ−Ｖ特性しか得ることができず、例えば、静電気放電保護回路が破壊に至るまで、電圧が上昇するような場合のｌ−Ｖ特性を得ることができない。

特に電圧上昇率が低い場合には、所定以上の高電圧に至らなければ導通状態を実現し得ないが故に、Ｉ−Ｖ特性を把握し得ないにも拘らず、前記台形状のＴＬＰ電圧の場合には、所定の高電圧に至る前に、平坦な領域による電圧しか得られないため、結局比較的低い電圧上昇率の場合には、Ｉ−Ｖ特性を得ることが事実上不可能であった。
尚、台形状のＴＬＰ電圧を形成する方式としては、[特許文献１]等に記載されているように、同軸ケーブルに充電する方式、及び[非特許文献４]に記載されているように、プログラマブルパルス電圧源を用いる方式が存在する。

第６４２９６７４Ｂ１米国特許明細書 "TLP calibration,correlation,standards,and new techniques［ESD test］"Barth,J.；Verhaege,K.；Henry,L.G.；Richner,J.；Electrical Overstress/Electrostatic Discharge Symposium Proceedings 2000,26-28 Sept.2000 Pages:85-96 "Correlation considerations :Real HBM to TLP and HBM testers"Jon Barth,John RichnerElectrical Overstress/Electrostatic Discharge Symposium proceedings 2001，26-28 Sept．2001 Pages: 453-460 TLP measurements for verification of ESD protection device responseHyatt, H.; Harris, J.; Alanzo, A.; Bellew, P.;Electrical Overstress/Electrostatic Discharge Symposium Proceedings 2000 , 26-28 Sept. 2000 Pages:111 - 120 Electrostatic discharge and high current pulse characteriza-tion of epitaxial-base silicon‐germanium heterojunction bipolar transistorsVoldman，S.;Juliano,P.;Johnson,R.;Schmidt,N.;Joseph,A.;Furkay,S.:Rosenbaum,E.；Dunn,J.;Harame,D.;Meyerson,B.;Reliability Physics Symposium,2000.Proceedings.38th Annual 2000 IEEE Internatio-nal,10-13 April 2000 pages:310-316

本発明は、静電気放電保護回路において、電圧上昇期間における平均電圧上昇率を所定値に設定することによって、Ｉ−Ｖ特性を測定し、更に当該電圧上昇率を変更することによって、各電圧上昇率に対応した、多種類のｌ−Ｖ特性測定を可能としたうえで、静電気放電耐性特性の測定方法、及び静電気破壊試験方法を可能とするようにＴＬＰ電圧の設定方法を改善することを課題としている。

前記課題を解決するため、本発明の構成は、静電気放電保護回路に対し、所定の電圧上昇部分、及びピーク値を有しているＴＬＰ電圧を印加することによる静電気放電耐性特性の測定方法において、ＴＬＰ電圧の上昇率及びピーク値を選択可能とすると共に、電圧上昇時間、電圧ピーク値の継続の時間（但し、当該時間が零の場合をも含む）、及び電圧下降時間を夫々選択可能としたことに基づく静電気放電耐性特性の測定方法、及び静電気破壊試験方法からなる。

前記解決手段に基づき、本発明は、静電気放電保護回路に対し多種類の状態の入力電圧を形成することによって、当該回路において、従来技術の場合よりも多種類のｌ−Ｖ特性に基づく導通状態を可能としたことに基づく静電気放電耐性特性の測定方法、及び静電気破壊試験方法を実現することができる。

本発明の基本原理について説明する。

[非特許文献３]に記載されているような１個のパルスを単位とすることによるＩ−Ｖ特性測定法では、図７に示すように、台形状態のＴＬＰ電圧を電圧上昇時間、電圧ピーク値の継続時間、及び電圧下降時間をそれぞれ特定した状態にて印加しており、結局、ＴＬＰ電圧として変化する要素としては、電圧上昇率及び当該上昇率と同一割合による電圧下降率、更には当該電圧上昇率に対応するピーク値であることから、結局前記電圧上昇率のみが唯一の変化し得る要因として設定されているに過ぎない。

その結果として、既に背景技術の項において述べたように、前記測定方法においては、図８において平坦な領域でのデータに主眼が置かれており、本来、測定が必要とされている、低い電圧上昇率を設定することができなかった（尚、静電気放電保護回路においては、一般的に電圧上昇率が低い場合には保護特性が低いと、報告されている）。

これに対し、本発明においては、電圧上昇率を比較的低い値から高い値に至るまでの、広範囲に設定できるだけでなく、ＴＬＰ電圧を印加する時間を選択自在としていることを原因として、電圧上昇時間、電圧ピーク値の継続時間及び、電圧下降時間をそれぞれ選択自在としていることから、結局２個（電圧ピーク値の継続段階が存在しない場合）、又は３個（電圧ピーク値の継続段階が存在する場合）の要因を自由に選択し、かつ設定できることに帰する。

背景技術の項において述べたように、電圧上昇率によって、静電気放電保護回路２の導通状態におけるｌ−Ｖ特性は変化するが、電圧上昇時間、及び電圧ピーク値の継続時間によっても、それぞれ静電気放電保護回路における加熱状態を原因として、当該回路２内のインピーダンスが変化し、前記ｌ−Ｖ特性が変化する（尚、静電気放電保護回路２の配置状態は、図４（ａ）、（ｂ）に即して後述するとおりである。）。

したがって、本発明においては、ＴＬＰ電圧の印加時間を選択自在とすることに基づき、前記２個又は３個の要因を選択し得ることによって、多種類のｌ−Ｖ特性を設定したうえで、静電気放電耐性特性の測定、及び静電気破壊試験を行うことができる。

実際のｌ−Ｖ特性を求めるためには、図４（ａ）、又は（ｂ）に示すように、静電気放電保護回路２に印加するＴＬＰ電圧、及びＴＬＰを導通する電流を、それぞれオシロスコープ５によって表示し、当該同一時間の電圧値及び電流値をコンピュータ６によってデータ処理後、グラフィック表示を行うことになる。
尚、図４（ａ）の場合には、電圧測定用オシロスコープ５には入射電圧波と反射電圧波とが共通の時間領域において測定されているために、双方の電圧波形が分離されていないことから、オシロスコープと静電気保護回路間の同軸ケーブル４の距離を長くして、双方の波形分離を必要とする。
これに対し、図４（ｂ）のオシロスコープ５による電圧波の測定の場合には、入射電圧波と反射電圧波とが異なる時間領域に存在する状態にて、透過電圧波を測定しているために、双方の電圧波形が分離されていることから、図４（ｂ）による電圧測定の方が簡便である。

図４（ａ）、（ｂ）の回路による測定装置では、パルス波高を調整自在とする矩形波パルス発生回路１から発生したパルスを波形成形回路によって、所望のＴＬＰ電圧の波形を作成したうえで、静電気放電保護回路２に対し、同軸ケーブル４を介して、印加を行っているが、前記のように、パルス波高を調整自在とすることは、ピーク値を選択自在とすると共に、電圧上昇率を選択することが可能となる。

図４（ａ）、（ｂ）においては、ＴＬＰ電圧を入力するためのＴＬＰラインの入力径路において、静電気放電保護回路２に対する印加をＯＮ又はＯＦＦとするスイッチ７を設け、電圧分割回路３と連携している遅延回路８を介して、コンピュータ（ＣＰＵ）６が当該スイッチ７の操作を制御することによって、ＴＬＰ電圧の印加時間を調整し、所望の時間だけＴＬＰ電圧を静電気放電保護回路２に印加することができる。
尚、図４中の従来技術のＴＬＰ電圧発生回路１における電圧パルスの継続時間は、固定されている。

図４（ａ）、（ｂ）において、従来技術と同様に電圧分割回路３を設けることによって、反射波更には再反射波を減衰させると共に、複数個の長さの異なる同軸ケーブル４を設けることによって、ＴＬＰ電圧の継続した印加時間を調整するという所謂従来技術をも併用することが可能である。
尚、スイッチ７は、５０Ωの終端抵抗に接続されているので、スイッチを操作する場合には再反射波は生じないことになる。

ＴＬＰ電圧の波形は、波形形成回路９の機能、更には時定数などによって左右されるが、複数個の波形を選択するために、波形形成回路９を並列に選択可能な状態にて設置した場合には、所望の波形によるＴＬＰ電圧を選択することが可能となる。

前記４（ａ）、（ｂ）のような矩形波パルス発生回路１及び波形形成回路９、更には複数個の同軸ケーブル４を採用する装置とは別に、コンピュータ６と連動して電圧波形合成回路によって所望の波形によるＴＬＰ電圧を発生させ、かつ静電気破壊に必要以上の時間範囲にわたって、当該電圧の発生を継続するような装置も当然採用可能である。

多種類のｌ−Ｖ特性において、静電気破壊に至るまでの各時刻毎の電圧と電流との積を時間積分することによって、多種類の静電気破壊に至るために必要なエネルギー量を測定することが可能となる。

前記時間積分は、通常コンピュータ６によって行われており、以下に説明する実施例においても同様である。

以下、本発明の実施例について説明する。

実施例１は、図１に示すように、印加電圧が印加時間の経過に比例して上昇し、ピーク値に達した後、直ちに当該上昇率と同一割合にて下降する三角状のＴＬＰ電圧を採用したことを特徴としている。

実施例１は、図１からも明らかなように、三角波によるＴＬＰ電圧は、従前の台形状ＴＬＰ電圧において、波形形成回路９の時定数を増大するように変更することによって容易に実現することができる。

実施例１においても、所望の電圧上昇時間だけＴＬＰ電圧の印加が継続し得ることから、従来の台形波に比較して、電圧上昇率を１桁以上低い値に設定できる。

静電気放電保護回路２のＩ−Ｖ特性は、特定の電圧上昇率による１個のＴＬＰ電圧によって測定するか、又は当該測定を複数回繰り返したことによる平均の値から、計算すると良い。

このような測定及び計算に基づいて、さまざまな電圧上昇率に対応したＩ−Ｖ特性が計算される。

電圧上昇率が高い場合は、実施形態で説明したように、電流上昇局面で破壊に至る場合があるが、破壊モードによって、電圧がピーク値に至るまでに破壊する場合、及びＴＬＰ電圧が、ピークを過ぎて下降段階にて破壊する場合など、静電気放電保護回路２のインピーダンス変化から、さまざまな破壊モードを知ることができる。

また、電圧上昇率を低く設定した場合には、流れる電流量も小さくなるので、静電気放電保護回路２が破壊に至らない場合がある。

その場合には、電圧上昇率を一定値に設定したうえで、保護回路が破壊に至るまで、波形継続時間を徐々に長く設定することによって、Ｉ−Ｖ特性を測定することができる。

これらの結果から、電圧上昇率によるＩ−Ｖ特性の変化を１つのグラフに描画し、比較検討することに基づき、静電気放電保護回路２に関する多角的な評価を行うことができる。

実施例２は、図２に示すように、経過時間の内、測定時点まで時間の経過に比例して電圧が上昇し、その後は、電圧値が変化しないことによる折れ線状のＴＬＰ電圧を採用したことを特徴としている。

実施例２の場合には、ＴＬＰ電圧が途中まで上昇し、その後平坦（フラット）な状態となる点において、従来技術による入力パルス電圧と共通しているが、上昇する経過時間を任意に選択し得る点、及び平坦な段階の電圧の印加時間を任意に選択し得る点において相違している。

実施例２においても、電圧上昇率を変化させることによって、静電気放電保護回路２の導通時間におけるｌ−Ｖ特性は変化すると共に、図２（ａ）と（ｂ）との対比からも明らかなように、電圧ピーク値の継続段階においても、静電気放電保護回路２の内部インピーダンスが加熱によって変化し、当該回路２における端子電圧（具体的には、入力ラインインピーダンスと当該回路２内部インピーダンスとの分圧に基づく電圧）が変化することを原因として、ｌ−Ｖ特性もまた変化する場合が生じ得ることになる。

そして、図２（ｂ）に示すように、電圧ピーク値の継続段階を所定時間継続することによって、静電気破壊が生じ、静電気放電保護回路２が短絡状態に至ることになる。

したがって、実施例２の場合には、単に電圧上昇率及びその継続時間だけでなく、電圧ピーク値の継続段階における継続時間をも選択することによって、多種類のｌ−Ｖ特性を設定したうえで、静電気放電耐性特性の測定及び静電気放電破壊試験を行うことができる。

実施例２によって、ＴＬＰ電圧が平坦状態となっている段階の印加時間を任意に調整可能とするためには、図７に示す従来技術による台形パルス電圧の平坦段階の期間を各電圧上昇率の場合においても、静電気破壊となるような期間を設定し得るように十分長い状態とすることを不可欠とする。

実施例２によるＴＬＰ電圧を実現するためには、図４（ａ）、（ｂ）の回路による装置のパルス発生回路によるパルス時間幅を十分長く設定したうえで台形状に変形すると良い。尚、電圧継続時間は、スイッチ７の操作によって調整する。

無論、コンピュータ６と連動した電圧波形合成回路（電圧シンセサイザー回路）によって、図２に示すような折れ線状のＴＬＰ電圧を発生させることは、当然可能である。

実施例３の場合には、図３に示すように、略正弦波形によるＴＬＰ電圧を採用したことを特徴としている。
前記波形は、アナログ発振回路などによって形成し、ＥＳＤ試験機における機械モデル放電波形をもとに、その振動の振動周期などを再現できるように、回路設定を行っている。

正弦波電圧をＴＬＰ電圧として採用した場合においても、１／４サイクルの期間中電圧上昇を伴うことから、１／４サイクル期間における電圧上昇率の平均値に対応して、前記ｌ−Ｖ特性を得ることができる。

そして、前記の平均した電圧上昇率とは、略正弦波形のＴＬＰ電圧を
ｖ＝Ｅｓｉｎωｔ
と近似した場合には、
Ｅ÷（π／４ω）＝４ωＥ／π
と表現することができる。

したがって、正弦波の振幅の程度、及び周波数の程度を変化させることによって、前記平均した電圧上昇率を調整することによって、それぞれ異なるｌ−Ｖ特性を設定することができる。

他方、正弦波のような交流電圧の場合にも、静電気放電保護回路２内に当該交流電圧の実効値によるエネルギーが蓄積され、当該回路内のインピーダンスが変化し、ＴＬＰ電圧印加時間を一定時間以上継続した場合には、異なるｌ−Ｖ特性を設定することができる。

このように、正弦波によるＴＬＰ電圧を採用した実施例３においても、多種類のｌ−Ｖ特性に基づいて、静電気放電耐性特性の測定、及び静電気破壊試験を行うことが可能となる。

また、振動周期を、機械モデル試験と同程度に設定することによって、機械モデル試験における静電気放電保護回路に関するＩ−Ｖ特性を測定できるという利点も存在する。

そして、静電気破壊に至るまでの静電気放電保護回路２内において蓄積されたエネルギーの計算方法は、前記実施形態及び実施例１の場合と同様である。
尚、波形形成回路９は、人体帯電モデル試験様の波形を形成できる回路としてもよい。

本発明は、ＴＬＰ試験機を用いている静電気放電（Electro Static Discharge：ＥＳＤ）試験装置の測定方法において、多用な利用が可能である。

実施例１において採用されているＴＬＰ電圧、及び当該電圧に対応して、静電気放電保護回路において生じている電圧の関係を示すグラフである。 実施例２において採用されているＴＬＰ電圧、及び当該電圧に対応して、静電気放電保護回路において生じている電圧の関係を示すグラフであり、（ａ）は静電気破壊に至っていない状態を示しており、（ｂ）は静電気破壊に至る状態を示している。 実施例３において採用されているＴＬＰ電圧、及び当該電圧に対応して、静電気放電保護回路において生じている電圧の関係を示すグラフであり、（ａ）は静電気破壊に至っていない状態を示しており、（ｂ）は静電気破壊に至る状態を示している。 本発明の静電気放電耐性特性の測定において、ｌ−Ｖ特性を得るための装置によるブロック回路図であり、（ａ）は入射電圧波と反射電圧波とが共通の時間領域において測定されているために分離されていない状態による電圧測定の場合を示しており、（ｂ）は入射電圧波と反射電圧波とが異なる時間領域において測定されているために分離された状態における電圧測定が行われている場合を示している。 静電気放電保護回路において、静電気破壊に至るような電圧を印加した場合において検出される電圧と電流の関係を示すグラフである。 上昇パルス電圧を印加したことによって、反射電圧が発生し、かつこれらの重畳によって静電気放電保護回路に電圧が印加されることを示すグラフであり、（ａ）は印加電圧、及び終端によって生ずる当該印加電圧に対応した反射電圧を示しており、（ｂ）は双方を合成したことによる電圧を示している。 上昇パルス電圧の電圧上昇率及びピーク電圧を順次変化させた状況を示すグラフである。

１ ＴＬＰ電圧発生回路
２ 静電気放電保護回路
３ 電圧分割回路
４ 同軸ケーブル
５ オシロスコープ
６ コンピュータ
７ スイッチ
８ 遅延回路
９ 波形形成回路
１０ Ｉ−Ｖ測定モジュール

Claims (9)

1. 静電気放電保護回路に対し、所定の電圧上昇部分、及びピーク値を有している入力ライン伝達用パルス電圧（Transmission Line Pulse Voltage、以下「ＴＬＰ電圧」と略称する。）を印加することによる静電気放電耐性特性の測定方法において、ＴＬＰ電圧の上昇率及びピーク値を選択可能とすると共に、電圧上昇時間、電圧ピーク値の継続の時間（但し、当該時間が零の場合をも含む）、及び電圧下降時間を夫々選択可能としたことに基づく静電気放電耐性特性の測定方法、及び静電気破壊試験方法。
2. 印加電圧が印加時間の経過に比例して上昇し、ピーク値に達した後、直ちに当該上昇率と同一割合にて下降する三角状のＴＬＰ電圧を採用したことを特徴とする請求項１記載の静電気放電耐性特性の測定方法、及び静電気破壊試験方法。
3. 経過時間の内、測定時点まで時間の経過に比例して電圧が上昇し、その後は、電圧値が変化しないことによる折れ線状のＴＬＰ電圧を採用したことを特徴とする請求項１記載の静電気放電耐性特性の測定方法、及び静電気破壊試験方法。
4. 略正弦波形によるＴＬＰ電圧を採用したことを特徴とする請求項１記載の静電気放電耐性特性の測定方法、及び静電気破壊試験方法。
5. パルス波高を調整自在とする矩形波パルス発生回路、及び波形形成回路によるＴＬＰ電圧発生回路、及び静電気放電保護回路に至るまでの径路において、コンピュータと連動したうえで、ＴＬＰ電圧の伝達をＯＮ又はＯＦＦとすることによって、ＴＬＰ電圧の印加時間を調整し得るスイッチを設けたことを特徴とする請求項１記載の静電気放電耐性特性の測定、及び静電気破壊試験用装置。
6. ＴＬＰ電圧発生回路とＴＬＰ電圧の印加時間を調整し得るスイッチとの間に設置した遅延回路を介して、コンピュータがスィッチの操作を制御することを特徴とする請求項５記載の静電気放電耐性特性の測定、及び静電気破壊試験用装置。
7. 静電気放電保護回路に至るまでの径路において、電圧分割回路を設け、かつＴＬＰ印加時間を調整し得るスイッチと、静電気放電保護回路との間に、長さの異なる複数個の同軸ケーブルを設けたことを特徴とする請求項５記載の静電気放電耐性特性の測定、及び静電気破壊試験用装置。
8. 所望のＴＬＰ電圧波形に対応する波形形成回路を選択可能な状態にて複数個設置したことを特徴とする請求項５，６，７の何れか１項に記載の静電気放電耐性特性の測定、及び静電気破壊試験用装置。
9. コンピュータと連動した電圧波形合成回路によって、所望のＴＬＰ電圧を形成したうえで、静電気放電保護回路に対し印加することを特徴とする請求項１記載の静電気放電耐性特性の測定、及び静電気破壊試験用装置。

Images