CN114545212B - 一种封装芯片抗静电能力检测方法 - Google Patents

Abstract

本发明公开了一种封装芯片抗静电能力检测方法，在向封装芯片施加工作电压、且封装芯片的I‑V曲线检测合格的前提下，循环进行施加静电电压、静置、施加工作电压的过程，直至封装芯片的I‑V曲线检测不合格，然后统计循环次数，并计算封装芯片的累积静电放电能量，最后将其与抗静电能力合格的封装芯片的累积静电放电能量进行对比，实现抗静电能力合格与否的检测。通过本发明提供的方法，能够判断出封装芯片是否有轻微或者较轻微的静电损伤，且本发明操作简单、检测成本低，提供了封装芯片抗静电能力检测的替代方法。

Description

一种封装芯片抗静电能力检测方法

技术领域

本发明涉及芯片检测技术领域，特别是涉及一种封装芯片抗静电能力检测方法。

背景技术

封装芯片在存储、转运过程中存在较大的质量风险，其中就包括：各种原因造成的封装芯片静电损伤。

封装芯片静电损伤较严重时，会导致芯片内部烧蚀，功能失效，在进货检验时很容易筛选识别出来。但对于轻微或者较轻微的静电损伤，由于封装芯片可能只是内部局部线路受到轻微烧蚀，芯片的外部功能、I-V曲线等指标，暂时表现正常，只能通过环境老化等耐久实验才能探测出来，耗时耗力，无法满足当前汽车行业快速交付的要求。

目前，行业内对于封装芯片的主动静电接触放电检测，大都是先选定某个静电电压，再选定封装芯片的某组针脚，通过一过性静电放电，之后再依据该组针脚的I-V曲线是否合格，来判断该封装芯片的抗某静电电压是否合格，这种方式只能检测封装芯片抗某静电电压的合格与否，无法判断封装芯片是否有轻微或者较轻微的静电损伤。

发明内容

为此，本发明的目的在于提出一种封装芯片抗静电能力检测方法，以解决现有技术只能检测封装芯片抗某静电电压的合格与否，无法判断封装芯片是否有轻微或者较轻微的静电损伤的问题。

本发明提供一种封装芯片抗静电能力检测方法，包括：

步骤1，向待检测的封装芯片施加工作电压U_工，并检测所述待检测的封装芯片的I-V曲线，待I-V曲线检测合格时，执行步骤2；

步骤2，将向待检测的封装芯片施加的工作电压U_工切换为静电电压U_静，以对待检测的封装芯片释放静电，记录静电电压U_静的持续时间T_a；

步骤3，关闭向待检测的封装芯片施加的静电电压U_静，并静置T_b时间；

步骤4，向待检测的封装芯片施加工作电压U_工，并检测所述待检测的封装芯片的I-V曲线，待I-V曲线检测合格时，记录从施加工作电压U_工到I-V曲线检测合格的用时T_c；

步骤5，循环执行步骤2~步骤4，直至待检测的封装芯片的I-V曲线检测不合格，测试阶段结束；

步骤6，统计步骤2~步骤4的循环次数，并计算待检测的封装芯片的累积静电放电能量；

步骤7，将抗静电能力合格的封装芯片的累积静电放电能量与待检测的封装芯片的累积静电放电能量进行对比，以确定待检测的封装芯片的抗静电能力是否合格；

其中，步骤6中，采用下式计算待检测的封装芯片的累积静电放电能量：

W_总=W₁+W₂+W₃+...+W_n；

其中，W_总表示待检测的封装芯片的累积静电放电能量；n表示步骤6统计的循环次数；W₁表示第一次循环时，待检测的封装芯片的累积静电放电能量；W₂表示第二次循环时，待检测的封装芯片的累积静电放电能量；W₃表示第三次循环时，待检测的封装芯片的累积静电放电能量；W_n表示第n次循环时，待检测的封装芯片的累积静电放电能量；

其中，采用下式计算W_n：

W_n=[U_静*f(T₁)*(T₁-0)+U_静*f(T₂)*(T₂-T₁)+U_静*f(T₃)*(T₃-T₂)+...+U_静*f(T_m)*(T_m-T_m-1)]

其中，m表示第n次循环时，在静电电压U_静的持续时间T_a内的采样次数；T₁表示第一次采样对应的时刻；T₂表示第二次采样对应的时刻；T₃表示第三次采样对应的时刻；T_m-1表示第(m-1)次采样对应的时刻；T_m表示第m次采样对应的时刻；f(T₁)表示T₁时刻的静电放电电流，f(T₂)表示T₂时刻的静电放电电流，f(T₃)表示T₃时刻的静电放电电流，f(T_m-1)表示T_m-1时刻的静电放电电流，f(T_m)表示T_m时刻的静电放电电流。

根据本发明提供的封装芯片抗静电能力检测方法，在向封装芯片施加工作电压、且封装芯片的I-V曲线检测合格的前提下，循环进行施加静电电压、静置、施加工作电压的过程，直至封装芯片的I-V曲线检测不合格，然后统计循环次数，并计算封装芯片的累积静电放电能量，最后将其与抗静电能力合格的封装芯片的累积静电放电能量进行对比，实现抗静电能力合格与否的检测。由于封装芯片轻微、较轻微的静电损伤，会导致封装芯片的抗累积静电能力下降，因此，通过本发明提供的方法，能够判断出封装芯片是否有轻微或者较轻微的静电损伤，且本发明操作简单、检测成本低，提供了封装芯片抗静电能力检测的替代方法。

此外，上述封装芯片抗静电能力检测方法，其中，步骤2中，施加的静电电压U_静满足以下条件式：

U_静= U_标*（1+δ）

其中，U_标表示标准静电电压，δ表示静电累积系数，且δ≥0。

上述封装芯片抗静电能力检测方法，其中，U_标的取值为2000V、4000V、6000V、8000V中的任一种。

上述封装芯片抗静电能力检测方法，其中，步骤7具体包括：

若待检测的封装芯片的累积静电放电能量大于或等于抗静电能力合格的封装芯片的累积静电放电能量，确定待检测的封装芯片的抗静电能力合格；

若待检测的封装芯片的累积静电放电能量小于抗静电能力合格的封装芯片的累积静电放电能量，确定待检测的封装芯片的抗静电能力不合格。

上述封装芯片抗静电能力检测方法，其中，在步骤1之前，所述方法还包括：

在待检测的封装芯片反面涂胶，以将待检测的封装芯片固定到绝缘工件上，按压3~5秒，然后静置3~5分钟。

上述封装芯片抗静电能力检测方法，其中，在步骤1之前，所述方法还包括：

在待检测的封装芯片的上方布置等离子发生器，使等离子发生器与待检测的封装芯片对应设置，控制等离子发生器运行5~10秒。

上述封装芯片抗静电能力检测方法，其中，在步骤2中，通过继电器将向待检测的封装芯片施加的工作电压U_工切换为静电电压U_静。

上述封装芯片抗静电能力检测方法，其中，在步骤6中，所述方法还包括：

将抗静电能力合格的封装芯片的循环次数与待检测的封装芯片的循环次数进行对比，若待检测的封装芯片的循环次数大于或等于抗静电能力合格的封装芯片的循环次数，则确定待检测的封装芯片的抗静电能力合格；

若待检测的封装芯片的循环次数小于抗静电能力合格的封装芯片的循环次数，确定待检测的封装芯片的抗静电能力不合格。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实施例了解到。

附图说明

本发明实施例的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明一实施例提供的封装芯片抗静电能力检测方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明一实施例提供的封装芯片抗静电能力检测方法，包括以下步骤：

步骤1，向待检测的封装芯片施加工作电压U_工，并检测所述待检测的封装芯片的I-V曲线，待I-V曲线检测合格时，执行步骤2。

其中，具体实施时，在步骤1之前，所述方法还包括：

在待检测的封装芯片反面涂胶，以将待检测的封装芯片固定到绝缘工件上，按压3~5秒，然后静置3~5分钟。

此外，为了减少环境干扰，在步骤1之前，所述方法还包括：

在待检测的封装芯片的上方布置等离子发生器，使等离子发生器与待检测的封装芯片对应设置，控制等离子发生器运行5~10秒，然后再向待检测的封装芯片施加工作电压U_工。施加的工作电压U_工是根据待检测的封装芯片型号确定的，然后选定待检测的封装芯片的2个针脚（一个针脚为正极，另一个针脚为负极），通过这2个针脚向待检测的封装芯片施加工作电压U_工。

待检测的封装芯片的I-V曲线合格，说明该封装芯片能够正常工作，但不确定是否存在轻微或者较轻微的静电损伤。

步骤2，将向待检测的封装芯片施加的工作电压U_工切换为静电电压U_静，以对待检测的封装芯片释放静电，记录静电电压U_静的持续时间T_a。

其中，施加的静电电压U_静满足以下条件式：

U_静= U_标*（1+δ）

其中，U_标表示标准静电电压，δ表示静电累积系数，且δ≥0，静电累积系数可以根据检测需求进行确定，若要求封装芯片的抗静电能力比较强，可以适当增大δ，反之，若要求封装芯片的抗静电能力比较弱，可以适当减小δ。静电电压U_静的持续时间T_a则可以根据实际情况进行确定。

具体的，U_标的取值可以为2000V、4000V、6000V、8000V中的任一种。

此外，具体实施时，可以通过继电器将向待检测的封装芯片施加的工作电压U_工切换为静电电压U_静。

步骤3，关闭向待检测的封装芯片施加的静电电压U_静，并静置T_b时间。

其中，静置T_b时间是为了让封装芯片释放静电，以进行后续实验，T_b例如为3s。

步骤4，向待检测的封装芯片施加工作电压U_工，并检测所述待检测的封装芯片的I-V曲线，待I-V曲线检测合格时，记录从施加工作电压U_工到I-V曲线检测合格的用时T_c。

其中，在静置T_b时间后，仍然通过继电器将向待检测的封装芯片施加的电压切换为工作电压U_工。

记录从施加工作电压U_工到I-V曲线检测合格的用时T_c是为了统计一个循环周期的用时，具体的，一个循环周期的用时T_循=T_a+ T_b+ T_c。

步骤5，循环执行步骤2~步骤4，直至待检测的封装芯片的I-V曲线检测不合格，测试阶段结束。

步骤6，统计步骤2~步骤4的循环次数，并计算待检测的封装芯片的累积静电放电能量。

其中，具体采用下式计算待检测的封装芯片的累积静电放电能量：

W_总=W₁+W₂+W₃+...+W_n；

其中，W_总表示待检测的封装芯片的累积静电放电能量；n表示步骤6统计的循环次数；W₁表示第一次循环时，待检测的封装芯片的累积静电放电能量；W₂表示第二次循环时，待检测的封装芯片的累积静电放电能量；W₃表示第三次循环时，待检测的封装芯片的累积静电放电能量；W_n表示第n次循环时，待检测的封装芯片的累积静电放电能量。

其中，具体采用下式计算W_n：

W_n=[U_静*f(T₁)*(T₁-0)+U_静*f(T₂)*(T₂-T₁)+U_静*f(T₃)*(T₃-T₂)+...+U_静*f(T_m)*(T_m-T_m-1)]

其中，m表示第n次循环时，在静电电压U_静的持续时间T_a内的采样次数，具体的，m=H*T_a，H表示采样频率；T₁表示第一次采样对应的时刻；T₂表示第二次采样对应的时刻；T₃表示第三次采样对应的时刻；T_m-1表示第(m-1)次采样对应的时刻；T_m表示第m次采样对应的时刻；f(T₁)表示T₁时刻的静电放电电流，f(T₂)表示T₂时刻的静电放电电流，f(T₃)表示T₃时刻的静电放电电流，f(T_m-1)表示T_m-1时刻的静电放电电流，f(T_m)表示T_m时刻的静电放电电流。

步骤7，将抗静电能力合格的封装芯片的累积静电放电能量与待检测的封装芯片的累积静电放电能量进行对比，以确定待检测的封装芯片的抗静电能力是否合格。

其中，具体实施时，在相同的测试条件下，对抗静电能力合格的封装芯片（例如经过耐久实验检合格的某品牌的封装芯片）执行上述步骤1至步骤6，得到该抗静电能力合格的封装芯片的W_总’，然后将W_总’与W_总进行比较。

若W_总≥W_总’，则说明待检测的封装芯片的抗静电能力是合格的。

反之，若W_总＜W_总’，则判定待检测的封装芯片的抗静电能力不合格。

此外，作为一个具体示例，在步骤6中，所述方法还可以包括：

将抗静电能力合格的封装芯片的循环次数与待检测的封装芯片的循环次数进行对比，以确定待检测的封装芯片的抗静电能力是否合格。即通过比较循环次数的方式来确定待检测的封装芯片的抗静电能力是否合格，能够进一步提升检测效率。

在相同的测试条件下，对抗静电能力合格的封装芯片（例如经过耐久实验检合格的某品牌的封装芯片）执行上述步骤1至步骤6，得到该抗静电能力合格的封装芯片的循环次数n’，然后将n’与n进行比较。

若n≥n’，即待检测的封装芯片的循环次数大于或等于抗静电能力合格的封装芯片的循环次数，则确定待检测的封装芯片的抗静电能力合格。

反之，若n＜n’，即待检测的封装芯片的循环次数小于抗静电能力合格的封装芯片的循环次数，则确定待检测的封装芯片的抗静电能力不合格。

根据上述的封装芯片抗静电能力检测方法，在向封装芯片施加工作电压、且封装芯片的I-V曲线检测合格的前提下，循环进行施加静电电压、静置、施加工作电压的过程，直至封装芯片的I-V曲线检测不合格，然后统计循环次数，并计算封装芯片的累积静电放电能量，最后将其与抗静电能力合格的封装芯片的累积静电放电能量进行对比，实现抗静电能力合格与否的检测。由于封装芯片轻微、较轻微的静电损伤，会导致封装芯片的抗累积静电能力下降，因此，通过本发明提供的方法，能够判断出封装芯片是否有轻微或者较轻微的静电损伤，且本发明操作简单、检测成本低，提供了封装芯片抗静电能力检测的替代方法。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (8)

1.一种封装芯片抗静电能力检测方法，其特征在于，包括：

步骤1，向待检测的封装芯片施加工作电压U_工，并检测所述待检测的封装芯片的I-V曲线，待I-V曲线检测合格时，执行步骤2；

步骤2，将向待检测的封装芯片施加的工作电压U_工切换为静电电压U_静，以对待检测的封装芯片释放静电，记录静电电压U_静的持续时间T_a；

步骤3，关闭向待检测的封装芯片施加的静电电压U_静，并静置T_b时间；

步骤4，向待检测的封装芯片施加工作电压U_工，并检测所述待检测的封装芯片的I-V曲线，待I-V曲线检测合格时，记录从施加工作电压U_工到I-V曲线检测合格的用时T_c；

步骤5，循环执行步骤2~步骤4，直至待检测的封装芯片的I-V曲线检测不合格，测试阶段结束；

步骤6，统计步骤2~步骤4的循环次数，并计算待检测的封装芯片的累积静电放电能量；

步骤7，将抗静电能力合格的封装芯片的累积静电放电能量与待检测的封装芯片的累积静电放电能量进行对比，以确定待检测的封装芯片的抗静电能力是否合格；

其中，步骤6中，采用下式计算待检测的封装芯片的累积静电放电能量：

W_总=W₁+W₂+W₃+...+W_n；

其中，W_总表示待检测的封装芯片的累积静电放电能量；n表示步骤6统计的循环次数；W₁表示第一次循环时，待检测的封装芯片的累积静电放电能量；W₂表示第二次循环时，待检测的封装芯片的累积静电放电能量；W₃表示第三次循环时，待检测的封装芯片的累积静电放电能量；W_n表示第n次循环时，待检测的封装芯片的累积静电放电能量；

其中，采用下式计算W_n：

W_n=[U_静*f(T₁)*(T₁-0)+U_静*f(T₂)*(T₂-T₁)+U_静*f(T₃)*(T₃-T₂)+...+U_静*f(T_m)*(T_m-T_m-1)]

其中，m表示第n次循环时，在静电电压U_静的持续时间T_a内的采样次数；T₁表示第一次采样对应的时刻；T₂表示第二次采样对应的时刻；T₃表示第三次采样对应的时刻；T_m-1表示第(m-1)次采样对应的时刻；T_m表示第m次采样对应的时刻；f(T₁)表示T₁时刻的静电放电电流，f(T₂)表示T₂时刻的静电放电电流，f(T₃)表示T₃时刻的静电放电电流，f(T_m-1)表示T_m-1时刻的静电放电电流，f(T_m)表示T_m时刻的静电放电电流。

2.根据权利要求1所述的封装芯片抗静电能力检测方法，其特征在于，步骤2中，施加的静电电压U_静满足以下条件式：

U_静= U_标*（1+δ）

其中，U_标表示标准静电电压，δ表示静电累积系数，且δ≥0。

3.根据权利要求2所述的封装芯片抗静电能力检测方法，其特征在于，U_标的取值为2000V、4000V、6000V、8000V中的任一种。

4.根据权利要求1所述的封装芯片抗静电能力检测方法，其特征在于，步骤7具体包括：

若待检测的封装芯片的累积静电放电能量大于或等于抗静电能力合格的封装芯片的累积静电放电能量，确定待检测的封装芯片的抗静电能力合格；

若待检测的封装芯片的累积静电放电能量小于抗静电能力合格的封装芯片的累积静电放电能量，确定待检测的封装芯片的抗静电能力不合格。

5.根据权利要求1所述的封装芯片抗静电能力检测方法，其特征在于，在步骤1之前，所述方法还包括：

在待检测的封装芯片反面涂胶，以将待检测的封装芯片固定到绝缘工件上，按压3~5秒，然后静置3~5分钟。

6.根据权利要求1所述的封装芯片抗静电能力检测方法，其特征在于，在步骤1之前，所述方法还包括：

在待检测的封装芯片的上方布置等离子发生器，使等离子发生器与待检测的封装芯片对应设置，控制等离子发生器运行5~10秒。

7.根据权利要求1所述的封装芯片抗静电能力检测方法，其特征在于，在步骤2中，通过继电器将向待检测的封装芯片施加的工作电压U_工切换为静电电压U_静。

8.根据权利要求1所述的封装芯片抗静电能力检测方法，其特征在于，在步骤6中，所述方法还包括：

将抗静电能力合格的封装芯片的循环次数与待检测的封装芯片的循环次数进行对比，若待检测的封装芯片的循环次数大于或等于抗静电能力合格的封装芯片的循环次数，则确定待检测的封装芯片的抗静电能力合格；

若待检测的封装芯片的循环次数小于抗静电能力合格的封装芯片的循环次数，确定待检测的封装芯片的抗静电能力不合格。

Images