CN108398631A - 静电放电失效验证方法 - Google Patents

Abstract

本发明涉及一种静电放电失效验证方法，包括步骤：对待验证芯片进行失效分析，记录待验证芯片的损伤信息；获取与待验证芯片同批次的良品芯片的损伤信息，良品芯片的损伤信息根据良品芯片通过静电放电模拟损伤测试分析得到；将良品芯片的损伤信息与待验证芯片的损伤信息进进行对比分析，判断待验证芯片是否发生静电放电失效；当良品芯片的损伤信息与待验证芯片的损伤信息一致时，则待验证芯片发生静电放电失效。上述静电放电失效验证方法，在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。

Description

静电放电失效验证方法

技术领域

本发明涉及集成电路领域，特别是涉及一种静电放电失效验证方法。

背景技术

随着科学技术的发展，越来越高集成度和小型化的集成电路芯片被运用到电子产品中。然而，由于器件特征尺寸不断减小、栅氧层厚度不断变薄、集成度不断提高，集成电路的失效问题变的更加严重，ESD(Electrostatic Damage,静电放电损伤)是其中较为典型的一种失效方式。

在通过端口伏安特性测试时发现有漏电但在开封后直接观察芯片表面有没有明显的烧毁的情况下，传统的做法是直接把它当作静电放电失效来进行失效分析。然而，这种情况下引起的失效并不一定是静电放电失效，只能叫做疑似静电放电失效，如果把这种疑似静电放电失效直接当作静电放电失效来进行失效分析，会导致得到的分析结果不准确。因此，传统的静电放电失效分析方法存在可靠性差的缺点。

发明内容

基于此，有必要针对传统的静电放电失效分析方法存在可靠性差的缺点问题，提供一种静电放电失效验证方法。

一种静电放电失效验证方法，包括以下步骤：对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息；获取与所述待验证芯片同批次的良品芯片的损伤信息，所述良品芯片的损伤信息根据所述良品芯片通过静电放电模拟损伤测试分析得到；将所述良品芯片的损伤信息与所述待验证芯片的损伤信息进进行对比分析，判断所述待验证芯片是否发生静电放电失效；当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，则所述待验证芯片发生静电放电失效。

在一个实施例中，所述获取与所述待验证芯片同批次的良品芯片的损伤信息的步骤，包括：根据所述待验证芯片的损伤信息，得到导致所述待验证芯片失效的外部异常电信号的输入引脚；根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息。

在一个实施例中，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤之前，还包括：对与所述待验证芯片同批次的良品芯片进行开封，暴露内部芯片。

在一个实施例中，所述对与所述待验证芯片同批次的良品芯片进行开封包括：对两个或两个以上的良品芯片进行开封。

在一个实施例中，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤，包括：将与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚通过测试夹具接入静电放电模拟损伤测试的设备进行测试，所述测试夹具用于将所述良品芯片接入不同的静电放电模拟损伤测试的设备进行测试；采用显微镜对测试后的所述良品芯片进行扫描观察分析，得到所述良品芯片的损伤信息。

在一个实施例中，对所述良品芯片进行静电放电模拟损伤测试为，采用步进式进行静电放电模拟损伤测试。

在一个实施例中，所述采用显微镜对测试后的良品芯片进行扫描观察分析，得到所述良品芯片的损伤信息的步骤，包括：当所述良品芯片的端口伏安特性出现明显变化时，利用电子显微镜对所述静电放电模拟损伤测试之后的芯片的损伤点进行扫描观察，得到所述良品芯片的损伤信息；当所述电子显微镜不能得到明显的损伤信息时，对所述损伤点进行失效定位后再进行扫描观察。

在一个实施例中，所述损伤信息包括损伤位置和损伤微观样貌特征。

在一个实施例中，所述对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息的步骤，包括：对待验证芯片进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查；记录所述待验证芯片的损伤位置和损伤微观样貌特征。

在一个实施例中，所述当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，还包括：对所述待验证芯片进行静电放电失效分析。

上述静电放电失效验证方法，在发现待验证芯片发生疑似静电放电失效时，记录待验证芯片的损伤信息，并且获取与待验证芯片同批次的良品芯片的损伤信息，再把良品芯片的损伤信息和待验证芯片的损伤信息进行对比分析，判断待验证芯片是否发生了静电放电失效。在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。

附图说明

图1为一实施例中静电放电失效验证方法的流程图；

图2为一实施例中对待验证芯片失效分析的流程示意图；

图3为一实施例中获取良品芯片损伤信息的流程示意图；

图4为一实施例中静电放电模拟损伤测试分析的流程示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

请参阅图1，一种静电放电失效验证方法，包括：

步骤S100，对待验证芯片进行失效分析，记录待验证芯片的损伤信息。

具体地，当发现芯片发生疑似静电放电失效时，对其进行失效分析，疑似静电放电失效是指芯片发生失效，但是又不能确定是否为静电放电引起的失效，具体表现为，通过端口IV特性(伏安特性)分析时，发现有漏电现象，但是开封后，在芯片的表面又没有观察到明显的烧毁。对发生疑似静电放电失效的芯片，即待验证芯片进行分析之后，记录相对应的损伤信息。

在一个实施例中，请参阅图2，步骤S100包括步骤S110和步骤S120。

步骤S110，对待验证芯片进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查。

具体地，当发现有芯片发生疑似静电放电失效时，按照常规的失效分析流程，对发生疑似静电放电失效的芯片进行观察和分析，即进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查，得到相应损伤点的损伤信息，其中，损伤信息包括损伤位置和损伤微观样貌特征。进一步地，当在外观检查和声学扫描显微镜下无法观察到明显的损伤点时，可以采用EMMI等技术进行失效点的定位。采用EMMI等技术进行定位能够快速的找到不明显的损伤点，提高静电放电失效验证的效率。

步骤S120，记录待验证芯片的损伤位置和损伤微观样貌特征。

具体地，在进行损伤位置和损伤微观样貌特征的纪录时，可以采用图片的形式将损伤位置和损伤微观样貌特征进行保存，还可以是采用其它形式进行保存，比如说以录制视频的方式进行保存。将待验证芯片的损伤位置和损伤微观样貌特征进行记录，以便于后续步骤中对待验证芯片进行验证。

在一个实施例中，当良品芯片的损伤信息与待验证芯片的损伤信息一致时，还包括：对待验证芯片进行静电放电失效分析。

具体地，在进行的验证和分析之后，得到良品芯片和待验证芯片的损伤位置和损伤微观样貌特征基本一致时，即可认为待验证芯片发生了静电放电失效。此时，可以将待验证芯片当作发生静电放电失效的芯片来进行静电放电失效分析，进一步地确定静电放电失效的原因。通过对芯片静电放电失效的分析，对芯片采取相应的保护措施，能够有效地提高芯片的使用寿命。

步骤S200，获取与待验证芯片同批次的良品芯片的损伤信息。

其中，良品芯片的损伤信息根据良品芯片通过静电放电模拟损伤测试分析得到。具体地，良品芯片为与待验证芯片同批次未使用且未发生任何损伤的芯片，获取与待验证芯片同批次的良品芯片的损伤信息时，可以是已经在发现静电放电失效之前，已经对发生静电放电失效同批次的良品芯片进行了静电放电模拟损伤测试，将得到的损伤信息进行存储；在发现有芯片发生疑似静电放电失效时，对发生疑似静电放电失效的芯片进行失效分析，得到相应损伤信息之后，直接获取同批次良品芯片对应的损伤信息即可。还可以是发现芯片疑似静电放电失效之后，获取与发生疑似静电放电失效的芯片同批次的良品芯片，对良品芯片进行相应的静电放电模拟损伤测试分析得到。

在一个实施例中，请参阅图3，步骤S200包括，步骤S220和步骤S230。

步骤S220，根据待验证芯片的损伤信息，得到导致待验证芯片失效的外部异常电信号的输入引脚。

具体地，根据待验证芯片的损伤信息，可以得到待验证芯片上损伤点的位置，损伤点是指发生疑似静电放电失效时，在芯片表面形成的不能明显观察到的烧毁，根据损伤点的位置和芯片表面的布线连通关系，经过合理的分析就能够得到与损伤点相对应的输入引脚。进一步地，输入引脚为成对出现，比如说，信号输入引脚与接地引脚构成一对输入引脚。

步骤S230，根据与待验证芯片同批次的良品芯片中，与外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到良品芯片的损伤信息。

具体地，在得到发生疑似静电放电失效的芯片中，外部电信号异常的输入引脚之后，找到良品芯片中与外部电信号异常的输入引脚相对应的输入引脚，并将良品芯片中相对应的输入引脚接入静电放电模拟损伤测试的设备上进行静电放电损伤的模拟测试分析，即模拟芯片发生静电放电的过程，使良品芯片发生静电放电失效，对静电放电损伤的模拟测试之后的良品芯片进行观察分析，得到静电放电损伤的模拟测试之后的良品芯片的损伤信息。进一步地，在进行静电放电模拟时，可以采用HBM(Human-Body Model，人体放电模型)模型、MM(Machine Model，机器放电模型)模型、CDM(Charged-Device Mod，元件充电模型)模型或者FIM(Field-Induced Model，电场感应模型)模型，其中，采用HBM模型时，步进电压为100-500V，采用MM模型或CDM模型时，步进电压为10-100V，具体采用哪种放电模型，根据实际情况来进行选择。

在一个实施例中，请继续参阅图3，步骤S230之前还包括步骤S210。

步骤S210，对与待验证芯片同批次的良品芯片进行开封，暴露内部芯片。

具体地，现有的芯片均在外部封装有一个外壳，以达到安放、固定、密封、保护芯片和增强电热性能的作用，封装好的芯片也有相应的引脚引出，在进行良品芯片与待验证芯片的外部电信号异常输入引脚相应的输入引脚引出时，也可以直接根据封装好的良品芯片引出对应引脚，但是，在后续的步骤中仍然要将良品芯片进行开封，以便于观察损伤点的损伤信息。在本实施例中，在进行引脚引出时，直接将良品芯片进行开封，然后对与待验证芯片的外部异常电信号输入引脚进行焊线引出，从而进行静电放电模拟损伤测试。通常芯片采用塑料、陶瓷、玻璃或金属进行封装，针对不同的封装材料，在进行开封时所采用的方法也就不一样，比如说，采用化学腐蚀方法去除塑料封装，在去除封装的同时可能会对微小损伤点有破环作用。因此，本实施例中采用先开封在进行焊线引出引脚的方式，在开封时若对芯片造成破坏，可以在出现静电放电损伤之前观察到，不会把它当作静电放电损伤点。进一步提高静电放电失效验证方法的可靠性。应当指出的是，直接采用封装好的良品芯片进行引脚引出还是开封之后焊线引出，应当根据具体的封装方式和开封方法来确定，步骤S210可以在步骤S220之前，也可以在步骤S220之后。

进一步地，在一个实施例中，对与待验证芯片同批次的良品芯片进行开封包括：对两个或两个以上的良品芯片进行开封。

具体地，在对与待验证芯片同批次的良品芯片进行开封时，开封的良品芯片为并不唯一，抽取两个以上的良品芯片来进行静电放电模拟损伤测试，避免单个良品芯片进行静电放电模拟损伤测试所得到的结果不准确，采用两个以上的良品芯片来进行静电放电模拟损伤测试，进一步提高静电放电失效验证方法的可靠性。应当指出的是，在另一个实施例中，也可以直接使用一个良品芯片来进行静电放电模拟损伤测试，只要能得到合理的测试结果即可，本实施例中，采用的良品芯片个数为1-3个。

在一个实施例中，请参阅图4，步骤S230包括步骤S231和步骤S232。

步骤S231，将与待验证芯片同批次的良品芯片中，与外部异常电信号的输入引脚相应的输入引脚通过测试夹具接入静电放电模拟损伤测试的设备进行测试。

测试夹具用于将良品芯片接入不同的静电放电模拟损伤测试的设备进行测试。具体地，测试夹具为一个简单的开关切换测试通道电路，可以择接通端口IV测试回路，也可以切换至EMMI(Emission Microscope，微光显微镜)扫描检测回路，实现试验过程便捷接线。因为通常做模拟试验和端口IV测试是不在一台设备上完成的，而且都需要接线，引入专用的测试夹具可以快捷的切换，减少测试时间。在进行测试时，将与待验证芯片同批次的良品芯片中，与外部异常电信号的输入引脚相应的输入引脚焊线引出之后，接到测试夹具上，测试夹具的另一端有相应的接线引出，用于与静电放电模拟损伤测试设备相连接。

进一步地，在一个实施例中，对良品芯片进行静电放电模拟损伤测试为，采用步进式进行静电放电模拟损伤测试。

具体地，将良品芯片与待验证芯片的外部电信号异常输入引脚相对应的输入引脚接入测试夹具，通过测试夹具接入静电放电模拟的设备上之后，选择合适的静电放电模型来进行步进式模拟，针对不同的模型，步进式电压的大小也不一样。例如，采用HBM放电模型进行模拟静电放电时，步进电压的大小为100V-500V。再用步进式进行静电放电模拟时，电压每增加一次时，输出对应的端口伏安特性曲线，当得到的伏安特性曲线发生明显变化时，停止静电放电模拟，对得到的损伤点进行观察分析。

步骤S232，采用显微镜对测试后的良品芯片进行扫描观察分析，得到良品芯片的损伤信息。

具体地，对良品芯片进行静电放电模拟损伤测试之后，就会在良品芯片表面得到相应的损伤点，利用显微镜对得到的损伤点进行扫面观察就能够得到损伤点的损伤信息。进一步地，可以利用光学显微镜或者电子显微镜对静电放电模拟损伤测试之后的良品芯片表面的损伤点进行扫描观察，得到损伤点的损伤信息。

在一个实施例中，步骤S232包括：当良品芯片的端口伏安特性出现明显变化时，利用电子显微镜对静电放电模拟损伤测试之后的芯片的损伤点进行扫描观察，得到良品芯片的损伤信息；当电子显微镜不能得到明显的损伤信息时，对损伤点进行失效定位后再进行扫描观察。

具体地，采用步进式进行静电放电模拟损伤测试时，同时记录每一次电压增加时对应的端口伏安特性曲线，当伏安特性曲线发生明显变化时，停止静电放电模拟，采用电子显微镜对得到的良品芯片进行扫描观察。但是，在扫描过程中，可能会因为电子显微镜或其它因素的干扰，或者完成静电放电损伤模拟之后的损伤形貌不清晰，无法得到明显的损伤信息。当发生这种情况时，首先对损伤点进行失效定位，采用激光发射显微扫描定位，之后再利用电子显微镜扫描观察。

步骤S300，将良品芯片的损伤信息与待验证芯片的损伤信息进进行对比分析，判断待验证芯片是否发生静电放电失效。

具体地，将良品芯片经过静电放电模拟损伤测试分析得到的损伤信息，与发生疑似静电放电失效的芯片经过失效分析得到的损伤信息进行对比分析，根据对比分析的结果，确定发生疑似静电放电失效的芯片是否真的为静电放电失效。进一步地，在一个实施例中，损伤信息包括损伤位置和损伤微观样貌特征，在进行对比分析时，将良品芯片经静电放电模拟损伤得到的损伤位置和损伤微观样貌特征与发生疑似静电放电失效的芯片的损伤位置和损伤微观样貌特征均进行对比。

步骤S400，当良品芯片的损伤信息与待验证芯片的损伤信息一致时，则待验证芯片发生静电放电失效。

具体地，可以认为，在良品芯片和待验证芯片的损伤位置和损伤微观样貌特征基本一致时，待验证芯片发生了静电放电失效。进一步地，良品芯片经过静电放电模拟损伤测试得到的损伤位置和待验证芯片的损伤位置一致，且良品芯片的损伤微观样貌特征和待验证芯片的损伤微观样貌特征的相似度大于95％时，即可认为待验证芯片发生了静电放电失效。可以理解，在良品芯片经过静电放电模拟损伤测试得到的损伤位置和待验证芯片的损伤位置一致时，在误差允许的范围内，损伤微观样貌特征的相似度不一定大于95％，还可以稍微小于95％。

为了便于理解本发明的技术方案，下面结合具体实施例进行解释说明：

对待验证芯片(即发生疑似静电放电失效的芯片)按照常规失效分析流程，对失效集成电路样品进行外观检查、端口IV特性分析、X光观察、声学扫描显微镜检查，检查发现集成电路的PIN26(VIN)引脚对PIN8(GND)存在电阻特性，开封观察内部芯片，PIN26(VIN)引脚附近芯片表面未观察到明显异常烧毁、击穿点，通过光发射显微镜扫描定位到端口保护电路存在异常亮点，通过去除钝化层及金属化层，在电子扫描显微镜下观察到损伤部位，呈现2um的电击穿损伤形貌；通过集成电路引脚排布图以及芯片版图，可确定导致损伤的异常电信号来自于PIN26(VIN)，结合应用电路，可确认PIN26(VIN)为导致集成电路疑似ESD损伤的外部异常电信号的输入引脚；取1只同批次未使用良品芯片，采用化学方法进行开封，暴露内部芯片，并将良品与待验证芯片相应的引脚PIN26(VIN)、PIN8(GND)进行焊线引出；将已开封的良品芯片，装入测试夹具中，并将焊出的引线分别接至测试夹具的接线端上，并采用晶体管图示仪测试两个引脚之间的端口IV特性；采用CDM模型，从500V开始，对所拆封良品芯片进行步进式静电放电模拟损伤试验，每完成一次ESD放电试验后，测试端口IV特性，并与初始曲线进行比较，观察是否出现明显变化；当模拟至2000V时，器件端口IV出现明显变化，从二极管结特性变化为电阻特性；利用光学显微镜、电子扫描显微镜观察模拟放电损伤点，芯片表面未观察到明显异常，此时，利用激光发射显微扫描定位失效点，结果在与失效样品类似的位置观察到异常亮点；然后再对芯片进行去层观察，结果在电子扫描显微镜下观察到损伤部位，同样呈现2um左右的过电击穿损伤形貌。通过对比良品芯片和待验证芯片的损伤点的位置和微观形貌特征，认为两者基本吻合，可以认定失效样品是由于静电放电引起的失效，最后对待验证芯片进行静电放电失效分析，确定失效分析的原因。

上述静电放电失效验证方法，在发现待验证芯片发生疑似静电放电失效时，记录待验证芯片的损伤信息，并且获取与待验证芯片同批次的良品芯片的损伤信息，再把良品芯片的损伤信息和待验证芯片的损伤信息进行对比分析，判断待验证芯片是否发生了静电放电失效。在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种静电放电失效验证方法，其特征在于，包括以下步骤：

对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息；

获取与所述待验证芯片同批次的良品芯片的损伤信息，所述良品芯片的损伤信息根据所述良品芯片通过静电放电模拟损伤测试分析得到；

将所述良品芯片的损伤信息与所述待验证芯片的损伤信息进进行对比分析，判断所述待验证芯片是否发生静电放电失效；

当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，则所述待验证芯片发生静电放电失效。

2.根据权利要求1所述的静电放电失效验证方法，其特征在于，所述获取与所述待验证芯片同批次的良品芯片的损伤信息的步骤，包括：

根据所述待验证芯片的损伤信息，得到导致所述待验证芯片失效的外部异常电信号的输入引脚；

根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息。

3.根据权利要求2所述的静电放电失效验证方法，其特征在于，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤之前，还包括：

对与所述待验证芯片同批次的良品芯片进行开封，暴露内部芯片。

4.根据权利要求3所述的静电放电失效验证方法，其特征在于，所述对与所述待验证芯片同批次的良品芯片进行开封包括：对两个或两个以上的良品芯片进行开封。

5.根据权利要求2所述的静电放电失效验证方法，其特征在于，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤，包括：

将与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚通过测试夹具接入静电放电模拟损伤测试的设备进行测试，所述测试夹具用于将所述良品芯片接入不同的静电放电模拟损伤测试的设备进行测试；

采用显微镜对测试后的所述良品芯片进行扫描观察分析，得到所述良品芯片的损伤信息。

6.根据权利要求5所述的静电放电失效验证方法，其特征在于，对所述良品芯片进行静电放电模拟损伤测试为，采用步进式进行静电放电模拟损伤测试。

7.根据权利要求6所述的静电放电失效验证方法，其特征在于，所述采用显微镜对测试后的良品芯片进行扫描观察分析，得到所述良品芯片的损伤信息的步骤，包括：

当所述良品芯片的端口伏安特性出现明显变化时，利用电子显微镜对所述静电放电模拟损伤测试之后的芯片的损伤点进行扫描观察，得到所述良品芯片的损伤信息；

当所述电子显微镜不能得到明显的损伤信息时，对所述损伤点进行失效定位后再进行扫描观察。

8.根据权利要求1所述的静电放电失效验证方法，其特征在于，所述损伤信息包括损伤位置和损伤微观样貌特征。

9.根据权利要求8所述的静电放电失效验证方法，其特征在于，所述对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息的步骤，包括：

对待验证芯片进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查；

记录所述待验证芯片的损伤位置和损伤微观样貌特征。

10.根据权利要求1所述的静电放电失效验证方法，其特征在于，所述当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，还包括：

对所述待验证芯片进行静电放电失效分析。