JP7370921B2 - 部分放電測定器及び部分放電測定方法 - Google Patents

Description

本発明は、部分放電測定器及び部分放電測定方法に関する。

特許文献１には、インバータ駆動モータの検査診断方法に関する技術が開示されている。この文献に記載された方法では、モータを検査又は診断する際に用いるインバータパルス試験電源のパルス立ち上がり時間が、検査診断対象であるモータ端子においてインバータ駆動時に観測されるサージ電圧の立ち上がり時間と異なる際には、モータ巻線ターン間においてインバータ駆動時に発生するピーク電圧を印加するのに必要な値だけ、インバータパルス試験電源のサージ電圧の大きさを高く、或いは低くする。

特開２０１１－１５８４７９号公報

測定対象物の絶縁体に生じる部分放電（ボイド放電、沿面放電及びコロナ放電）を測定するための部分放電測定器として、測定対象物に試験電圧を印加し、その際に測定対象物において検出される電荷等の電気信号に基づいて、部分放電の発生の有無を測定するものがある。試験電圧としては、例えば立ち上がり部分及び立ち下がり部分を有する矩形波状のパルス波形を含むものが用いられる。しかしながらその場合、部分放電と関係なく、パルス波形の立ち上がり及び立ち下がりに起因するノイズが電気信号に混入し、このノイズを部分放電として誤検出してしまうことがある。したがって、そのような誤検出を防ぐため、電気信号に対する閾値を大きく設定する必要が生じる。その場合、小さな部分放電を検出することが困難となる。

そこで、本発明は、パルス波形の立ち上がり及び立ち下がりに起因するノイズを部分放電として誤検出することを抑制しつつ、より小さな部分放電を検出することを可能とする部分放電測定器及び部分放電測定方法を提供することを目的とする。

本発明に係る部分放電測定器は、立ち上がり及び立ち下がりを有するパルス波形を含む試験電圧を測定対象物に印加するパルス生成回路と、測定対象物に接続される測定端子、及び測定端子と基準電位線との間に直列に接続された容量素子及びインピーダンス素子を有し、インピーダンス素子の両端に生じる電位差を部分放電信号として出力する検出回路と、部分放電信号と閾値とを比較してその比較結果である検出信号を出力する比較回路と、パルス波形の立ち上がり開始タイミングより後の第１のタイミングと、パルス波形の立ち下がり終了タイミングより前の第２のタイミングとの間の検出信号を抽出する信号抽出回路と、を備える。

本発明に係る部分放電測定方法は、立ち上がり及び立ち下がりを有するパルス波形を含む試験電圧を測定対象物に印加するパルス印加ステップと、測定対象物に接続される測定端子と基準電位線との間に直列に接続された容量素子及びインピーダンス素子を有する回路のインピーダンス素子の両端に生じる電位差を部分放電信号として出力する検出ステップと、部分放電信号と閾値とを比較してその比較結果である検出信号を出力する比較ステップと、パルス波形の立ち上がり開始タイミングより後の第１のタイミングと、パルス波形の立ち下がり終了タイミングより前の第２のタイミングとの間の検出信号を抽出する信号抽出ステップと、を含む。

これらの部分放電測定器及び部分放電測定方法では、試験電圧が測定対象物に印加されると、測定対象物において部分放電が生じ、部分放電に起因する電荷が容量素子及びインピーダンス素子に流れる。これによりインピーダンス素子の両端に電圧降下分の電位差が生じ、この電位差が部分放電信号として出力される。この部分放電信号はパルス状の信号であり、部分放電の大きさに応じたピーク高さを有する。そして、比較回路（比較ステップ）において部分放電信号と閾値とが比較され、その比較結果の信号が、部分放電の有無を表す検出信号として出力される。また、この部分放電測定器（部分放電測定方法）は、信号抽出回路（信号抽出ステップ）を更に備える。パルス波形の立ち上がり開始直後及び立ち下がり終了直前においては、立ち上がり及び立ち下がりに起因するノイズが部分放電信号に混入するので、検出信号は、これらのノイズに基づくパルスを含むこととなる。信号抽出回路（信号抽出ステップ）は、パルス波形の立ち上がり開始タイミングより後の第１のタイミングと、パルス波形の立ち下がり終了タイミングより前の第２のタイミングとの間の検出信号を抽出する。すなわち、信号抽出回路（信号抽出ステップ）は、検出信号のうち上記のノイズに起因するパルスが少ないか、ほぼ含まれていないと推定される部分を抽出する。これにより、上記のノイズに起因するパルスが減少した検出信号を出力することができ、上記のノイズを部分放電として誤検出することを抑制できる。また、比較回路（比較ステップ）の閾値を部分放電信号に対して相対的に下げることが可能になり、より小さな部分放電を検出することができる。

上記の部分放電測定器及び部分放電測定方法において、第１のタイミングは、パルス波形の立ち上がり終了タイミングと同じかそれより後であってもよい。この場合、検出信号から、パルス波形の立ち上がりに起因するノイズに基づくパルスをより確実に排除することができる。したがって、該ノイズを部分放電として誤検出することをより確実に抑制できる。

上記の部分放電測定器及び部分放電測定方法において、第２のタイミングは、パルス波形の立ち下がり開始タイミングと同じかそれより前であってもよい。この場合、検出信号から、パルス波形の立ち下がりに起因するノイズに基づくパルスをより確実に排除することができる。したがって、該ノイズを部分放電として誤検出することをより確実に抑制できる。

上記の部分放電測定器において、信号抽出回路は、第１のタイミングに有意値となり、第２のタイミングに無意値となる有効信号を生成する信号生成回路と、有効信号と検出信号との論理積を演算する論理回路と、を含んでもよい。例えばこのような構成により、信号抽出回路を好適に実現することができる。

上記の部分放電測定器は、所定量の電荷からなる校正用パルスを測定対象物に注入する校正用パルス発生器と、パルス生成回路及び校正用パルス発生器のいずれかと測定対象物とを選択的に接続するスイッチと、を更に備え、校正用パルスにより検出回路において生成される部分放電信号が閾値を上回るように、部分放電信号と閾値との相対的な大きさが設定されてもよい。この場合、種々の測定対象物に応じて閾値を精度良く且つ容易に調整することができる。

上記の部分放電測定器は、信号抽出回路により抽出された検出信号に含まれるパルスの本数に基づいて部分放電の程度を判断してもよい。この場合、部分放電試験の結果を精度良く提供することができる。

上記の部分放電測定器において、試験電圧のパルス波形の立ち上がり時間及び立ち下がり時間のうち少なくとも一方は３００ナノ秒以下であってもよい。上記の部分放電測定器によれば、このような高速の立ち上がり及び立ち下がりを有する試験電圧を用いて測定を行うことができる。

上記の部分放電測定器において、試験電圧の大きさは可変であり、経時的に自動昇圧が可能であってもよい。この場合、部分放電が生じ始める試験電圧を容易に特定することができる。

本発明の部分放電測定器及び部分放電測定方法によれば、パルス波形の立ち上がり及び立ち下がりに起因するノイズを部分放電として誤検出することを抑制しつつ、より小さな部分放電を検出できる。

本発明の一実施形態に係る部分放電測定器の構成を概略的に示す図である。 （ａ）高圧直流電源及びパルス生成回路の具体的な構成例を示す回路図である。（ｂ）パルス生成回路の出力ノードから出力される試験電圧の波形の例である。 （ａ）検出回路の具体的な構成例を示す回路図である。（ｂ）比較回路の具体的な構成例を示す回路図である。 （ａ）～（ｆ）部分放電測定器における各信号の動作を示すタイミングチャートである。 部分放電測定器の校正動作を示す図である。 本発明の一実施形態による部分放電測定方法を示すフローチャートである。

以下、添付図面を参照しながら本発明による部分放電測定器及び部分放電測定方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係る部分放電測定器１０の構成を概略的に示す図である。図１に示されるように、本実施形態の部分放電測定器１０は、高圧直流電源１１と、パルス生成回路１２と、校正用パルス発生器１３と、パルス制御回路１４と、論理回路１５と、スイッチ１６と、検出回路２０と、比較回路３０とを備える。この部分放電測定器１０は、測定対象物Ｍに生じる部分放電を測定する装置である。測定対象物Ｍは、例えば三相交流モータの巻線である。

高圧直流電源１１は、直流電圧を出力する。高圧直流電源１１の直流電圧は可変であり、経時的に自動昇圧が可能であってもよい。パルス生成回路１２は、高圧直流電源１１と電気的に接続されており、高圧直流電源１１から出力された直流電圧のオン／オフを行うことによって、立ち上がり及び立ち下がりを有するパルス波形を含む試験電圧Ｖｔを生成して測定対象物Ｍに印加する。図２（ａ）は、高圧直流電源１１及びパルス生成回路１２の具体的な構成例を示す回路図である。図２（ａ）に示す例では、高圧直流電源１１は、互いに直列に接続された電源１１１及び１１２を有する。電源１１１と電源１１２との間のノードＮ１は、基準電位線（接地電位線）Ｇに接続されて基準電位を規定する。電源１１１及び１１２を含む直列回路の高圧側の一端からは、正の直流電圧＋ＨＶが出力される。また、この直列回路の低圧側の一端からは、負の直流電圧－ＨＶが出力される。＋ＨＶ及び－ＨＶの絶対値（波高値）は例えば０～５ｋＶの範囲内であり、一例では、＋ＨＶは＋２ｋＶ、－ＨＶは－２ｋＶである。＋ＨＶ及び－ＨＶの絶対値は可変であってもよい。

パルス生成回路１２は、ダイオードブリッジ１２０と、一対のスイッチ１２７，１２８とを有する。ダイオードブリッジ１２０は、４つのダイオード１２１～１２４と、スイッチ１２５とを含む。スイッチ１２５は例えばトランジスタであり、一例では電界効果トランジスタ（ＦＥＴ）である。スイッチ１２５がＦＥＴである場合、スイッチ１２５は寄生ダイオード１２６を含む。ダイオード１２１，１２３は、順方向を揃えて互いに直列に接続されており、具体的には、ダイオード１２１のアノードとダイオード１２３のカソードとが接続されている。ダイオード１２２，１２４は、順方向を揃えて互いに直列に接続されており、具体的には、ダイオード１２２のアノードとダイオード１２４のカソードとが接続されている。ダイオード１２１，１２３の間のノードＮ２は、抵抗が実質的にゼロである配線を介して、高圧直流電源１１のノードＮ１と電気的に接続されている。ダイオード１２２，１２４の間のノードＮ３は、抵抗が実質的にゼロである配線を介して、パルス生成回路１２の出力ノードＮ４と電気的に接続されている。ダイオード１２１，１２２のカソード同士は互いに接続され、ダイオード１２３，１２４のアノード同士は互いに接続されている。スイッチ１２５の一端はダイオード１２１，１２２の間のノードＮ５と電気的に接続され、スイッチ１２５の他端はダイオード１２３，１２４の間のノードＮ６と電気的に接続されている。スイッチ１２７の一端は、抵抗が実質的にゼロである配線を介して、電源１１１及び１１２を含む直列回路の高圧側の一端（電圧＋ＨＶ）と電気的に接続されている。スイッチ１２７の他端は、抵抗が実質的にゼロである配線を介して、出力ノードＮ４と電気的に接続されている。スイッチ１２８の一端は、電源１１１及び１１２を含む直列回路の低圧側の他端（電圧－ＨＶ）と、抵抗が実質的にゼロである配線を介して電気的に接続されている。スイッチ１２８の他端は、抵抗が実質的にゼロである配線を介して、出力ノードＮ４と電気的に接続されている。

図２（ｂ）は、パルス生成回路１２の出力ノードＮ４から出力される試験電圧Ｖｔの時間波形の例である。図２（ｂ）に示されるように、この例による試験電圧Ｖｔの時間波形においては、正のパルスＰａ（ピーク電圧＋ＨＶ）と、負のパルスＰｂ（ピーク電圧－ＨＶ）とが、基準電位の期間を挟んで交互に繰り返される。このような波形を、以降の説明において正負インバータパルスと称することがある。このような波形を生成するために、パルス生成回路１２は次のように動作する。まず、スイッチ１２７が接続状態とされ、スイッチ１２５，１２８が非接続状態とされる。これにより、出力ノードＮ４では正のパルスＰａが立ち上がる。次に、スイッチ１２７が非接続状態とされ、その直後若しくは同時にスイッチ１２５が接続状態とされる。スイッチ１２８は非接続状態を継続する。これにより、出力ノードＮ４では正のパルスＰａが立ち下がり、出力ノードＮ４からは基準電位が出力される。続いて、スイッチ１２５が非接続状態とされ、その直後若しくは同時にスイッチ１２８が接続状態とされる。スイッチ１２７は非接続状態を継続する。これにより、出力ノードＮ４では負のパルスＰｂが立ち上がる。続いて、スイッチ１２８が非接続状態とされ、その直後若しくは同時にスイッチ１２５が接続状態とされる。スイッチ１２７は非接続状態を継続する。これにより、出力ノードＮ４では負のパルスＰｂが立ち下がり、出力ノードＮ４からは基準電位が出力される。以降、上記の動作を繰り返すことによって、正のパルスＰａと負のパルスＰｂとが出力ノードＮ４から交互に出力される。なお、一例では、パルスＰａ，Ｐｂの立ち上がり時間は１００ナノ秒以上３００ナノ秒以下であり、立ち下がり時間は１００ナノ秒以上３００ナノ秒以下である。立ち上がり時間及び立ち下がり時間とは、パルスＰａ，Ｐｂの立ち上がり量／立ち下がり量の１０パーセントを超えてから９０パーセントに至るまでの時間である。

再び図１を参照する。スイッチ１６は、パルス生成回路１２及び校正用パルス発生器１３のいずれかと、測定対象物Ｍとを選択的に接続する。パルス生成回路１２の出力ノードＮ４は、抵抗が実質的にゼロである配線及びスイッチ１６を介して、測定対象物Ｍと電気的に接続される。出力ノードＮ４から出力された上記のパルスＰａ，Ｐｂは、スイッチ１６を介して測定対象物Ｍに印加される。

検出回路２０は、スイッチ１６と測定対象物Ｍとの間のノードＮ７と電気的に接続されている。図３（ａ）は、検出回路２０の具体的な構成例を示す回路図である。図３（ａ）に示されるように、検出回路２０は、ノードＮ７を介して測定対象物Ｍに接続される測定端子２３と、測定端子２３と基準電位線Ｇとの間に直列に接続された容量素子２１及びインピーダンス素子２２とを有する。具体的には、容量素子２１は測定端子２３とインピーダンス素子２２との間に接続されており、インピーダンス素子２２は容量素子２１と基準電位線Ｇとの間に接続されている。試験電圧Ｖｔがパルス生成回路１２から測定対象物Ｍに印加されると、測定対象物Ｍにおいて部分放電が発生する。その部分放電に起因する電荷は、容量素子２１及びインピーダンス素子２２を通って基準電位線Ｇへ流れる。これにより、インピーダンス素子２２の両端に電荷量に比例する電位差が生じる。検出回路２０は、インピーダンス素子２２の両端に生じる電位差を、部分放電信号Ｓｇ１として出力する。この部分放電信号Ｓｇ１はパルス状の電圧信号であり、部分放電電荷量の大きさに応じたピーク高さを有する。なお、容量素子２１は、試験電圧Ｖｔの配線と基準電位線Ｇとを電気的に分離するために設けられている。

再び図１を参照する。比較回路３０は、部分放電信号Ｓｇ１のうち所定の周波数範囲内の成分を抽出すると共に、抽出した部分放電信号Ｓｇ１と予め設定された閾値とを比較して、その比較結果である検出信号Ｓｇ２を出力する。図３（ｂ）は、比較回路３０の具体的な構成例を示す回路図である。図３（ｂ）に示されるように、本実施形態の比較回路３０は、フィルタ部３１と、減衰器３２と、増幅部３３とを含んでいる。フィルタ部３１は、ハイパスフィルタ（ＨＰＦ）、ローパスフィルタ（ＬＰＦ）、及びバンドパスフィルタ（ＢＰＦ）を組み合わせて構成されており、全体として、所定帯域の周波数成分を通過するバンドパスフィルタとして機能する。減衰器３２は、フィルタ部３１を通過した部分放電信号Ｓｇ１の周波数成分を、必要に応じて減衰する。一例では、減衰器３２の減衰率として、１／１（すなわち減衰なし）及び１／１０が必要に応じて作業者により切り替えられる。このような減衰率の切り替えは、測定結果の倍率の切り替え手段として利用される。増幅部３３は、第１アンプ３３ａ及び第２アンプ３３ｂを含んでいる。第１アンプ３３ａは、増幅率を調整可能なように構成された可変ゲインアンプである。第２アンプ３３ｂは、増幅率固定のアンプである。増幅部３３は、フィルタ部３１及び減衰器３２を通過した部分放電信号Ｓｇ１を、所定の増幅率でもって増幅する。増幅部３３によって増幅された部分放電信号Ｓｇ１は、比較器３４へ出力される。比較器３４では、増幅部３３から出力された部分放電信号Ｓｇ１と予め設定された閾値とを比較して、その比較結果である検出信号Ｓｇ２を出力する。検出信号Ｓｇ２は、測定対象物Ｍにおける部分放電の有無を表し、部分放電信号Ｓｇ１が閾値を超えた場合に有意値となり、超えない場合に無意値となる。

パルス制御回路１４及び論理回路１５は、信号抽出回路１７を構成する。パルス制御回路１４は、パルス生成回路１２と電気的に接続されており、パルス生成回路１２においてパルスＰａ，Ｐｂの立ち上がり及び立ち下がりの各タイミングを制御するための基準信号Ｓｇ３をパルス生成回路１２に提供する。パルス生成回路１２は、基準信号Ｓｇ３に基づいて、上述したスイッチ１２５，１２７，１２８の接続状態／非接続状態を切り換える。また、パルス制御回路１４は、本実施形態の信号生成回路の例でもある。すなわち、パルス制御回路１４は有効信号Ｓｇ４を生成する。有効信号Ｓｇ４は、パルスＰａ，Ｐｂの立ち上がり開始タイミングより後のタイミングにおいて有意値となり、パルスＰａ，Ｐｂの立ち下がり終了タイミングより前のタイミングにおいて無意値となる信号である。パルス制御回路１４は、例えばプログラマブルロジックコントローラ（ＰＬＣ：Programmable Logic Controller）及びプログラム書き換え可能なロジック・デバイス（ＣＰＬＤ：Complex Programmable Logic Device）のうち少なくとも一方により好適に構成され得る。

論理回路１５は、２つの入力信号の論理積（ＡＮＤ）を演算する回路である。論理回路１５の一方の入力端は比較回路３０と電気的に接続され、比較回路３０から検出信号Ｓｇ２を受ける。論理回路１５の他方の入力端はパルス制御回路１４と電気的に接続され、パルス制御回路１４から有効信号Ｓｇ４を受ける。論理回路１５は、有効信号Ｓｇ４と検出信号Ｓｇ２との論理積（ＡＮＤ）を演算することにより、パルスＰａ，Ｐｂの立ち上がり開始タイミングより後のタイミングと、パルスＰａ，Ｐｂの立ち下がり終了タイミングより前のタイミングとの間の検出信号Ｓｇ２を抽出する。論理回路１５による演算結果は、この部分放電測定器１０による測定結果を示す信号Ｓｇ５として、部分放電測定器１０が備える表示装置等に出力される。

図４（ａ）～（ｆ）は、本実施形態の部分放電測定器１０における各信号の動作を示すタイミングチャートである。（ａ）は基準信号Ｓｇ３を示し、（ｂ）は試験電圧Ｖｔを示し、（ｃ）は部分放電信号Ｓｇ１を示し、（ｄ）は検出信号Ｓｇ２を示し、（ｅ）は有効信号Ｓｇ４を示し、（ｆ）は測定結果としての信号Ｓｇ５を示す。まず、（ａ）及び（ｂ）に示されるように、タイミングｔ₁において基準信号Ｓｇ３が有意値になると、試験電圧ＶｔのパルスＰａ（又はＰｂ）が立ち上がりを開始する。このとき、パルスＰａ（又はＰｂ）の立ち上がりに起因して、（ｃ）に示される部分放電信号Ｓｇ１にノイズが重畳し、該ノイズに起因して、（ｄ）に示される検出信号Ｓｇ２にパルスＰｎ１が生じる。その後、（ｅ）に示される有効信号Ｓｇ４が、パルスＰａ（又はＰｂ）の立ち上がり開始タイミングｔ₁から所定時間だけ後のタイミングｔ₃（第１のタイミング）において有意値となる。タイミングｔ₃は、パルスＰａ（又はＰｂ）の立ち上がり終了タイミングと同じかそれより後であってもよい。

そして、（ａ）及び（ｂ）に示されるように、タイミングｔ₃より後の或るタイミングにおいて基準信号Ｓｇ３が無意値になると、試験電圧ＶｔのパルスＰａ（又はＰｂ）が立ち下がりを開始する。このとき、パルスＰａ（又はＰｂ）の立ち下がりに起因して、（ｃ）に示される部分放電信号Ｓｇ１にノイズが再び重畳し、該ノイズに起因して、（ｄ）に示される検出信号Ｓｇ２にパルスＰｎ２が生じる。また、（ｅ）に示される有効信号Ｓｇ４は、パルスＰａ（又はＰｂ）の立ち下がり終了タイミングｔ₄から所定時間だけ前のタイミングｔ₂（第２のタイミング）において無意値となる。時間（ｔ₄－ｔ₂）は、時間（ｔ₃－ｔ₁）と同じであってもよく、異なってもよい。

パルスＰｎ１，Ｐｎ２がそれぞれ生じている期間においては、有効信号Ｓｇ４が無意値であるため、有効信号Ｓｇ４と検出信号Ｓｇ２との論理和である（ｆ）の信号Ｓｇ５には、パルスＰｎ１，Ｐｎ２に対応するパルスは生じない。一方、有効信号Ｓｇ４が有意値である期間（すなわちタイミングｔ₃からタイミングｔ₂までの期間）において、部分放電に起因するパルスが（ｃ）の部分放電信号Ｓｇ１に生じ、それにより（ｄ）の検出信号Ｓｇ２にパルスＰｔが生じると、（ｆ）の信号Ｓｇ５にはパルスＰｔに対応するパルスＰｓが生じる。したがって、部分放電測定器１０からは、部分放電が発生したことを示す信号Ｓｇ５が出力される。

なお、（ｂ）に示される試験電圧ＶｔのパルスＰａ，Ｐｂの立ち上がりから立ち下がりまでの時間幅（パルス幅）Ｔは、例えば１マイクロ秒～５マイクロ秒の範囲内であり、一例では２マイクロ秒である。ここで、立ち上がりから立ち下がりまでの時間幅Ｔとは、パルスＰａ，Ｐｂの半値全幅（ＦＷＨＭ）を指す。

また、部分放電測定器１０では、信号Ｓｇ５に含まれるパルスＰｓの本数に基づいて、部分放電の程度を判断してもよい。例えば、部分放電に起因する少なくとも１つのパルスＰｓが信号Ｓｇ５に含まれていれば「部分放電あり」と判定してもよく、或いは、信号Ｓｇ５において部分放電に起因するパルスＰｓの発生回数が閾値（比較回路３０の閾値とは別の閾値）を超えた場合に、「部分放電あり」と判定してもよい。部分放電測定器１０では、部分放電に起因する１つのパルス毎にサンプリングを行うので、このようにパルスＰｓの発生回数でもって部分放電の程度の判断を行うことも可能である。特に、部分放電が生じ始める試験電圧の付近においては部分放電の発生頻度にばらつきが生じるので、パルスＰｓの発生頻度に基づいて部分放電の程度を判断することにより、部分放電試験の結果を精度良く提供することができる。なお、部分放電測定器１０は、このように信号Ｓｇ５に含まれるパルスＰｓの本数に基づいて部分放電の程度を判断するための程度判断部を、論理回路１５の後段に備えてもよい。

図５は、部分放電測定器１０の校正動作を示す図である。校正用パルス発生器１３は、比較回路３０の閾値と部分放電信号Ｓｇ１との相対的な大きさを適切に設定するために、放電電荷を模擬した所定量の電荷からなる校正用パルスＱｔを測定対象物Ｍ（供試体）に注入する。その際、スイッチ１６は、校正用パルス発生器１３と測定対象物Ｍとを接続する。校正用パルスＱｔは、検出回路２０のインピーダンス素子２２によって部分放電信号Ｓｇ１の電圧パルスに変換され、この電圧パルスは、比較回路３０の比較器３４において閾値と比較される。第１アンプ３３ａのゲイン及び比較器３４の閾値のうち少なくとも一方は、校正用パルスＱｔに応じて検出信号Ｓｇ２のパルスＰｔが適切に発生するように（言い換えると、部分放電信号Ｓｇ１が閾値を上回るように）、作業者により調整される。このとき、比較回路３０にはオシロスコープ１８が接続され、部分放電信号Ｓｇ１を検波したモニタ信号Ｓｇ６を作業者がオシロスコープ１８により観察する。これにより、部分放電信号Ｓｇ１の電圧パルスの大きさを作業者が知ることができる。そして、部分放電信号Ｓｇ１の電圧パルスと放電電荷との関係を校正用パルスＱｔを用いて調べることにより、通常の測定時においてもオシロスコープ１８を通じて放電電荷量を知ることができる。校正用パルスＱｔのパルス幅は、試験電圧ＶｔのパルスＰａ，Ｐｂの立ち上がり時間及び立ち下がり時間よりも格段に小さい。これにより、校正用パルスＱｔの周波数を部分放電の周波数に近づけ、信号Ｓｇ５の有効性を高めることができる。

図６は、本実施形態による部分放電測定方法を示すフローチャートである。この部分放電測定方法は、上述した部分放電測定器１０を用いて好適に実施することができる。この方法は、パルス印加ステップＳＴ１、検出ステップＳＴ２、比較ステップＳＴ３、及び信号抽出ステップＳＴ４を含む。

まず、パルス印加ステップＳＴ１では、立ち上がり及び立ち下がりを有するパルスＰａ，Ｐｂを含む試験電圧Ｖｔを測定対象物Ｍに印加する。試験電圧Ｖｔの印加により、測定対象物Ｍでは部分放電に起因する放電電荷が発生する。次に、検出ステップＳＴ２では、検出回路２０のインピーダンス素子２２に電荷が流れることによりインピーダンス素子２２の両端に生じる電位差を、部分放電信号Ｓｇ１として出力する。続いて、比較ステップＳＴ３では、部分放電信号Ｓｇ１と閾値とを比較してその比較結果である検出信号Ｓｇ２を出力する。続いて、信号抽出ステップＳＴ４では、パルスＰａ，Ｐｂの立ち上がり開始タイミングｔ₁より後のタイミングｔ₃と、パルスＰａ，Ｐｂの立ち下がり終了タイミングｔ₄より前のタイミングｔ₂との間の検出信号Ｓｇ２を抽出する。

以上に説明した本実施形態による部分放電測定器１０及び部分放電測定方法によって得られる作用効果について説明する。本実施形態の部分放電測定器１０及び部分放電測定方法は、信号抽出回路１７及び信号抽出ステップＳＴ４をそれぞれ備える。パルスＰａ，Ｐｂの立ち上がり開始直後及び立ち下がり終了直前においては、立ち上がり及び立ち下がりに起因するノイズが部分放電信号Ｓｇ１に混入するので、検出信号Ｓｇ２は、これらのノイズに基づくパルスＰｎ１，Ｐｎ２を含むこととなる（図４（ｄ）を参照）。信号抽出回路１７（信号抽出ステップＳＴ４）は、パルスＰａ，Ｐｂの立ち上がり開始タイミングｔ_１より後のタイミングｔ₃と、パルスＰａ，Ｐｂの立ち下がり終了タイミングｔ₄より前のタイミングｔ₂との間の検出信号Ｓｇ２を抽出する。すなわち、信号抽出回路１７（信号抽出ステップＳＴ４）は、検出信号Ｓｇ２のうち上記のノイズに起因するパルスＰｎ１，Ｐｎ２が少ないか、ほぼ含まれていないと推定される部分を抽出する。これにより、上記のノイズに起因するパルスＰｎ１，Ｐｎ２が減少した（或いは除去された）検出信号Ｓｇ２を出力することができ、上記のノイズを部分放電として誤検出することを抑制できる。また、これにより、比較回路３０（信号抽出ステップＳＴ４）の閾値を部分放電信号Ｓｇ１に対して相対的に下げることが可能になるので、より小さな部分放電を検出することができる。

本実施形態のように、タイミングｔ₃は、パルスＰａ，Ｐｂの立ち上がり終了タイミングと同じかそれよりも後であってよい。この場合、検出信号Ｓｇ２から、パルスＰａ，Ｐｂの立ち上がりに起因するノイズに基づくパルスＰｎ１をより確実に排除することができる。したがって、該ノイズを部分放電として誤検出することをより確実に抑制できる。

本実施形態のように、タイミングｔ₂は、パルスＰａ，Ｐｂの立ち下がり開始タイミングと同じかそれよりも前であってもよい。この場合、検出信号Ｓｇ２から、パルスＰａ，Ｐｂの立ち下がりに起因するノイズに基づくパルスＰｎ２をより確実に排除することができる。したがって、該ノイズを部分放電として誤検出することをより確実に抑制できる。

本実施形態のように、信号抽出回路１７は、タイミングｔ₃において有意値となり、タイミングｔ₂において無意値となる有効信号Ｓｇ４を生成するパルス制御回路１４と、有効信号Ｓｇ４と検出信号Ｓｇ２との論理積を演算する論理回路１５と、を含んでもよい。例えばこのような構成により、信号抽出回路１７を好適に実現することができる。

本実施形態のように、部分放電測定器１０は、所定量の電荷からなる校正用パルスＱｔを測定対象物Ｍに注入する校正用パルス発生器１３と、パルス生成回路１２及び校正用パルス発生器１３のいずれかと測定対象物Ｍとを選択的に接続するスイッチ１６とを備えてもよい。そして、校正用パルスＱｔにより検出回路２０において生成される部分放電信号Ｓｇ１が閾値を上回るように、部分放電信号Ｓｇ１と閾値との相対的な大きさが設定されてもよい。この場合、種々の測定対象物Ｍに応じて閾値を精度良く且つ容易に調整することができる。

本実施形態のように、試験電圧ＶｔのパルスＰａ，Ｐｂの立ち上がり時間及び立ち下がり時間のうち少なくとも一方は３００ナノ秒以下であってもよい。本実施形態の部分放電測定器１０によれば、このような高速の立ち上がり及び立ち下がりを有する試験電圧Ｖｔを用いて測定を行うことができる。例えば、電気自動車やハイブリッド自動車等に使用されるインバータ駆動モータのスイッチング速度は数十ナノ秒であり、本実施形態によれば、実際のサージに近い形での部分放電の測定が可能となる。また、このような高速の立ち上がり及び立ち下がりを有する試験電圧Ｖｔを用いて測定を行うことにより、絶縁材の表面にチャージされた電荷に対し、或る極性のパルスから逆極性のパルスへの急峻な変化が及ぼす影響を調べることができる。

本実施形態のように、試験電圧Ｖｔの大きさは可変であり、経時的に自動昇圧が可能であってもよい。部分放電の発生は試験電圧Ｖｔの大きさに依存する。試験電圧Ｖｔの大きさが可変であることにより、例えば試験電圧Ｖｔを経時的に変化させつつ測定を行い、部分放電が生じ始める試験電圧Ｖｔを容易に特定することができる。

本発明による部分放電測定器及び部分放電測定方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では比較回路３０がフィルタ部３１、減衰器３２及び増幅部３３を含んでいるが、これらの回路要素のうち少なくとも１つは、必要に応じて省かれてもよい。また、上記実施形態では、試験電圧Ｖｔとして、正のパルスＰａ及び負のパルスＰｂを交互に繰り返す正負インバータパルスを例示したが、試験内容及び測定対象物Ｍの種類によっては、正のパルスＰａ及び負のパルスＰｂのうちいずれかのみを含む試験電圧を測定対象物Ｍに印加してもよい。また、上記実施形態では、信号抽出回路１７が、有効信号Ｓｇ４を生成するパルス制御回路１４と、有効信号Ｓｇ４と検出信号Ｓｇ２との論理積を演算する論理回路１５とを含んでいるが、信号抽出回路はこれ以外の様々な回路によっても構成され得る。

１０…部分放電測定器、１１…高圧直流電源、１２…パルス生成回路、１３…校正用パルス発生器、１４…パルス制御回路、１５…論理回路、１６…スイッチ、１７…信号抽出回路、１８…オシロスコープ、２０…検出回路、２１…容量素子、２２…インピーダンス素子、２３…測定端子、３０…比較回路、３１…フィルタ部、３２…減衰器、３３…増幅部、３３ａ…第１アンプ、３３ｂ…第２アンプ、３４…比較器、１１１，１１２…電源、１２０…ダイオードブリッジ、１２１～１２４…ダイオード、１２５，１２７，１２８…スイッチ、１２６…寄生ダイオード、Ｇ…基準電位線、Ｍ…測定対象物、Ｎ１～Ｎ３，Ｎ５～Ｎ７…ノード、Ｎ４…出力ノード、Ｐａ，Ｐｂ，Ｐｎ１，Ｐｎ２，Ｐｔ，Ｐｓ…パルス、Ｑｔ…校正用パルス、Ｓｇ１…部分放電信号、Ｓｇ２…検出信号、Ｓｇ３…基準信号、Ｓｇ４…有効信号、Ｓｇ５…信号、Ｓｇ６…モニタ信号、ＳＴ１…パルス印加ステップ、ＳＴ２…検出ステップ、ＳＴ３…比較ステップ、ＳＴ４…信号抽出ステップ、ｔ_１…立ち上がり開始タイミング、ｔ_２…第２のタイミング、ｔ_３…第１のタイミング、ｔ_４…立ち下がり終了タイミング、Ｖｔ…試験電圧。

Claims (8)

1. 立ち上がり及び立ち下がりを有する矩形波状のパルス波形を含む試験電圧を測定対象物に印加するパルス生成回路と、
   前記測定対象物に接続される測定端子、及び前記測定端子と基準電位線との間に直列に接続された容量素子及びインピーダンス素子を有し、前記インピーダンス素子の両端に生じる電位差を部分放電信号として出力する検出回路と、
   前記部分放電信号と閾値とを比較してその比較結果である検出信号を出力する比較回路と、
   前記パルス波形の立ち上がり開始タイミングより後の第１のタイミングと、前記パルス波形の立ち下がり終了タイミングより前の第２のタイミングとの間の前記検出信号を抽出する信号抽出回路と、
   を備え、
   前記信号抽出回路は、
   前記第１のタイミングに有意値となり、前記第２のタイミングに無意値となる有効信号を生成する信号生成回路と、
   前記有効信号と前記検出信号との論理積を演算する論理回路と、
   を含む、部分放電測定器。
2. 前記第１のタイミングは前記パルス波形の立ち上がり終了タイミングと同じかそれよりも後である、請求項１に記載の部分放電測定器。
3. 前記第２のタイミングは前記パルス波形の立ち下がり開始タイミングと同じかそれよりも前である、請求項１又は２に記載の部分放電測定器。
4. 所定量の電荷からなる校正用パルスを前記測定対象物に注入する校正用パルス発生器と、
   前記パルス生成回路及び前記校正用パルス発生器のいずれかと前記測定対象物とを選択的に接続するスイッチと、
   を更に備え、
   前記校正用パルスにより前記検出回路において生成される前記部分放電信号が前記閾値を上回るように、前記部分放電信号と前記閾値との相対的な大きさが設定される、請求項１～３のいずれか１項に記載の部分放電測定器。
5. 前記信号抽出回路により抽出された前記検出信号に含まれるパルスの本数に基づいて部分放電の程度を判断する、請求項１～４のいずれか１項に記載の部分放電測定器。
6. 前記試験電圧の前記パルス波形の立ち上がり時間及び立ち下がり時間のうち少なくとも一方は３００ナノ秒以下である、請求項１～５のいずれか１項に記載の部分放電測定器。
7. 前記試験電圧の大きさは可変であり、経時的に自動昇圧が可能である、請求項１～６のいずれか１項に記載の部分放電測定器。
8. 立ち上がり及び立ち下がりを有する矩形波状のパルス波形を含む試験電圧を測定対象物に印加するパルス印加ステップと、
   前記測定対象物に接続される測定端子と基準電位線との間に直列に接続された容量素子及びインピーダンス素子を有する回路の前記インピーダンス素子の両端に生じる電位差を部分放電信号として出力する検出ステップと、
   前記部分放電信号と閾値とを比較してその比較結果である検出信号を出力する比較ステップと、
   前記パルス波形の立ち上がり開始タイミングより後の第１のタイミングに有意値となり、前記パルス波形の立ち下がり終了タイミングより前の第２のタイミングに無意値となる有効信号を生成し、前記有効信号と前記検出信号との論理積を演算することにより、前記第１のタイミングと、前記第２のタイミングとの間の前記検出信号を抽出する信号抽出ステップと、
   を含む、部分放電測定方法。

Images