KR20220039442A - Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템 - Google Patents

Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템 Download PDF

Info

Publication number
KR20220039442A
KR20220039442A KR1020200122530A KR20200122530A KR20220039442A KR 20220039442 A KR20220039442 A KR 20220039442A KR 1020200122530 A KR1020200122530 A KR 1020200122530A KR 20200122530 A KR20200122530 A KR 20200122530A KR 20220039442 A KR20220039442 A KR 20220039442A
Authority
KR
South Korea
Prior art keywords
band
peak
test
integrated circuit
electromagnetic wave
Prior art date
Application number
KR1020200122530A
Other languages
English (en)
Inventor
강봉규
장영수
김희수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200122530A priority Critical patent/KR20220039442A/ko
Priority to US17/342,241 priority patent/US11650237B2/en
Priority to EP21183763.8A priority patent/EP3971591B1/en
Priority to CN202111093625.3A priority patent/CN114252714A/zh
Publication of KR20220039442A publication Critical patent/KR20220039442A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0892—Details related to signal analysis or treatment; presenting results, e.g. displays; measuring specific signal features other than field strength, e.g. polarisation, field modes, phase, envelope, maximum value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/163—Spectrum analysis; Fourier analysis adapted for measuring in circuits having distributed constants
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0807—Measuring electromagnetic field characteristics characterised by the application
    • G01R29/0814—Field measurements related to measuring influence on or from apparatus, components or humans, e.g. in ESD, EMI, EMC, EMP testing, measuring radiation leakage; detecting presence of micro- or radiowave emitters; dosimetry; testing shielding; measurements related to lightning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0871—Complete apparatus or systems; circuits, e.g. receivers or amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0878—Sensors; antennas; probes; detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명의 일 실시예에 따른 ESD(Electrostatic Discharge) 테스트 방법은 취약 대역을 검출하고, 제1 피크-투-피크 전압 신호들을 검출하고, 주파수 스펙트럼을 검출하고, 상기 취약대역, 상기 제1 피크-투-피크 전압 신호들 및 상기 주파수 스펙트럼에 기초하여 제2 피크-투-피크 전압 신호를 생성하며, 상기 제2 피크-투-피크 전압 신호에 기초하여 피시험 집적 회로의 시스템 레벨에서의 ESD 특성을 예측한다. 상기 취약 대역은 상기 피시험 집적 회로를 포함하는 제1 테스트기판에 복수의 제1 전자기파들을 순차적으로 방사하여 검출된다. 상기 제1 피크-투-피크 전압 신호들은 전자기파 수신 수단을 포함하는 제2 테스트 기판에 상기 복수의 제1 전자기파들을 순차적으로 방사하여 검출된다. 상기 주파수 스펙트럼은 상기 전자기파 수신 수단을 포함하는 제3 테스트 기판을 포함하는 하우징에 단일의 제2 전자기파를 방사하여 검출된다.

Description

ESD 테스트 방법 및 이를 수행하는 ESD 테스트 시스템{ESD TEST METHOD AND ESD TEST SYSTEM FOR PERFORMING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서 더욱 상세하게는 ESD 테스트 방법 및 이를 수행하는 ESD 테스트 시스템에 관한 것이다.
반도체 집적 회로는 웨이퍼 레벨 공정, 패키지 레벨 공정 및 포스트(post) 패키지 레벨 공정이 수행된 후 제품으로 출하된다. 반도체 집적 회로는 고객사로 인도되고 전자 기기 등 반도체 시스템의 내부에 실장되어 고유의 기능을 수행한다.
반도체 집적 회로는 제품으로 출하되기 전 다양한 성능 테스트들을 거친다. ESD(Electrostatic Discharge) 테스트는 상기 성능 테스트들 중 하나로서 반도체 패키지로 제작된 반도체 집적 회로의 전자기파 내성(Electro-Magnetic Susceptibility)을 테스트한다. 한편 상기 ESD 테스트의 수행 결과 반도체 집적 회로가 양품으로 판정되었음에도 불구하고 상기 반도체 집적 회로가 반도체 시스템에 실제로 실장되어 동작하는 경우 불량을 일으킬 수 있다. 이는 상기 반도체 집적 회로에 가하여지는 전자기적 특성이 상기 반도체 시스템을 구성하는 회로 기판의 레이아웃 또는 하우징 등에 따라 변화되어 상기 반도체 시스템 내부에 실장된 반도체 집적 회로에 영향을 미치기 때문이다.
본 발명의 일 목적은 피시험 집적 회로를 포함하는 피시험 장치에 대하여 복수의 테스트들을 수행하여 상기 피시험 집적 회로에 대하여 시스템 레벨의 ESD 테스트를 수행한 결과를 예측하는 ESD 테스트 방법을 제공하는 것이다.
본 발명의 일 목적은 상기 ESD 테스트 방법을 수행하는 ESD 테스트 시스템을 제공하는 것이다.
상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 ESD(Electrostatic Discharge) 테스트 방법은 취약 대역을 검출하고, 제1 피크-투-피크 전압 신호들을 검출하고, 주파수 스펙트럼을 검출하고, 상기 취약대역, 상기 제1 피크-투-피크 전압 신호들 및 상기 주파수 스펙트럼에 기초하여 제2 피크-투-피크 전압 신호를 생성하며, 상기 제2 피크-투-피크 전압 신호에 기초하여 피시험 집적 회로의 시스템 레벨에서의 ESD 특성을 예측한다. 상기 취약 대역은 상기 피시험 집적 회로를 포함하는 제1 테스트기판에 복수의 제1 전자기파들을 순차적으로 방사하여 검출된다. 상기 제1 피크-투-피크 전압 신호들은 전자기파 수신 수단을 포함하는 제2 테스트 기판에 상기 복수의 제1 전자기파들을 순차적으로 방사하여 검출된다. 상기 주파수 스펙트럼은 상기 전자기파 수신 수단을 포함하는 제3 테스트 기판을 포함하는 하우징에 단일의 제2 전자기파를 방사하여 검출된다.
상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 ESD 테스트 시스템은 제1 테스터, 제2 테스터 및 자동 테스트 장치를 포함한다. 상기 제1 테스터는 피시험 집적 회로를 포함하는 제1 테스트 기판에 복수의 제1 전자기파들을 순차적으로 방사하고, 전자기파 수신 수단을 포함하는 제2 테스트 기판에 상기 복수의 제1 전자기파들을 순차적으로 방사한다. 상기 제2 테스터는 상기 전자기파 수신 수단을 포함하는 제3 테스트 기판을 포함하는 하우징에 단일의 제2 전자기파를 방사한다. 상기 자동 테스트 장치는 상기 복수의 제1 전자기파들을 순차적으로 방사하여 생성되는 결과 신호들에 기초하여 상기 피시험 집적 회로의 취약 대역 및 제1 피크-투-피크 전압 신호를 검출하고, 상기 단일의 제2 전자기파들 방사하여 생성되는 결과 신호에 기초하여 주파수 스펙트럼을 검출하고, 상기 취약 대역, 상기 제1 피크-투-피크 전압 신호들 및 상기 주파수 스펙트럼에 기초하여 제2 피크-투-피크 전압 신호를 생성하고, 상기 제2 피크-투-피크 전압 신호에 기초하여 상기 피시험 집적 회로의 시스템 레벨에서의 ESD 특성을 예측한다.
본 발명의 실시예들에 포함되는 ESD 테스트 방법 및 ESD 테스트 시스템은 패키지 레벨 공정을 마친 후의 단계에서 집적 회로 패키지를 완성된 제품으로 출하하기 전 상기 집적 회로 패키지를 피시험 집적 회로로서 포함하는 피시험 장치에 대하여 복수의 테스트들을 수행한다. 그리고 상기 복수의 테스트들을 수행한 결과에 기초하여 반도체 시스템이 구성된 이후에 수행될 수 있는 시스템 레벨의 ESD 테스트의 결과를 미리 예측할 수 있다.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 테스트 방법을 나타내는 흐름도이다.
도 3a, 3b 및 3c는 도 2의 취약 대역을 검출하기 위한 장치들의 일 예를 나타내는 도면이다.
도 4 및 도 5는 도 2의 취약 대역을 검출하는 단계의 일 예를 나타내는 흐름도이다.
도 6은 도 2의 취약 대역을 검출하는 과정을 설명하기 위한 도면이다.
도 7a 및 7b는 도 2의 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들의 일 예를 나타내는 도면이다.
도 8 및 도 9는 도 2의 제1 피크-투-피크 전압 신호들을 검출하는 단계의 일 예를 나타내는 흐름도이다.
도 10은 제1 피크-투-피크 전압 신호들의 예를 나타내는 도면이다.
도 11a 및 도 11b는 도 2의 주파수 스펙트럼을 검출하기 위한 장치들의 일 예를 나타내는 도면이다.
도 12는 도 2의 주파수 스펙트럼을 검출하는 단계의 일 예를 나타내는 흐름도이다.
도 13은 주파수 스펙트럼의 일 예를 나타내는 그래프이다.
도 14는 도 2의 제2 피크-투-피크 전압 신호를 생성하는 단계의 일 예를 나타내는 흐름도이다.
도 15는 도 14의 보정 팩터들을 생성하는 단계의 일 예를 나타내는 흐름도이다.
도 16은 보정 팩터들의 예를 나타내는 도면이다.
도 17은 주파수 스펙트럼 상의 보정 전 진폭 값들의 일 예를 나타내는 도면이고, 도 18은 주파수 스펙트럼 상의 보정 후 진폭 값들의 일 예를 나타내는 도면이다.
도 19는 제2 피크-투-피크 전압 신호의 일 예를 나타내는 도면이다.
도 20은 도 2의 피시험 집적 회로의 시스템 레벨에서의 ESD 특성을 예측하는 단계의 일 예를 나타내는 흐름도이다.
도 21은 기준 피크-투-피크 전압 신호와 제2 피크-투-피크 전압 신호의 일 예를 나타내는 그래프이다.
도 22a는 도 2의 피시험 집적 회로에 대한 데이터 베이스를 구성하는 요소들을 설명하기 위한 도면이고, 도 22b는 도 2의 피시험 집적 회로에 대한 데이터 베이스의 일 예를 나타내는 도면이다.
도 23a는 도 2의 피시험 집적 회로에 대한 데이터 베이스를 구성하는 요소들을 설명하기 위한 도면이고, 도 23b는 도 2의 피시험 집적 회로에 대한 데이터 베이스의 일 예를 나타내는 도면이다.
도 24a는 도 2의 피시험 집적 회로에 대한 데이터 베이스를 구성하는 요소들을 설명하기 위한 도면이고, 도 24b는 도 2의 피시험 집적 회로에 대한 데이터 베이스의 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다.
도 1을 참조하면, 테스트 시스템(1000)은 자동 테스트 장치(Automatic Test Equipment)(ATE)(1100) 및 테스터(1500)를 포함한다. 자동 테스트 장치(1100)는 컨트롤러(1110) 및 모니터링 장치(1130)를 포함하고, 테스터(1500)는 제1 테스터(tester1)(1510) 및 제2 테스터(tester2)(1530)를 포함한다.
자동 테스트 장치(1100)는 피시험 장치(Equipment Under Test)(EUT)에 대하여 수행되는 복수의 테스트들을 제어한다.
일 실시예에서, 상기 피시험 장치는 반도체 패키지로 제작된 반도체 집적 회로 즉, 집적 회로 패키지(이하, '피시험 집적 회로'라 함)를 포함할 수 있다. 일 실시예에서, 상기 복수의 테스트들은 일련의 테스트 과정을 형성할 수 있고, 상기 복수의 테스트들 각각은 JEDEC 표준이 아닌 IEC(International Electrotechnical Commission) 61000-4-2 표준을 준수하여 수행될 수 있다. 일 실시예에서, 상기 복수의 테스트들은 제1 테스트, 제2 테스트 및 제3 테스트를 포함할 수 있다. 상기 제1 테스트 및 상기 제2 테스트에서 상기 피시험 장치는 테스트 기판일 수 있고, 상기 제3 테스트에서 상기 피시험 장치는 하우징일 수 있다. 상기 제1 테스트에서 상기 테스트 기판은 상기 피시험 집적 회로를 포함할 수 있다. 상기 제2 테스트에서 상기 테스트 기판은 전자기파 수신 수단을 포함할 수 있다. 상기 제3 테스트에서 상기 하우징은 테스트 기판을 포함할 수 있다. 상기 제3 테스트에서 상기 하우징에 포함되는 테스트 기판은 상기 전자기파 수신 수단을 포함할 수 있다.
자동 테스트 장치(1100)는 상기 복수의 테스트들을 제어하기 위해 제어 신호들(CTL1 및 CTL2)을 생성하여 테스터(1500)로 제공한다. 일 실시예에서, 제어 신호들(CTL1 및 CTL2)은 컨트롤러(1110)에 의해 생성될 수 있다.
테스터(1500)는 자동 테스트 장치(1100)의 제어 하에 상기 피시험 장치에 대한 상기 복수의 테스트들을 수행하고 상기 복수의 테스트들을 수행하여 생성되는 결과 신호들(TRS)을 자동 테스트 장치(1100)로 제공한다. 상기 결과 신호들(TRS)은 테스트 결과 데이터들 또는 테스트 결과 신호들이라고 지칭될 수 있다. 일 실시예에서, 상기 복수의 테스트들은 제1 테스터(1510) 또는 제2 테스터(1530) 중 하나에 의해 수행될 수 있다. 보다 구체적으로 제1 테스터(1510)는 상기 제1 테스트 및 상기 제2 테스트를 수행할 수 있고 제2 테스터(1530)는 상기 제3 테스트를 수행할 수 있다. 결과 신호들(TRS)은 모니터링 장치(1130)로 제공될 수 있다. 모니터링 장치(1130)는 결과 신호들(TRS)에 기초하여 테스트 결과 정보들을 생성할 수 있다. 상기 테스트 결과 정보들은 상기 제1 테스트, 상기 제2 테스트 및 상기 제3 테스트 각각에 대하여 생성될 수 있다.
자동 테스트 장치(1100)는 상기 테스트 결과 정보들에 기초하여 상기 피시험 집적 회로에 대하여 시스템 레벨의ESD 테스트를 수행한 결과를 예측할 수 있다. 즉 테스트 시스템(1000)은 패키지 레벨 공정을 마친 후의 단계에서 집적 회로 패키지를 완성된 제품으로 출하하기 전 복수의 테스트들을 수행하여 반도체 시스템이 구성된 이후에 수행될 수 있는 시스템 레벨의 ESD 테스트의 결과를 미리 예측할 수 있다. 이하에서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 테스트 방법을 나타내는 흐름도이다.
도 1 및 도 2를 참조하면, 피시험 집적 회로를 포함하는 제1 테스트 기판에 복수의 제1 전자기파들을 순차적으로 방사하여 상기 피시험 집적 회로의 취약 대역을 검출한다(S1000).
상기 S1000 단계는 도 1을 참조하여 상술한 제1 테스터(1510)에 의해 수행된다. 제1 테스터(1510)는 잡음 신호 발생기를 포함한다. 제1 테스터(1510)는 상기 잡음 신호 발생기를 이용하여 상기 복수의 제1 전자기파들을 순차적으로 방사한다. 상기 피시험 집적 회로는 상기 제1 테스트 기판의 임의의 위치에 실장되고, 상기 제1 테스트 기판에 형성된 패턴들을 통해 모니터링 장치(1130)와 연결된다.
일 실시예에서, 제1 테스터(1510)는 상기 제1 테스트 기판 상의 상기 피시험 집적 회로의 상부에서 상기 피시험 집적 회로를 향하여 상기 복수의 제1 전자기파들을 순차적으로 방사할 수 있다. 상기 복수의 제1 전자기파들 각각은 서로 다른 주파수 대역을 가질 수 있다.
모니터링 장치(1130)는 상기 피시험 집적 회로에 상기 복수의 제1 전자기파들이 순차적으로 방사되는 경우, 상기 복수의 제1 전자기파들 각각에 상응하여 생성되는 결과 신호들(또는 테스트 결과 데이터들)(TRS)을 수신하고, 결과 신호들(또는 테스트 결과 데이터들)(TRS)에 기초하여 상기 피시험 집적 회로에서 소프트 페일이 발생하는지 여부를 판단한다. 상기 소프트 페일은 상기 피시험 집적 회로에 물리적인 손상이 발생된 것은 아니나 상기 피시험 집적 회로가 고유의 기능을 온전하게 발휘하지 못하는 상태에 놓이는 것을 말한다.
일 실시예에서, 모니터링 장치(1130)는 상기 소프트 페일을 발생시키는 상기 복수의 제1 전자기파들의 주파수 대역들을 기초로 상기 피시험 집적 회로의 취약 대역을 검출할 수 있다. 보다 구체적인 설명은 도 3a, 3b, 3c, 4, 5 및 6을 참조하여 후술하기로 한다.
전자기파 수신 수단을 포함하는 제2 테스트 기판에 복수의 제1 전자기파들을 순차적으로 방사하여 제1 피크-투-피크 전압 신호들을 검출한다(S2000).
상기 S2000 단계는 도 1을 참조하여 상술한 제1 테스터(1510)에 의해 수행된다. 제1 테스터(1510)는 잡음 신호 발생기를 포함한다. 제1 테스터(1510)는 잡음 신호 발생기를 이용하여 상기 복수의 제1 전자기파들을 순차적으로 방사한다. 상기 전자기파 수신 수단은 상기 제2 테스트 기판의 임의의 위치에 형성되고, 상기 제2 테스트 기판에 형성된 패턴들을 통해 모니터링 장치(1130)와 연결된다.
일 실시예에서, 제1 테스터(1510)는 상기 제2 테스트 기판 상의 상기 전자기파 수신 수단의 상부에서 상기 전자기파 수신 수단을 향하여 상기 복수의 제1 전자기파들을 순차적으로 방사할 수 있다. 상기 복수의 제1 전자기파들은 상기 S1000 단계에 따른 상기 제1 테스트 기판 상의 상기 피시험 집적 회로에 방사된 전자기파들과 동일하다.
모니터링 장치(1130)는 상기 전자기파 수신 수단에 상기 복수의 제1 전자기파들이 순차적으로 방사되는 경우, 상기 복수의 제1 전자기파들 각각에 상응하여 생성되는 결과 신호들(또는 테스트 결과 신호들)(TRS)을 수신하고, 결과 신호들(또는 테스트 결과 신호들)(TRS)에 기초하여 상기 전자기파 수신 수단에 방사되는 전자기파들의 시간 영역에서의 전압 신호들을 검출한다.
일 실시예에서, 모니터링 장치(1130)는 상기 시간 영역에서의 전압 신호들을 기초로 제1 피크-투-피크 전압 신호들을 검출할 수 있다. 보다 구체적인 설명은 도7a, 7b, 8, 9 및 10을 참조하여 후술하기로 한다.
상기 전자기파 수신 수단을 포함하는 제3 테스트 기판을 포함하는 하우징에 단일의 제2 전자기파를 방사하여 주파수 스펙트럼을 검출한다(S3000).
상기 S3000 단계는 도 1을 참조하여 상술한 제2 테스터(1530)에 의해 수행된다. 제2 테스터(1530)는 제1 테스터(1510)와 달리 정전기 발생 장치를 포함한다. 제2 테스터(1530)는 정전기 발생 장치를 이용하여 상기 제2 전자기파를 방사한다. 상기 전자기파 수신 수단은 상기 S2000 단계와 달리 상기 제3 테스트 기판의 특정 위치(이하, '테스트 위치'라 함)에 형성된다. 상기 제3 테스트 기판은 상기 하우징의 내부에 배치된다.
일 실시예에서, 상기 테스트 위치는 상기 S1000 단계에서 상기 피시험 집적 회로가 상기 제1 테스트 기판에 실장되는 위치 또는 상기 S2000 단계에서 상기 전자기파 수신 수단이 상기 제2 테스트 기판에 형성되는 위치와 구별될 수 있다. 상기 테스트 위치는 상기 피시험 집적 회로가 완성된 제품으로 출하되어 반도체 시스템에 실장되는 위치로서 상기 피시험 집적 회로를 포함하여 구성되는 반도체 시스템의 하드웨어 사양에 기초하여 정하여질 수 있다. 상기 하우징은 상기 피시험 집적 회로를 포함하는 회로 기판 등을 효율적으로 배치하고 외부의 충격으로부터 보호하기 위한 수단으로서 상기 반도체 시스템을 제조하기 위한 하드웨어 사양에 기초하여 정하여질 수 있다. 상기 하드웨어 사양은 상기 피시험 집적 회로를 구입하여 상기 반도체 시스템을 제조하는 시스템 제조사로부터 상기 피시험 집적 회로를 실장하여 반도체 시스템을 제조하기 전에 미리 제공될 수 있다. 상기 전자기파 수신 수단은 상기 제3 테스트 기판에 형성된 패턴들을 통해 모니터링 장치(1130)와 연결된다.
일 실시예에서, 제2 테스터(1530)는 상기 제3 테스트 기판을 포함하는 하우징의 외부에서 상기 하우징의 외면을 향하여 상기 단일의 제2 전자기파를 방사할 수 있다. 상기 제2 전자기파는 상기 S1000 단계 및 상기 S2000 단계에 따른 복수의 제1 전자기파들 각각의 주파수 대역을 전부 포함하는 주파수 대역을 가질 수 있다.
모니터링 장치(1130)는 상기 하우징에 상기 단일의 제2 전자기파가 방사되는 경우, 상기 단일의 제2 전자기파에 상응하여 생성되는 결과 신호들(또는 테스트 결과 신호들)(TRS)을 수신하고, 결과 신호들(또는 테스트 결과 신호들)(TRS)에 기초하여 상기 전자기파 수신 수단에 방사되는 전자기파의 주파수 영역에서의 전압 신호들을 검출한다.
일 실시예에서, 모니터링 장치(1130)는 상기 주파수 영역에서의 전압 신호들을 기초로 상기 주파수 스펙트럼을 검출할 수 있다. 보다 구체적인 설명은 도 11a, 11b, 12 및 13을 참조하여 후술하기로 한다.
상기 취약 대역, 상기 제1 피크-투-피크 전압 신호들 및 상기 주파수 스펙트럼에 기초하여 제2 피크-투-피크 전압 신호를 생성한다(S4000).
상기 S4000 단계는 도 1을 참조하여 상술한 자동 테스트 장치(1100)에 의해 수행된다.
상기 취약 대역은 상기 S1000 단계를 수행하여 검출되고, 상기 제1 피크-투-피크 전압 신호들은 상기 S2000 단계를 수행하여 검출되고, 상기 주파수 스펙트럼은 상기 S3000 단계를 수행하여 검출된다.
일 실시예에서, 상기 취약 대역 및 상기 제1 피크-투-피크 전압 신호들에 기초하여 보정 팩터들이 생성될 수 있고, 상기 보정 팩터들을 기초로 상기 주파수 스펙트럼 상의 진폭 값들이 보정될 수 있다. 그리고 상기 보정된 진폭 값들에 기초하여 상기 제2 피크-투-피크 전압 신호가 생성될 수 있다.
일 실시예에서, 상기 보정 팩터들은 상기 S2000 단계의 수행 후에 미리 생성되고, 상기 보정된 진폭 값들은 상기 S3000 단계의 수행 후에 미리 생성될 수 있다. 그러나 다른 실시예에서, 상기 보정 팩터들 및 상기 보정된 진폭 값들은 상기 S3000 단계의 수행 후 또는 상기 S4000 단계 중 하나에서 생성될 수 있다. 보다 구체적인 설명은 도 14 내지 19를 참조하여 후술하기로 한다.
상기 제2 피크-투-피크 전압 신호에 기초하여 상기 피시험 집적 회로의 시스템 레벨에서의 ESD 특성을 예측한다(S5000).
상기 S5000 단계는 도 1을 참조하여 상술한 자동 테스트 장치(1100)에 의해 수행된다. 일 실시예에서, 상기 S5000 단계의 수행 과정에서 기준 전압 정보가 제공될 수 있다. 이 경우 상기 기준 전압 정보와 상기 제2 피크-투-피크 전압 신호를 비교하여 상기 피시험 집적 회로의 시스템 레벨에서의 ESD 특성이 예측될 수 있다. 보다 구체적인 설명은 도 20 및 21을 참조하여 후술하기로 한다.
상기 피시험 집적 회로에 대한 데이터 베이스를 생성한다(S6000).
상기 S6000 단계는 도 1을 참조하여 상술한 자동 테스트 장치(1100)에 의해 수행된다.
일 실시예에서, 상기 데이터 베이스는 상기 피시험 집적 회로에 관한 정보 및 상기 하우징에 관한 정보를 포함할 수 있다. 상기 피시험 집적 회로에 관한 정보는 상기 피시험 집적 회로의 모델명, 상기 피시험 집적 회로가 실장되는 위치, 상기 피시험 집적 회로의 취약 대역 및 상기 취약 대역에서의 피크-투-피크 전압 신호의 크기 등에 관한 정보를 포함할 수 있다. 상기 하우징에 관한 정보는 상기 하우징의 모델명에 관한 정보를 포함할 수 있다. 다른 실시예에서, 상기 데이터 베이스는 상기 피시험 집적 회로 및 상기 하우징 각각에 상응하는 하드웨어 사양에 관한 정보를 더 포함할 수 있다. 보다 구체적인 설명은 도 22a, 22b, 23a, 23b, 24a 및 24b를 참조하여 후술하기로 한다.
도 3a, 3b 및 3c는 도 2의 취약 대역을 검출하기 위한 장치들의 일 예를 나타내는 도면이다.
도 3a, 3b 및 3c를 참조하면, 상기 취약 대역을 검출하기 위한 장치들은 도 2에 도시된 상기 S1000 단계를 수행하는 장치로서, 호스트(100), 제1 전송 라인(150), 제1 테스트 기판(200), 전자기파 방사 수단(310), 제2 전송 라인(350) 및 잡음 신호 발생기(300)를 포함한다. 잡음 신호 발생기(300)는 정전기 발생 장치(301), 수신 안테나(303) 및 필터 회로(305)를 포함한다. 제1 테스트 기판(200)은 피시험 집적 회로(210)를 포함한다. 일 실시예에서, 호스트(100)는 도 1의 모니터링 장치(1130)에 상응하고, 제1 테스트 기판(200), 전자기파 방사 수단(310) 및 잡음 신호 발생기(300)는 도 1의 제1 테스터(1510)에 상응할 수 있다.
정전기 발생 장치(301)는 테스트 전압(VTEST)을 수신하고, 테스트 전압(VTEST)에 기초하여 전자기파를 생성한다. 일 실시예에서, 정전기 발생 장치(301)의 출력 전압은 정전기 발생 장치(301)의 방전 전극에서 측정한 개방 회로 전압으로서 IEC 61000-4-2 표준에 따라 최소 1 kV로부터 최대 15 kV 사이의 전압일 수 있다. 정전기 발생 장치(301)는 테스트 전압(VTEST)에기초하여 상기 출력 전압의 크기를 조정할 수 있다. 테스트 전압(VTEST)은 호스트(100)로부터 제공되는 제어 신호(CTL1)에 포함되어 정전기 발생 장치(301)에 제공될 수 있다.
수신 안테나(303)는 정전기 발생 장치(301)가 생성한 전자기파를 수신하여 필터 회로(305)로 제공한다. 필터 회로(305)는 호스트(100)로부터 제공되는 제어 신호(CTL1)에 기초하여 상기 전자기파를 필터링한다. 상기 전자기파는 제2 전송 라인(350)을 통하여 전자기파 방사 수단(310)으로 제공되고, 상기 필터링의 결과로서 특정 주파수 대역을 가지는 전자기파가 전자기파 방사 수단(310)에 의해 방사될 수 있다. 전자기파 방사 수단(310)은 상기 전자기파를 제1 테스트 기판(200)의 임의의 위치에 실장된 피시험 집적 회로(210)의 상부에서 피시험 집적 회로(210)를 향하여 방사할 수 있다. 일 실시예에서, 전자기파 방사 수단(310)은 니어-필드 프로브(Near-Field Probe)로 구현될 수 있다. 상기 니어-필드 프로브의 말단은 사각의 형태로 형성될 수 있으나, 이는 예시적인 것에 불과하다.
호스트(100)는 제1 전송 라인(150)을 통하여 피시험 집적 회로(210)를 구동한다. 일 실시예에서, 호스트(100)는 피시험 집적 회로(210)에 테스트 패턴 데이터들을 제공하고, 피시험 집적 회로(210)에 상기 전자기파가 방사되는 경우, 상기 전자기파에 상응하여 생성되는 결과 신호들(또는 테스트 결과 데이터들)을 수신하여 피시험 집적 회로(210)에서 소프트 페일이 발생하는지 여부를 판단할 수 있다.
도 4 및 도 5는 도 2의 취약 대역을 검출하는 단계의 일 예를 나타내는 흐름도이다.
도 3a, 3b, 3c 및 4를 참조하면, 필터 회로(305)의 필터링 대역을 조정한다(S1100). 정전기 발생 장치(301)의 출력 전압을 조정하여 최소 허용 전압으로부터 최대 허용 전압까지 증가시키면서 제1 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S1300).
일 실시예에서, 상기 필터링 대역 및 상기 출력 전압은 호스트(100)로부터 제공되는 제어 신호(CTL1)에 기초하여 조정될 수 있다.
일 실시예에서, 상기 필터링 대역이 조정되어 특정 주파수 대역을 가지는 전자기파가 방사되도록 한 후, 정전기 발생 장치(301)의 출력 전압을 조정하여 다양한 세기를 가지는 전자기파가 방사되도록 할 수 있다.
피시험 집적 회로(210)에서의 소프트 페일의 발생 여부를 판단한다(S1500). 한편 피시험 집적 회로(210)에서 상기 소프트 페일이 발생하는 경우 기준 출력 전압이 설정될 수 있다. 상기 기준 출력 전압은 상기 최소 허용 전압으로부터 상기 최대 허용 전압 사이의 전압으로서 상기 특정 주파수 대역에 상응하여 피시험 집적 회로(210)에서 상기 소프트 페일을 발생시키는 정전기 발생 장치(301)의 출력 전압들 중 가장 작은 전압으로 설정될 수 있다. 상기 기준 출력 전압에 관하여 도 8 및 도 9를 참조하여 후술하기로 한다.
도 3a, 3b, 3c, 4 및 도 5를 참조하면, 제1 대역으로 필터 회로(305)의 필터링 대역을 조정한다(S1110). 정전기 발생 장치(301)의 출력 전압을 조정하여 상기 최소 허용 전압으로부터 상기 최대 허용 전압까지 증가시키면서 제1 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S1310). 피시험 집적 회로(210)에서의 소프트 페일의 발생 여부를 판단한다(S1510).
제2 대역으로 필터 회로(305)의 필터링 대역을 조정한다(S1120). 정전기 발생 장치(301)의 출력 전압을 조정하여 상기 최소 허용 전압으로부터 상기 최대 허용 전압까지 증가시키면서 상기 제1 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S1320). 피시험 집적 회로(210)에서의 소프트 페일의 발생 여부를 판단한다(S1520).
제X 대역(X는 3보다 큰 자연수)으로 필터 회로의 필터링 대역을 조정한다(S1130). 정전기 발생 장치의 출력 전압을 조정하여 상기 최소 허용 전압으로부터 상기 최대 허용 전압까지 증가시키면서 제1 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S1330). 피시험 집적 회로(210)에서의 소프트 페일의 발생 여부를 판단한다(S1530).
상기 필터링 대역은 필터 회로(305)를 제어하여 조정될 수 있는 필터링 대역들 중 최소 대역으로부터 최대 대역까지 순차적으로 조정된다. 상기 필터링 대역에 기초하여 상기 복수의 제1 전자기파들 각각의 주파수 대역이 결정된다. 일 실시예에서, 상기 복수의 제1 전자기파들 각각의 주파수 대역과 상기 필터링 대역 간에 오차가 존재할 수 있으나, 원칙적으로 동일한 것으로 간주될 수 있다.
일 실시예에서, 상기 필터링 대역들에 포함되는 제1 필터링 대역과 상기 제1 필터링 대역에 인접하는 제2 필터링대역 간에는 중첩되는 주파수 대역이 존재할 수 있다.
일 실시예에서, 상기 필터링 대역은 피시험 집적 회로(210)에서 소프트 페일이 발생하는지 여부에 기초하여 조정될 수 있다. 예를 들어 상기 제1 대역 및 상기 제X 대역은 피시험 집적 회로(210)에서 상기 소프트 페일을 발생시키지 않는 주파수 대역에 상응하는 필터링 대역일 수 있다. 반면 상기 제2 대역은 피시험 집적 회로(210)에서 상기 소프트 페일을 발생시키는 주파수 대역에 상응하는 필터링 대역일 수 있다. 이 경우 상기 제1 대역과 상기 제X 대역 사이의 주파수 대역에서 취약 대역을 검출한다(S1700). 이하에서 보다 구체적으로 설명하기로 한다.
도 6은 도 2의 취약 대역을 검출하는 과정을 설명하기 위한 도면이다.
도 6에서, 주파수들(1.96 GHz로부터 2.48 GHz) 및 상기 주파수들에 각각 상응하는 소프트 페일 테스트의 결과들의 예가 도시된다. 상기 주파수들 각각은 필터 회로(305)의 필터링 대역 또는 상기 필터링 대역에 상응하는 상기 복수의 제1 전자기파들 각각의 주파수 대역을 중심 주파수로 나타낸다. 상기 소프트 페일 테스트의 결과들은 상기 복수의 제1 전자기파들을 제1 테스트 기판에 대하여 방사한 경우 피시험 집적 회로(210)에서 소프트 페일이 발생하였는지 여부를 나타낸다.
도 6을 참조하면, 1.96, 2.44 및 2.48 GHz의 중심 주파수를 가지는 상기 복수의 제1 전자기파들이 상기 제1 테스트 기판에 방사된 경우 피시험 집적 회로(210)에서 소프트 페일이 발생하지 않을 수 있다(즉, PASS). 반면 2.00, 2.04, 2.08, 2.12, 2.16, 2.20, 2.24, 2.28, 2.32, 2.36 및 2.40 GHz의 중심 주파수를 가지는 상기 복수의 제1 전자기파들이 상기 제1 테스트 기판에 방사된 경우 피시험 집적 회로(210)에서 소프트 페일이 발생할 수 있다(즉, FAIL). 이 경우 피시험 집적 회로(210)의 취약 대역은 상기 소프트 페일이 발생한 필터링 대역에 기초하여 2.00 GHz 로부터 2.40 GHz 까지인 것으로 검출될 수 있다. 이하에서, 상기 취약 대역은 도 6을 참조하여 검출된2.00 GHz 로부터 2.40 GHz에 해당하는 것으로 통일적으로 기술하기로 한다.
도 7a 및 7b는 도 2의 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들의 일 예를 나타내는 도면이다.
도 3a, 3b, 3c, 7a 및 7b를 참조하면, 상기 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들은 오실로스코프(110), 제3 전송 라인(151), 제2 테스트 기판(201), 전자기파 방사 수단(310), 제4 전송 라인(350) 및 잡음 신호 발생기(300)를 포함한다. 잡음 신호 발생기(300)는 정전기 발생 장치(301), 수신 안테나(303) 및 필터 회로(305)를 포함한다. 도 3a, 3b 및 3c의 구성요소들과 동일한 참조 부호를 가지는 구성요소들은 동일 또는 유사한 기능을 수행하므로, 중복된 설명은 생략하기로 한다. 일 실시예에서, 오실로스코프(110)는 도 1의 모니터링 장치(1130)에 포함되고, 제2 테스트 기판(201), 전자기파 방사 수단(310) 및 잡음 신호 발생기(300)는 도 1의 제1 테스터(1510)에 포함될 수 있다.
잡음 신호 발생기(300) 및 전자기파 방사 수단(310)은 도 3a, 3b 및 3c에 도시된 잡음 신호 발생기(300) 및 전자기파 방사 수단(310)과 동일한 기능을 수행한다. 즉 잡음 신호 발생기(300)는 특정 주파수 대역을 가지는 전자기파를 전자기파 방사 수단(310)으로 제공하고, 전자기파 방사 수단(310)은 상기 전자기파를 제2 테스트 기판(201)의 임의의 위치에 형성된 전자기파 수신 수단(230)의 상부에서 전자기파 수신 수단(230)을 향하여 방사할 수 있다.
제2 테스트 기판(201)은 도 3a 및 3b에 도시된 제1 테스트 기판(200)과 달리 피시험 집적 회로(210) 대신에 전자기파 수신 수단(230)을 포함한다. 일 실시예에서, 제2 테스트 기판(201)은 도 3a, 3b 및 3c를 참조하여 상술한 제1 테스트 기판(200)과 별도로 마련될 수 있으나, 다른 실시예에서, 제1 테스트 기판(200)을 재사용하여 마련될 수도 있다.
전자기파 수신 수단(230)은 도전성 패턴(231), 전송 매체(233) 및 쉴드 캔(235)을 포함한다. 도전성 패턴(231)은 제2 테스트 기판(201)의 상면에 형성되어 전자기파 방사 수단(310)에서 방사되는 전자기파를 수신하고, 전송 매체(233)는 상기 전자기파를 제3 전송 라인(151)을 통해 오실로스코프(110)로 전달한다. 쉴드 캔(235)은 상기 전자기파의 외부로의 유출을 차폐하여 상기 전자기파가 오실로스코프(110)로 효율적으로 전달되도록 한다.
오실로스코프(110)는 제3 전송 라인(151)을 통해 전자기파 수신 수단(230)에서 수신되는 전자기파들의 시간 영역에서의 전압 신호들을 검출한다. 모니터링 장치(1130)는 상기 시간 영역에서의 전압 신호들을 기초로 제1 피크-투-피크 전압 신호들을 검출할 수 있다.
도 8 및 도 9는 도 2의 제1 피크-투-피크 전압 신호들을 검출하는 단계의 일 예를 나타내는 흐름도이다.
도 7a, 7b 및 8을 참조하면, 전자기파 수신 수단을 형성하여 제2 테스트 기판을 마련한다(S2100). 필터 회로의 필터링 대역을 조정한다(S2200). 정전기 발생 장치의 출력 전압을 기준 출력 전압 이상으로 증가시켜 제2 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S2300). 복수의 제1 전자기파들을 제2 테스트 기판에 순차적으로 방사하여 발생하는 결과 신호들을 수신한다(S2400). 결과 신호들에 기초하여 제1 피크-투-피크 전압 신호들을 생성한다(S2500).
상기 S2200 및 S2300 단계들은 도 4를 참조하여 상술한 S1100 및 S1300 단계들에 상응한다. 그리고도 5를 참조하여 상술한 S1110, S1120, S1130, S1310, S1320 및 S1330 단계들에 상응한다. 따라서 상기 필터링 대역은 상기 S1100, S1110, S1120, S1130, S1300, S1310, S1320 및 S1330 단계들에서 조정된 필터 회로(305)의 필터링 대역과 동일하게 조정될 수 있다.
상기 기준 출력 전압은 도 4 및 도 5를 참조하여 상술한 바와 같이 상기 S1500, S1510, S1520 및 S1530 단계들에 따라 피시험 집적 회로(210)에서 소프트 페일을 발생시키는 정전기 발생 장치(301)의 출력 전압들 중 가장 작은 전압일 수 있다.
상기 결과 신호들은 오실로스코프(110)에 의해 검출된다. 일 실시예에서, 상기 결과 신호들은 시간 영역에서의 전압 신호로 검출될 수 있고, 상기 S2200 및 S2300 단계들에 따라 필터링 대역들 별로 검출될 수 있다. 따라서 상기 결과 신호들에 기초하여 상기 필터링 대역들 별로 제1 피크-투-피크 전압 신호들이 생성될 수 있다.
도 7a, 7b 및 9를 참조하면, 제1 테스트 기판(200)에서 피시험 집적 회로(210)를 제거한다(S2110). 제1 테스트 기판(200)의 피시험 집적 회로(210)가 제거된 위치에 전자기파 수신 수단(230)을 형성하여 제2 테스트 기판(201)을 마련한다(S2120).
도 7a 및 도 7b를 참조하여 상술한 바와 같이 일 실시예에서, 제2 테스트 기판(201)은 제1 테스트 기판(200)과 별도로 마련될 수 있으나, 다른 실시예에서, 제1 테스트 기판(200)을 재사용하여 마련될 수도 있다.
제1 대역으로 필터 회로의 필터링 대역을 조정한다(S2210). 정전기 발생 장치(301)의 출력 전압을 기준 출력 전압 이상으로 증가시켜 상기 제2 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S2310). 상기 복수의 제1 전자기파들을 상기 제2 테스트 기판에 순차적으로 방사하여 발생하는 결과 신호들을 수신한다(S2410).
제2 대역으로 필터 회로의 필터링 대역을 조정한다(S2220). 정전기 발생 장치(301)의 출력 전압을 기준 출력 전압 이상으로 증가시켜 상기 제2 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S2320). 상기 복수의 제1 전자기파들을 상기 제2 테스트 기판에 순차적으로 방사하여 발생하는 결과 신호들을 수신한다(S2420).
제X 대역(X는 3보다 큰 자연수)으로 필터 회로의 필터링 대역을 조정한다(S2230). 정전기 발생 장치(301)의 출력 전압을 기준 출력 전압 이상으로 증가시켜 상기 제2 테스트 기판에 대하여 복수의 제1 전자기파들을 순차적으로 방사한다(S2330). 상기 복수의 제1 전자기파들을 상기 제2 테스트 기판에 순차적으로 방사하여 발생하는 결과 신호들을 수신한다(S2430).
상기 필터링 대역은 도 5를 참조하여 상술한 바와 같이 필터 회로(305)를 제어하여 조정될 수 있는 필터링 대역들 중 최소 대역으로부터 최대 대역까지 순차적으로 조정된다. 상기 필터링 대역은 도 5를 참조하여 상술한 방식과 동일한 방식으로 조정된다. 상기 필터링 대역들 각각에 기초하여 상기 복수의 제1 전자기파들 각각의 주파수 대역이 결정된다. 일 실시예에서, 상기 필터링 대역들에 포함되는 제1 필터링 대역과 상기 제1 필터링 대역에 인접하는 제2 필터링대역 간에는 중첩되는 주파수 대역이 존재할 수 있다.
S2410, 2420 및 S2430 단계들에 따라 발생되는 결과 신호들에 기초하여 제1 피크-투-피크 전압 신호들을 생성한다(S2500). 이하에서, 보다 구체적으로 설명하기로 한다.
도 10은 제1 피크-투-피크 전압 신호들의 예를 나타내는 도면이다.
도 10에서, 주파수들(1.96 GHz로부터 2.48 GHz) 및 상기 주파수들에 각각 상응하는 제1 피크-투-피크 전압 신호들(VPP1)의 예가 도시된다. 상기 주파수들 각각은 필터 회로(305)의 필터링 대역 또는 상기 필터링 대역에 상응하는 상기 복수의 제1 전자기파들 각각의 주파수 대역을 중심 주파수로 나타낸다. 제1 피크-투-피크 전압 신호들(VPP1)은 상기 복수의 제1 전자기파들을 제2 테스트 기판에 대하여 방사한 경우 오실로스코프(110)에 의해 검출되는 시간 영역에서의 전압 신호들을 기초로 모니터링 장치(1130)에 의해 검출되는 피크-투-피크 전압 신호들을 나타낸다.
도 10을 참조하면, 1.96, 2.00, 2.04, 2.08, 2.12, 2.16 및 2.20 GHz의 중심 주파수를 가지는 상기 복수의 제1 전자기파들이 상기 제2 테스트 기판에 방사된 경우 피크-투-피크 전압 신호들은 각각 5.5, 4.4, 4.6, 4.3, 4.2, 4.1 및 3.8 V를 나타낼 수 있다. 2.24, 2.28, 2.332, 2.36, 2.40, 2.44 및 2.48 GHz의 중심 주파수를 가지는 상기 복수의 제1 전자기파들이 상기 제2 테스트 기판에 방사된 경우 피크-투-피크 전압 신호들은 각각 3.5, 3.9, 5.4, 6.5, 8.5, 9 및 9.5 V를 나타낼 수 있다.
도 11a 및 도 11b는 도 2의 주파수 스펙트럼을 검출하기 위한 장치들의 일 예를 나타내는 도면이다.
도 11a 및 11b를 참조하면, 상기 주파수 스펙트럼을 검출하기 위한 장치들은 오실로스코프(110), 제3 전송 라인(151), 하우징(250) 및 정전기 발생 장치(301)를 포함한다. 도 3a, 3b, 3c, 7a 및 7b의 구성요소들과 동일한 참조 부호를 가지는 구성요소들은 동일 또는 유사한 기능을 수행하므로, 중복된 설명은 생략하기로 한다. 일 실시예에서, 오실로스코프(110)는 도 1의 모니터링 장치(1130)에 포함되고, 하우징(250) 및 정전기 발생 장치(301)는 도 1의 제2 테스터(1530)에 포함될 수 있다.
정전기 발생 장치(301)는 도 3a, 3b, 3c, 7a 및 7b에 도시된 정전기 발생 장치(301)와 동일한 기능을 수행한다. 즉, 정전기발생 장치(301)는 테스트 전압(VTEST)을 수신하고, 테스트 전압(VTEST)에 기초하여 하우징(250)의 외부에서 하우징(250)의 외면을 향하여 전자기파를 방사한다. 한편 상기 주파수 스펙트럼을 검출하기 위한 장치들은 도 3a, 3b 및 3c를 참조하여 상술한 취약 대역을 검출하기 위한 장치들, 또는 도 7a 및 7b를 참조하여 상술한 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들과 달리 필터 회로를 포함하지 않는다. 따라서 정전기 발생 장치(301)에 의해 하우징(250)에 방사되는 전자기파는 상기 S1000 단계 및 상기 S2000 단계에 따른 복수의 제1 전자기파들 각각의 주파수 대역을 전부 포함하는 주파수 대역을 가질 수 있다.
하우징(250)은 제3 테스트 기판(203)을 포함하고, 제3 테스트 기판(203)은 하우징(250)의 내부에 배치된다. 제3 테스트 기판(203)의 상기 테스트 위치에 전자기파 수신 수단(230)이 형성된다. 전자기파 수신 수단(230)은 도 7a 및 7b를 참조하여 상술한 전자기파 수신 수단(230)과 동일한 구조를 가지고 동일한 기능을 수행한다.
오실로스코프(110)는 제3 전송 라인(151)을 통해 상기 전자기파 수신 수단(230)에서 수신되는 전자기파에 상응하여 생성되는 테스트 결과 신호들(TRS)을 수신하고, 모니터링 장치(1130)는 테스트 결과 신호들(TRS)에 기초하여 상기 전자기파의 주파수 영역에서의 전압 신호들을 검출하고, 상기 주파수 영역에서의 전압 신호들을 기초로 상기 주파수 스펙트럼을 검출할 수 있다.
도 12는 도 2의 주파수 스펙트럼을 검출하는 단계의 일 예를 나타내는 흐름도이다. 도 13은 주파수 스펙트럼의 일 예를 나타내는 그래프이다.
도 11a, 11b, 12 및 13을 참조하면, 제3 테스트 기판(203)의 테스트 위치에 전자기파 수신 수단(230)을 형성한다(S3100). 제3 테스트 기판(203)을 하우징(250)의 내부에 배치한다(S3200).
정전기 발생 장치(301)의 출력 전압을 기준 출력 전압 이상으로 증가시켜 하우징(250)에 대하여 제2 전자기파를 방사한다(S3300).
상기 기준 출력 전압은 도 4 및 도 5를 참조하여 상술한 바와 같이 상기 S1500, S1510, S1520 및 S1530 단계들에 따라 피시험 집적 회로(210)에서 소프트 페일을 발생시키는 정전기 발생 장치(301)의 출력 전압들 중 가장 작은 전압일 수 있다.
상기 제2 전자기파는 필터 회로에 의해 필터링 되지 않는 전자기파로서 상기 S1000 단계 및 상기 S2000 단계에 따른 복수의 제1 전자기파들 각각의 주파수 대역을 전부 포함하는 주파수 대역을 가질 수 있다.
상기 제2 전자기파를 하우징(250)에 방사하여 발생하는 결과 신호를 수신한다(S3400). 상기 결과 신호는 전자기파 수신 수단(230)에서 수신하여 오실로스코프(110)에 의해 검출된다. 결과 신호에 기초하여 주파수 스펙트럼을 검출한다(S3500). 일 실시예에서, 모니터링 장치(1130)는 상기 결과 신호에 기초하여 상기 전자기파의 주파수 영역에서의 전압 신호들을 검출하고, 상기 주파수 영역에서의 전압 신호들을 기초로 상기 주파수 스펙트럼을 검출할 수 있다. 도 13에서 상기 주파수 스펙트럼의 예가 도시된다. 도 13에서 X축은 주파수를 나타내고, Y축은 주파수 영역에서의 전압 신호들을 나타낸다.
도 14는 도 2의 제2 피크-투-피크 전압 신호를 생성하는 단계의 일 예를 나타내는 흐름도이다. 도 15는 도 14의 보정 팩터들을 생성하는 단계의 일 예를 나타내는 흐름도이다. 도 16은 보정 팩터들의 예를 나타내는 도면이다.
도 14를 참조하면, 취약 대역 및 제1 피크-투-피크 전압 신호들에 기초하여 보정 팩터들을 생성한다(S4100).
상기 취약 대역은 상기 S1000 또는 상기 S1700 단계에 따라 생성된다.
상기 제1 피크-투-피크 전압 신호들은 상기 S2000 또는 상기 S2500 단계에 따라 생성된다. 상기 보정 팩터들을 생성하는 과정에 관하여 보다 구체적으로 설명하기로 한다.
도 15를 참조하면, 상기 제1 피크-투-피크 전압 신호들 중 취약 대역을 벗어나는 주파수 대역에 상응하는 전압 신호들을 제거한다(S4110).
상기 취약 대역에 상응하는 제1 피크-투-피크 전압 신호들에 대하여 보정 연산을 수행하여 보정 팩터들을 생성한다(S4120).
상기 취약 대역은 도 6을 참조하여 상술한 바와 같이, 2.00 GHz 로부터 2.40 GHz에 해당하는 것으로 가정한다. 상기 보정 연산은 취약 대역에 상응하는 상기 제1 피크-투-피크 전압 신호들 각각에 대하여 역수를 취한 값을 반환하는 연산일 수 있다.
도 16을 참조하면 상기 취약 대역을 벗어나는 주파수 대역(예를 들어, 2.00 GHz 미만 및 2.40 GHz 초과의 주파수 대역)에 상응하는 제1 피크-투-피크 전압 신호들(VPP1)이 제거될 수 있다. 예를 들어, 1.96 GHz의 중심 주파수로 표현되는 주파수 대역에 상응하는 제1 피크-투-피크 전압 신호가 제거되고, 2.44 GHz의 중심 주파수로 표현되는 주파수 대역에 상응하는 제1 피크-투-피크 전압 신호가 제거되고, 2.48 GHz의 중심 주파수로 표현되는 주파수 대역에 상응하는 제1 피크-투-피크 전압 신호가 제거될 수 있다.
그리고 상기 취약 대역(예를 들어, 2.00 GHz 이상 및 2.40 GHz 미만의 주파수 대역)에 상응하는 제1 피크-투-피크 전압 신호들(VPP1) 각각에 대하여 상기 보정 연산을 수행하여 보정 팩터들(VPP-1)을 생성할 수 있다. 예를 들어, 2.00 GHz의 중심 주파수로 표현되는 주파수 대역에 상응하는 제1 피크-투-피크 전압 신호(즉, 4.4 V)에 대하여 역수를 취하여 반환되는 값(즉, 0.23 V = 1/4.4 V)을 보정 팩터(VPP-1)로서 생성할 수 있다. 2.04 GHz의 중심 주파수로 표현되는 주파수 대역에 상응하는 제1 피크-투-피크 전압 신호(즉, 4.6 V)에 대하여 역수를 취하여 반환되는 값(즉, 0.22 V = 1/4.6 V)을 보정 팩터(VPP-1)로서 생성할 수 있다. 나아가 상기 취약 대역에 포함되는 기타의 주파수 대역들(예를 들어, 2.08, 2.12, 2.16, 2.20, 2.24, 2.28, 2.32, 2.36 및 2.48 GHz의 중심 주파수로 표현되는 주파수 대역들)에 대하여도 상기 2.00 GHz 또는 2.04 GHz의 중심 주파수로 표현되는 주파수 대역들에 상응하여 보정 팩터들(VPP-1)을 생성하는 방식과 동일한 방식으로 상기 보정 연산을 수행하여 보정 팩터들(VPP-1)을 생성할 수 있다.
상기 보정 연산의 결과로서 보정 팩터들(VPP-1)이 피시험 집적 회로(210)의 취약 대역에 상응하여 생성될 수 있다.
다시 도 14를 참조하면, 상기 보정 팩터들에 기초하여 주파수 스펙트럼 상의 진폭 값들을 보정하여 보정 진폭 값들을 생성한다(S4200).
상기 주파수 스펙트럼은 상기 S3500 단계에 따라 검출된다. 도 13에서 상기 주파수 스펙트럼의 예(3000a)를 도시한 바 있다. 이하에서 보다 구체적으로 설명하기로 한다.
도 17은 주파수 스펙트럼 상의 보정 전 진폭 값들의 일 예를 나타내는 도면이고, 도 18은 주파수 스펙트럼 상의 보정 후 진폭 값들의 일 예를 나타내는 도면이다.
도 17을 참조하면, 도 13에서 도시된 주파수 스펙트럼(3000a) 상의 진폭 값들에 대하여 상기 취약 대역(예를 들어, 2.00 GHz 이상 및 2.40 GHz 미만의 주파수 대역)에 상응하는 주파수 스펙트럼의 진폭 값들(3000b)만이 선택될 수 있다. 일 실시예에서, 상기 취약 대역을 벗어나는 주파수 대역에 상응하는 주파수 스펙트럼의 진폭 값들이 제거될 수 있다.
도 18을 참조하면, 상기 취약 대역에 상응하는 주파수 스펙트럼의 진폭 값들(3000b) 각각에 대하여 주파수 영역 상에서 상응하는 상기 보정 팩터들(VPP)이 곱하여질 수 있다. 예를 들어, 도 17 또는 도 18에 도시된 주파수 스펙트럼의 진폭 값들(3000b)에 대하여 도 16에서 예시된 상기 보정 팩터들(VPP-1)을 곱하여 상기 보정 진폭 값들로서 보정 후의 주파수 스펙트럼 상의 진폭 값들(3000c)이 구하여질 수 있다.
상기 보정 진폭 값들을 변환하여 제2 피크-투-피크 전압 신호를 생성한다(S4300).
상기 보정 진폭 값들은 주파수 영역에서의 값들로서 상기 보정 진폭 값들을 시간 영역으로 변환하고 변환된 결과 신호들의 피크-투-피크 전압을 측정하여 제2 피크-투-피크 전압 신호(VPP2)가 생성될 수 있다.
도 19는 제2 피크-투-피크 전압 신호의 일 예를 나타내는 도면이다.
도 19를 참조하면, 도 18에 도시된 보정 진폭 값들(즉, 3000c)을 시간 영역으로 변환하고 변환된 결과 신호들에서 피크-투-피크 전압을 측정하여 제2 피크-투-피크 전압 신호(VPP2)를 생성할 수 있다. 일 실시예에서, 상기 보정 진폭 값들을 시간 영역으로 변환하는 과정에서 역 고속 푸리에 변환(Inverse Fast Fourier Transform)(IFFT)이 수행될 수 있다. 상기 IFFT는 도 1을 참조하여 상술한 자동 테스트 장치(1100)에 의해 수행될 수 있다.
도 20은 도 2의 피시험 집적 회로의 시스템 레벨에서의 ESD 특성을 예측하는 단계의 일 예를 나타내는 흐름도이다.
도 20을 참조하면, 피시험 집적 회로에 상응하는 기준 전압 정보를 수신한다(S5100). 상기 기준 전압 정보는 기준 피크-투-피크 전압 신호를 포함한다. 상기 기준 피크-투-피크 전압 신호는 상기 피시험 집적 회로에서 소프트 페일을 발생시키는 전자기파의 시간 영역에서의 피크-투-피크 전압을 나타낸다.
일 실시예에서, 상기 기준 피크-투-피크 전압 신호는 상기 제1 피크-투-피크 전압 신호들 중에서 상기 취약 대역에 상응하는 제1 피크-투-피크 전압 신호들만을 기초로 시간 영역에서의 전압 신호를 생성하고 상기 생성된 시간 영역에서의 전압 신호의 피크-투-피크 전압을 측정 또는 계산하여 생성될 수 있다. 이 경우, 상기 기준 피크-투-피크 전압 신호는 도 7a 및 7b를 참조하여 상술한 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들을 이용하여 생성될 수 있다.
다른 실시예에서, 상기 기준 피크-투-피크 전압 신호는 상기 제1 피크-투-피크 전압 신호들 전부를 기초로 시간 영역에서의 전압 신호를 생성하고 상기 생성된 시간 영역에서의 전압 신호의 피크-투-피크 전압을 측정 또는 계산하여 생성될 수 있다. 이 경우, 상기 기준 피크-투-피크 전압 신호는 도 7a 및 7b를 참조하여 상술한 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들을 이용하여 생성될 수 있다. 또한 상기 기준 피크-투-피크 전압 신호는 상기 제1 피크-투-피크 전압 신호들을 검출하기 위한 장치들에서 도 7a 및 도 7b의 잡음 신호 발생기(300) 대신에 도 3c, 도 11a 및 11b의 정전기 발생 장치(301)를 사용하여 생성될 수도 있다.
상기 기준 전압 정보에 포함되는 기준 피크-투-피크 전압 신호와 상기 제2 피크-투-피크 전압 신호를 비교하여 피시험 집적 회로의 시스템 레벨에서의 소프트 페일의 발생 가능성을 예측한다(S5200).
상기 기준 피크-투-피크 전압 신호와 상기 제2 피크-투-피크 전압 신호 각각의 결과 값은 피시험 집적 회로의 종류, 하우징의 종류(재질 또는 형태에 따라 구분될 수 있다.) 또는 상기 피시험 집적 회로의 상기 하우징 내부에서 실장되는 실장 위치(테스트 위치를 말한다.) 등에 따라 달라질 수 있다. 상기 피시험 집적 회로, 상기 하우징 및 상기 실장 위치가 정하여지면 도 2를 참조하여 상술한 상기 S1000, S2000, S3000 및 S4000 단계를 수행하여 상기 기준 피크-투-피크 전압 신호와 상기 제2 피크-투-피크 전압 신호가 결정된다.
도 21은 기준 피크-투-피크 전압 신호와 제2 피크-투-피크 전압 신호의 일 예를 나타내는 그래프이다.
도 21에서, X 축은 복수의 시도들(TRIAL 1, 2, 3, 4 및 5)을 나타내고, Y 축은 피크-투-피크 전압 신호의 크기를 나타낸다. 상기 기준 피크-투-피크 전압 신호와 상기 제2 피크-투-피크 전압 신호 각각은 상기 기준 피크-투-피크 전압 신호의 크기로 나누어져서 표준화(normalization) 될 수 있다. 따라서 상기 기준 피크-투-피크 전압의 크기는 '1'로서 나타내어지고, 제2 피크-투-피크 전압 신호의 크기는 상기 기준 피크-투-피크 전압 신호의 크기에 대한 상대적인 비율 값(이하, '표준화 된 제2 피크-투-피크 전압 신호'라 함)으로 나타내어질 수 있다.
도 21을 참조하면, 상기 복수의 시도들(TRIAL 1, 2, 3, 4 및 5) 각각에서 상기 피시험 집적 회로, 상기 하우징 및 상기 실장 위치 중 적어도 하나가 변경될 수 있다. 따라서 상기 복수의 시도들(TRIAL 1, 2, 3, 4 및 5) 각각에서 상기 표준화 된 제2 피크-투-피크 전압 신호의 값은 변화할 수 있다.
일 실시예에서, 제1 시도(TRIAL 1)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 0.6이고, 제2 시도(TRIAL 1)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 0.8일 수 있다. 제3 시도(TRIAL 3)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 1이고, 제4 시도(TRIAL 4)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 1.2일 수 있다. 제5 시도(TRIAL 5)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 1.4일 수 있다.
제1 시도(TRIAL 1)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 0.6 이므로, 기준 피크-투-피크 전압 신호와 비교하여 약 67 %의 마진을 가진다. 한편 제1 시도(TRIAL 1)에서 제1 피시험 집적 회로가 제1 하우징의 제1 실장 위치에 실장되어 반도체 시스템을 구성하는 경우를 테스트 조건으로 하여 상기 S1000, S2000, S3000 및 S4000 단계가 수행되었다고 가정한다. 이 경우 상기 표준화 된 제2 피크-투-피크 전압 신호의 값에 기초하여 다음과 같은 결론에 이르게 된다. 즉 상기 제1 피시험 집적 회로는 상기 제1 하우징의 상기 제1 실장 위치에 실장되는 경우 상기 제1 피시험 집적 회로가 집적 회로 패키지 상태로 노출되는 경우와 비교하여 약 67 % 만큼 증가된 세기의 전자기파에 대하여 소프트 페일을 발생시키지 않고 정상적으로 동작할 수 있게 된다.
제2 시도(TRIAL 2)에서 표준화 된 제2 피크-투-피크 전압 신호의 값은 0.8 이므로, 기준 피크-투-피크 전압 신호와 비교하여 약 25 %의 마진을 가진다. 한편 제2 시도(TRIAL 2)는 제1 시도(TRIAL 1)와 비교하여 동일한 하우징의 동일한 실장 위치에 대하여 다른 피시험 집적 회로가 실장되어 반도체 시스템을 구성하는 경우를 테스트 조건으로 하는 경우를 가정한다. 즉 제2 시도(TRIAL 2)에서 제2 피시험 집적 회로가 제1 하우징의 제1 실장 위치에 실장되어 반도체 시스템을 구성하는 경우를 테스트 조건으로 하여 상기 S1000, S2000, S3000 및 S4000 단계가 수행되었다고 가정한다. 이 경우 상기 제2 피시험 집적 회로는 상기 제1 하우징의 제1 실장 위치에 실장되는 경우 상기 제2 피시험 집적 회로가 집적 회로 패키지 상태로 노출되는 경우와 비교하여 약 25 % 만큼 증가된 세기의 전자기파에 대하여 소프트 페일을 발생시키지 않고 정상적으로 동작할 수 있게 된다.
상기 제1 시도(TRIAL 1) 또는 상기 제2 시도(TRIAL 2)와 마찬가지의 방식으로 제3 시도(TRIAL 3) 내지 제5 시도(TRIAL 5) 또한 해석될 수 있다.
제3 시도(TRIAL 3)에서 피시험 집적 회로는 집적 회로 패키지 상태로 노출되는 경우와 반도체 시스템을 구성하는 경우에 있어서 차이가 없다. 제4 시도(TRIAL 4) 및 제5 시도(TRIAL 5)에서 피시험 집적 회로는 집적 회로 패키지 상태로 노출되는 경우와 비교하여 반도체 시스템을 구성하는 경우에 외부로부터 방사된 전자기파에 대하여 쉽게 소프트 페일을 발생시킨다.
도 22a는 도 2의 피시험 집적 회로에 대한 데이터 베이스를 구성하는 요소들을 설명하기 위한 도면이고, 도 22b는 도 2의 피시험 집적 회로에 대한 데이터 베이스의 일 예를 나타내는 도면이다.
도 22a에서, 회로 기판(205) 및 하우징(255)이 도시되고, 회로 기판(205) 내부의 테스트 위치(TP) 및 테스트 위치(TP)를 정의하기 위한 기준 위치들(REFP1 및 REFP2)이 도시된다.
도 22a를 참조하면, 회로 기판(205) 및 하우징(255)은 반도체 시스템을 구성하는 일 요소에 해당되고, 테스트 위치(TP)는 제1 기준 위치(REFP1) 또는 제2 기준 위치(REFP2) 중 하나를 기준으로 하여 높이들(PH 또는 CH) 및 너비들(PW 또는 CW)로 나타내어질 수 있다.
도 22b에서, 회로 기판(205) 및 하우징(255)을 포함하는 제1 반도체 시스템(SYSTEM1)에 있어서, 제1 기준 위치(REFP1)로부터 제1 높이(PH1) 및 제1 너비(PW1)만큼 떨어진 테스트 위치(TP)에 제1 집적 회로 패키지(IC1)가 실장되는 경우 생성되는 데이터 베이스가 도시된다.
도 22b를 참조하면, 제1 집적 회로 패키지(IC1)에 대하여 취약 대역(BW1) 및 제2 피크-투-피크 전압(Vpp1)이 기록될 수 있다. 이 경우 상기 제2 피크-투-피크 전압들(Vpp1)에 상응하여 S3000 단계에서 주파수 스펙트럼을 검출하기 위한 정전기 발생 장치(301)의 출력 전압(VREF)(즉, VREF1) 또는 정전기 발생 장치(301)에 제공된 테스트 전압(VTEST)(즉, VTEST1)이 상기 데이터 베이스에 함께 기록될 수 있다.
도 23a는 도 2의 피시험 집적 회로에 대한 데이터 베이스를 구성하는 요소들을 설명하기 위한 도면이고, 도 23b는 도 2의 피시험 집적 회로에 대한 데이터 베이스의 일 예를 나타내는 도면이다.
도 23a에서, 회로 기판(205a) 및 하우징(255a)이 도시되고, 회로 기판(205a) 내부의 복수의 테스트 위치들(TP11, TP12, TP13, TP14, TP21, TP22, TP23, TP24, TP31, TP32, TP33, TP34, TP41, TP42, TP43 및 TP44,)이 도시된다. 설명의 편의를 위해 도 22a에서 도시된 기준 위치들은 생략하였다.
도 23a를 참조하면, 회로 기판(205a) 및 하우징(255a)은 반도체 시스템을 구성하는 일 요소에 해당되고, 상기 복수의 테스트 위치들 각각은 도 22a에서와 마찬가지의 방식으로 제1 기준 위치(REFP1) 또는 제2 기준 위치(REFP2) 중 하나를 기준으로 하여 높이들(PH 또는 CH) 및 너비들(PW 또는 CW)로 나타내어질 수 있다.
도 23b에서, 회로 기판(205a) 및 하우징(255a)을 포함하는 제1 반도체 시스템(SYSTEM1)에 있어서, 제1 기준 위치(REFP1)로부터 제1 높이(PH1) 및 제1 너비(PW1) 만큼 떨어진 제1 테스트 위치(예를 들어, TP11), 제1 기준 위치(REFP1)로부터 제2 높이(PH2) 및 제1 너비(PW2) 만큼 떨어진 제2 테스트 위치(예를 들어, TP24) 및 제1 기준 위치(REFP1)로부터 제3 높이(PH3) 및 제3 너비(PW3) 만큼 떨어진 제3 테스트 위치(예를 들어, TP42)에 제1 집적 회로 패키지(IC1)가 실장되는 경우 생성되는 데이터 베이스가 도시된다.
도 23b를 참조하면, 제1 집적 회로 패키지(IC1)에 대하여 취약 대역(BW1) 및 제2 피크-투-피크 전압들(Vpp1, Vpp2 및 Vpp3)이 기록될 수 있다. 이 경우 상기 제2 피크-투-피크 전압들(Vpp1, Vpp2 및 Vpp3)에 상응하여 S3000 단계에서 주파수 스펙트럼을 검출하기 위한 정전기 발생 장치(301)의 출력 전압(VREF)(즉, VREF1) 또는 정전기 발생 장치(301)에 제공된 테스트 전압(VTEST)(즉, VTEST1)이 상기 데이터 베이스에 함께 기록될 수 있다.
도 24a는 도 2의 피시험 집적 회로에 대한 데이터 베이스를 구성하는 요소들을 설명하기 위한 도면이고, 도 24b는 도 2의 피시험 집적 회로에 대한 데이터 베이스의 일 예를 나타내는 도면이다.
도 24a에서, 제1 집적 회로 패키지(IC1) 및 제2 집적 회로 패키지(IC2)가 도시되고, 제1 하우징(HOUSING1) 및 제2 하우징(HOUSING2)이 도시된다. 일 실시예에서, 제1 집적 회로 패키지(IC1) 및 제2 집적 회로 패키지(IC2) 중 하나가 제1 하우징(HOUSING1) 및 제2 하우징(HOUSING2) 하나에 실장되어 복수의 반도체 시스템들(SYSTEM1, 2, 3 및 4) 중 하나를 구성할 수 있다. 설명의 편의를 위해 도 22a 및 22b에 도시된 회로 기판(205)은 생략하였다.
도 24b를 참조하면, 제1 집적 회로 패키지(IC1)가 제1 반도체 시스템(SYSTEM1)을 구성하는 경우 취약 대역(BW1) 및 제2 피크-투-피크 전압들(Vpp1, Vpp2 및 Vpp3)이 기록될 수 있다. 제1 집적 회로 패키지(IC1)가 제2 반도체 시스템(SYSTEM2)을 구성하는 경우 취약 대역(BW1) 및 제2 피크-투-피크 전압들(Vpp4, Vpp5 및 Vpp6)이 기록될 수 있다. 제1 반도체 시스템(SYSTEM1) 및 제2 반도체 시스템(SYSTEM2)에서 피시험 집적 회로가 제1 집적 회로 패키지(IC1)로서 동일하므로 취약 대역은 변화하지 않는다. 그러나 반도체 시스템이 제1 반도체 시스템(SYSTEM1)에서 제2 반도체 시스템(SYSTEM2)으로 변경되어 제2 피크-투-피크 전압들의 값이 변화할 수 있다.
제2 집적 회로 패키지(IC2)가 제3 반도체 시스템(SYSTEM1)을 구성하는 경우 취약 대역(BW2) 및 제2 피크-투-피크 전압들(Vpp7, Vpp8 및 Vpp9)이 기록될 수 있다. 제2 집적 회로 패키지(IC2)가 제4 반도체 시스템(SYSTEM4)을 구성하는 경우 취약 대역(BW2) 및 제2 피크-투-피크 전압들(Vpp10, Vpp11 및 Vpp12)이 기록될 수 있다. 제3 반도체 시스템(SYSTEM3) 및 제4 반도체 시스템(SYSTEM4)에서 피시험 집적 회로가 제2 집적 회로 패키지(IC2)로서 동일하므로 취약 대역은 변화하지 않는다. 그러나 반도체 시스템이 제3 반도체 시스템(SYSTEM1)에서 제4 반도체 시스템(SYSTEM2)으로 변경되어 제2 피크-투-피크 전압들의 값이 변화할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예들에 포함되는 ESD 테스트 방법 및 ESD 테스트 시스템은 패키지 레벨 공정을 마친 후의 단계에서 집적 회로 패키지를 완성된 제품으로 출하하기 전 상기 집적 회로 패키지를 피시험 집적 회로로서 포함하는 피시험 장치에 대하여 복수의 테스트들을 수행한다. 그리고 상기 복수의 테스트들을 수행한 결과에 기초하여 반도체 시스템이 구성된 이후에 수행될 수 있는 시스템 레벨의 ESD 테스트의 결과를 미리 예측할 수 있다.
본 발명의 실시예들은 시스템, 방법, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.
본 발명의 실시예들은 다양한 종류의 집적 회로 패키지를 테스트/제조하는 과정에서 유용하게 이용될 수 있으며, 특히 ESD 테스트와 관련하여 집적 회로 패키지가 반도체 시스템으로 구현되기 전에 미리 시스템 레벨의 ESD 테스트의 결과를 예측하기 위해 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 피시험 집적 회로를 포함하는 제1 테스트 기판에 복수의 제1 전자기파들을 순차적으로 방사하여 취약 대역을 검출하는 단계;
    전자기파 수신 수단을 포함하는 제2 테스트 기판에 상기 복수의 제1 전자기파들을 순차적으로 방사하여 제1 피크-투-피크 전압 신호들을 검출하는 단계;
    상기 전자기파 수신 수단을 포함하는 제3 테스트 기판을 포함하는 하우징에 단일의 제2 전자기파를 방사하여 주파수 스펙트럼을 검출하는 단계;
    상기 취약 대역, 상기 제1 피크-투-피크 전압 신호들 및 상기 주파수 스펙트럼에 기초하여 제2 피크-투-피크 전압 신호를 생성하는 단계; 및
    상기 제2 피크-투-피크 전압 신호에 기초하여 상기 피시험 집적 회로의 시스템 레벨에서의 ESD(Electrostatic Discharge) 특성을 예측하는 단계를 포함하는 ESD 테스트 방법.
  2. 제1 항에 있어서, 상기 취약 대역을 검출하는 단계는,
    필터 회로의 필터링 대역을 조정하는 단계;
    정전기 발생 장치의 출력 전압을 조정하여 최소 허용 전압으로부터 최대 허용 전압까지 증가시키면서 상기 제1 테스트 기판에 대하여 상기 복수의 제1 전자기파들을 순차적으로 방사하는 제1 검출 준비 단계; 및
    상기 피시험 집적 회로에서의 소프트 페일의 발생 여부를 판단하는 제2 검출 준비 단계를 포함하는 것을 특징으로 하는 ESD 테스트 방법.
  3. 제2 항에 있어서,
    상기 필터링 대역은 복수의 제1 내지 제X(X는 3 이상의 자연수) 대역들을 포함하고,
    상기 제1 대역으로 상기 필터링 대역을 조정하여 상기 제1 검출 준비 단계 및 상기 제2 검출 준비 단계를 순차적으로 수행하고,
    상기 제2 대역으로 상기 필터링 대역을 조정하여 상기 제1 검출 준비 단계 및 상기 제2 검출 준비 단계를 순차적으로 수행하고,
    상기 제X 대역으로 상기 필터링 대역을 조정하여 상기 제1 검출 준비 단계 및 상기 제2 검출 준비 단계를 순차적으로 수행하는 것을 특징으로 하는 ESD 테스트 방법.
  4. 제3 항에 있어서,
    상기 제1 대역 및 상기 제X 대역은 상기 제2 검출 준비 단계의 수행 결과 상기 피시험 집적 회로에서 상기 소프트 페일을 발생시키는 주파수 대역이고,
    상기 제2 대역은 상기 제2 검출 준비 단계의 수행 결과 상기 피시험 집적 회로에서 상기 소프트 페일을 발생시키지 않는 주파수 대역인 것을 특징으로 하는 ESD 테스트 방법.
  5. 제3 항에 있어서,
    상기 제2 대역은 상기 제1 대역보다 높은 주파수 대역이고, 상기 제X 대역은 상기 제2 대역보다 높은 주파수 대역이고,
    상기 취약 대역을 검출하는 단계는,
    상기 제1 대역과 상기 제X 대역 사이의 주파수 대역에서 상기 취약 대역을 검출하는 단계를 더 포함하는 것을 특징으로 하는 ESD 테스트 방법.
  6. 제1 항에 있어서, 상기 제1 피크-투-피크 전압 신호들을 검출하는 단계는,
    상기 제1 테스트 기판에서 상기 피시험 집적 회로를 제거하는 단계; 및
    상기 제1 테스트 기판의 상기 피시험 집적 회로가 제거된 위치에 전자기파 수신 수단을 형성하여 상기 제2 테스트 기판을 마련하는 단계를 포함하는 것을 특징으로 하는 ESD 테스트 방법.
  7. 제5 항에 있어서, 상기 전자기파 수신 수단은,
    상기 제2 테스트 기판의 상면에 형성되어 상기 복수의 제1 전자기파들을 수신하는 도전성 패턴;
    상기 복수의 제1 전자기파들을 전송하는 전송 수단; 및
    상기 복수의 전자기파들을 차폐하는 쉴드 캔을 포함하는 것을 특징으로 하는 ESD 테스트 방법.
  8. 제1 항에 있어서, 상기 제1 피크-투-피크 전압 신호들을 검출하는 단계는,
    필터 회로의 필터링 대역을 조정하는 단계;
    정전기 발생 장치의 출력 전압을 기준 출력 전압 이상으로 증가시켜 상기 제2 테스트 기판에 대하여 상기 복수의 제1 전자기파들을 순차적으로 방사하는 제3 검출 준비 단계; 및
    상기 복수의 제1 전자기파들을 상기 제2 테스트 기판에 순차적으로 방사하여 발생하는 결과 신호들을 수신하는 제4 검출 준비 단계를 포함하는 것을 특징으로 하는 ESD 테스트 방법.
  9. 제1 항에 있어서, 상기 복수의 제1 전자기파들은 잡음 신호 발생기에 의해 생성되어 니어-필드 프로브(near-field probe)를 통해 상기 제1 테스트 기판 또는 상기 제2 테스트 기판에 방사되고,
    상기 잡음 신호 발생기는,
    전자기파를 생성하는 정전기 발생 장치;
    상기 전자기파를 수신하는 수신 안테나; 및
    상기 전자기파의 주파수 대역을 필터링하는 필터 회로를 포함하는 것을 특징으로 하는 ESD 테스트 방법.
  10. 제9 항에 있어서, 상기 제2 전자기파는 상기 정전기 발생 장치에 의해 생성되어 상기 하우징에 방사되는 것을 특징으로 하는 ESD 테스트 방법.
KR1020200122530A 2020-09-22 2020-09-22 Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템 KR20220039442A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200122530A KR20220039442A (ko) 2020-09-22 2020-09-22 Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템
US17/342,241 US11650237B2 (en) 2020-09-22 2021-06-08 Method of manufacturing an integrated circuit involving performing an electrostatic discharge test and electrostatic discharge test system performing the same
EP21183763.8A EP3971591B1 (en) 2020-09-22 2021-07-05 Method of manufacturing an integrated circuit involving performing an electrostatic discharge test
CN202111093625.3A CN114252714A (zh) 2020-09-22 2021-09-17 制造集成电路的方法和静电放电测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200122530A KR20220039442A (ko) 2020-09-22 2020-09-22 Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20220039442A true KR20220039442A (ko) 2022-03-29

Family

ID=76765071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200122530A KR20220039442A (ko) 2020-09-22 2020-09-22 Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템

Country Status (4)

Country Link
US (1) US11650237B2 (ko)
EP (1) EP3971591B1 (ko)
KR (1) KR20220039442A (ko)
CN (1) CN114252714A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622546B (zh) 2007-03-06 2012-07-18 日本电气株式会社 脉冲抗扰度评价装置
JP5215942B2 (ja) 2009-06-03 2013-06-19 株式会社日立製作所 電子装置、および、雑音電流測定方法
US9084124B2 (en) * 2012-12-21 2015-07-14 Apple Inc. Methods and apparatus for performing passive antenna testing with active antenna tuning device control
US9671448B2 (en) 2012-12-28 2017-06-06 Illinois Tool Works Inc. In-tool ESD events monitoring method and apparatus
US9673116B2 (en) 2013-01-04 2017-06-06 International Business Machines Corporation On chip electrostatic discharge (ESD) event monitoring
JP6267918B2 (ja) 2013-10-09 2018-01-24 ローム株式会社 ノイズ源を含むデバイスの評価方法
US20150116161A1 (en) 2013-10-28 2015-04-30 Skycross, Inc. Antenna structures and methods thereof for determining a frequency offset based on a signal magnitude measurement
JP6303817B2 (ja) * 2014-05-28 2018-04-04 富士ゼロックス株式会社 ノイズ耐性評価装置、ノイズ耐性評価方法及びプログラム
WO2017091687A1 (en) 2015-11-25 2017-06-01 ExtraTech Systems, LLC Esd tester

Also Published As

Publication number Publication date
EP3971591A1 (en) 2022-03-23
EP3971591B1 (en) 2023-03-29
CN114252714A (zh) 2022-03-29
US20220091171A1 (en) 2022-03-24
US11650237B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
US6255830B1 (en) Method of testing shielding effectiveness and electromagnetic field generator for use in testing shielding effectiveness
US20190241284A1 (en) Apparatus and method for testing electromagnetic interference devices within a line replaceable unit
US20060181287A1 (en) Testing method
CN112689768A (zh) 用于集成电路中焊丝测试的方法和装置
US20060164115A1 (en) Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method
US7617427B2 (en) Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures
KR20220039442A (ko) Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템
WO2009101750A1 (ja) ループアンテナ及びイミュニティ試験法
WO2015001704A1 (ja) 静電気放電試験装置、静電気放電試験方法、及びプログラムが格納された非一時的なコンピュータ可読媒体
Jeon et al. A new method of component-level ESD test to assess system-level ESD risk for ICs
JP2006234803A (ja) プリント基板のノイズ注入装置
RU2702453C1 (ru) Способ оценки стойкости микроэлектронного оборудования к внешнему электромагнитному воздействию
Seimova et al. Software-hardware complex for assessing the effect of an electrostatic discharge on electronic devices
JP2009186444A (ja) 電磁耐性評価方法及び装置
Deutschmann Improvement of system robustness through EMC optimization
JP2014016195A (ja) 不要輻射ノイズ測定方法
Tamminen et al. Product specific ESD risk analysis
Huang et al. Effects of TVS integration on system level ESD robustness
JPH06308202A (ja) 回路検査装置
TW201738982A (zh) 基板檢查裝置及程式
König et al. ESD Interferences at the Chip-and Board-Level—Finding and Fixing Problems at the IC Level
Glaesser et al. ESD test at component level
Robert Electromagnetic Susceptibility Measurement of Military Radio Electronic Equipment
Moilanen EMC Measurement Feasibility Study for Automated Test System
TW202415144A (zh) 靜電放電量測裝置及靜電放電量測方法