CN111487489A - 一种芯片抗干扰度的评估方法及装置 - Google Patents

Abstract

本发明公开了一种芯片抗干扰度的评估方法及装置，该方法包括：收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品；对第一组样品直接进行EFT注入，产生初始抗扰度数据；对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据；将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。本发明的方案，可以解决MCU的电磁兼容性能未考虑元器件老化的影响而存在评估不准确的问题，达到能够考虑元器件老化的影响准确评估MUC的电磁兼容性能的效果。

Description

一种芯片抗干扰度的评估方法及装置

技术领域

本发明属于电子电路技术领域，具体涉及一种芯片抗干扰度的评估方法及装置，尤其涉及一种预测微控制器的电快速瞬变脉冲抗扰度的评估方法及装置。

背景技术

作为现代电子系统的核心，微控制器往往在电子系统的电磁兼容中扮演着重要角色。随着集成电路制造工艺的不断进步，特征尺寸的不断减小，微处理器的工作频率和集成度越来越高、工作电压越来越低，对外界电磁干扰越来越敏感。其中，微控制器(MCU)对瞬态脉冲干扰的电磁敏感性(EMS)已成为学术界和企业关注的焦点。

MCU的大多数电磁兼容性(EMC)研究都没有考虑老化的影响。但是，组件老化会降低MCU的物理参数并改变其对电快速瞬变脉冲(EFT)的抗扰度，暴露在早起失效期微控制器抗干扰的薄弱点。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的目的在于，针对上述缺陷，提供一种芯片抗干扰度的评估方法及装置，以解决MCU的电磁兼容性能未考虑元器件老化的影响而存在评估不准确的问题，达到能够考虑元器件老化的影响准确评估MUC的电磁兼容性能的效果。

本发明提供一种芯片抗干扰度的评估方法，包括：收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品；对第一组样品直接进行EFT注入，产生初始抗扰度数据；对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据；将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。

可选地，对第一组样品直接进行EFT注入、和/或在对第二组样品的老化试验的过程中进行EFT注入中的EFT注入，包括：根据每组样品中当前样品的当前管脚的阻抗，选择与当前管脚的阻抗匹配的注入探头；开启直流电源为当前样品供电，将选择好的注入探头与当前样品的当前管脚贴在一起，向该注入探头注入设定最低电压，再逐步增大注入电压，直至注入电压增大到设定最高电压时停止对当前管脚的EFT注入，之后对当前样品的下一个管脚进行EFT注入。

可选地，再逐步增大注入电压，包括：若当前样品出现故障，则记录当前样品出现故障时的注入电压，并对当前样品进行复位处理；在对当前样品进行复位处理后，若当前样品的故障得到恢复，则继续增大注入电压，以在注入电压增大到设定最高电压时停止对当前管脚的EFT注入；若当前样品的故障无法恢复，则停止对当前管脚的EFT注入。

可选地，在对第二组样品的老化试验的过程中进行EFT注入，包括：在对第二组样品的老化试验的过程中，每隔设定时间进行一次EFT注入。

可选地，还包括：根据对芯片抗干扰度的评估，确定芯片中各部位的抗干扰度程度，并对芯片中抗干扰度程度低于设定程度的部位进行处理。

与上述方法相匹配，本发明另一方面提供一种芯片抗干扰度的评估装置，包括：收集单元，用于收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品；注入单元，用于对第一组样品直接进行EFT注入，产生初始抗扰度数据；注入单元，还用于对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据；评估单元，用于将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。

可选地，注入单元对第一组样品直接进行EFT注入、和/或在对第二组样品的老化试验的过程中进行EFT注入中的EFT注入，包括：根据每组样品中当前样品的当前管脚的阻抗，选择与当前管脚的阻抗匹配的注入探头；开启直流电源为当前样品供电，将选择好的注入探头与当前样品的当前管脚贴在一起，向该注入探头注入设定最低电压，再逐步增大注入电压，直至注入电压增大到设定最高电压时停止对当前管脚的EFT注入，之后对当前样品的下一个管脚进行EFT注入。

可选地，注入单元再逐步增大注入电压，包括：若当前样品出现故障，则记录当前样品出现故障时的注入电压，并对当前样品进行复位处理；在对当前样品进行复位处理后，若当前样品的故障得到恢复，则继续增大注入电压，以在注入电压增大到设定最高电压时停止对当前管脚的EFT注入；若当前样品的故障无法恢复，则停止对当前管脚的EFT注入。

可选地，注入单元在对第二组样品的老化试验的过程中进行EFT注入，包括：在对第二组样品的老化试验的过程中，每隔设定时间进行一次EFT注入。

可选地，还包括：评估单元，还用于根据对芯片抗干扰度的评估，确定芯片中各部位的抗干扰度程度，并对芯片中抗干扰度程度低于设定程度的部位进行处理。

本发明的方案，通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来，可以预估反应出微处理器老化后的中MCU抗扰度漂移量，以准确评估MUC的电磁兼容性能。

进一步，本发明的方案，通过加速寿命试验和EFT干扰注入评估，比较电路的初始抗扰度与加速老化后的抗扰度，能直观显示加速寿命对微处理器的电快速瞬变脉冲敏感性影响，反应老化后的中MCU抗扰度变化，能够预估微控制器的电快速瞬变脉冲抗扰度。

由此，本发明的方案，通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来，可以预估反应出微处理器老化后的中MCU抗扰度漂移量，解决MCU的电磁兼容性能未考虑元器件老化的影响而存在评估不准确的问题，达到能够考虑元器件老化的影响准确评估MUC的电磁兼容性能的效果。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的芯片抗干扰度的评估方法的一实施例的流程示意图；

图2为本发明的方法中EFT注入的一实施例的流程示意图；

图3为本发明的方法中再逐步增大注入电压的一实施例的流程示意图；

图4为本发明的芯片抗干扰度的评估装置的一实施例的结构示意图；

图5为本发明中加速寿命试验和EFT干扰注入评估的流程示意图；

图6为本发明中电快速瞬变脉冲群抗扰度注入设备的结构示意图；

图7为本发明中抗扰等级随老化时间变化的曲线示意图。

结合附图，本发明实施例中附图标记如下：

102-收集单元；104-注入单元；106-评估单元。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一些评估微控制器的技术是芯片级EFT测试(即电快速瞬变脉冲注入)，只能评估新器件的抗扰度。本发明的方案，提供一种预测微控制器的电快速瞬变脉冲抗扰度的评估方法，即一种加速寿命过程中微控制器对EFT脉冲敏感度的评估方法，可预估反应出微处理器老化后的中MCU抗扰度漂移量，能够通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来。

具体地，本发明的方案，提出了一种利用电应力和高温应力相结合的等效时间间隔加速寿命方法，是一种加速寿命试验和EFT干扰注入评估方法，通过比较电路的初始抗扰度与加速老化后的抗扰度，能直观显示加速寿命对微处理器的电快速瞬变脉冲(EFT)敏感性影响，反应老化后的MCU抗扰度变化，能够预估微控制器的电快速瞬变脉冲抗扰度。

根据本发明的实施例，提供了一种芯片抗干扰度的评估方法，如图1所示本发明的方法的一实施例的流程示意图。该芯片抗干扰度的评估方法可以包括：步骤S110至步骤S140。

在步骤S110处，收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品。其中，第一组样品，如第一试验组。第二组样品，如第二试验组。

例如：如图5所示的例子，在加速寿命试验和EFT干扰注入评估过程中的，可以包括：试验样品准备。使用30个芯片样品进行检测。其中10个直接可以用于EFT注入干扰试验作为第一试验组。剩下20个样品作为第二试验组进行老化(并行进行正注入10个，对负注入10个，以提高效率)。

在步骤S120处，对第一组样品直接进行EFT注入，产生初始抗扰度数据。其中，初始抗扰度数据，即参考抗扰度数据。

例如：如图5所示的例子，在加速寿命试验和EFT干扰注入评估过程中的，可以包括：芯片级EFT平台搭设。按照图6所示的设备连接图搭建好注入干扰试验平台，参照IEC61000-4-4和IEC 62215-3标准，即产品级和芯片级电快速瞬变脉冲群抗扰度标准，使用电快速瞬变脉冲群抗扰度设备，如一款德国Langer公司设计生产基于IEC62215标准的电快速瞬变脉冲群抗扰度设备。通过实验室内的空调设备，把温度调节到25℃。由于此试验属于传导敏感度试验，所以实验室内的相对湿度对试验的影响不大。因为在实验室内还有其他测试在进行，为了达到试验的准确性和可靠性，防止其他测试仪器对本试验的电磁干扰。

在步骤S130处，对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据。

例如：如图5所示的例子，在加速寿命试验和EFT干扰注入评估过程中的，可以包括：加速老化试验设置。加速寿命条件是电过应力(EOS)和高温应力(HTS)，其中可以包括+5V(90-nm 3.3VI/O保护的老化电压在1.1VDD至0.9VBD之间)与高温(130℃)结合使用。

可选地，步骤S120中对第一组样品直接进行EFT注入、和/或步骤S130中在对第二组样品的老化试验的过程中进行EFT注入中的EFT注入的具体过程，可以参见以下示例性说明。

下面结合图2所示本发明的方法中EFT注入的一实施例流程示意图，进一步说明EFT注入的具体过程，可以包括：步骤S210和步骤S220。

步骤S210，根据每组样品中当前样品的当前管脚的阻抗，选择与当前管脚的阻抗匹配的注入探头。

例如：如图6所示，根据待试验的集成电路芯片管脚阻抗的不同选择不同的电快速瞬变脉冲群注入探头。如果是UO管脚，其阻抗值较高，为了达到阻抗匹配，使电快速瞬变脉冲群信号的衰减减小，选用阻抗值较高的EFT注入探头。如果是供电电源管脚(VDD、VDDAD等)或是接地管脚(VSS、VSSAD等)，其阻抗值较低，则选用阻抗值较低的EFT注入探头。

步骤S220，选择好注入探头后，开启直流电源为当前样品供电，将选择好的注入探头与当前样品的当前管脚贴在一起，向该注入探头注入设定最低电压，再逐步增大注入电压，直至注入电压增大到设定最高电压时停止对当前管脚的EFT注入，之后对当前样品的下一个管脚进行EFT注入。

例如：选择好了注入探头后，开启直流电源为待试验集成电路芯片供电，电压值为+5V。通过Codewarrior软件和程序下载器从编程端口将注入干扰试验程序下载到集成电路内部，然后拨动监控PCB板上的复位开关，集成电路芯片则进行自动初始化并执行注入干扰试验程序中的读取比较工作。将注入探头与待试验管脚贴紧，控制计算机上的控制软件向集成电路芯片注入相应探头最低的电快速瞬变脉冲群电压值，然后控制脉冲电源逐步提高脉冲电压值，每次提高1V，直到达到脉冲电源所能提供的最大脉冲电压值为止，然后测试下一个待试验管脚。

由此，通过在EFT注入时根据管脚阻抗选用匹配的注入探头，可以保证EFT注入的安全性和抗干扰度预估的准确性。

更可选地，可以结合图3所示本发明的方法中再逐步增大注入电压的一实施例流程示意图，进一步说明步骤S220中再逐步增大注入电压的具体过程，可以包括：步骤S310和步骤S320。

步骤S310，若当前样品出现故障，则记录当前样品出现故障时的注入电压，并对当前样品进行复位处理。

步骤S320，在对当前样品进行复位处理后，若当前样品的故障得到恢复，则继续增大注入电压，以在注入电压增大到设定最高电压时停止对当前管脚的EFT注入；若当前样品的故障无法恢复，则以当前样品出现故障时的注入电压为此种情况下的设定最高电压，并停止对当前管脚的EFT注入。

例如：如果在试验期间监控PCB板上的LED灯显示集成电路芯片出现运行异常情况，则记录下出现运行故障时的脉冲电压值，此时集成电路芯片若能通过复位或重新上电而从故障中恢复，则继续升高脉冲电压值，直到达到脉冲电源所能提供的最大脉冲电压值为止；若集成电路芯片发生无法恢复正常运行的异常情况时，则记录下此时脉冲电压值并停止此管脚的试验，然后验证下一个管脚。每个管脚都要经过正负极电快速瞬变脉冲群干扰信号的试验。如表1所示，将第一试验组直接进行EFT注入，产生参考抗扰度数据。

表1抗扰度等级及状态类型表

如表1所述，经过EFT注入测试，根据器件呈现的状态反应测试结果，获得抗扰度等级和状态类型，即获得抗扰度数据。如图7所示的例子，在加速寿命试验过程中进行EFT测试，并将此数据记录按时间节点汇总起来获取抗扰度随时间的走势图，最终获得抗扰度的变化趋于稳定。

例如：结果对比：根据表1，在图7中比较了初始状态状态和老化状态抗扰度变化，这表明正极性和负极性EFT注入电源引脚均会导致抗扰度下降。同理，在所有引脚中，改变其电压可以观察到故障电压降低，这意味着抗扰度降低。

由此，通过在EFT注入过程中根据在故障时复位是否能恢复而确定注入电压的最大值，可以根据不同故障情形实现注入电压达到最大，以准确预估不同故障情形下芯片的抗干扰度，可靠且安全。

可选地，步骤S130中在对第二组样品的老化试验的过程中进行EFT注入，可以包括：在对第二组样品的老化试验的过程中，每隔设定时间进行一次EFT注入，以实现在第二组样品的逐渐老化过程中进行EFT注入。

例如：第二试验组进行加速寿命试验，在加速寿命试验过程之中每隔T时间(时间T自定义)进行一次EFT注入，记录数据。

其中，在老化过程中，不同探针(如探针201和301)可以用于注入EFT脉冲。可以为正极选择十个样本，为负极选择十个样本。大多数故障类型是状态B和状态C。在老化时间增加的情况下，状态D也会发生。为了评估老化效果，比较了不同引脚的故障状态C发生的统计数据。

由此，通过在第二组样品的逐渐老化过程中进行EFT注入，可以预估芯片在不同老化程度下的抗干扰度，准确性较好。

在步骤S140处，将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。

例如：通过加速寿命过程中微控制器对EFT脉冲敏感度的评估，可预估反应出微处理器老化后的中MCU抗扰度漂移量，能够通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来。如通过比较电路的初始抗扰度与加速老化后的抗扰度，能直观显示加速寿命对微处理器的电快速瞬变脉冲(EFT)敏感性影响，反应老化后的MCU抗扰度变化，能够预估微控制器的电快速瞬变脉冲抗扰度。

由此，通过对芯片的样品的初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，可以反应老化后芯片抗扰度变化，以预估微控制器的电快速瞬变脉冲抗扰度，实现对芯片抗干扰度的准确评估。

在一个可选实施方式中，还可以包括：根据对芯片抗干扰度的评估对芯片进行优化的过程，具体可以包括：根据对芯片抗干扰度的评估，确定芯片中各部位的抗干扰度程度，并对芯片中抗干扰度程度低于设定程度的部位进行处理，以提高芯片中抗干扰度程度低于设定程度的部位的抗干扰度程度。

例如：通过展示加速寿命过程中微控制器的抗扰度变化。由于EFT和加速寿命试验，DUT(即被测器件)的敏感性降低。随着性能下降，暴露早起失效期存在的抗扰度缺陷，观察到各个引脚的抗扰度变化，反作可以用于芯片设计的优化。从而，设计人员可以定位到薄弱引脚，着重提高薄弱位置的MCU抗扰度。

由此，通过根据对芯片抗干扰度的评估对芯片进行优化，可以提高芯片的抗干扰度，提升芯片性能，进而也提升了芯片工作的可靠性和用户使用的安全性。

经大量的试验验证，采用本实施例的技术方案，通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来，可以预估反应出微处理器老化后的中MCU抗扰度漂移量，以准确评估MUC的电磁兼容性能。

一些评估微控制器的技术是芯片级EFT测试(即电快速瞬变脉冲注入)，只能评估新器件的抗扰度。本发明的方案，提供一种预测微控制器的电快速瞬变脉冲抗扰度的评估装置，即一种加速寿命过程中微控制器对EFT脉冲敏感度的评估装置，可预估反应出微处理器老化后的中MCU抗扰度漂移量，能够通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来。

具体地，本发明的方案，提出了一种利用电应力和高温应力相结合的等效时间间隔加速寿命装置，是一种加速寿命试验和EFT干扰注入评估装置，通过比较电路的初始抗扰度与加速老化后的抗扰度，能直观显示加速寿命对微处理器的电快速瞬变脉冲(EFT)敏感性影响，反应老化后的MCU抗扰度变化，能够预估微控制器的电快速瞬变脉冲抗扰度。

根据本发明的实施例，还提供了对应于芯片抗干扰度的评估方法的一种芯片抗干扰度的评估装置。参见图4所示本发明的装置的一实施例的结构示意图。该芯片抗干扰度的评估装置可以包括：收集单元102、注入单元104和评估单元106。

在一个可选例子中，收集单元102，可以用于收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品；其中，第一组样品，如第一试验组。第二组样品，如第二试验组。该收集单元102的具体功能及处理参见步骤S110。

例如：如图5所示的例子，在加速寿命试验和EFT干扰注入评估过程中的，可以包括：试验样品准备。使用30个芯片样品进行检测。其中10个直接可以用于EFT注入干扰试验作为第一试验组。剩下20个样品作为第二试验组进行老化(并行进行正注入10个，对负注入10个，以提高效率)。

在一个可选例子中，注入单元104，可以用于对第一组样品直接进行EFT注入，产生初始抗扰度数据；其中，初始抗扰度数据，即参考抗扰度数据。该注入单元104的具体功能及处理参见步骤S120。

例如：如图5所示的例子，在加速寿命试验和EFT干扰注入评估过程中的，可以包括：芯片级EFT平台搭设。按照设备连接图搭建好注入干扰试验平台，参照IEC61000-4-4和IEC 62215-3标准，即产品级和芯片级电快速瞬变脉冲群抗扰度标准，使用电快速瞬变脉冲群抗扰度设备，如一款德国Langer公司设计生产基于IEC62215标准的电快速瞬变脉冲群抗扰度设备。通过实验室内的空调设备，把温度调节到25℃。由于此试验属于传导敏感度试验，所以实验室内的相对湿度对试验的影响不大。因为在实验室内还有其他测试在进行，为了达到试验的准确性和可靠性，防止其他测试仪器对本试验的电磁干扰。

在一个可选例子中，注入单元104，还可以用于对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据；该注入单元104的具体功能及处理还参见步骤S130。

例如：如图5所示的例子，在加速寿命试验和EFT干扰注入评估过程中的，可以包括：加速老化试验设置。加速寿命条件是电过应力(EOS)和高温应力(HTS)，其中可以包括+5V(例如90-nm 3.3VI/O保护的老化电压在1.1VDD至0.9VBD之间)与高温(130℃)结合使用。

可选地，注入单元104对第一组样品直接进行EFT注入、和/或在对第二组样品的老化试验的过程中进行EFT注入中的EFT注入的具体过程，可以包括：

注入单元104，具体还可以用于根据每组样品中当前样品的当前管脚的阻抗，选择与当前管脚的阻抗匹配的注入探头；该注入单元104的具体功能及处理还参见步骤S210。

例如：如图6所示，根据待试验的集成电路芯片管脚阻抗的不同选择不同的电快速瞬变脉冲群注入探头。如果是UO管脚，其阻抗值较高，为了达到阻抗匹配，使电快速瞬变脉冲群信号的衰减减小，选用阻抗值较高的EFT注入探头。如果是供电电源管脚(VDD、VDDAD等)或是接地管脚(VSS、VSSAD等)，其阻抗值较低，则选用阻抗值较低的EFT注入探头。

注入单元104，具体还可以用于选择好注入探头后，开启直流电源为当前样品供电，将选择好的注入探头与当前样品的当前管脚贴在一起，向该注入探头注入设定最低电压，再逐步增大注入电压，直至注入电压增大到设定最高电压时停止对当前管脚的EFT注入，之后对当前样品的下一个管脚进行EFT注入。该注入单元104的具体功能及处理还参见步骤S220。

例如：选择好了注入探头后，开启直流电源为待试验集成电路芯片供电，电压值为+5V。通过Codewarrior软件和程序下载器从编程端口将注入干扰试验程序下载到集成电路内部，然后拨动监控PCB板上的复位开关，集成电路芯片则进行自动初始化并执行注入干扰试验程序中的读取比较工作。将注入探头与待试验管脚贴紧，控制计算机上的控制软件向集成电路芯片注入相应探头最低的电快速瞬变脉冲群电压值，然后控制脉冲电源逐步提高脉冲电压值，每次提高1V，直到达到脉冲电源所能提供的最大脉冲电压值为止，然后测试下一个待试验管脚。

由此，通过在EFT注入时根据管脚阻抗选用匹配的注入探头，可以保证EFT注入的安全性和抗干扰度预估的准确性。

更可选地，注入单元104再逐步增大注入电压，可以包括：

注入单元104，具体还可以用于若当前样品出现故障，则记录当前样品出现故障时的注入电压，并对当前样品进行复位处理；该注入单元104的具体功能及处理还参见步骤S310。

注入单元104，具体还可以用于在对当前样品进行复位处理后，若当前样品的故障得到恢复，则继续增大注入电压，以在注入电压增大到设定最高电压时停止对当前管脚的EFT注入；若当前样品的故障无法恢复，则以当前样品出现故障时的注入电压为此种情况下的设定最高电压，并停止对当前管脚的EFT注入。该注入单元104的具体功能及处理还参见步骤S320。

例如：如果在试验期间监控PCB板上的LED灯显示集成电路芯片出现运行异常情况，则记录下出现运行故障时的脉冲电压值，此时集成电路芯片若能通过复位或重新上电而从故障中恢复，则继续升高脉冲电压值，直到达到脉冲电源所能提供的最大脉冲电压值为止；若集成电路芯片发生无法恢复正常运行的异常情况时，则记录下此时脉冲电压值并停止此管脚的试验，然后验证下一个管脚。每个管脚都要经过正负极电快速瞬变脉冲群干扰信号的试验。如表1所示，将第一试验组直接进行EFT注入，产生参考抗扰度数据。

表1抗扰度等级及状态类型表

抗扰等级	状态类型	描述
			5	A	运行正常
4	B	出现故障，但当EFT干扰停止时恢复正常。
			3	C	出现故障，但当EFT干扰停止并进行复位操作时恢复正常。
2	D	出现故障，但当EFT干扰停止并进行重新上电时恢复正常。
			1	E	集成电路芯片烧毁。

如表1所述，经过EFT注入测试，根据器件呈现的状态反应测试结果，获得抗扰度等级和状态类型，即获得抗扰度数据。如图7所示的例子，在加速寿命试验过程中进行EFT测试，并将此数据记录按时间节点汇总起来获取抗扰度随时间的走势图，最终获得抗扰度的变化趋于稳定。

例如：结果对比：根据表1，在图7中比较了初始状态状态和老化状态抗扰度变化，这表明正极性和负极性EFT注入电源引脚均会导致抗扰度下降。同理，在所有引脚中，改变其电压可以观察到故障电压降低，这意味着抗扰度降低。

由此，通过在EFT注入过程中根据在故障时复位是否能恢复而确定注入电压的最大值，可以根据不同故障情形实现注入电压达到最大，以准确预估不同故障情形下芯片的抗干扰度，可靠且安全。

可选地，注入单元104在对第二组样品的老化试验的过程中进行EFT注入，可以包括：注入单元104，具体还可以用于在对第二组样品的老化试验的过程中，每隔设定时间进行一次EFT注入，以实现在第二组样品的逐渐老化过程中进行EFT注入。

例如：第二试验组进行加速寿命试验，在加速寿命试验过程之中每隔T时间(时间T自定义)进行一次EFT注入，记录数据。

其中，在老化过程中，不同探针(如探针201和301)可以用于注入EFT脉冲。可以为正极选择十个样本，为负极选择十个样本。大多数故障类型是状态B和状态C。在老化时间增加的情况下，状态D也会发生。为了评估老化效果，比较了不同引脚的故障状态C发生的统计数据。

由此，通过在第二组样品的逐渐老化过程中进行EFT注入，可以预估芯片在不同老化程度下的抗干扰度，准确性较好。

在一个可选例子中，评估单元106，可以用于将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。该评估单元106的具体功能及处理参见步骤S140。

例如：通过加速寿命过程中微控制器对EFT脉冲敏感度的评估，可预估反应出微处理器老化后的中MCU抗扰度漂移量，能够通过加速寿命实验，将新器件和老化过程中的器件的抗扰度都反应出来。如通过比较电路的初始抗扰度与加速老化后的抗扰度，能直观显示加速寿命对微处理器的电快速瞬变脉冲(EFT)敏感性影响，反应老化后的MCU抗扰度变化，能够预估微控制器的电快速瞬变脉冲抗扰度。

由此，通过对芯片的样品的初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，可以反应老化后芯片抗扰度变化，以预估微控制器的电快速瞬变脉冲抗扰度，实现对芯片抗干扰度的准确评估。

在一个可选实施方式中，还可以包括：根据对芯片抗干扰度的评估对芯片进行优化的过程，具体可以包括：评估单元106，还可以用于根据对芯片抗干扰度的评估，确定芯片中各部位的抗干扰度程度，并对芯片中抗干扰度程度低于设定程度的部位进行处理，以提高芯片中抗干扰度程度低于设定程度的部位的抗干扰度程度。

例如：通过展示加速寿命过程中微控制器的抗扰度变化。由于EFT和加速寿命试验，DUT的敏感性降低。随着性能下降，暴露早起失效期存在的抗扰度缺陷，观察到各个引脚的抗扰度变化，反作可以用于芯片设计的优化。从而，设计人员可以定位到薄弱引脚，着重提高薄弱位置的MCU抗扰度。

由此，通过根据对芯片抗干扰度的评估对芯片进行优化，可以提高芯片的抗干扰度，提升芯片性能，进而也提升了芯片工作的可靠性和用户使用的安全性。

由于本实施例的装置所实现的处理及功能基本相应于前述图1至图3所示的方法的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

经大量的试验验证，采用本发明的技术方案，通过加速寿命试验和EFT干扰注入评估，比较电路的初始抗扰度与加速老化后的抗扰度，能直观显示加速寿命对微处理器的电快速瞬变脉冲敏感性影响，反应老化后的中MCU抗扰度变化，能够预估微控制器的电快速瞬变脉冲抗扰度。

综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。

以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种芯片抗干扰度的评估方法，其特征在于，包括：

收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品；

对第一组样品直接进行EFT注入，产生初始抗扰度数据；

对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据；

将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。

2.根据权利要求1所述的芯片抗干扰度的评估方法，其特征在于，对第一组样品直接进行EFT注入、和/或在对第二组样品的老化试验的过程中进行EFT注入中的EFT注入，包括：

根据每组样品中当前样品的当前管脚的阻抗，选择与当前管脚的阻抗匹配的注入探头；

开启直流电源为当前样品供电，将选择好的注入探头与当前样品的当前管脚贴在一起，向该注入探头注入设定最低电压，再逐步增大注入电压，直至注入电压增大到设定最高电压时停止对当前管脚的EFT注入，之后对当前样品的下一个管脚进行EFT注入。

3.根据权利要求2所述的芯片抗干扰度的评估方法，其特征在于，再逐步增大注入电压，包括：

若当前样品出现故障，则记录当前样品出现故障时的注入电压，并对当前样品进行复位处理；

在对当前样品进行复位处理后，若当前样品的故障得到恢复，则继续增大注入电压，以在注入电压增大到设定最高电压时停止对当前管脚的EFT注入；若当前样品的故障无法恢复，则停止对当前管脚的EFT注入。

4.根据权利要求1至3中任一项所述的芯片抗干扰度的评估方法，其特征在于，在对第二组样品的老化试验的过程中进行EFT注入，包括：

在对第二组样品的老化试验的过程中，每隔设定时间进行一次EFT注入。

5.根据权利要求1至3中任一项所述的芯片抗干扰度的评估方法，其特征在于，还包括：

根据对芯片抗干扰度的评估，确定芯片中各部位的抗干扰度程度，并对芯片中抗干扰度程度低于设定程度的部位进行处理。

6.一种芯片抗干扰度的评估装置，其特征在于，包括：

收集单元，用于收集待进行抗干扰度评估的芯片的样品，并将样品分成两组，即第一组样品和第二组样品；

注入单元，用于对第一组样品直接进行EFT注入，产生初始抗扰度数据；

注入单元，还用于对第二组样品进行老化试验，并在对第二组样品的老化试验的过程中进行EFT注入，产生老化抗扰度数据；

评估单元，用于将初始抗扰度数据与老化抗扰度数据进行比较，得到样品的抗扰度随老化的变化情况，以实现对芯片抗干扰度的评估。

7.根据权利要求6所述的芯片抗干扰度的评估装置，其特征在于，注入单元对第一组样品直接进行EFT注入、和/或在对第二组样品的老化试验的过程中进行EFT注入中的EFT注入，包括：

根据每组样品中当前样品的当前管脚的阻抗，选择与当前管脚的阻抗匹配的注入探头；

开启直流电源为当前样品供电，将选择好的注入探头与当前样品的当前管脚贴在一起，向该注入探头注入设定最低电压，再逐步增大注入电压，直至注入电压增大到设定最高电压时停止对当前管脚的EFT注入，之后对当前样品的下一个管脚进行EFT注入。

8.根据权利要求7所述的芯片抗干扰度的评估装置，其特征在于，注入单元再逐步增大注入电压，包括：

若当前样品出现故障，则记录当前样品出现故障时的注入电压，并对当前样品进行复位处理；

在对当前样品进行复位处理后，若当前样品的故障得到恢复，则继续增大注入电压，以在注入电压增大到设定最高电压时停止对当前管脚的EFT注入；若当前样品的故障无法恢复，则停止对当前管脚的EFT注入。

9.根据权利要求6至8中任一项所述的芯片抗干扰度的评估装置，其特征在于，注入单元在对第二组样品的老化试验的过程中进行EFT注入，包括：

在对第二组样品的老化试验的过程中，每隔设定时间进行一次EFT注入。

10.根据权利要求6至8中任一项所述的芯片抗干扰度的评估装置，其特征在于，还包括：

评估单元，还用于根据对芯片抗干扰度的评估，确定芯片中各部位的抗干扰度程度，并对芯片中抗干扰度程度低于设定程度的部位进行处理。

Images