CN113406483A - 一种计量芯片的抗干扰检测系统及计算机可读存储介质 - Google Patents

一种计量芯片的抗干扰检测系统及计算机可读存储介质 Download PDF

Info

Publication number
CN113406483A
CN113406483A CN202110939875.8A CN202110939875A CN113406483A CN 113406483 A CN113406483 A CN 113406483A CN 202110939875 A CN202110939875 A CN 202110939875A CN 113406483 A CN113406483 A CN 113406483A
Authority
CN
China
Prior art keywords
interference
module
signal
metering
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110939875.8A
Other languages
English (en)
Other versions
CN113406483B (zh
Inventor
向德
李庆先
刘良江
朱宪宇
王晋威
刘青
左从瑞
王柠莎
熊婕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Institute of Metrology and Test
Original Assignee
Hunan Institute of Metrology and Test
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Institute of Metrology and Test filed Critical Hunan Institute of Metrology and Test
Priority to CN202110939875.8A priority Critical patent/CN113406483B/zh
Publication of CN113406483A publication Critical patent/CN113406483A/zh
Application granted granted Critical
Publication of CN113406483B publication Critical patent/CN113406483B/zh
Priority to ZA2022/07869A priority patent/ZA202207869B/en
Priority to LU502568A priority patent/LU502568B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
    • G01R22/06—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
    • G01R22/061—Details of electronic electricity meters
    • G01R22/066—Arrangements for avoiding or indicating fraudulent use
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Abstract

本发明提供了一种计量芯片的抗干扰检测系统及计算机可读存储介质，包括待测模块、信号输入模块、干扰模块、信号输出模块、标准计量模块和对比模块，所述待测模块提供待测信号，所述信号输入模块输入端和所述待测模块连接，所述信号输入模块输出端分别连接至计量芯片和所述标准计量模块，所述干扰模块装于计量芯片外侧用于提供干扰因素，所述信号输出模块输入端分别与计量芯片和所述标准计量模块连接，所述信号输出模块输出端与所述对比模块连接，所述对比模块通过分析接收的两个信号差别得到计量芯片的抗干扰能力。本发明通过分析在各种干扰情况下计量芯片的输出值与标准计量模块输出值之间的关系得到其抗干扰能力，涵盖范围广，适用性强。

Description

一种计量芯片的抗干扰检测系统及计算机可读存储介质
技术领域
本发明涉及芯片检测技术领域，尤其涉及一种计量芯片的抗干扰检测系统。
背景技术
计量芯片能够根据输入的信号对某一类特定的数据进行测量，但是测量结果会收到外部因素的干扰而造成测量不准确，抗干扰检测系统能够对计量芯片的抗干扰能力作出评估，并检测出适宜工作环境及安全范围，为后续对计量芯片的环境设计提供参考。
现在已经开发出了很多抗干扰检测系统，经过我们大量的检索与参考，发现现有的检测系统有如公开号为KR100571437B1，KR1020060131842A和KR101697443B1所公开的系统，包括如下步骤：1)读取校表参数校验和寄存器的值，并与备份的值进行比较，若相等，则不作处理，若不相等，则进入步骤2)；2)再次读取校表参数校验和寄存器的值，先与备份的值进行比较，若相等，则不作处理，若不相等，则进入步骤3)；3)将两次读取到的校表参数校验和寄存器的值进行比较，若相等，则复位该计量芯片，若不相等，则不作处理。但该系统不能对各种干扰因素下的抗干扰能力作出检测，同时检测对象较单一，适用性弱。
发明内容
本发明的目的在于，针对所存在的不足，提出了一种计量芯片的抗干扰检测系统，
本发明采用如下技术方案：
一种计量芯片的抗干扰检测系统，括待测模块、干扰模块、标准计量模块和对比模块，所述待测模块提供待测信号，所述待测信号分别输入至计量芯片和所述标准计量模块，所述干扰模块对所述计量芯片提供干扰因素，所述对比模块通过分析计量芯片和所述标准计量模块的输出信号得到计量芯片的抗干扰能力；
进一步的，所述待测模块包括信号产生单元、信号控制单元和信号输出单元，所诉信号产生单元能够生成正弦或者余弦信号，所述信号控制单元对生成的信号作变化处理，所述信号输出单元将处理后的信号稳定输出；
进一步的，所述信号产生单元包括配置电路、三角函数信号发生电路和载波控制电路，所述配置电路为所述三角函数信号发生电路提供电能，所述载波控制电路用于控制产生的三角函数信号；
进一步的，所述信号控制单元包括数模转换电路、模拟乘法电路和功率放大调整电路，所述数模转换电路将载波控制后的数字信号转换成模拟信号，所述模拟乘法电路和功率放大调整电路对所述模拟信号进行调整处理；
进一步的，所述信号输出单元包括信号输出接口和隔离电路，所述隔离电路连接在所述功率放大调整信号与所述信号输出接口之间用于减弱其他电路对输出信号的影响；
进一步的，所述待测模块的输出信号为A(t)，计量芯片输出的信号为B(t)，所述标准计量芯片输出的信号为C(t)，计算间隔时间
Figure 205884DEST_PATH_IMAGE001
内的干扰差异值
Figure 521459DEST_PATH_IMAGE002
：
Figure 512417DEST_PATH_IMAGE003
；
改变输出信号A(t)，计算干扰点值
Figure 38077DEST_PATH_IMAGE004
：
Figure 788995DEST_PATH_IMAGE005
，其中n为所述输出信号A(t)的个数；
进一步的，改变干扰因素的值
Figure 473923DEST_PATH_IMAGE006
，获取n个干扰点值
Figure 386515DEST_PATH_IMAGE007
，计算抗干扰指数
Figure 399471DEST_PATH_IMAGE008
：
Figure 206277DEST_PATH_IMAGE009
，其中，
Figure 230865DEST_PATH_IMAGE010
为干扰点值最小值对应的干扰因素值；
进一步的，所述干扰模块对计量芯片造成的干扰因素包括温度、湿度、振动以及干扰信号，分别计算出其抗干扰指数值为
Figure 94785DEST_PATH_IMAGE011
、
Figure 329457DEST_PATH_IMAGE012
、
Figure 422178DEST_PATH_IMAGE013
和
Figure 550540DEST_PATH_IMAGE014
，最终的综合抗干扰指数Q为：
Figure 195148DEST_PATH_IMAGE015
；
其中，
Figure 792482DEST_PATH_IMAGE016
、
Figure 938162DEST_PATH_IMAGE017
、
Figure 937342DEST_PATH_IMAGE018
和
Figure 752851DEST_PATH_IMAGE019
为比重系数，通过实际测试得到且满足：
Figure 89679DEST_PATH_IMAGE020
；
一种计算机可读存储介质，所述计算机可读存储介质中包括计量芯片的抗干扰检测系统程序，所述计量芯片的抗干扰检测系统程序被处理器执行时，实现一种计量芯片的抗干扰检测系统的步骤。
本发明所取得的有益效果是：
本发明的干扰模块能够提供多个方面的干扰因素，待测模块也能提供变化的待测信号，使后续的数据分析有大量的数据基础，分析结果更可靠，所述对比模块通过分析标准计量模块与计量芯片输出信号之间的数据关系来测试抗干扰能力，适用于多种计量芯片，具有较强的适用性。
附图说明
从以下结合附图的描述可以进一步理解本发明。图中的部件不一定按比例绘制，而是将重点放在示出实施例的原理上。在不同的视图中，相同的附图标记指定对应的部分。
图1为整体结构框架示意图；
图2为待测模块结构框架示意图；
图3为信号输入模块示意图；
图4为温度抗干扰指数获取示意图；
图5为温度干扰点值与温度适宜区示意图。
具体实施方式
为了使得本发明的目的.技术方案及优点更加清楚明白，以下结合其实施例，对本发明进行进一步详细说明；应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。对于本领域技术人员而言，在查阅以下详细描述之后，本实施例的其它系统.方法和/或特征将变得显而易见。旨在所有此类附加的系统.方法.特征和优点都包括在本说明书内.包括在本发明的范围内，并且受所附权利要求书的保护。在以下详细描述描述了所公开的实施例的另外的特征，并且这些特征根据以下将详细描述将是显而易见的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位，以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例一。
结合图1，本实施例提供了一种计量芯片的抗干扰检测系统，括待测模块、干扰模块、标准计量模块和对比模块，所述待测模块提供待测信号，所述待测信号分别输入至计量芯片和所述标准计量模块，所述干扰模块对所述计量芯片提供干扰因素，所述对比模块通过分析计量芯片和所述标准计量模块的输出信号得到计量芯片的抗干扰能力；
所述待测模块包括信号产生单元、信号控制单元和信号输出单元，所诉信号产生单元能够生成正弦或者余弦信号，所述信号控制单元对生成的信号作变化处理，所述信号输出单元将处理后的信号稳定输出；
所述信号产生单元包括配置电路、三角函数信号发生电路和载波控制电路，所述配置电路为所述三角函数信号发生电路提供电能，所述载波控制电路用于控制产生的三角函数信号；
所述信号控制单元包括数模转换电路、模拟乘法电路和功率放大调整电路，所述数模转换电路将载波控制后的数字信号转换成模拟信号，所述模拟乘法电路和功率放大调整电路对所述模拟信号进行调整处理；
所述信号输出单元包括信号输出接口和隔离电路，所述隔离电路连接在所述功率放大调整信号与所述信号输出接口之间用于减弱其他电路对输出信号的影响；
所述待测模块的输出信号为A(t)，计量芯片输出的信号为B(t)，所述标准计量芯片输出的信号为C(t)，计算间隔时间
Figure 524203DEST_PATH_IMAGE021
内的干扰差异值
Figure 502523DEST_PATH_IMAGE022
：
Figure 613567DEST_PATH_IMAGE023
；
改变输出信号A(t)，计算干扰点值
Figure 185494DEST_PATH_IMAGE024
：
Figure 548342DEST_PATH_IMAGE025
，其中n为所述输出信号A(t)的个数；
改变干扰因素的值
Figure 771382DEST_PATH_IMAGE026
，获取n个干扰点值
Figure 69639DEST_PATH_IMAGE027
，计算抗干扰指数
Figure 378130DEST_PATH_IMAGE028
：
Figure 154456DEST_PATH_IMAGE029
，其中，
Figure 841789DEST_PATH_IMAGE030
为干扰点值最小值对应的干扰因素值；
所述干扰模块对计量芯片造成的干扰因素包括温度、湿度、振动以及干扰信号，分别计算出其抗干扰指数值为
Figure 574864DEST_PATH_IMAGE031
、
Figure 855804DEST_PATH_IMAGE032
、
Figure 826034DEST_PATH_IMAGE033
和
Figure 758086DEST_PATH_IMAGE034
，最终的综合抗干扰指数Q为：
Figure 398146DEST_PATH_IMAGE035
；
其中，
Figure 415650DEST_PATH_IMAGE036
和
Figure 658412DEST_PATH_IMAGE037
为比重系数，通过实际测试得到且满足：
Figure 461283DEST_PATH_IMAGE038
；
一种计算机可读存储介质，所述计算机可读存储介质中包括计量芯片的抗干扰检测系统程序，所述计量芯片的抗干扰检测系统程序被处理器执行时，实现一种计量芯片的抗干扰检测系统的步骤。
实施例二。
本实施例包括了实施例一的全部内容，并基于此设计了一种计量芯片的抗干扰检测系统，包括待测模块、信号输入模块、干扰模块、信号输出模块、标准计量模块和对比模块，所述待测模块提供待测信号，所述信号输入模块包括两个输出端和一个输入端，所述信号输入模块输入端和所述待测模块连接，所述信号输入模块输出端分别连接至计量芯片和所述标准计量模块，所述信号输入模块输出端的信号与待测信号相同，所述干扰模块装于计量芯片外侧用于提供干扰因素，所述信号输出模块包括两个输入端和两个输出端，所述信号输出模块输入端分别与计量芯片和所述标准计量模块连接，所述信号输出模块输出端与所述对比模块连接，所述对比模块通过分析接收的两个信号差别得到计量芯片的抗干扰能力；
结合图2，所述待测模块包括信号产生单元、信号控制单元和信号输出单元，所述信号产生单元包括配置电路、三角函数信号发生电路和载波控制电路，所述信号控制单元包括数模转换电路、模拟乘法电路和功率放大调整电路，所述信号输出单元包括信号输出接口和隔离电路，所述配置电路与所述三角函数信号发生电路连接并用于提供产生信号的电能，所述载波控制电路用于控制产生的三角函数信号，所述数模转换电路与所述载波控制电路连接用于将载波控制后的数字信号转换成模拟信号，所述模拟乘法电路与所述功率放大调整电路能够互相配合使所述模拟信号调整成多种状态，使所述待测模块输出可变的信号，所述隔离电路连接在所述功率放大调整信号与所述信号输出接口之间用于减弱其他电路对输出信号的影响，保证所述输出接口输出信号的稳定性；
结合图3，所述信号输入模块包括并联的两个相同放大电路，所述放大电路中包括电阻和双倍缓冲放大器，所述信号输入模块输入端的信号经并联电路分割成两个强度为原来的一半的信号，分割后的信号经所述双倍缓冲放大器放大成与初始输入信号相同强度信号并分别被输出至计量芯片和所述标准计量模块。
实施例三。
本实施例包括上述实施例的全部内容，本实施例的所述信号输入模块的输入信号为A(t)，所述信号输出模块中与计量芯片连接的输出端的信号为B(t)，所述信号输出模块中与标准计量模块连接的输出端的信号为C(t)，所述干扰模块对计量芯片造成的干扰因素包括温度、湿度、振动以及干扰信号；
结合图4，控制所述干扰模块使其只输出温度这一干扰因素，温度控制在
Figure 255933DEST_PATH_IMAGE039
与
Figure 636098DEST_PATH_IMAGE040
之间，每隔
Figure 292339DEST_PATH_IMAGE041
取一个测试点温度
Figure 467493DEST_PATH_IMAGE042
，计算温度干扰差异值
Figure 449355DEST_PATH_IMAGE043
：
Figure 51238DEST_PATH_IMAGE044
；
在同一个测试点温度
Figure 26016DEST_PATH_IMAGE045
下，改变输入信号A(t)，并获取10个温度干扰差异值
Figure 537900DEST_PATH_IMAGE046
，计算温度干扰点值
Figure 549718DEST_PATH_IMAGE047
：
Figure 763531DEST_PATH_IMAGE048
；
计算出每个测试点温度的温度干扰点值后，再计算温度抗干扰指数
Figure 292732DEST_PATH_IMAGE049
：
Figure 783756DEST_PATH_IMAGE050
，其中，
Figure 91110DEST_PATH_IMAGE051
，
Figure 808530DEST_PATH_IMAGE052
为所有温度干扰点值中的最小值，
Figure 477DEST_PATH_IMAGE053
为该最小值对应的温度；
结合图5，Tmin和Tmax是温度干扰点值为阈值Py时的两个温度值，Tmin和Tmax之间为适宜区域，
Figure 473571DEST_PATH_IMAGE053
处于适宜区域内；
控制所述干扰模块使其只输出湿度这一干扰因素，按与上述相同的方法获得湿度干扰差异值
Figure 968138DEST_PATH_IMAGE054
、湿度干扰点值
Figure 31909DEST_PATH_IMAGE055
和湿度抗干扰指数
Figure 886601DEST_PATH_IMAGE056
；
控制所述干扰模块使其只输出振动这一干扰因素，按与上述相同的方法获得振动干扰差异值
Figure 227584DEST_PATH_IMAGE057
、振动干扰点值
Figure 407898DEST_PATH_IMAGE058
和振动抗干扰指数
Figure 427807DEST_PATH_IMAGE059
；
控制所述干扰模块使其只输出干扰信号
Figure 102502DEST_PATH_IMAGE060
这一干扰因素，计算信号干扰差异值
Figure 547258DEST_PATH_IMAGE061
：
Figure 508261DEST_PATH_IMAGE062
；
在同一个干扰信号
Figure 421990DEST_PATH_IMAGE063
下，改变输入信号
Figure 886994DEST_PATH_IMAGE064
，并获取10个信号干扰差异值
Figure 936990DEST_PATH_IMAGE065
，计算信号干扰点值
Figure 334473DEST_PATH_IMAGE066
：
Figure 719187DEST_PATH_IMAGE067
；
计算出多个干扰信号
Figure 735685DEST_PATH_IMAGE063
下的信号干扰点值后，再计算信号抗干扰指数
Figure 155034DEST_PATH_IMAGE068
：
Figure 192260DEST_PATH_IMAGE069
，其中，n为干扰信号的个数；
最终的综合抗干扰指数Q为：
Figure 80581DEST_PATH_IMAGE070
；
其中，
Figure 884458DEST_PATH_IMAGE071
和
Figure 768100DEST_PATH_IMAGE072
为比重系数，且满足
Figure 117173DEST_PATH_IMAGE073
；
上述比重系数通过如下方式计算得到；
所述干扰模块同时输出温度和湿度两个干扰因素，其中，温度选择为温度干扰点值
Figure 467690DEST_PATH_IMAGE074
最小值对应的温度，湿度选择为湿度干扰点值
Figure 950624DEST_PATH_IMAGE075
最小值对应的湿度，计算干扰值
Figure 564139DEST_PATH_IMAGE076
：
Figure 598960DEST_PATH_IMAGE077
；
除去温度干扰因素，保留湿度干扰因素，计算干扰值
Figure 55349DEST_PATH_IMAGE078
：
Figure 951761DEST_PATH_IMAGE079
；
除去湿度干扰因素，保留温度干扰因素，计算干扰值
Figure 200209DEST_PATH_IMAGE080
：
Figure 281297DEST_PATH_IMAGE081
；
则
Figure 100349DEST_PATH_IMAGE082
；
记
Figure 49719DEST_PATH_IMAGE083
；
所述干扰模块同时输出振动和湿度两个干扰因素，其中，振动频率选择为振动干扰点值
Figure 762460DEST_PATH_IMAGE084
最小值对应的振动频率，湿度选择为湿度干扰点值
Figure 889816DEST_PATH_IMAGE085
最小值对应的湿度，按照上述相同的方法计算出
Figure 448361DEST_PATH_IMAGE086
和
Figure 811209DEST_PATH_IMAGE087
；
则
Figure 519402DEST_PATH_IMAGE088
；
记
Figure 801348DEST_PATH_IMAGE089
；
所述干扰模块同时输出振动和干扰信号两个干扰因素，其中，振动频率选择为振动干扰点值
Figure 719625DEST_PATH_IMAGE090
最小值对应的振动频率，干扰信号选择为信号干扰点值
Figure 761531DEST_PATH_IMAGE091
最小值对应的干扰信号，按照上述相同的方法计算出
Figure 573498DEST_PATH_IMAGE092
和
Figure 308236DEST_PATH_IMAGE093
；
则
Figure 713809DEST_PATH_IMAGE094
；
记
Figure 277514DEST_PATH_IMAGE095
；
最终可得到4个比重系数分别为：
Figure 960300DEST_PATH_IMAGE096
；
Figure 459414DEST_PATH_IMAGE097
；
Figure 479847DEST_PATH_IMAGE098
；
Figure 863555DEST_PATH_IMAGE099
；
上述四个系数确定后，综合抗干扰指数Q能够顺利计算得到。
虽然上面已经参考各种实施例描述了本发明，但是应当理解，在不脱离本发明的范围的情况下，可以进行许多改变和修改。也就是说上面讨论的方法，系统和设备是示例。各种配置可以适当地省略，替换或添加各种过程或组件。例如，在替代配置中，可以以与所描述的顺序不同的顺序执行方法，和/或可以添加，省略和/或组合各种部件。而且，关于某些配置描述的特征可以以各种其他配置组合，如可以以类似的方式组合配置的不同方面和元素。此外，随着技术发展其中的元素可以更新，即许多元素是示例，并不限制本公开或权利要求的范围。
在说明书中给出了具体细节以提供对包括实现的示例性配置的透彻理解。然而，可以在没有这些具体细节的情况下实践配置例如，已经示出了众所周知的电路，过程，算法，结构和技术而没有不必要的细节，以避免模糊配置。该描述仅提供示例配置，并且不限制权利要求的范围，适用性或配置。相反，前面对配置的描述将为本领域技术人员提供用于实现所描述的技术的使能描述。在不脱离本公开的精神或范围的情况下，可以对元件的功能和布置进行各种改变。
综上，其旨在上述详细描述被认为是例示性的而非限制性的，并且应当理解，以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (6)

1.一种计量芯片的抗干扰检测系统，其特征在于，包括依次通讯连接的待测模块、干扰模块、标准计量模块和对比模块，所述待测模块提供待测信号，所述待测信号分别输入至计量芯片和所述标准计量模块，所述干扰模块对所述计量芯片提供干扰因素，所述对比模块通过分析计量芯片和所述标准计量模块的输出信号得到计量芯片的抗干扰能力；
其中，所述系统的抗干扰检测包括如下步骤，所述待测模块的输出信号为A(t)，计量芯片输出的信号为B(t)，所述标准计量模块输出的信号为C(t)，计算间隔时间
Figure 66639DEST_PATH_IMAGE001
内的干扰差异值
Figure 823242DEST_PATH_IMAGE002
：
Figure 802700DEST_PATH_IMAGE003
；
改变输出信号A(t)，计算干扰点值
Figure 51278DEST_PATH_IMAGE004
：
Figure 774384DEST_PATH_IMAGE005
；
其中n为所述输出信号A(t)的个数；
改变干扰因素的值
Figure 385494DEST_PATH_IMAGE006
，获取n个干扰点值
Figure 801432DEST_PATH_IMAGE007
，计算抗干扰指数
Figure 537306DEST_PATH_IMAGE008
：
Figure 64103DEST_PATH_IMAGE009
；
其中，
Figure 798228DEST_PATH_IMAGE010
为干扰点值最小值对应的干扰因素值；
所述干扰模块对计量芯片造成的干扰因素包括温度、湿度、振动以及干扰信号，分别计算出其抗干扰指数值为
Figure 385067DEST_PATH_IMAGE011
和
Figure 342659DEST_PATH_IMAGE012
，最终的综合抗干扰指数Q为：
Figure 141988DEST_PATH_IMAGE013
；
其中，
Figure 993269DEST_PATH_IMAGE014
和
Figure 751009DEST_PATH_IMAGE015
为比重系数，通过实际测试得到且满足：
Figure 54952DEST_PATH_IMAGE016
。
2.如权利要求1所述的一种计量芯片的抗干扰检测系统，其特征在于，所述待测模块包括信号产生单元、信号控制单元和信号输出单元，所述信号产生单元能够生成正弦或者余弦信号，所述信号控制单元对生成的信号作变化处理，所述信号输出单元将所述信号控制单元处理后的信号稳定输出。
3.如权利要求2所述的一种计量芯片的抗干扰检测系统，其特征在于，所述信号产生单元包括依次电连接的配置电路、三角函数信号发生电路和载波控制电路，所述配置电路为所述三角函数信号发生电路提供电能，所述载波控制电路用于控制产生的三角函数信号。
4.如权利要求3所述的一种计量芯片的抗干扰检测系统，其特征在于，所述信号控制单元包括依次电连接的数模转换电路、模拟乘法电路和功率放大调整电路，所述数模转换电路将载波控制后的数字信号转换成模拟信号，所述模拟乘法电路和功率放大调整电路对所述模拟信号进行调整处理。
5.如权利要求4所述的一种计量芯片的抗干扰检测系统，其特征在于，所述信号输出单元包括相互电连接的信号输出接口和隔离电路，所述隔离电路连接在所述功率放大调整信号与所述信号输出单元接口之间，用于减弱其他电路对输出信号的影响。
6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中包括计量芯片的抗干扰检测系统程序，所述计量芯片的抗干扰检测系统程序被处理器执行时，实现如权利要求1所述的一种计量芯片的抗干扰检测系统检测步骤。
CN202110939875.8A 2021-08-17 2021-08-17 一种计量芯片的抗干扰检测系统及计算机可读存储介质 Active CN113406483B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110939875.8A CN113406483B (zh) 2021-08-17 2021-08-17 一种计量芯片的抗干扰检测系统及计算机可读存储介质
ZA2022/07869A ZA202207869B (en) 2021-08-17 2022-07-15 Anti-interference detection system of metering chip and computer readable storage medium
LU502568A LU502568B1 (en) 2021-08-17 2022-07-26 Anti-interference detection system of metering chip and computer readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110939875.8A CN113406483B (zh) 2021-08-17 2021-08-17 一种计量芯片的抗干扰检测系统及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN113406483A true CN113406483A (zh) 2021-09-17
CN113406483B CN113406483B (zh) 2021-10-29

Family

ID=77688601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110939875.8A Active CN113406483B (zh) 2021-08-17 2021-08-17 一种计量芯片的抗干扰检测系统及计算机可读存储介质

Country Status (3)

Country Link
CN (1) CN113406483B (zh)
LU (1) LU502568B1 (zh)
ZA (1) ZA202207869B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750580A (zh) * 2008-12-01 2010-06-23 豪雅微电子(苏州)有限公司 集成电路中功能模块芯片的测试方法
CN104635190A (zh) * 2014-12-31 2015-05-20 漳州科能电器有限公司 一种计量芯片抗干扰检测及纠错方法和装置
CN110673075A (zh) * 2019-09-03 2020-01-10 国网江西省电力有限公司电力科学研究院 一种特高频局部放电检测仪抗电磁干扰性能的评价方法
US10551423B1 (en) * 2015-01-13 2020-02-04 The United States Of America As Represented By The Secretary Of The Army System and method for simultaneous testing of radiation, environmental and electrical reliability of multiple semiconductor electrical devices
CN111487489A (zh) * 2020-03-26 2020-08-04 珠海格力电器股份有限公司 一种芯片抗干扰度的评估方法及装置
CN112611956A (zh) * 2020-12-25 2021-04-06 深圳群芯微电子有限责任公司 一种新能源汽车集成电路芯片测试系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750580A (zh) * 2008-12-01 2010-06-23 豪雅微电子(苏州)有限公司 集成电路中功能模块芯片的测试方法
CN104635190A (zh) * 2014-12-31 2015-05-20 漳州科能电器有限公司 一种计量芯片抗干扰检测及纠错方法和装置
US10551423B1 (en) * 2015-01-13 2020-02-04 The United States Of America As Represented By The Secretary Of The Army System and method for simultaneous testing of radiation, environmental and electrical reliability of multiple semiconductor electrical devices
CN110673075A (zh) * 2019-09-03 2020-01-10 国网江西省电力有限公司电力科学研究院 一种特高频局部放电检测仪抗电磁干扰性能的评价方法
CN111487489A (zh) * 2020-03-26 2020-08-04 珠海格力电器股份有限公司 一种芯片抗干扰度的评估方法及装置
CN112611956A (zh) * 2020-12-25 2021-04-06 深圳群芯微电子有限责任公司 一种新能源汽车集成电路芯片测试系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵超，杨号: "反舰导弹抗干扰性能综合评估方法研究", 《航天电子对抗》 *

Also Published As

Publication number Publication date
ZA202207869B (en) 2022-11-30
CN113406483B (zh) 2021-10-29
LU502568B1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
JP6050754B2 (ja) 信号処理に基づく故障検出、分離、及び修正のためのシステム、方法、及び装置
CN215296515U (zh) 压力检测系统
CN114121140B (zh) 芯片测试方法、系统、电子设备及存储介质
JP2013539886A (ja) センサ信号インパルス障害を検出及び除去するためのシステム、方法、及び装置
KR20180085681A (ko) 자체 진단 기능을 갖는 센서
CN112104417B (zh) 光功率检测及参数标定方法、装置、电子设备及存储介质
CN106685421B (zh) 一种模拟信号采集方法及装置
TWI510790B (zh) 頻率檢測裝置及頻率檢測方法
CN113406483B (zh) 一种计量芯片的抗干扰检测系统及计算机可读存储介质
TWI434048B (zh) 電壓偵測電路
CN108983065B (zh) 一种电压放大电路、检测电路及其电路检测方法
CN217506534U (zh) 读出电路和处理器
CN111352004A (zh) 线缆故障检测方法、装置、系统和可读存储介质
CN113236506A (zh) 一种基于滤波的工业时滞系统故障检测方法
CN105277908A (zh) 三轴电流传感器信号校验方法
Woo et al. Improving Performance of Current Sensor Chip Based on Multi-Parameter Compensation: Compensation & Decimation Filter for Digital Chip
CN219320502U (zh) 一种闭气式探测器双路反符合电路
CN112683949B (zh) 一种宝石孔堵塞的检测方法、系统及存储介质
CN116413491A (zh) 一种宽量程高精度自适应的测量系统及方法
CN116466122B (zh) 电流检测电路、方法、芯片、电子部件及电子设备
CN114624506A (zh) 信号处理方法、装置、控制器、设备和可读存储介质
US11119126B2 (en) Slope detector for voltage droop monitoring
Bousghiri et al. A finite memory observer structure of continuous descriptor systems
JP2000268017A (ja) パターン認識装置
US10181858B1 (en) Auto-zero algorithm for reducing measurement noise in analog-to-digital systems over a wide range of sampling rates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant