KR20180085681A - 자체 진단 기능을 갖는 센서 - Google Patents

자체 진단 기능을 갖는 센서 Download PDF

Info

Publication number
KR20180085681A
KR20180085681A KR1020180003644A KR20180003644A KR20180085681A KR 20180085681 A KR20180085681 A KR 20180085681A KR 1020180003644 A KR1020180003644 A KR 1020180003644A KR 20180003644 A KR20180003644 A KR 20180003644A KR 20180085681 A KR20180085681 A KR 20180085681A
Authority
KR
South Korea
Prior art keywords
signal
signal processor
sensor
analog
sample
Prior art date
Application number
KR1020180003644A
Other languages
English (en)
Inventor
빈센조 사코
매튜 포에자르트
Original Assignee
멜렉시스 테크놀로지스 엔브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 멜렉시스 테크놀로지스 엔브이 filed Critical 멜렉시스 테크놀로지스 엔브이
Publication of KR20180085681A publication Critical patent/KR20180085681A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D21/00—Measuring or testing not otherwise provided for
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/08—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for safeguarding the apparatus, e.g. against abnormal operation, against breakdown
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24457—Failure detection
    • G01D5/24466—Comparison of the error value to a threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G01R33/075—Hall devices configured for spinning current measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Analogue/Digital Conversion (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

자체 진단 기능을 갖는 센서
메인 신호(Smain) 및 에러 신호(Serror)를 제공하기 위한 센서 시스템(100)으로서, 상기 센서 시스템은, 센서 신호(SS)를 제공하는 센서 유닛(110), 센서 유닛의 다운스트림에 위치하며 센서 신호(SS)와 동일하거나 이로부터 유래된 제2 신호(Sx)를 수신하며, 제2 신호(Sx)에 대해 제1 연산을 수행하여 제1 프로세싱된 신호(PS1)를 제공하도록 구성된 제1 신호 프로세서(120), 제1 프로세싱된 신호(PS1)를 수신하고 제1 연산의 역인 제2 연산을 수행하여, 제2 프로세싱된 신호(PS2)를 제공하도록 구성된 제2 신호 프로세서(130), 및 제2 신호(Sx) 및 제2 프로세싱된 신호(PS2)를 수신하고, 제2 신호(Sx)가 지정 공차 내에서 제2 프로세싱된 신호(PS2)와 매칭되는지 여부를 평가하고 상기 에러 신호(Serror)를 제공하도록 구성된 평가 유닛(140)을 포함한다. 제2 신호 프로세서는 제1 신호 프로세싱 유닛보다 더 느리고, 덜 정밀하며, 더 많은 노이즈를 갖거나 생성하고, 공간을 덜 차지하며, 전력을 덜 소산시키는 적어도 하나의 특성을 가진다.

Description

자체 진단 기능을 갖는 센서{SENSOR WITH SELF DIAGNOSTIC FUNCTION}
본 발명은 일반적으로 센서의 분야와 관련되며, 구체적으로 자체 진단(self-diagnostics) 또는 자체 시험(self-test) 능력을 갖는 반도체 센서와 관련된다.
엔터테인먼트 목적(가령, 음악)뿐 아니라 어시스턴스 기능(가령, 전기식 미러, 또는 주차 어시스턴스) 목적으로 자동차 적용예에서 전자 구성요소가 많이 사용되고 있으며, 전자 센서가 또한 조향 어시스턴스, 엔진 제어, 및 그 밖의 다른 안전-관련 기능을 위해서도 사용된다. 명백히도, 이러한 기능을 위한 신뢰 가능성 및 시스템 이용 가능성의 측면에서의 요구사항이 계속 증가하고, 안전 표준(가령, SIL 표준)이 개발되는 중인 동시에 비용에 대한 압박이 높은 상태임이 자명하다.
자동차 분야에서의 안전 표준, 가령, ASIL 표준("Automotive safety integrity level") 또는 그 밖의 다른 안전 표준을 충족시키기 위해, 대응하는 자체-시험, 가령, 시동 시뿐 아니라 정상 작동 동안에도 이뤄지는 내장된 자체-시험 및 자동차 모니터링 구조물 또는 대응하는 예비 기능 블록 및/또는 신호 경로를 구현하고 사용하는 것이 바람직하다.
종래의 센서 시스템, 특히, 자기 센서 시스템은 단일-채널 아날로그 메인 신호 경로를 이용한다. 그 밖의 다른 종래의 솔루션이 2개의 동일한 센서와 프로세싱 경로를 이용해 ASIL 요건을 충족시킬 수 있다. 명백히도, 이러한 솔루션의 상당한 단점이 하나가 아닌 2개의 센서 및 프로세싱 회로를 제공하기 위해 비용이 2배가 된다는 것이다.
US2012074972는 반도체 칩 상에서 제1 센서 신호를 위한 제1 신호 경로를 갖는 제1 센서 장치, 및 반도체 칩 상에서 제2 센서 신호에 대한 제2 신호 경로를 갖는 제2 센서 장치를 포함하되, 제2 신호 경로는 제1 신호 경로와 구별되고, 제1 신호 경로로부터의 신호와 제2 신호 경로로부터의 신호의 비교가 센서 시스템 자체-시험을 제공하는 모놀리식 집적 회로 센서 시스템(monolithic integrated circuit sensor system)을 개시한다. 항상 개선 또는 대안의 여지가 있다.
본 발명의 목적은 자체 진단 기능을 갖는 센서 시스템 또는 셈서 장치를 제공하는 것이다.
본 발명의 특정 실시예의 목적은 장치의 정상 동작 동안 장애 상태를 검출할 수 있는 이러한 시스템 또는 장치를 제공하는 것이다.
본 발명의 특정 실시예의 목적은 네트워크 상의 검출된 장애 상태를 보고할 수 있는 시스템 또는 장치를 제공하는 것이다.
본 발명의 실시예에 따르는 방법 및 회로에 의해 이들 및 그 밖의 다른 목적이 이뤄진다.
제1 양태에 따르면, 본 발명은 감지될 물리 신호를 나타내는 메인 신호, 및 센서 시스템의 일부분의 오작동을 나타내는 에러 신호를 제공하기 위한 센서 시스템을 제공하며, 센서 시스템은 센서 신호를 제공하도록 구성된 센서 유닛, 센서 유닛의 다운스트림에 배열되고 센서 신호와 동일하거나 이로부터 유래된 제2 신호를 수신하도록 구성되며 상기 제2 신호에 제1 연산 또는 제1 연산 세트를 수행하여 제1 프로세싱된 신호를 제공하도록 구성된 제1 신호 프로세서와, 제1 프로세싱된 신호를 수신하고 제1 프로세싱된 센서 신호에 대해 제2 연산 또는 제2 연산 세트를 수행하여 제2 프로세싱된 신호를 제공하도록 구성된 제2 신호 프로세서 - 제2 연산 또는 제2 연산 세트는 제1 연산 또는 제1 연산 세트의 역임 - 와, 제2 신호 또는 제2 신호의 딜레이된 버전을 수신하고, 제2 프로세싱된 신호를 수신하며 제2 신호 또는 이의 딜레이된 버전이 지정 공차 내에서 제2 프로세싱된 신호와 매칭되는지 여부를 평가하며, 평가의 결과에 대응하는 에러 신호를 제공하도록 구성된 평가 유닛을 포함한다.
제2 신호 프로세서는 제1 신호 프로세싱 유닛보다 더 느림, 덜 정밀함, 더 많은 노이즈를 갖거나 발생시킴, 공간을 덜 차지함, 전력을 덜 소산시킴으로 구성된 군 중에서 선택된 적어도 하나의 특성을 가진다.
지정된 제1 함수는 단일 연산(가령, 증폭)으로 구성되거나 일련의 연산(가령, 오프셋-보상, 증폭, 및 ADC)을 포함할 수 있다.
하나의 실시예에서, 제1 신호 프로세서는 아날로그-디지털 변환기(analog-to-digital convertor)를 포함하고, 제2 신호 프로세서는 디지털-아날로그 변환기(digital-to-analog convertor)를 포함한다.
하나의 실시예에서, 제1 신호 프로세서가 시간 적분기를 포함하고 제2 신호 프로세서가 시간 미분기를 포함하거나, 이의 반대로 포함한다.
하나의 실시예에서, 제1 신호 프로세서가 곱셈기를 포함하고 제2 신호 프로세서가 나눗셈기를 포함하거나, 이의 반대로 포함한다.
하나의 실시예에서, 제1 신호 프로세서가 변조기를 포함하고 제2 신호 프로세서가 복조기를 포함하거나, 이의 반대로 포함한다.
하나의 실시예에서, 제1 신호 프로세서가 증폭기를 포함하고 제2 신호 프로세서가 감쇠기를 포함하거나, 이의 반대로 포함한다.
하나의 실시예에서, 제1 신호 프로세서가 제1 주파수 필터를 포함하고 제2 신호 프로세서가 제1 주파수 필터의 역인 제2 주파수 필터를 포함한다.
하나의 실시예에서, 제1 신호 프로세서가 제곱 함수, 각도측정 함수(goniometric function), 지수 함수로 구성된 군 중에서 선택된 제1 수학 함수(f)를 수행하도록 구성되고 제2 신호 프로세서가 제곱근 함수, 각도측정 함수, 대수 함수로 구성된 군 중에서 선택된 제2 수학 함수(g)를 수행하도록 구성되거나, 이의 반대로 수행하도록 구성된다.
이들 함수 및/또는 역 함수 중 임의의 함수가 아날로그 영역 또는 디지털 영역에서 구현될 수 있다. 디지털 영역에서 구현될 때, 이들은 전적으로 하드웨어로 또는 부분적으로 하드웨어와 부분적으로 소프트웨어로, 또는 완전히 소프트웨어로 구현될 수 있다.
하나의 실시예에서, 제2 신호 프로세서는 제1 신호 프로세서보다 적어도 3dB 또는 적어도 6dB 또는 적어도 9dB 또는 적어도 12dB 낮은 신호-대-잡음 비를 가진다.
하나의 실시예에서, 제2 신호 프로세서는 제1 신호 프로세서가 차지하는 공간의 50% 미만 또는 25% 미만을 차지한다.
하나의 실시예에서, 제2 신호 프로세서는 제1 신호 프로세서보다 50% 미만 또는 25% 미만의 에너지 또는 전력을 소비한다.
하나의 실시예에서, 제2 신호 프로세서는 제1 신호 프로세서보다 적어도 2.0 또는 적어도 4.0배 더 느리다.
하나의 실시예에서, 센서 유닛 및 제1 신호 프로세서 및 제2 신호 프로세서 및 평가 유닛은 단일 기판 상에서 구현된다.
하나의 실시예에서, 기판은 CMOS 기판이다.
하나의 실시예에서, 제1 신호 프로세서의 입력이 센서 유닛의 출력으로 직접 연결되고 제2 신호가 센서 신호와 동일하다.
하나의 실시예에서, 제1 신호 프로세서는 아날로그 신호 프로세서를 주로 포함하거나 아날로그 신호 프로세서이며, 제2 신호 프로세서는 아날로그 신호 프로세서를 주로 포함하거나 아날로그 신호 프로세서이다.
하나의 실시예에서, 제1 신호 프로세서는 아날로그 신호 프로세서를 주로 포함하거나 아날로그 신호 프로세서이며, 제2 신호 프로세서는 디지털 신호 프로세서를 주로 포함하거나 디지털 신호 프로세서이다.
하나의 실시예에서, 제1 신호 프로세서는 디지털 신호 프로세서를 주로 포함하거나 디지털 신호 프로세서이며, 제2 신호 프로세서는 아날로그 신호 프로세서를 주로 포함하거나 아날로그 신호 프로세서이다.
하나의 실시예에서, 제1 신호 프로세서는 디지털 신호 프로세서를 주로 포함하거나 디지털 신호 프로세서이고 제2 신호 프로세서는 디지털 신호 프로세서를 주로 포함하거나 디지털 신호 프로세서이다.
"아날로그 신호 프로세서"가 의미하는 것은 "정의 섹션"에 나타나 있다.
다른 경로의 디지털 회로와 조합하여 순방향 또는 역방향 경로에 대해 아날로그 회로를 이용하는 것이 바람직한데, 왜냐하면, 이는 더 높은 장애 검출 확률을 제공할 수 있기 때문이다.
순방향 경로와 역방향 경로 모두에서 디지털 회로를 이용할 때, 서로 다른 알고리즘을 이용하는 것 또는 서로 다른 소프트웨어 기법, 가령, 하드웨어 인터럽트 또는 타이머 인터럽트를 이용하는 대신 폴링(polling)하거나, 제1 디지털 회로에서 제1 운영 체제 또는 스케줄러를 이용하고 제2 디지털 회로에서 또 다른 운영 체제 또는 스케줄러를 이용하는 것이 바람직하다. 일부 실시예에서, 또 다른 프로세서 코어가 순방향 경로 및 역방향 경로에서 사용될 수 있으며, 예를 들면, 순방향 경로에서 16비트 코어 및 역방향 경로에서 8비트 코어가 사용될 수 있다.
하나의 실시예에서, 제1 신호 프로세서는 아날로그 회로이며, 제2 신호 프로세서가 또한 아날로그 회로이며, 각각의 회로가 가산기, 감산기, 아날로그 증폭기, ADC, DAC, 아날로그 필터, 딜레이, 샘플-앤-홀드 회로로 구성된 군 중에서 선택된 구성요소 또는 기능 블록만 포함한다.
하나의 실시예에서, 제1 신호 프로세서는 아날로그-디지털 변환기를 포함하고 제2 신호 프로세서는 디지털-아날로그 변환기를 포함한다.
하나의 실시예에서, 제1 신호 프로세서는 아날로그 회로 및 이에 뒤따르는 아날로그-디지털 변환기를 포함하고, 제2 신호 프로세서는 디지털 회로 및 이에 뒤따르는 디지털-아날로그 변환기를 포함한다.
이는 특히 흥미로운 조합인데, 왜냐하면, 디지털 프로세싱이 노이즈에 덜 민감하고 더 낮은 해상도 또는 속도 또는 정확도 등에서 동작하도록 쉽게 설계될 수 있다.
특정 실시예에서, 디지털 회로는 룩업 테이블을 포함하며, 제1 프로세싱된 신호(PS1)는 인덱스로서 사용된다. 디지털 회로는 제1 프로세싱된 신호(PS1)의 전체보다 적은 비트를 인덱스로서 이용할 수 있다. 대안적으로, 디지털 회로는 룩업 테이블로부터 획득된 2개의 값 사이에 선형 보간을 적용할 수 있다.
하나의 실시예에서, 디지털-아날로그 변환기는 아날로그-디지털 변환기보다 더 낮은 분해능 및/또는 더 낮은 속도를 가진다.
DAC가 차지하는 공간이 ADC가 차지하는 공간보다 작거나, DAC가 노이즈에 더 취약하거나 더 높은 양자화 노이즈를 갖거나 DAC의 분해능이 ADC의 분해능보다 낮을 수 있는데, 예를 들어 1비트 또는 2비트 또는 3비트 이상 작을 수 있다.
하나의 실시예에서, 평가 유닛은 제2 신호를 제1 샘플로서 샘플링 및 유지하도록 구성된 제1 샘플-앤-홀드 회로, 및 제2 프로세싱된 신호를 제2 샘플로서 샘플링 및 유지하도록 구성된 제2 샘플-앤-홀드 회로를 포함하고 평가 유닛은 제1 샘플이 제2 샘플로부터 지정된 허용 편차를 초과하여 벗어났는지 여부를 비교하도록 구성된 비교기 회로를 더 포함하고, 평가 유닛은 제1 샘플이 제2 샘플로부터 지정된 허용 편차를 초과하여 벗어난 경우 장애 상태를 나타내기 위한 에러 신호를 제공하도록 구성된다.
하나의 실시예에서, 평가 유닛은 제1 샘플을 지정 딜레이만큼 딜레이시켜 딜레이된 제1 샘플을 획득하도록 더 구성되며, 상기 지정 딜레이는 제1 신호 프로세서의 제1 프로세싱 시간 및 제2 신호 프로세서의 제2 프로세싱 시간 및 선택적으로 아날로그-디지털 변환기의 제3 프로세싱 시간 및 선택적으로 디지털-아날로그 변환기의 제4 프로세싱 시간의 합에 대응하고, 비교기 회로는 딜레이된 제1 샘플이 제2 샘플로부터 지정된 허용 편차를 초과하여 벗어났는지 여부를 비교하도록 구성된다.
하나의 실시예에서, 센서 시스템은 메인 신호 및 에러 신호를 수신하도록 구성된 프로그램 가능 프로세서를 더 포함하며, 통신 버스로 연결 가능한 버스-트랜시버를 더 포함하고, 프로그램 가능 프로세서는 에러 신호가 장애 상태를 나타낼 때 통신-버스를 통해 에러 메시지를 전달하도록 프로그램된다.
하나의 실시예에서, 센서 유닛은 홀 요소, 및 바이어싱 회로 및 판독 회로를 포함하고, 판독 유닛은 센서 신호를 제공하도록 구성된다.
하나의 실시예에서, 센서 유닛은 홀 요소, 및 스핀-전류 기법을 적용할 수 있는 바이어싱 및 판독 회로를 포함하며, 바이어싱 및 판독 회로는 센서 신호를 제공하도록 구성된다.
하나의 실시예에서, 센서 유닛은 휘트스톤 브릿지 및 바이어싱 회로 및 판독 회로를 포함하고, 판독 회로는 센서 신호를 제공하도록 구성된다.
본 발명의 특정 선호되는 양태가 첨부된 독립 청구항 및 종속 청구항에서 제공된다. 종속 청구항의 특징이 독립 청구항의 특징 및 그 밖의 다른 종속 청구항의 특징과 청구항에서 명시적으로 기재되어 있지 않아도 적절하게 조합될 수 있다.
본 발명의 이들 및 그 밖의 다른 양태가 이하에서 기재되는 실시예(들)를 참조하여 설명될 것이며 이로부터 자명할 것이다.
도 1은 본 발명의 실시예에 따르는 센서 시스템의 하이 레벨 블록도이다.
도 2 내지 6은 순방향 데이터 경로 내에 아날로그 신호 프로세서를 갖는 본 발명에 따르는 실시예를 도시한다.
도 7 및 8은 순방향 데이터 경로 내에 디지털 신호 프로세서를 갖는, 본 발명에 따르는 실시예를 도시한다.
도 9a는 도 1 내지 8의 센서 시스템에서 사용될 수 있는 적어도 하나의 센서 요소를 포함하거나 센서 구조물을 포함하는 센서 유닛을 개략적으로 나타낸다.
도 9b는 센서 요소를 포함하는 센서 유닛 및 상기 센서 요소를 바이어싱하기 위한 바이어싱 회로, 및 상기 센서 요소로부터 센서 신호를 획득하기 위한 판독 회로의 예시를 도시한다.
도 9c는 홀 플레이트, 및 이른바 "스피닝 전류" 기법을 이용해 홀 플레이트를 바이어싱 및 판독하기 위한 스위치를 갖는 바이어싱-및-판독 회로를 포함하는 센서 유닛의 하나의 예시를 도시한다.
도 9d는 휘트스톤 브릿지의 형태로 된 저항성 센서 구조물, 및 바이어싱 전압 또는 바이어싱 전류를 브릿지로 인가하기 위한 바이어싱 회로, 및 센서 구조물로부터 센서 신호를 획득하기 위한 판독 회로를 포함하는 센서 유닛을 도시한다.
본 발명은 특정 실시예와 관련하여 그리고 특정 도면을 참조하여 기재될 것이지만, 본 발명은 이에 한정되지 않고 청구항에 의해서만 한정된다. 설명된 도면은 단지 도식적인 것에 불과하며 제한하지 않는다. 도면에서, 설명 목적으로 일부 요소의 크기가 과장될 수 있고 실측 비율로 그려지지 않을 수 있다. 치수 및 상대적 치수가 본 발명을 실시하는 데 실제 축소에 대응하지 않는다.
또한, 발명의 설명 및 청구범위에서 용어 제1, 제2 등이 유사한 요소들을 구별하는 데 사용되며, 반드시 시간적, 또는 공간적, 등급 또는 그 밖의 다른 방식으로 순서를 기술하는 것은 아니다. 이렇게 사용된 용어는 적절한 환경에서 상호 교환 가능하고 본 명세서에 기재된 본 발명의 실시예는 본 명세서에 기재되거나 도시된 것과 다른 순서로 동작할 수 있다.
또한, 발명의 설명 및 청구범위에서 상부, 하부 등의 용어는 설명 목적으로 사용되며 반드시 상대적 위치를 기술하는 것은 아니다. 이렇게 사용된 용어는 적절한 환경에서 상호 교환 가능하고 본 명세서에 기재된 본 발명의 실시예는 본 명세서에 기재되거나 도시된 것과 다른 배향으로 동작할 수 있음이 자명하다. 청구범위에서 사용되는 "~를 포함하는(comprising)"이라는 용어는 앞에 나열된 수단들로 제한되는 것으로 해석되어서는 안 되며, 그 밖의 다른 요소 또는 단계를 배제하지 않는다. 따라서 서술된 특징부, 정수, 단계 또는 구성요소의 존재를 특정하는 것으로 해석될 것이지만, 하나 이상의 다른 특징부, 정수, 단계 또는 구성요소, 또는 이의 그룹의 존재 또는 부가를 부정하지는 않는다. 따라서 "수단 A 및 B를 포함하는 장치"라는 표현의 범위는 구성요소 A 및 B만으로 구성된 장치에 한정되어서는 안 된다. 이는 본 발명과 관련하여, 장치의 유일한 관련 구성요소가 A 및 B임을 의미한다.
본 명세서 전체에서 "하나의 실시예" 또는 "실시예"라는 언급은 해당 실시예와 관련하여 기재된 특정 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서 본 명세서의 다양한 위치에서의 "하나의 실시예에서" 또는 "실시예에서"라는 구문의 등장이 반드시 모두 동일한 실시예를 지칭하는 것은 아니지만, 그럴 수도 있다. 또한 하나 이상의 실시예에서, 특정 특징부, 구조 또는 특성이 해당 분야의 통상의 기술자에게 자명할 임의의 적합한 방식으로 조합될 수 있다.
마찬가지로, 본 발명의 예시적 실시예에 대한 설명에서, 본 발명의 다양한 특징들이 개시의 단순화를 위해 그리고 다양한 본 발명의 양태 중 하나 이상의 이해를 돕기 위해, 하나의 단일 실시예, 도면, 또는 이에 대한 설명으로 함께 그룹지어진다. 그러나 이러한 개시 방법은 청구되는 방법이 각각의 청구항에서 명시적으로 언급되는 것보다 많은 특징을 필요로 함을 반영하는 것은 아니다. 오히려, 다음의 청구항이 반영하는 것처럼, 본 발명의 양태는 개시된 단일 실시예의 모든 특징보다 적게 필요로 한다. 따라서 발명의 설명을 따르는 청구범위는 이 발명의 설명 내에 분명히 포함되며, 이때 각각의 청구항은 본 발명의 개별 실시예로서 독립적으로 취급된다.
또한, 본 명세서에 기재된 일부 실시예가 다른 실시예에 포함된 일부 특징부를 포함하지만, 서로 다른 실시예의 특징부의 조합이 본 발명의 범위 내에 있음을 의미하며, 해당 분야의 통상의 기술자에 의해 이해될 바와 같이 서로 다른 실시예를 형성한다. 예를 들어, 하기의 청구범위에서, 청구되는 실시예들 중 임의의 것이 임의의 조합으로 사용될 수 있다. 본 명세서에서, 복수의 특정 세부사항이 제공된다. 그러나 본 발명의 실시예는 이들 특정 세부사항 없이 실시될 수 있음이 자명하다. 다른 경우, 잘 알려진 방법, 구조 및 기법은 본 기재에 대한 이해를 흐리지 않도록 상세히 나타내지 않았다.
본 명세서에서, "센서"라는 용어는 문맥에 따라 "센서 시스템" 또는 "센서 장치" 또는 "센서 유닛"을 지칭할 수 있다.
본 명세서에서, "센서 유닛"이라는 용어는 "센서 요소"(가령, 홀 요소(Hall element)) 또는 "센서 구조"(가령, 휘트스톤 브릿지(Wheatstone bridge))를 포함하고, 선택사항으로서 "바이어싱 수단(biasing means)" 및 선택사항으로서 "판독 수단(readout means)" 또는 판독 수단의 일부분(가령, 잘 알려진 "스피닝 전류 기법"을 수행하기 위한 스위치, 그러나 증폭기일 필요는 없음)을 포함하는 서브회로를 지칭한다. (센서 유닛의 출력이 ADC의 입력으로 직접 연결되는 경우일 때) 센서 유닛은 증폭기를 포함할 수 있다. 대안으로, 센서 유닛은 증폭기를 포함하지 않는다.
본 명세서에서, "센서 시스템"이라는 용어는 더 기재되고 도면에 도시되는 기능을 갖는 하나 이상의 집적 반도체 장치를 지칭한다. 일부 실시예에서, "센서 시스템"은 단일 기판 상에 구현되는, 도시되거나 기재된 기능부, 가령, 센서 유닛을 포함하고, 선택사항으로서, 추가 기능 블록, 가령, 트랜시버(도시되지 않음)를 포함하는 단일 모놀리식 반도체 장치이다.
본 명세서에서, "아날로그 신호 프로세서"라는 용어는 "아날로그 신호를 수신 및/또는 프로세싱 및/또는 제공하기 위한 전기 회로", 예컨대, 다음의 구성요소 또는 기능 블록 중 하나 이상을 포함하는 회로를 의미한다: 가산기, 감산기, 아날로그 증폭기, 및 ADC, DAC, 아날로그 멀티플렉서, 아날로그 필터, 딜레이, 샘플-앤-홀드 회로(sample-and-hold circuit), 쵸퍼(chopper) 등. 디지털 구성요소, 가령, 상태 머신 및/또는 이들 기능 중 일부를 구현하기 위한 타이머 또는 카운터를 포함할 수 있다.
본 발명에서, "신호 프로세싱 유닛" 또는 "신호 프로세서"라는 용어는 동의어로 사용된다.
본 발명은 센서의 정상 동작 동안 작동 가능한 자체 진단 또는 자체-시험 능력을 갖는 자동차 적용예에 적합한 반도체 센서, 특히, 자기 센서(magnetic sensor), 가령, 각 위치 센서(angular position sensor)와 관련되지만, 본 발명은 이에 한정되지 않으며 그 밖의 다른 센서, 가령, 압력 센서가 또한 고려될 수 있다. 기재의 편의를 위해, 본 발명은 적어도 하나의 홀 요소(hall element)를 갖는 센서를 주로 언급함으로써 설명될 것이다.
하나 이상의 자기장 구성요소를 측정하기 위한 하나 이상의 홀 요소(가령, 기판에 수직인 방향으로 배향된 자기장 성분 Bz을 측정하기 위한 이른바 "수평 홀 요소" 또는 기판에 수평인 자기장 성분을 측정하기 위한 이른바 "수직 홀 요소")를 이용하는 자기 센서가 (가령, 정전류 또는 정전압을 여기 노드에 인가함으로써) 이들을 바이어싱하고, (가령, 2개의 출력 노드에 걸친 차동 신호를 증폭시킴으로써) 이들을 판독하기 위한 방식으로 종래 기술에 알려져 있지만, 바이어싱 또는 판독 회로가 본 발명의 메인 초점은 아니며, 따라서 본 명세서에서 제안되는 본 발명의 개념을 모호하게 하지 않도록 본 명세서에서 더는 상세히 설명되지 않을 것이다.
배경 기술 섹션에서 설명된 바와 같이, 비용을 크게 증가시키지 않으면서 자체 진단 또는 자체-시험 능력을 갖는 센서에 대한 필요성이 존재한다.
센서와 프로세싱 회로를 각각 포함하는 2개의 동일한 신호 경로를 갖는 센서 시스템 또는 센서 장치의 단순명료한 솔루션이 종래 기술에 알려져 있지만, 이러한 솔루션은 경제적이지 않다.
물리적으로 구별되는 신호 경로를 이용하는 솔루션이 배경 기술 섹션에 역시 기재되어 있고, 제1 신호 경로는 "메인 센서" 및 "제1 회로"를 갖는 순방향 경로(즉, 센서 요소로부터 출력으로의 경로)이고, 제2 신호 경로가 또한 순방향 경로이며, "제2 센서" 및 "제2 회로"를 가진다. 제1 신호 경로를 정확히 복사하지 않지만, 센서 요소 및 바이어싱 수단 및 판독 수단을 포함하는 를 기능적 제2 신호 경로를 제공하는 것이 비교적 큰 하드웨어의 추가를 필요로 한다. 또한, 이들 사이에 추가 스위칭 수단 또는 멀티플렉서를 추가함으로써, 장애를 검출할 확률이 증가할 수 있지만, 제2 경로 또는 스위칭 수단 또는 멀티플렉서에서 추가 장애가 발생할 확률 역시 증가할 수 있으며, 이는 바람직하지 않다.
본 발명은 상당히 다른 방식을 제안하며, 이는 다음의 원리를 기초로 한다:
(i) 2개의 순방향 신호 경로를 제공하는 대신, 본 발명은 제1 순방향 신호 경로 및 제2 역방향 데이터경로를 제공하며, 상기 제2 데이터경로는 제1 데이터경로의 반대 방향으로 지향된다.
(ii) 제1 신호 경로의 다운스트림 위치 및 제2 신호 경로의 다운스트림 위치에서 신호를 비교하는 대신, 본 발명은 제1 신호 경로의 제1 신호 경로 내 업스트림 위치에서의 신호와 제2 신호 경로의 다운스트림 위치에서의 신호를 비교하는 것을 제안한다.
(iii) 제1 신호 경로와 제2 신호 경로에서 동일하거나 유사한 기능을 제공하는 대신, 저품질 레벨(가령, 더 낮은 해상도 또는 더 낮은 속도 또는 더 높은 잡음)에도 불구하고, 본 발명은 제1 (순방향) 신호 경로에서 제1 기능을 제공하고 제2 (역방향) 신호 경로에서 제2 기능을 제공하며, 제2 기능은 제1 기능의 역이다.
(iv) 제안된 솔루션이 센서 유닛(가령, 센서 요소 및 바이어싱 회로 및 판독 회로)를 복제하지 않고, 메인 신호 경로에서 추가 멀티플렉서 등을 추가하지 않으면서, 순방향 신호 경로의 일부분에서 장애를 검출할 수 있다. 이러한 방식으로 멀티플렉서 또는 제2 신호 경로 내 및/또는 멀티플렉서의 제어 중 에러가 순방향 신호 경로 및 따라서 센서 시스템의 정상 거동에 부정적인 영향을 미치지 않을 것이다.
도면의 참조
도 1은 본 발명의 실시예에 따르는 센서 시스템(100)의 하이 레벨 블록도이다.
도 1은 측정될 물리 값(가령, 자기장 세기 또는 압력, 그러나 본 발명은 이에 한정되지 않음)을 나타내는 메인 신호(Smain) 및 센서 시스템(100)의 일부분의 오작동을 가리키는 에러 신호(Serror)를 제공하기 위한 센서 시스템(100)을 도시한다. 센서 시스템(100)은 센서 신호(SS)를 제1 신호 프로세싱 유닛(120)(본 명세서에서 "제1 신호 프로세서"라고도 지칭됨)으로 제공하도록 구성된 센서 유닛(110)을 포함한다. 제1 신호 프로세싱 유닛(120)은 센서 유닛(110)의 다운스트림에 배열되고, 센서 신호(SS)와 동일하거나 이로부터 유래된 제2 신호(Sx)를 수신하도록 구성되고, 제2 신호(Sx)에 대한 지정된 제1 연산 또는 지정된 제1 일련의 연산을 수행하도록 구성되어, 제1 프로세싱된 신호(PS1)를 제공할 수 있다. 도 1에 도시된 실시예에서, 제2 신호(Sx)는 센서 신호(SS)와 동일하지만, 본 발명의 모든 실시예에서 반드시 그런 것은 아니다(예를 들어, 도 4 및 도 5 참조).
센서 시스템(100)은 제1 프로세싱된 신호(PS1)를 수신하고, 제1 프로세싱된 센서 신호(PS1)에 대해 지정된 제2 연산 또는 지정된 제2 일련의 연산을 수행하여, 제2 프로세싱된 신호(PS2)를 제공하도록 구성된 제2 신호 프로세싱 유닛(130)(본 명세서에서 "제2 신호 프로세서"라고도 지칭됨)을 더 포함한다. 중요한 것은, 제2 신호 프로세싱 유닛(130)이 제1 신호 프로세싱 유닛(120)에 비교할 때 역 연산을 수행하도록 구성된다는 것이다.
센서 시스템(100)은 제2 신호(Sx) 또는 이의 딜레이된 버전(Sx')을 수신하고 제2 프로세싱된 신호(PS2)를 수신하도록 구성된 평가 유닛(140)을 더 포함하며, 제2 신호(Sx) 또는 이의 딜레이된 버전(Sx')이 지정 공차 내에서 제2 프로세싱된 신호(PS2)에 대응하거나 매칭되는지 여부를 평가하도록 구성되며, 본 명세서에서, 신호가 지정 공차 내에 있는지 여부를 가리키기 위한 에러 신호("Serror")라고 지칭되는 출력 신호를 제공하도록 구성된다. 딜레이 회로(141)(존재하는 경우)는 평가 유닛(140)의 일부분이거나 개별 블록일 수 있다.
함수 및 역 함수의 예시
Figure pat00001
그러나 본 발명은 이들 예시에 한정되지 않으며, 그 밖의 다른 함수 f(x) 및 g(x)가 역시 사용될 수 있다. 즉, 모든 함수 f(x)가 역 함수 g(x)를 갖지는 않으며, 고려되는 센서 적용예 중 다수 또는 전부에 대해, 제1 프로세서 유닛(120)에 의해 수행될 함수 f(x)가 시간 영역에서 비교적 단순한 프로세싱, 가령, 증폭 및/또는 오프셋 보상(offset correction) 및/또는 ADC 및 선택사항으로서, 이에 뒤따르는 일반적으로 1.0에 가까운 값(가령, 0.800 내지 1.200)에 의한 곱셈을 의미하는 온도 보상 및/또는 응력 보상인 것이 일반적이다. 발명자는 이들 함수가 가령 부분 선형 근사(piecewise linear approximation)에 의해 또는 비교적 저차(가령, 1차 또는 2차 또는 3차) 다항식 함수에 의해 근사될 수 있는 역 함수 g(x)를 갖는 단조롭게 증가하는 함수 f(x)에 의해 (양자화 노이즈와 별개로) 비교적 정확하게 근사될 수 있음을 알았다.
본 발명은 또한 예를 들어 제1 신호 프로세서(120)에서 제1 신호 경로의 일부분에서의 장애 상태를 검출하기 위한 목적으로 사용될 때 제2 데이터 경로의 정확도가 그리 높을 필요가 없음을 알았다. 따라서 비용을 절약하기 위해, 제2 신호 프로세싱 유닛(130)이 다음 중 선택된 적어도 하나의 특성을 갖는 것이 바람직하다: 제1 신호 프로세싱 유닛(120)보다 더 느림, 덜 정교함, 더 많은 노이즈를 갖거나 발생시킴, 공간을 덜 차지함, 전력을 덜 소산시킴. 더 구체적으로는,
- 제2 신호 프로세싱 유닛은 제1 신호 프로세싱 유닛보다 적어도 10dB 또는 적어도 20dB 더 높은 신호대잡음비를 갖도록 설계될 수 있음, 및/또는
- 제2 신호 프로세싱 유닛은 대응하는 제1 신호 프로세싱 유닛이 차지하는 공간의 50% 미만 또는 25% 미만을 차지하도록 설계될 수 있음, 및/또는
- 제2 신호 프로세싱 유닛은 제1 신호 프로세싱 유닛보다 50% 미만 또는 25% 미만 에너지를 소비하도록 설계될 수 있음, 및/또는
제2 신호 프로세싱 유닛은 제1 신호 프로세싱 유닛보다 적어도 2.0 또는 적어도 4.0배 더 느리도록 설계될 수 있음.
이들은 본 발명의 기본이 되는 주요 개념이다. 본 발명의 또 다른 양태가 도 2 내지 도 9에 도시된 실시예를 설명할 때 더 상세히 기재될 것이다.
도 2는 본 발명의 실시예에 따르는 센서 시스템(200)을 도시한다.
도시된 기능이 하나 이상의 칩으로 구현될 수 있지만, 바람직하게는 단일 CMOS 장치로 구현된다. 도시된 바와 같이, 제1 신호 프로세서(220)는 아날로그 신호 프로세서(221) 및 이에 뒤따르는 아날로그-디지털 변환기(ADC)(222)를 포함한다. 제2 신호 경로는 또한 메인 신호 경로에서 아날로그 신호 프로세서(221)의 역 함수를 수행하는 아날로그 신호 프로세서(231)를 포함한다.
도 2에 도시된 센서 시스템(200)은 추가 회로, 가령, 디지털 신호 프로세서(250)(DSP), 가령, 비휘발성 메모리(가령, 플래쉬) 및 휘발성 메모리(RAM)(도시되지 않음)에 연결되며 센서 신호의 추가 프로세싱 및/또는 센서 신호의 전송 등을 위한 프로그램 가능한 DSP를 더 포함할 수 있다.
도 2에 도시된 센서 시스템 또는 센서 장치(200)는 이른바 "전자 제어 유닛"(ECU: Electronic Control Unit)의 일부일 수 있으며, 이 경우, 센서 시스템은 중앙 제어기 및 버스-트랜시버(도시되지 않음), 구체적으로 LAN-버스 트랜시버를 더 포함할 것이다. 그 후 에러 신호 "Serror"가 중앙 제어기로 제공될 수 있고, 중앙 제어기는 통신 버스, 가령, LAN-버스를 통해 에러 메시지를 전송하도록 제공될 것이다. 그러나 본 발명은 이에 한정되지 않는다.
예를 들어, 이들 값 간 차이가 지정 임계치보다 작은지 여부를 테스트함으로써, 한편으로는 신호(Sx) 또는 이의 딜레이된 신호(Sx')를 다른 한편으로 제2 프로세싱된 신호(PS2)와 비교함으로써, 평가 유닛(240)은 제1 아날로그 신호 프로세서(221)에서 장애 상태를 검출할 수 있다.
평가 유닛은 값들을 연속으로 비교하거나 주기적으로, 가령, 1ms마다 샘플을 취하고 이들 샘플을 비교할 수 있음이 자명하다.
딜레이 유닛(214)은, 존재하는 경우, 지정 시간 주기, 바람직하게는 ΔT1+ΔT2만큼 신호(Sx)를 딜레이시키도록 구성되며, 이때, ΔT1은 제1 아날로그 신호 프로세서의 프로세싱 시간 또는 이의 입력(SS)에서의 펄스가 이의 출력(PS1)에서 보이게 되는 시간이고, ΔT2는 제2 아날로그 신호 프로세서의 프로세싱 시간 또는 이의 입력(PS1)에서의 펄스가 이의 출력(PS2)에서 보이게 되는 시간이다.
딜레이 유닛은 예를 들어 전하 결합 소자(전하가 캐스케이딩 방식(cascaded manner)으로 하나의 저장 유닛에서 다음 저장 유닛으로 전달됨)를 포함하거나, 예를 들어 비동기식으로 동작하는 복수의 샘플-앤-홀드 유닛을 포함할 수 있으며, 이들의 출력이 "가장 오래된" 샘플을 전달하도록 구성된 멀티플렉서의 입력으로 연결되거나, 그 밖의 다른 적합한 방식으로 구현될 수 있다.
도 3은 도 2에 도시된 센서 시스템(200)의 변형예로서 본 발명의 실시예에 따르는 센서 시스템(300)을 보여준다. 도 2에 도시된 바 및 도 2와 관련하여 기재된 바에 추가로, 도 3의 실시예에서 제2 신호 프로세서(330)는 디지털-아날로그 변환기(DAC)(332) 및 이에 뒤따르는, 순방향 신호 경로에서 아날로그 신호 프로세서(321)의 역 함수를 수행하도록 구성된 아날로그 신호 프로세서(331)를 포함한다.
이 실시예에 의해, 아날로그 신호 프로세서(321)에서의 장애 상태 및 ADC(322)에서의 장애 상태가 검출될 수 있다.
도 4는 도 3에 도시된 센서 시스템(300)의 일 변형예로서 본 발명의 하나의 실시예에 따르는 센서 시스템(400)을 도시한다. 도 4와 도 3의 주요한 차이는 제2 신호(Sx)가 센서 신호(SS)와 동일하지 않고, 제1 아날로그 신호 프로세서 블록(421)에 의해 제공된다는 것이며, 제2 신호 경로가 아날로그 신호 프로세서를 포함하지 않고 DAC(432)만 포함한다는 것이다.
딜레이 유닛(441)(존재하는 경우)의 딜레이가 ADC(422)의 프로세싱 시간(ΔT1)과 DAC(432)의 프로세싱 시간(ΔT2)의 합과 동일하도록 선택될 수 있다.
이 실시예에 의해, 순방향 신호 경로의 ADC(422)에서 장애 상태를 검출할 수 있다.
도 5는 도 4에 도시된 센서 시스템(400)의 일 변형예로서 본 발명의 실시예에 따르는 센서 시스템(500)을 도시한다. 주요 차이점은 센서 유닛(510)이 도 5에 도시된 다른 구성요소와 동일한 기판 상에서 구현되지 않는다는 것이다. 센서 유닛(510)은 제1 기판과 물리적으로 이격된 제2 기판 상에 구현될 수 있으며, 이때 제2 기판은 CMOS 기판 또는 비-CMOS 기판, 가령, Ge-기판 또는 GaAs-기판 또는 그 밖의 다른 임의의 적합한 반도체 기판일 수 있다. 제2 기판은 제1 기판과 동일한 칩에 내장되는 것이 바람직하다.
이 실시예에 의해, 순방향 신호 경로의 ADC(522)에서 장애 상태를 검출할 수 있다.
도 6은 도 3에 도시된 센서 시스템(300)의 일 변형예로서, 본 발명의 하나의 실시예에 따르는 센서 시스템(600)을 도시한다. 도 3에 도시된 센서 시스템(300)과 유사하게, 센서 시스템(600)은 순방향 신호 경로의 아날로그 신호 프로세서(621) 및 ADC(622) 중 임의의 것에서 장애 상태를 검출하는 것을 가능하게 하지만, 제2 신호 경로에서 도 3의 것과 다른 하드웨어 블록을 이용한다. 도 3의 센서 신호(300)가 제2 데이터 경로에서 DAC(332) 및 이에 뒤따르는 아날로그 프로세서 블록(331)을 이용하지만, 도 6의 센서 시스템(600)은 디지털 프로세싱 회로(631) 및 이에 뒤따르는 DAC(632)를 이용한다. 디지털 프로세싱 회로(631)는 마이크로제어기 및/또는 룩업 테이블을 갖는 상태 머신을 포함할 수 있지만, 본 발명은 이에 한정되지 않고 그 밖의 다른 디지털 프로세싱 회로가 또한 가능하다.
단순한 구현예에서, 신호(PS1)의 비트 수의 서브세트가 룩업 테이블 내 인덱스로서 직접 사용될 수 있고, DAC(632)로 제공될 값이 상기 룩업 테이블로부터 직접 획득될 수 있다. 대안적 실시예에서, 역 디지털 프로세서(631)가 단순한 마이크로제어기를 포함할 수 있다. 마이크로제어기는 역 함수 g(x)의 부분 선형 근사(piecewise linear approximation)를 계산하도록 구성되거나 지정 계수를 갖는 다항식 표현을 계산하거나 그 밖의 다른 임의의 함수를 계산하도록 구성될 수 있다.
도 7은 도 6에 도시된 센서 시스템(600)의 일 변형예로서 본 발명의 하나의 실시예에 따르는 센서 시스템(700)을 도시한다. 주요 차이점은 도 7의 센서 시스템(700)의 순방향 경로가 ADC(722) 및 이에 뒤 따르는 디지털 신호 프로세서(721)를 포함하고, 반면에, 도 6의 센서 시스템(600)의 순방향 경로는 아날로그 신호 프로세서(621) 및 이에 뒤 따르는 ADC(622)를 포함한다는 것이다.
도 7에 도시된 바와 같이, 센서 시스템(700)의 순방향 경로는 2개의 물리적으로 개별적인 회로로 구현될 수 있는 제1 디지털 프로세서(721) 및 제2 디지털 프로세서(750)를 포함할 수 있다.
대안으로, 제1 및 제2 디지털 프로세서(721, 750)는 단일 프로그램 가능 장치 상에서 실행되는 단일 디지털 프로세서, 가령, 제1 및 제2 소프트웨어 구성요소로서 구현될 수 있으며, 중간 결과가 제1 프로세싱된 신호(PS1)로서 제공되고, 이는 제2 역방향 데이터경로로 제공된다.
도 8은 도 7에 도시된 센서 시스템(700)의 일 변형예로서, 본 발명의 하나의 실시예에 따르는 센서 시스템(800)을 도시한다. 주요 차이점은 도 8의 센서 시스템(800)의 역방향 경로가 DAC(832) 및 이에 뒤따르는 아날로그 신호 프로세서(831)를 포함하는데 반해, 도 7의 센서 시스템(700)의 역방향 경로는 디지털 프로세싱 회로(731) 및 이에 뒤따르는 DAC(732)를 포함한다는 것이다.
도 9는 본 발명의 실시예에서 사용될 수 있는 센서 유닛(910)의 몇 가지 예시를 보여준다.
도 9a는 도 1 내지 도 8의 센서 시스템 중 임의의 것에서 사용될 수 있는 센서 유닛의 대략적 표현을 도시한다.
도 9b는 센서 요소(가령, 홀 요소)를 포함하고 여기 전류 또는 여기 전압을 센서 요소의 노드들 중 일부(가령, 노드 A, C)에 인가하기 위한 바이어싱 회로를 포함하고, 종래 기술에서 알려진 방식대로 센서 요소(가령, 노드 B, D)로부터 차동 신호를 획득하기 위한 판독 회로를 포함하는 센서 유닛의 예시를 도시한다.
도 9c는 종래 기술에서 알려진 이른바 스피닝 전류 기법을 수행하기 위해 스위칭 유닛(961)에 연결된 4개의 노드 A,B,C,D를 갖는 홀 요소(Hall element)("홀 플레이트(Hall plate)"라고도 알려짐)를 포함하는 센서 유닛의 예시를 도시한다. 도시된 예시에서, 스위칭 유닛의 출력이 차동 증폭기의 입력으로 연결되는 것이 일반적인 차동 신호이다. 이 차동 증폭기는 센서 유닛의 일부로 간주되거나 신호 프로세서(120, 221, 321, 421, 521, 621)의 일부로 간주될 수 있다.
도 9d는 센서 구조물(가령, 휘트스톤 브릿지(Wheatstone bridge))을 포함하고, 여기 전류 또는 여기 전압을 센서 구조물의 일부 노드(가령, 노드 A, C)에 인가하기 위한 바이어싱 회로를 포함하며, 종래 기술에서 알려진 방식대로 센서 구조물(가령, 노드 B, D)로부터 차동 신호를 획득하기 위한 판독 회로를 포함하는 센서 유닛의 하나의 예시를 보여준다.
평가 회로:
"평가 회로"를 다시 참조하면, 도 2와 관련하여 기재된 평가 유닛(240)이 도 1 내지 도 8에 기재된 실시예들 중 임의의 실시예에서 사용될 수 있지만, 본 발명은 이에 한정되지 않으며 해당 분야의 통상의 기술자라면 신호(Sx) (또는 이의 딜레이된 버전(Sx')) 및 신호(PS2)가 지정 기준에 따라 충분히 매칭되는지 여부를 평가할 수 있는 그 밖의 다른 임의의 적합한 평가 회로를 이용할 수 있다. 몇 가지 예시적 회로가 이하에서 기재된다.
평가 유닛은 제2 신호(Sx)(또는 이의 딜레이된 버전(Sx'))를 제1 아날로그 샘플로서 샘플링 및 유지(sample and hold)하도록 구성된 제1 샘플-앤-홀드 회로를 포함할 수 있고 제2 프로세싱된 신호(PS2)를 제2 아날로그 샘플로서 샘플 및 유지하도록 구성된 제2 샘플-앤-홀드 회로를 포함할 수 있다. 평가 유닛은 제1 샘플이 지정 허용 편차를 초과하여 벗어났는지 여부를 비교하고, 제1 샘플이 제2 샘플로부터 지정 허용 편차를 초과하여 벗어났다고 발견되는 경우 장애 상태가 발생했음을 가리키기 위한 에러 신호(Serror)를 제공하도록 구성된 비교기 회로를 더 포함할 수 있다.
본 발명의 일부 실시예에서, 어떠한 개별적인 딜레이 유닛(141, 241, 341, 441, 541, 641, 741, 841)도 없으며 평가 유닛(140, 240, 340, 440, 540, 640, 740, 840)은 동시에 평가 유닛의 2개의 입력에서의 신호를 샘플링하도록 구성된다. 센서 신호가 그다지 빠르게 변하지 않는 경우, 이 단순한 방식이 충분할 수 있다.
본 발명의 또 다른 실시예에서, 평가 유닛은 또한 입력에 도달하는 신호(Sx' 및 PS2)를 동시에 샘플링하지만, 센서 시스템은 평가 유닛 외부에 개별 딜레이 유닛(141, 241, 341, 441, 541, 641, 741, 841)을 포함한다.
본 발명의 또 다른 실시예에서, 평가 유닛은 신호(Sx' 및 PS2)를 전혀 샘플링하지 않지만, 신호(Sx' 및 PS2)를 연속으로 비교한다. (평가 유닛 외부의) 딜레이 유닛이 존재하거나 존재하지 않을 수 있다.
구체적 실시예에서, 센서 시스템은 딜레이 유닛(241)을 포함하지 않고, 타이머 또는 카운터를 더 포함하고, 평가 유닛은 제1 시점(T1)에서 신호(Sx)를 샘플링하고, 제2 시점(T2)에서 신호(PS2)를 샘플링하도록 더 구성되며, 제2 시점(T2)은 T1보다 지정 딜레이 ΔT만큼 느리며, 비교기 회로는 제2 샘플로부터 지정된 허용 편차 ε를 초과하여 벗어났는지 여부를 비교하도록 구성된다. 이 구현예에 의해, 거의 추가 비용 없이 더 정확한 검출이 가능해진다. ε의 값은 지정 상수 값인 것이 바람직하다.
에러 신호가 어떠한 장애도 검출되지 않았음을 가리키기 위한 제1 레벨(가령, "0")을 갖고, 장애가 검출되었음을 가리키기 위한 제2 레벨(가령, "1")을 갖는, 또는 그 반대를 갖는 신호일 수 있다. 이 신호가 동일한 센서 장치(가령, 프로그램 가능한 프로세서)에 내장된 제어 유닛으로 또는 센서 장치 외부의 제어 유닛으로 제공될 수 있다.
본 발명은 또한 앞서 기재된 센서 시스템 또는 센서 장치와 관련되며, 메인 신호(Smain) 및 에러 신호(Serror)를 수신하도록 구성된 프로그램 가능한 프로세서를 더 포함하며, 통신 버스, 가령, 자동차의 CAN-버스에 연결 가능한 버스-트랜시버를 더 포함한다. 프로그램 가능 프로세서는 에러 신호가 장애 상태를 가리킬 때 통신-버스를 통해 에러 메시지를 통신하거나, 통신-버스 상에서 사용되는 프로토콜에 따라서 적절한 플래그(flag) 등을 설정하도록 프로그램되는 것이 바람직하다.
서로 다른 도면 및 본 발명의 서로 다른 실시예에서 개별 특징부가 설명되었지만, 본 명세서를 읽을 때 해당 분야의 통상의 기술자에게 서로 다른 실시예의 특징부가 조합될 수 있음이 자명하다.

Claims (14)

  1. 감지될 물리 신호를 나타내는 메인 신호(Smain) 및 센서 시스템의 일부분의 오작동을 나타내는 에러 신호(Serror)를 제공하기 위한 센서 시스템(100; 200; 300; 400; 500; 600; 700; 800)으로서, 상기 센서 시스템은
    센서 신호(SS)를 제공하도록 구성된 센서 유닛(110; 210; 310; 410; 510; 610; 710; 810),
    센서 유닛의 다운스트림에 배열되고, 센서 신호(SS)와 동일하거나 센서 신호로부터 유래된 제2 신호(Sx)를 수신하도록 구성되며, 상기 제2 신호(Sx)에 대해 제1 연산 또는 제1 연산 세트를 수행하여, 제1 프로세싱된 신호(PS1)를 제공하도록 구성된 제1 신호 프로세서(120; 221; 320; 422; 522; 620; 720; 820),
    제1 프로세싱된 신호(PS1)를 수신하고 제1 프로세싱된 신호(PS1)에 대해 제2 연산 또는 제2 연산 세트를 수행하여 제2 프로세싱된 신호(PS2)를 제공하도록 구성된 제2 신호 프로세서(130; 231; 330; 432; 532; 630; 730; 830) - 제2 연산 또는 제2 연산 세트는 제1 연산 또는 제1 연산 세트의 역(inverse)임 - , 및
    제2 신호(Sx) 또는 상기 제2 신호(Sx)의 딜레이된 버전(Sx')을 수신하며, 제2 프로세싱된 신호(PS2)를 수신하고, 제2 신호(Sx) 또는 상기 제2 신호의 딜레이된 버전(Sx')이 지정 공차 내에서 제2 프로세싱 신호(PS2)와 매칭되는지 여부를 평가하고, 평가 결과에 대응하는 에러 신호(Serror)를 제공하도록 구성된 평가 유닛(140; 240; 340; 440; 540; 640; 740; 840)
    을 포함하며,
    제2 신호 프로세서(130; 231; 330; 432; 532; 630; 730; 830)는, 제1 신호 프로세싱 유닛(SPU1)보다 더 느림, 덜 정밀, 더 많은 노이즈를 갖거나 발생시킴, 공간을 덜 차지함, 전력을 덜 소산시킴으로 구성된 군 중에서 선택된 적어도 하나의 특성을 갖는, 센서 시스템.
  2. 제1항에 있어서,
    제1 신호 프로세서가 아날로그-디지털 변환기(analog-to-digital convertor)를 포함하고 제2 신호 프로세서가 디지털-아날로그 변환기(digital-to-analog convertor)를 포함, 및/또는
    제1 신호 프로세서가 시간 적분기를 포함하고 제2 신호 프로세서가 시간 미분기를 포함하거나, 제1 신호 프로세서가 시간 미분기를 포함하고 제2 신호 프로세서가 시간 적분기를 포함, 및/또는
    제1 신호 프로세서가 변조기를 포함하고 제2 신호 프로세서가 복조기를 포함하거나, 제1 신호 프로세서가 복조기를 포함하고 제2 신호 프로세서가 변조기를 포함, 및/또는
    제1 신호 프로세서가 증폭기를 포함하고 제2 신호 프로세서가 감쇠기를 포함하거나, 제1 신호 프로세서가 감쇠기를 포함하고 제2 신호 프로세서가 증폭기를 포함, 및/또는
    제1 신호 프로세서가 제1 주파수 필터를 포함하고 제2 신호 프로세서가 제1 주파수 필터의 역인 제2 주파수 필터를 포함, 및/또는
    제1 신호 프로세서가 제곱 함수, 각도측정 함수(goniometric function), 지수 함수로 구성된 군 중에서 선택된 제1 수학 함수(f)를 수행하도록 구성되고 제2 신호 프로세서가 제곱근 함수, 각도측정 함수, 대수 함수로 구성된 군 중에서 선택된 제2 수학 함수(g)를 수행하도록 구성되거나, 제1 신호 프로세서가 제2 수학 함수(g)를 수행하도록 구성되고 제2 신호 프로세서가 제1 수학 함수(f)를 수행하도록 구성되는, 센서 시스템.
  3. 제1항 또는 제2항에 있어서,
    센서 유닛(110; 210; 310; 410; 610; 710; 810) 및 제1 신호 프로세서(120; 221; 320; 422; 620; 720; 820) 및 제2 신호 프로세서(130; 231; 330; 432; 630; 730; 830) 및 평가 유닛(140; 240; 340; 440; 640; 740; 840)은 단일 기판 상에서 구현되는, 센서 시스템.
  4. 제3항에 있어서, 기판은 CMOS 기판인, 센서 시스템.
  5. 제1항 또는 제2항에 있어서,
    제1 신호 프로세서(120; 221; 320; 620; 720; 820)의 입력이 센서 유닛(110; 210; 310; 610; 710; 810)의 출력으로 직접 연결되고, 제2 신호(Sx)가 센서 신호(SS)와 동일한, 센서 시스템.
  6. 제1항 또는 제2항에 있어서,
    제1 신호 프로세서(220; 320; 420, 520)가 아날로그 신호 프로세서를 주로 포함하고 제2 신호 프로세서(230; 330; 432; 530)가 아날로그 신호 프로세서를 주로 포함하거나,
    제1 신호 프로세서(620)가 아날로그 신호 프로세서를 주로 포함하고 제2 신호 프로세서(630)가 디지털 신호 프로세서를 주로 포함하거나,
    제1 신호 프로세서(820)가 디지털 신호 프로세서를 주로 포함하고 제2 신호 프로세서(830)가 아날로그 신호 프로세서를 주로 포함하거나,
    제1 신호 프로세서(720)가 디지털 신호 프로세서를 주로 포함하고 제2 신호 프로세서(730)가 디지털 신호 프로세서를 주로 포함하는, 센서 시스템.
  7. 제1항 또는 제2항에 있어서, 제1 신호 프로세서(120; 220; 320; 420, 520)가 아날로그 회로이고 제2 신호 프로세서(130; 230; 330; 432; 530)가 아날로그 회로이며, 이들 회로 각각은 가산기, 감산기, 아날로그 증폭기, ADC, DAC, 아날로그 필터, 딜레이, 샘플-앤-홀드 회로(sample-and-hold circuit)로 구성된 군 중에서 선택된 구성요소 또는 기능 블록만 포함하는, 센서 시스템.
  8. 제1항 또는 제2항에 있어서, 제1 신호 프로세서는 아날로그-디지털 변환기(analog-to-digital convertor)(322; 422; 522; 622; 722; 822)를 포함하고 제2 신호 프로세서는 디지털-아날로그 변환기(digital-to-analog convertor)(332; 432; 532; 632; 732; 832)를 포함하는, 센서 시스템.
  9. 제1항 또는 제2항에 있어서,
    제1 신호 프로세서(620)는 아날로그 회로(621) 및 이에 뒤따르는 아날로그-디지털 변환기(622)를 포함하며, 제2 신호 프로세서(630)는 디지털 회로(631) 및 이에 뒤따르는 디지털-아날로그 변환기(632)를 포함하는, 센서 시스템.
  10. 제9항에 있어서,
    디지털-아날로그 변환기(632)는 아날로그-디지털 변환기(622)보다 낮은 분해능 및/또는 낮은 속도를 갖는, 센서 시스템.
  11. 제1항 또는 제2항에 있어서,
    평가 유닛은 제2 신호(Sx)를 제1 샘플(S1)로서 샘플링 및 유지하도록 구성된 제1 샘플-앤-홀드 회로(SH1) 및 제2 프로세싱된 신호(PS2)를 제2 샘플(S2)로서 샘플링 및 유지하도록 구성된 제2 샘플-앤-홀드 회로(SH2)를 포함하며,
    평가 유닛은 제1 샘플(S1)이 제1 샘플(S2)로부터 지정된 허용 편차를 초과하여 벗어났는지 여부를 비교하도록 구성된 비교기 회로를 더 포함하고,
    평가 유닛은 제1 샘플(S1)이 제2 샘플(S2)로부터 지정 허용 편차를 초과하여 벗어났다고 발견되는 경우 장애 상태를 나타내기 위한 에러 신호(Serror)를 제공하도록 구성되는, 센서 시스템.
  12. 제11항에 있어서,
    타이머 또는 카운터를 더 포함하며,
    상기 평가 유닛은 지정 딜레이만큼 제1 샘플(S1)을 딜레이시켜 딜레이된 제1 샘플(DS1)을 획득하도록 더 구성되며, 지정 딜레이(ΔT)는 제1 신호 프로세서의 제1 프로세싱 시간(ΔT1), 제2 신호 프로세서의 제2 프로세싱 시간(ΔT2)의 선택적으로 아날로그-디지털 변환기(ADC)의 제3 프로세싱 시간(ΔT3), 및 선택적으로 디지털-아날로그 변환기(DAC)의 제4 프로세싱 시간(ΔT4)의 합에 대응하고,
    비교기 회로는 딜레이된 제1 샘플(DS1)이 제2 샘플(S2)로부터 지정된 허용 편차를 초과하여 벗어났는지 여부를 비교하도록 구성되는, 센서 시스템.
  13. 제1항 또는 제2항에 있어서,
    메인 신호 및 에러 신호를 수신하도록 구성된 프로그램 가능 프로세서를 더 포함하고,
    통신 버스에 연결 가능한 버스-트랜시버를 더 포함하며,
    프로그램 가능 프로세서는 에러 신호가 장애 상태를 나타낼 때 통신-버스를 통해 에러 메시지를 통신하도록 프로그램되는, 센서 시스템.
  14. 제1항 또는 제2항에 있어서,
    센서 유닛이 홀 요소(Hall element), 및 바이어싱 회로(biasing circuit) 및 판독 회로(readout circuit)를 포함하고, 상기 판독 회로가 센서 신호(SS)를 제공하도록 구성되거나,
    센서 유닛이 홀 요소, 및 스피닝-전류 기법을 적용할 수 있는 바이어싱 및 판독 회로를 포함하고, 상기 바이어싱 및 판독 회로가 센서 신호(SS)를 제공하도록 구성되거나,
    센서 유닛이 휘트스톤 브릿지, 및 바이어싱 회로 및 판독 회로를 포함하고 상기 판독 회로는 센서 신호(SS)를 제공하도록 구성되는, 센서 시스템.

KR1020180003644A 2017-01-19 2018-01-11 자체 진단 기능을 갖는 센서 KR20180085681A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17152105.7A EP3351905B1 (en) 2017-01-19 2017-01-19 Sensor with self diagnostic function
EP17152105.7 2017-01-19

Publications (1)

Publication Number Publication Date
KR20180085681A true KR20180085681A (ko) 2018-07-27

Family

ID=58158755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003644A KR20180085681A (ko) 2017-01-19 2018-01-11 자체 진단 기능을 갖는 센서

Country Status (5)

Country Link
US (1) US10890615B2 (ko)
EP (1) EP3351905B1 (ko)
JP (1) JP2018116051A (ko)
KR (1) KR20180085681A (ko)
CN (1) CN108332786B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422897B (zh) * 2017-04-20 2019-08-23 京东方科技集团股份有限公司 一种触控单元、触控电路及其驱动方法、显示面板
JP7014102B2 (ja) * 2018-08-29 2022-02-01 株式会社デンソーウェーブ 産業機器用の機能安全モジュール
EP3647737B1 (en) * 2018-11-05 2022-08-03 Melexis Technologies NV Sensor interface circuit
JP7218212B2 (ja) * 2019-03-05 2023-02-06 株式会社東芝 半導体装置
DE102019134077B4 (de) * 2019-12-12 2021-07-22 Infineon Technologies Ag Signalverarbeitungsschaltung für einen Hall-Sensor und Signalverarbeitungsverfahren
CN111799873B (zh) * 2020-08-04 2022-04-12 南方电网科学研究院有限责任公司 电池供电传感器的低功耗控制装置、方法及终端设备
CN111736106B (zh) * 2020-08-10 2020-11-24 江西科技学院 一种基于智能传感的磁变量测量方法
KR20220027404A (ko) * 2020-08-27 2022-03-08 주식회사 만도모빌리티솔루션즈 Mcu 고장 검출 장치 및 방법
WO2022122147A1 (de) * 2020-12-09 2022-06-16 Vega Grieshaber Kg Verfahren zur detektion von fehlerhaften messsignalausgaben eines feldgeräts, detektionssystem und feldgerät
US11567108B2 (en) * 2021-03-31 2023-01-31 Allegro Microsystems, Llc Multi-gain channels for multi-range sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734687A (en) * 1985-01-25 1988-03-29 Smiths Industries Public Limited Company Monitoring
US6058354A (en) * 1997-08-25 2000-05-02 Electrowatt Technology Innovation Ag Electricity meter to measure electrical physical magnitudes which are parameters or functions of measured voltages and/or currents
DE10037737B4 (de) * 2000-08-02 2007-03-22 Siemens Ag Verfahren und Vorrichtung zur sicheren einkanaligen Auswertung von Sensorsignalen
KR100832721B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US20100262966A1 (en) * 2009-04-14 2010-10-14 International Business Machines Corporation Multiprocessor computing device
US8175839B2 (en) * 2009-06-26 2012-05-08 Kulite Semiconductor Products, Inc. Wireless interface for a plurality of transducers
US9346441B2 (en) * 2010-09-24 2016-05-24 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
EP2710737B1 (en) * 2011-05-20 2017-03-29 ABB Schweiz AG Arrangement for reading out an analogue voltage signal with self calibration
CN104048692B (zh) * 2013-03-15 2016-09-21 英飞凌科技股份有限公司 使用多个信号路径的传感器自诊断
DE102014109956B4 (de) * 2013-07-17 2020-09-10 Infineon Technologies Ag Sensor mit Schnittstelle für Funktionssicherheit
KR20150052516A (ko) * 2013-11-06 2015-05-14 삼성전자주식회사 복수의 배터리를 사용하는 청각 장치 및 청각 장치의 전력 관리 방법

Also Published As

Publication number Publication date
CN108332786A (zh) 2018-07-27
JP2018116051A (ja) 2018-07-26
CN108332786B (zh) 2021-06-08
EP3351905A1 (en) 2018-07-25
US20180203059A1 (en) 2018-07-19
US10890615B2 (en) 2021-01-12
EP3351905B1 (en) 2020-03-11

Similar Documents

Publication Publication Date Title
KR20180085681A (ko) 자체 진단 기능을 갖는 센서
JP6190537B2 (ja) 電流センサ
EP1922554B1 (en) Current measurement circuit and method of diagnosing faults in same
US20100100345A1 (en) System and method for identifying issues in current and voltage measurements
WO2006132960B1 (en) Methods and systems for detecting a capacitance using sigma-delta measurement techniques
US9838028B1 (en) A/D conversion circuit
JP6218159B2 (ja) 電流センサ
US20100158082A1 (en) Transducer
US10771079B2 (en) Ad converter
JPH0856160A (ja) Ａｄコンバータの異常検出装置
JP6339890B2 (ja) 電流センサ
JP2002243771A (ja) 電池電圧検出回路
CN112216882B (zh) 操作电池管理系统的方法、对应的设备和车辆
US6518900B1 (en) Circuit configuration for testing and A/D converter for applications that are critical in terms of safety
JP6860633B2 (ja) センサ及びセンサをチェックする方法
JPS6211816B2 (ko)
US11276998B2 (en) System and method for calibrating to and monitoring of low voltage circuits
US20220200614A1 (en) Method for precisely detecting a signal for example of a sensor
CN113406483B (zh) 一种计量芯片的抗干扰检测系统及计算机可读存储介质
JP2003329720A (ja) センサ出力信号の異常検出装置
Katsko et al. An autocontrol system based on neurons in a self-routing analogue converter
JPS6412163B2 (ko)
US20180233932A1 (en) Measurement apparatus and on-board battery charger
JP2023078570A (ja) 断線検出プログラム、断線検出方法及び断線検出装置
JP2605597Y2 (ja) アナログ出力チャンネルの自己診断回路