CN112067926B - 一种检测mcu芯片抗eft干扰能力的电路及方法 - Google Patents

Abstract

本发明公开一种检测MCU芯片抗EFT干扰能力的电路及方法，本发明搭建了一个专门用于检测MCU抗EFT干扰能力的电路，利用该电路中第一直流电压源V1产生的线性直流电压信号驱动待检测MCU产生无EFT干扰时的输出波形，设计EFT干扰信号源参数，由线性直流电压信号驱动EFT干扰信号源产生EFT干扰信号，将线性直流电压信号与EFT干扰信号相加后驱动待检测MCU产生有EFT干扰时的输出波形，通过对比无EFT干扰信号与有EFT干扰信号时的输出波形，评估待检测MCU的抗EFT干扰能力。本发明EFT干扰信号源参数的设计更加符合工程实际情况，对MCU抗EFT干扰能力的评估更准确。

Description

一种检测MCU芯片抗EFT干扰能力的电路及方法

技术领域

本发明属于微电子技术领域，更进一步涉及芯片测试技术领域中的一种检测MCU芯片抗EFT干扰能力的电路及方法。本发明可用于对MCU芯片的抗EFT干扰能力进行检测。

背景技术

电快速瞬变脉冲群EFT(Electrical Fast Transient)是一种电磁骚扰源。闪电、接地故障或切换电感性负载等都会对电子系统产生电快速瞬变脉冲群骚扰。它的特点是骚扰信号不是单个脉冲，而是一连串的脉冲。对于电路中的输出电容来说，在未完成放电时又开始充电，因此容易达到较高的电压，这样对电路的正常工作影响甚大。伴随着下一代工艺技术的使用，特征尺寸进一步缩小，电流密度将更大，电压的容忍度也将越低，这些因素都使得集成电路的稳定性问题变得更加严重，因此通过抗扰检测获得具有稳定抗EFT干扰能力的MCU芯片至关重要。

翟小社在其发表的论文“电快速瞬变脉冲群发生器的特征根建模方法研究”(无线电电子学高压电器2020年第56卷第2期：0021-0026)中提出了一种检测电子单元抗EFT干扰性能的方法。该方法通过建立脉冲发生器的等效电路模型产生EFT干扰脉冲，以计算机仿真的方式对受测设备电源端口及信号端口分别加载EFT干扰脉冲进行测试，最后结合测试结果对抗EFT干扰性能进行评估。该方法存在的不足之处是，脉冲发生器等效电路模型产生的EFT干扰脉冲是单个EFT脉冲波形，这会对测试结果的准确性产生影响。而且，在工程实际应用环境中通常干扰脉冲是由幅值、频率和持续时间等特性均不相同的多个单脉冲波形组成的电快速瞬变脉冲群，所以，该方法所产生的单个EFT脉冲波形无法适用于工程实际中的抗干扰检测。

江苏凯隆电器有限公司在其申请的专利文献“用于确认MCU工作电源电压的检测电路和检测方法”(申请号202010064185.8，申请日2020.01.20，申请公开号CN 111090054A)中提出了一种MCU抗干扰能力的检测电路。该电路包括稳压管和分压电路，稳压管的阴极连接第二稳压电源的输入端，稳压管的阳极连接分压电路的第一端，分压电路的第二端接地，分压电路包括相互串联的第一电阻和第二电阻，第一电阻和第二电阻的公共端为检测电路输出端，检测电路输出端连接MCU芯片的ADC端，该电路解决了MCU芯片启动后所受外围电路工作电源电压干扰的检测问题。但是，该电路仍然存在的不足之处是，该检测电路仅解决了在MCU芯片启动后外围电路工作电源电压的干扰检测问题，但是无法检测MCU芯片在启动后的EFT干扰，这会导致无法对MCU芯片抗EFT干扰能力进行检测。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种检测MCU芯片抗EFT干扰能力的电路及方法，用于解决现有技术产生的单个EFT脉冲波形无法适用于工程实际中的抗干扰检测，及原有电路无法检测MCU在启动后的EFT干扰的问题。

实现本发明目的的思路是，搭建检测MCU芯片抗EFT干扰能力的电路，利用线性直流电压信号驱动待检测MCU芯片产生无EFT干扰信号时的输出波形，将电快速瞬变脉冲群干扰信号与线性直流电压信号相加后驱动待检测MCU芯片产生有EFT干扰信号时的输出波形，通过对比无EFT干扰信号时的输出波形与有EFT干扰信号时的输出波形，对待检测MCU芯片的抗EFT干扰能力进行评估。

为达到上述目的，本发明采用如下技术方案：

本发明一种检测MCU芯片抗EFT干扰能力的电路，包括四个直流电压源、七个电容、一个负载电阻和EFT干扰信号源；所述EFT干扰信号源的阴极与第一直流电压源V1的正极串联，EFT干扰信号源的阳极分别与第一模拟电源端Pin1、第二模拟电源端Pin2相连，第一直流电压源V1的负极接地；第一电容C1与第二电容C2并联后跨接在EFT干扰信号源的阳极与第一直流电压源V1的负极之间；第三电容C3跨接在降压器飞电容端CAP1N与CAP1P之间；第四电容C4跨接在降压器飞电容端CAP2N与CAP2P之间；负载电阻R1的一端与LDO输出端OUT相连，负载电阻R1的另一端接地；第二直流电压源V2与第五电容C5并联，第二直流电压源V2的正极与第三模拟电源端Pin3相连，第二直流电压源V2的负极接地；第三直流电压源V3与第六电容C6并联，第三直流电压源V3的正极与第一数字电源端Pin4相连，第三直流电压源V3的负极接地；所述第四直流电压源V4与第七电容C7并联，第四直流电压源V4的正极与第二数字电源端Pin5相连，第四直流电压源V4的负极接地；模拟接地端GND1与数字接地端GND2、GND3分别接地。

本发明一种检测MCU芯片抗EFT干扰能力的方法的步骤包括如下：

(1)接入待检测的MCU芯片：

将待检测MCU芯片的引脚1、引脚6、引脚7、引脚8、引脚10、引脚11、引脚12、引脚14、引脚15、引脚34、引脚48、引脚49、引脚64依次与第一模拟电源端Pin1、降压器飞电容端CAP1N、降压器飞电容端CAP1P、第二模拟电源端Pin2、降压器飞电容端CAP2N、降压器飞电容端CAP2P、LDO输出端OUT、第三模拟电源端Pin3、模拟接地端GND1、第一数字电源端Pin4、数字接地端GND2、第二数字电源端Pin4、数字接地端GND3相连；

(2)设置EFT干扰信号源参数：

将仿真软件中EFT干扰信号源的电压幅值取值范围设置为[1,4]，其单位为千伏；将EFT干扰信号源的重复脉冲频率的取值范围设置为[5,70000]，其单位为KHz；将EFT干扰信号源的瞬态扫描时间设置为100ns；将EFT干扰信号源的幅值参数扫描的初值设置为1，终值设置为4，步长设置为1，其单位为千伏；

(3)产生无EFT干扰信号的输出波形：

第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号，经待检测MCU芯片的引脚1驱动待检测MCU芯片产生幅值为3.3伏的无EFT干扰信号的直流电压信号输出波形；

(4)产生电快速瞬变脉冲群干扰信号：

第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号，经EFT干扰信号源驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号；

(5)产生有EFT干扰信号的输出波形：

将电快速瞬变脉冲群干扰信号与线性直流电压信号相加，再经待检测MCU芯片的引脚1驱动待检测MCU芯片，产生有EFT干扰信号时的直流电压信号输出波形；

(6)评估待检测MCU芯片抗EFT干扰能力：

将无EFT干扰信号的输出波形和有EFT干扰信号的输出波形进行比较，如果两者波形一致，说明待检测MCU芯片具有抗EFT干扰的能力；如果两者波形不一致，说明待检测MCU芯片不具有抗EFT干扰的能力。

本发明与现有技术相比具有如下优点：

第一，本发明利用第一直流电压源V1产生的线性直流电压信号，驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号，克服了现有技术中脉冲发生器等效电路模型产生的EFT干扰脉冲是单个EFT脉冲波形，而工程实际应用环境中通常干扰脉冲是由幅值、频率和持续时间等特性均不相同的多个单脉冲波形组成的电快速瞬变脉冲群的问题，使得本发明具有能产生工程实际应用环境中所需要的随时间和幅值共同变化的电快速瞬变脉冲群的优点。

第二，本发明在MCU芯片的外围电路中加入EFT干扰信号源，实现了一种检测MCU芯片抗EFT干扰能力的电路，克服了现有技术中在MCU芯片启动后外围电路无法检测MCU芯片在启动后的EFT干扰的问题，使得本发明具有可以对MCU芯片抗EFT干扰能力进行检测的优点。

附图说明

图1为本发明电路的电原理图；

图2为本发明方法的流程图。

具体实施方式

下面结合附图对本发明做进一步的详细描述。

参照图1，对本发明的电路做进一步的详细描述。

本发明电路包括四个直流电压源、七个电容、一个负载电阻、EFT干扰信号源。

所述EFT干扰信号源的阴极与第一直流电压源V1的正极串联，EFT干扰信号源的阳极分别与第一模拟电源端Pin1、第二模拟电源端Pin2相连，EFT干扰信号源的幅值取值范围为[1,4]，其单位为千伏，瞬态扫描时间为1us。

所述第一直流电压源V1的正极与EFT干扰信号源的阴极相连，第一直流电压源V1的负极接地，第一直流电压源V1的取值范围均为[1.74,3.6]，其单位为伏。

所述第一电容C1与第二电容C2并联后跨接在EFT干扰信号源的阳极与第一电压源V1的负极之间，第一电容C1与第二电容C2的取值范围均为[0.1,0.5]，其单位为uF。所述第三电容C3跨接在降压器飞电容端CAP1N与CAP1P之间，第三电容C3的取值为0.1，其单位为uF。所述第四电容C4跨接在降压器飞电容端CAP2N与CAP2P之间，第四电容C4的取值为0.1，其单位为uF。

所述负载电阻R1的一端与LDO输出端OUT相连，负载电阻R1的另一端接地，负载电阻R1的取值范围为[10,50]，其单位为Ω。

所述第二直流电压源V2与第五电容C5并联，第二直流电压源V2的正极与第三模拟电源端Pin3相连，第二直流电压源V2的负极接地，第二直流电压源V2的取值范围为[1.74,3.6]，其单位为伏，第五电容C5的取值范围为[0.1,0.5]，其单位为uF。

所述第三直流电压源V3与第六电容C6并联，第三直流电压源V3的正极与第一数字电源端Pin4相连，第三直流电压源V3的负极接地，第三直流电压源V3的取值范围为[1.74,3.6]，其单位为伏，第六电容C6的取值范围为[0.1,0.5]，其单位为uF。

所述第四直流电压源V4与第七电容C7并联，第四直流电压源V4的正极与第二数字电源端Pin5相连，第四直流电压源V4的负极接地，第四直流电压源V4的取值范围为[1.74,3.6]，其单位为伏，第七电容C7的取值范围为[0.1,0.5]，其单位为uF。

所述模拟接地端GND1与数字接地端GND2、GND3分别接地。

参照图2，对本发明的方法做进一步的详细描述。

本发明的方法，通过设置EFT干扰信号源参数，将第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号经EFT干扰信号源，驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号；该方法的步骤包括如下：

步骤1，接入待检测的MCU芯片。

将待检测MCU芯片的引脚1、引脚6、引脚7、引脚8、引脚10、引脚11、引脚12、引脚14、引脚15、引脚34、引脚48、引脚49、引脚64依次与第一模拟电源端Pin1、降压器飞电容端CAP1N、降压器飞电容端CAP1P、第二模拟电源端Pin2、降压器飞电容端CAP2N、降压器飞电容端CAP2P、LDO输出端OUT、第三模拟电源端Pin3、模拟接地端GND1、第一数字电源端Pin4、数字接地端GND2、第二数字电源端Pin4、数字接地端GND3相连。

步骤2，设置EFT干扰信号源参数。

将仿真软件ANSYS中EFT干扰信号源的电压幅值取值范围设置为[1,4]，其单位为千伏；将EFT干扰信号源的重复脉冲频率的取值范围设置为[5,70000]，其单位为KHz；将EFT干扰信号源的瞬态扫描时间设置为100ns；将EFT干扰信号源的幅值参数扫描的初值设置为1，终值设置为4，步长设置为1，其单位为千伏。

步骤3，产生无EFT干扰信号的输出波形。

第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号，经待检测MCU芯片的引脚1驱动待检测MCU芯片产生幅值为3.3伏的无EFT干扰信号的直流电压信号输出波形。

步骤4，产生电快速瞬变脉冲群干扰信号。

第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号，经EFT干扰信号源驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号。

所述电快速瞬变脉冲群干扰信号的表达式如下：

其中，V(t)表示随时间t变化的电快速瞬变脉冲群电压，A表示标准电快速瞬变脉冲群波形的补偿系数，取值为1.27；V_p表示电快速瞬变脉冲群的开路峰值电压，取值为1000伏，e表示以自然对数e为底的指数操作，τ₁、τ₂分别表示电快速瞬变脉冲群干扰信号波形的波前系数和波长系数，取值分别为3.5ns、55.6ns。

步骤5，产生有EFT干扰信号的输出波形。

将电快速瞬变脉冲群干扰信号与线性直流电压信号相加，再经待检测MCU芯片的引脚1驱动待检测MCU芯片，产生有EFT干扰信号时的直流电压信号输出波形。

步骤6，评估待检测MCU芯片抗EFT干扰能力。

将无EFT干扰信号的输出波形和有EFT干扰信号的输出波形进行比较，如果两者波形一致，说明待检测MCU芯片具有抗EFT干扰的能力；如果两者波形不一致，说明待检测MCU芯片不具有抗EFT干扰的能力。

Claims (7)

1.一种检测MCU芯片抗EFT干扰能力的电路，包括四个直流电压源、七个电容、一个负载电阻；其特征在于，还包括EFT干扰信号源；所述EFT干扰信号源的阴极与第一直流电压源V1的正极串联，EFT干扰信号源的阳极分别与第一模拟电源端Pin1、第二模拟电源端Pin2相连，第一直流电压源V1的负极接地；第一电容C1与第二电容C2并联后跨接在EFT干扰信号源的阳极与第一直流电压源V1的负极之间；第三电容C3跨接在降压器飞电容端CAP1N与CAP1P之间；第四电容C4跨接在降压器飞电容端CAP2N与CAP2P之间；负载电阻R1的一端与LDO输出端OUT相连，负载电阻R1的另一端接地；第二直流电压源V2与第五电容C5并联，第二直流电压源V2的正极与第三模拟电源端Pin3相连，第二直流电压源V2的负极接地；第三直流电压源V3与第六电容C6并联，第三直流电压源V3的正极与第一数字电源端Pin4相连，第三直流电压源V3的负极接地；第四直流电压源V4与第七电容C7并联，第四直流电压源V4的正极与第二数字电源端Pin5相连，第四直流电压源V4的负极接地；模拟接地端GND1与数字接地端GND2、GND3分别接地。

2.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述EFT干扰信号源的幅值取值范围为[1,4]，其单位为千伏，瞬态扫描时间为1us。

3.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述第一至第四直流电压源V1、V2、V3、V4的取值范围均为[1.74,3.6]，其单位为伏。

4.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述电容C1、C2、C5、C6、C7的取值范围均为[0.1,0.5]，其单位为uF；所述电容C3、C4的取值均为0.1，其单位为uF。

5.根据权利要求1所述的一种检测MCU芯片抗EFT干扰能力的电路，其特征在于，所述负载电阻R1的取值范围为[10,50]，其单位为Ω。

6.根据权利要求1所述电路的一种检测MCU芯片抗EFT干扰能力的方法，其特征在于，通过设置EFT干扰信号源参数，将第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号经EFT干扰信号源，驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号；该方法的步骤包括如下：

(1)接入待检测的MCU芯片：

将待检测MCU芯片的引脚1、引脚6、引脚7、引脚8、引脚10、引脚11、引脚12、引脚14、引脚15、引脚34、引脚48、引脚49、引脚64依次与第一模拟电源端Pin1、降压器飞电容端CAP1N、降压器飞电容端CAP1P、第二模拟电源端Pin2、降压器飞电容端CAP2N、降压器飞电容端CAP2P、LDO输出端OUT、第三模拟电源端Pin3、模拟接地端GND1、第一数字电源端Pin4、数字接地端GND2、第二数字电源端Pin4、数字接地端GND3相连；

(2)设置EFT干扰信号源参数：

将仿真软件中EFT干扰信号源的电压幅值取值范围设置为[1,4]，其单位为千伏；将EFT干扰信号源的重复脉冲频率的取值范围设置为[5,70000]，其单位为KHz；将EFT干扰信号源的瞬态扫描时间设置为100ns；将EFT干扰信号源的幅值参数扫描的初值设置为1，终值设置为4，步长设置为1，其单位为千伏；

(3)产生无EFT干扰信号的输出波形：

第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号，经待检测MCU芯片的引脚1驱动待检测MCU芯片产生幅值为3.3伏的无EFT干扰信号的直流电压信号输出波形；

(4)产生电快速瞬变脉冲群干扰信号：

第一直流电压源V1产生的1.74～3.6伏的线性直流电压信号，经EFT干扰信号源驱动EFT干扰信号源产生随时间和幅值共同变化的电快速瞬变脉冲群干扰信号；

(5)产生有EFT干扰信号的输出波形：

将电快速瞬变脉冲群干扰信号与线性直流电压信号相加，再经待检测MCU芯片的引脚1驱动待检测MCU芯片，产生有EFT干扰信号时的直流电压信号输出波形；

(6)评估待检测MCU芯片抗EFT干扰能力：

将无EFT干扰信号的输出波形和有EFT干扰信号的输出波形进行比较，如果两者波形一致，说明待检测MCU芯片具有抗EFT干扰的能力；如果两者波形不一致，说明待检测MCU芯片不具有抗EFT干扰的能力。

7.根据权利要求6所述一种检测MCU芯片抗EFT干扰能力的方法，其特征在于，步骤(4)中所述电快速瞬变脉冲群干扰信号的表达式如下：

其中：V(t)表示随时间t变化的电快速瞬变脉冲群电压；A表示标准电快速瞬变脉冲群波形的补偿系数，取值为1.27；V_p表示电快速瞬变脉冲群的开路峰值电压，取值为1000伏；e表示以自然对数为底的指数操作；τ₁、τ₂分别表示电快速瞬变脉冲群干扰信号波形的波前系数和波长系数，取值分别为3.5ns、55.6ns。

Images