CN107860106A - 一种控制器的芯片布线方法及芯片 - Google Patents

Abstract

本发明涉及芯片设计技术领域，特别是涉及一种控制器的芯片布线方法及芯片。其中，该方法包括：从芯片的电源引脚导引出电源主干线，使得电源主干线在芯片与外部设备的电源输入端的连接处形成电源单点连接；从芯片的接地引脚导引出接地主干线，使得接地主干线在芯片与外部设备的接地输入端的连接处形成接地单点连接。因此，各个外部设备的电源端或接地端统一连接在芯片的电源单点连接或接地单点连接之处，避免了各个外部设备的电源端或接地端与芯片的电源端或接地端构成繁杂的走线情形，从而提高芯片的抗扰度性能。在进行电快速脉冲EFT测试时，其能够提高测试通过率，降低调试次数，节省开发时间和人员投入。

Description

一种控制器的芯片布线方法及芯片

技术领域

本发明涉及芯片设计技术领域，特别是涉及一种控制器的芯片布线方法及芯片。

背景技术

为了保证空调器的使用可靠性，空调器需要进行电快速脉冲EFT测试，该项测试的成功与否除了和测试PCB板的强弱电走线有关，还与控制器的芯片相关的。

发明人在实现本发明的过程中，发现传统技术至少存在以下问题：传统技术控制器的芯片的抗扰度性能比较差，测试通过率比较低。

发明内容

本发明实施例的一个目的旨在提供一种控制器的芯片布线方法及芯片，其解决传统技术存在着控制器的芯片的抗扰度性能比较差的技术问题。

为解决上述技术问题，本发明实施例提供以下技术方案：

在第一方面，本发明实施例提供一种控制器的芯片布线方法，所述方法包括：从芯片的电源引脚导引出电源主干线，使得所述电源主干线在所述芯片与外部设备的电源输入端的连接处形成电源单点连接；从芯片的接地引脚导引出接地主干线，使得所述接地主干线在所述芯片与外部设备的接地输入端的连接处形成接地单点连接。

可选地，所述方法还包括：加粗和/或加宽所述电源主干线和/或所述接地主干线的走线面积。

可选地，所述芯片包括芯片本体与片内低压差线性稳压器，所述芯片本体包括若干抗干扰区域；所述方法还包括：将所述片内低压差线性稳压器的外部滤波电容设置于所述芯片本体的抗干扰区域内。

可选地，所述方法还包括：将所述外部滤波电容的接地端与所述芯片本体的接地端连接并形成最小环路。

可选地，所述方法还包括：加粗和/或加宽所述最小环路的走线面积。

可选地，所述芯片还包括片内复位电路；所述方法还包括：将所述片内复位电路设置于所述芯片本体的抗干扰区域内。

可选地，所述芯片还包括片内振荡电路；所述方法还包括：将所述片内振荡电路设置于所述芯片本体的抗干扰区域内。

可选地，所述方法还包括：绕开所述芯片本体的电源支路或接地支路，将外部设备的IRRX/ADC/GPIO的信号支路连接至所述芯片本体。

可选地，所述方法还包括：将所述芯片内全部电源支路或接地支路形成最小环路。

在第二方面，本发明实施例提供一种任一项所述方法制作成的芯片。

在本发明各个实施例中，通过从芯片的电源引脚导引出电源主干线，使得电源主干线在芯片与外部设备的电源输入端的连接处形成电源单点连接；并且，从芯片的接地引脚导引出接地主干线，使得接地主干线在芯片与外部设备的接地输入端的连接处形成接地单点连接。因此，各个外部设备的电源端或接地端统一连接在芯片的电源单点连接或接地单点连接之处，避免了各个外部设备的电源端或接地端与芯片的电源端或接地端构成繁杂的走线情形，从而提高芯片的抗扰度性能。在进行电快速脉冲EFT测试时，其能够提高测试通过率，降低调试次数，节省开发时间和人员投入。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明实施例提供一种控制器的芯片布线方法的流程示意图；

图2是本发明实施例提供一种控制器的电路原理框图；

图3是本发明实施例提供一种芯片的布线示意图；

图4是本发明实施例提供一种芯片的抗扰度测试方法的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

电快速瞬变脉冲群EFT试验的目的是验证电子设备机械开关对电感性负载切换、继电器触点弹跳、高压开关切换等引起的瞬时扰动的抗干扰能力。此类试验方法是一种耦合到电源线路、控制线路、信号线路上的由许多快速瞬变脉冲组成的脉冲群试验。

本发明实施例提供的控制器应用于空调器，该控制器包括芯片及外部设备，该芯片可以为32位的微控制芯片，该芯片可以为现有市面各类型的芯片，例如：32位Cortex-M0MCU芯片。外部设备能够为芯片提供一些外围信号，以便芯片完成一些控制逻辑。外部设备可以接收强电供电，因此，该外部设备布设在控制器的强电区域。传统技术中，各个外部设备的电源端或接地端与芯片的电源端或接地端之间的走线繁杂与过长，测试时，容易导致芯片未能够正常工作，从而影响测试通过率。

基于此，请参阅图1，图1是本发明实施例提供一种控制器的芯片布线方法的流程示意图。如图1所示，该控制器的芯片布线方法100包括：

步骤11、从芯片的电源引脚导引出电源主干线，使得电源主干线在芯片与外部设备的电源输入端的连接处形成电源单点连接；

步骤12、从芯片的接地引脚导引出接地主干线，使得接地主干线在所述芯片与外部设备的接地输入端的连接处形成接地单点连接。

请参阅图2，该控制器包括工作在强电区域21的外部设备与工作在弱电区域22的芯片。

请参阅图3，当多个外部设备的电源端VDD或接地端GND需要与芯片的电源端VDD或接地端GND连接时，由于芯片分别单独形成电源单点连接与接地单点连接，因此，多个外部设备的电源端VDD统一连接在芯片的电源单点连接31之处，外部设备的供电电源通过电源主干线32输入给芯片。或者，多个外部设备的接地端GND统一连接在芯片的接地端GND连接33之处，外部设备的接地端通过接地主干线34与芯片的接地引脚连接。在一些实施例中，外部设备的电源端VDD或接地端GND需要短路不行，并且走线时需要避免环路及其蛇形环路布线。

因此，其避免了各个外部设备的电源端或接地端与芯片的电源端或接地端构成繁杂的走线情形，从而提高芯片的抗扰度性能。在进行电快速脉冲EFT测试时，其能够提高测试通过率，降低调试次数，节省开发时间和人员投入。

进一步的，在对电源主干线和/或接地主干线进行单独支路布线时，其还可以加粗和/或加宽电源主干线32和/或接地主干线34的走线面积。采用此类布线，其有助于芯片的散热。

紧接着，如图3所示，芯片35包括芯片本体351与片内低压差线性稳压器352，芯片本体352包括若干抗干扰区域。其可以将片内低压差线性稳压器352(LDO)的外部滤波电容设置于芯片本体351的抗干扰区域内，例如：该外部滤波电容邻近芯片本体351设置。并且，在一些实施例中，还可以将外部滤波电容的接地端与芯片本体351的接地端VSS GND连接并形成最小环路。

再进一步的，其还可以加粗和/或加宽该最小环路的走线面积或者进行覆铜(Copper)处理，覆铜(Copper)处理为绘制一块实心铜，从而将覆盖区域内所有的连线和过孔连接起来。

再进一步的，芯片35还包括片内复位电路353。在布线时，其可以将片内复位电路353设置于芯片本体351的抗干扰区域内。例如：复位线3531远离干扰源，并且，复位电容邻近芯片本体351的复位引脚设置。

再进一步的，芯片35还包括片内振荡电路354。在布线时，其可以将片内振荡电路354设置于芯片本体351的抗干扰区域内。

再进一步的，对于外部设备的输入信号IRRX/ADC/GPIO，此类信号容易受到干扰，因此，布线时，其还可以绕开芯片本体351的电源支路或接地支路，将外部设备的IRRX/ADC/GPIO的信号支路连接至芯片本体351，因此，其能够避免外部设备的IRRX/ADC/GPIO的信号连接在芯片本体351的电源支路或接地支路上。

再进一步的，布线时，将芯片内全部电源支路或接地支路形成最小环路，并且加粗加宽该最小环路的走线面积。

再进一步的，布线时，其还可以将芯片的去耦电容邻近芯片本体351设置。

因此，本发明实施例提供的控制器的芯片布线方法，其能够提高芯片的抗扰度能力。当然，本发明实施例还可以通过在芯片内布设抗干扰部件以提高芯片的抗扰度。

作为本发明实施例的另一方面，本发明实施例提供一种芯片，该芯片根据上述各个实施例所述的方法制作的。因此，各个外部设备的电源端或接地端统一连接在芯片的电源单点连接或接地单点连接之处，避免了各个外部设备的电源端或接地端与芯片的电源端或接地端构成繁杂的走线情形，从而提高芯片的抗扰度性能。在进行电快速脉冲EFT测试时，其能够提高测试通过率，降低调试次数，节省开发时间和人员投入。

进一步的，基于该芯片，当进行测试时，如图4所示，该芯片的抗扰度测试方法400包括：

步骤41、初始化程序；

步骤42、判断是否存在低压检测(LVD)；

步骤43、若是，清除LVD复位标志，并执行步骤44；若否，跳转至步骤48；

步骤44、使能看门狗程序(Watchdog)；

步骤45、判断是否需要重启看门狗程序；若是，跳转至步骤42；若否，循环步骤45；

步骤46、使能看门狗程序(Watchdog)；

步骤47、进入正常Boot。

在本实施例中，通过在芯片的程序内编写LVD(低压检测)及其Watchdog(看门狗)处理，可以允许受试设备的功能或性能暂时丧失或降低，但在骚扰停止后能自行恢复，不需要操作者干预。当LVD检测到电压波动时触发watchdog喂狗是空调器自行恢复；假如非LVD发生变化时喂狗则直接自行恢复。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种控制器的芯片布线方法，其特征在于，所述方法包括：

从芯片的电源引脚导引出电源主干线，使得所述电源主干线在所述芯片与外部设备的电源输入端的连接处形成电源单点连接；

从芯片的接地引脚导引出接地主干线，使得所述接地主干线在所述芯片与外部设备的接地输入端的连接处形成接地单点连接。

2.根据权利要求1所述方法，其特征在于，所述方法还包括：

加粗和/或加宽所述电源主干线和/或所述接地主干线的走线面积。

3.根据权利要求1所述方法，其特征在于，所述芯片包括芯片本体与片内低压差线性稳压器，所述芯片本体包括若干抗干扰区域；

所述方法还包括：

将所述片内低压差线性稳压器的外部滤波电容设置于所述芯片本体的抗干扰区域内。

4.根据权利要求3所述方法，其特征在于，所述方法还包括：

将所述外部滤波电容的接地端与所述芯片本体的接地端连接并形成最小环路。

5.根据权利要求4所述方法，其特征在于，所述方法还包括：

加粗和/或加宽所述最小环路的走线面积。

6.根据权利要求3所述方法，其特征在于，所述芯片还包括片内复位电路；

所述方法还包括：

将所述片内复位电路设置于所述芯片本体的抗干扰区域内。

7.根据权利要求3所述方法，其特征在于，所述芯片还包括片内振荡电路；

所述方法还包括：

将所述片内振荡电路设置于所述芯片本体的抗干扰区域内。

8.根据权利要求3所述方法，其特征在于，所述方法还包括：

绕开所述芯片本体的电源支路或接地支路，将外部设备的IRRX/ADC/GPIO的信号支路连接至所述芯片本体。

9.根据权利要求1至8任一项所述方法，其特征在于，所述方法还包括：

将所述芯片内全部电源支路或接地支路形成最小环路。

10.一种根据权利要求1至9任一项所述方法制作成的芯片。