CN101577309B - 应用于电阻式随机存取存储器的电脉冲电压操作方法 - Google Patents

应用于电阻式随机存取存储器的电脉冲电压操作方法 Download PDF

Info

Publication number
CN101577309B
CN101577309B CN200910137997.4A CN200910137997A CN101577309B CN 101577309 B CN101577309 B CN 101577309B CN 200910137997 A CN200910137997 A CN 200910137997A CN 101577309 B CN101577309 B CN 101577309B
Authority
CN
China
Prior art keywords
pulse
memory element
metal
oxide memory
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910137997.4A
Other languages
English (en)
Other versions
CN101577309A (zh
Inventor
张国彬
陈逸舟
简维志
赖二琨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101577309A publication Critical patent/CN101577309A/zh
Application granted granted Critical
Publication of CN101577309B publication Critical patent/CN101577309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D417/00—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00
    • C07D417/02—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing two hetero rings
    • C07D417/04—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing two hetero rings directly linked by a ring-member-to-ring-member bond
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D413/00—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and oxygen atoms as the only ring hetero atoms
    • C07D413/02—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and oxygen atoms as the only ring hetero atoms containing two hetero rings
    • C07D413/04—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and oxygen atoms as the only ring hetero atoms containing two hetero rings directly linked by a ring-member-to-ring-member bond
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D413/00—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and oxygen atoms as the only ring hetero atoms
    • C07D413/14—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and oxygen atoms as the only ring hetero atoms containing three or more hetero rings
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D417/00—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00
    • C07D417/14—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing three or more hetero rings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种应用于电阻式随机存取存储器的电脉冲电压操作方法。本发明所揭露的存储装置制造方法包括形成金属-氧化物存储元件，以及施加活化能至该金属-氧化物存储元件。于本发明的实施例中，活化能的施加可通过施加电能及/或热能至金属-氧化物存储元件来达成。

Description

应用于电阻式随机存取存储器的电脉冲电压操作方法
技术领域
本发明是关于应用金属-氧化物的存储装置，以及操作与制造该装置的方法。
背景技术
当施加可应用于集成电路的电脉冲至金属-氧化物时，有些金属-氧化物的电阻会产生变化，并在两个以上(含本数)的稳定电阻范围内改变，而这类的金属-氧化物正可应用于非易失性电阻式随机存取存储器(RRAM)。因为具有结构简单、速度快、低耗能及兼容于标准CMOS工艺等优点，应用金属-氧化物的RRAM也日益受到关注。
在应用金属-氧化物的存储器中，数据的储存是利用施加电脉冲至金属-氧化物材料，进而使其电阻在两个以上的电阻状态之间变化。而多位操作则是让金属-氧化物材料的电阻在三个以上的电阻状态之间变化，由于多位存储器可增加数据储存密度并降低工艺成本，是目前较受偏好的结构。
曾有研究人员指出，某些金属-氧化物需透过成形工艺(forming process)来引发由高电阻状态至低电阻状态的崩溃，进而形成材料的电阻切换性质。如图1所示，成形工艺通常是利用将施加至金属-氧化物材料的直流电压提高，直至引发由高电阻状态至低电阻状态的崩溃。成形工艺发生于成形电压(V成形)，其通常远大于诱发金属-氧化物电阻变化的设置脉冲(V设置)与复位脉冲(V复位)的大小。相对较大的成形电压(V成形)会增加采用此类金属-氧化物材料的存储装置电路的复杂度。此外，由于施加直流电压的成形工艺需要一段较长的时间(如大于60微秒)，装置的测试时间会因而大幅增加。下表记载了几种金属-氧化物的成形电压。
  金属-氧化物   成形电压
  NiOx   8.1V
  TiO2   5V
  CuOx   16.5V
  ZrO2   8.8V
  Al2O3   11V
曾有研究显示，使用钨-氧化物WOx的RRAM在没有进行成形步骤的情形下，仍具有良好的电阻切换特性，并可在两个以上的电阻范围进行切换。此部分可参考美国专利申请案第11/955,137号，其发明名称为”MemoryDevices Having an Embedded Resistance Memory with Tungsten Compoundand Manufacturing Methods”，申请日为2007年12月12日。本发明将该案的内容全部并入本文作参考。
为了能够更可靠的区分出不同的电阻状态，并判断存储单元所储存的数据值，有必要在不同电阻状态之间维持相对较大的电阻区间。此外，为了能进行多位操作，亦有必要于表示数据的最高与最低电阻状态之间维持较大的电阻区间。
过去增加最高与最低电阻状态间电阻区间的方式，乃是增加施加至金属-氧化物材料的复位脉冲的电压大小。然而，由于金属-氧化物材料的电阻不稳定，过高的复位脉冲会造成耐久性问题，并引发可靠性的问题而造成装置故障。
因此，有必要提供一种应用金属-氧化物的存储装置及制造与操作该装置的方法，进而解决前述的耐久性问题，并改善装置的可靠性与数据储存性能。
发明内容
本发明提供的制造存储装置的方法包括形成一金属-氧化物存储元件，并施加活化能至该金属-氧化物存储元件。于某些实施例中，活化能的施加方式可通过施加电能及/或热能至金属-氧化物存储元件来达成。于图1中的成形步骤中，高电阻材料乃成形至低电阻状态以实现电阻切换的特质。本发明与图1不同，其活化能可移除金属-氧化物材料内的漏电路径，并提高金属-氧化物材料的初始电阻。
本发明提供的存储装置包括金属-氧化物存储元件，其是可编程至多个包括低电阻状态与高电阻状态的电阻状态，此外，存储装置还包括偏压电路，用以施加穿越该金属-氧化物存储元件的调整偏压，该调整偏压包括用以施加活化能至金属-氧化物存储元件的活化调整偏压。
于本发明中，通过活化能的施加，可利用较低的操作电压来编程金属-氧化物存储元件。因此，可降低存储元件的电应力，并增加元件的操作耐久性。此外，目前已知施加活化能可改善读取干扰并增加不同电阻状态之间的电阻区间，进而可进行多位操作。
本发明的其它特色与优点可配合图式、实施方式及权利要求范围来了解。
附图说明
图1为DC成形工艺。
图2为应用金属-氧化物的存储单元的剖面图。
图3A～图3D为图2的存储单元制造过程各步骤的剖面图。
图4及图5A～图5C为金属-氧化物存储元件的电阻状态改变情形的示意图，以及施加活化调整偏压的第一实施例的示意图。
图5D～图5F为包括活化调整偏压的第二实施例示意图。
图6为图2存储单元结构的钨-氧化物存储元件的电阻测量结果图。
图7A～图7B为施加活化调整偏压前后，钨-氧化物存储元件的电阻切换性质测量结果图。
图8A～图8B为施加活化调整偏压前后，钨-氧化物存储元件的电阻切换性质测量结果图。
图9为单一脉冲的活化脉冲电压与形成有钨-氧化物存储元件的钨栓塞剖面大小两者的关系图。
图10A～图10B分别为无/有活化工艺的钨-氧化物存储元件操作耐久性测量结果图。
图11A～图11B分别为图10A～图10B的数据的高、低电阻状态的电阻分布图。
图12A～图12B分别为无/有活化工艺的装置于高电阻状态时的读取干扰测量结果图。
图13A～图13B分别为无/有活化工艺的装置于低电阻状态时的读取干扰测量结果图。
图14为本发明一实施例中，施加活化退火工艺的金属-氧化物存储元件的电阻状态变化性质示意图。
图15为有/无进行活化退火工艺的金属-氧化物存储元件的电阻与脉冲电压关系图。
图16为可进行本发明所述的切换钨-氧化物存储元件电阻操作的集成电路简化方块图。
图17为图16的存储单元阵列的部分示意图。
【主要元件符号说明】
100、1730、1734、1732、存储单元
1736
110                    下电极
120                    上电极
140、1740、1744、1742、存储元件
1746
146                    存储元件上表面
150                    导电元件
160                    介电质
190                    介层窗
400                    活化调整偏压
410、1410              第一调整偏压
420、1420              第二调整偏压
450                    低电阻状态
460                    高电阻状态
500、510、520、530、540、脉冲宽度
550
1400                     活化退火工艺
1610                     集成电路
1612                     存储单元阵列
1614                     字线译码器及驱动器
1618                     位线译码器
1624                     感应放大器/数据输入结构
1628                     数据输入线
1630                     其它电路
1632                     数据输出线
1634                     控制器
1636                     偏压电路电压及电流源
1680                     电压源
1754                     源极线
1755                     源极线终端电路
1780                     电流路径
1616、1756、1758         字线
1620、1760、1762         位线
1622、1626               总线
具体实施方式
以下揭露的内容大多需配合参考特定结构实施例及方法，然而，揭露内容的范围并不仅限于该些特定结构实施例及方法，且揭露内容亦可透过其它特征、元件、方法及实例来实施。本发明所揭露的内容虽可透过较佳实施例来说明，但该些实施例不可用来限制本发明的范围，本发明专利权之范围须由权利要求范围为准。本领域具有通常知识者于参考本发明揭露的内容后，应可了解其它可能的均等实施方式。此外，于后述的内容中，不同实施例的相同元件乃以相同元件符号表示。
如前所述，由于金属-氧化物材料的电阻不稳定，且其最高及最低电阻状态间的电阻区间会减少，若使用过大的脉冲将可能造成耐久性问题，进而引发可靠性的问题，且造成装置故障。
图2为本发明应用金属-氧化物的存储单元100的剖面图，其于制造过程中，乃施加前述活化能至金属-氧化物存储元件140。如后详述，活化能的施加可通过施加电能及/或热能至金属-氧化物材料来达成，以移除金属-氧化物材料内的漏电路径。而透过活化能的施加，编程金属-氧化物存储元件140所需的操作电压将可降低。因此，存储元件140的电应力将可降低，同时增加操作耐久性。
存储单元100包括于介电质160内延伸的导电元件150，其可将下电极110耦接至存储元件140。于本实施例中，介电质160可包括氧化硅，但其亦可使用其它介电材料。
存储元件140包括至少一个可编程金属-氧化物。于本实施例中导电元件150包括钨，而存储元件140包括钨-氧化物WOx。于不同实施例中，存储元件140的WOx化合物从上表面146起算的深度可有不同的氧含量分布，进而形成均匀递减的离子价(W+6、W+5、W+4及W0)以及深入区的低氧含量。于其它实施例中，存储元件140可包括其它金属-氧化物，如选自下列群组的金属氧化物：镍氧化物、铝氧化物、镁氧化物、钴氧化物、钛氧化物、钛-镍氧化物、锆氧化物以及铜氧化物。
下电极110为导电性元件，举例来说，其可为掺杂半导体材料，像是存取晶体管或二极管的端点。此外，举例来说，下电极110也可包括一或多种选自下列群组的元素：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氮、氧、钌及其组合。于其它实施例中，下电极110可包括两层以上。
存储单元100还包括上电极120，其位于存储元件140上。举例来说，上电极120(在某些实施例中是位线的一部分)可包括和下电极相同的材料，同时可包括两层以上。
欲形成金属-氧化物存储元件140，可采用各种沉积及氧化工艺。可先进行传统后段的钨栓塞工艺以于介层窗内沉积钨材料以及CMP工艺，再进行氧化工艺，以于导电元件150及后续形成的上电极120材料之间形成存储元件140。形成钨-氧化物存储元件140的方法包括直接等离子体氧化、下游等离子体氧化、溅镀、反应性溅镀。等离子体氧化工艺的实施例包括使用纯氧气或混合物质，如氧气/氮气或氧气/氮气/氢气。于下游等离子体的一实施例中，下游等离子体的施加条件为压力约1500毫托、功率约1000瓦特、氧氧气/氮气氮气流量约为3000sccm/200sccm，温度约150℃、反应时间约400秒。此部分请参见美国专利申请号第11/955,137号，其乃并入本文作参考。
图3A～图3D为施加活化能以制造存储单元100的各步骤剖面图。
图3A显示第一步骤，包括在下电极110上形成介电质160，并刻蚀介电质160以形成贯穿介电质160至下电极110的介层窗190。于本实施例中，介电质160包括二氧化硅，但其亦可使用其它材料。
之后，将导电元件150形成于介层窗190内，而产生如图3B所示的结构。于本实施例中，导电元件150包括钨，且其可利用CVD工艺形成于介层窗190内，之后并进行平面化工艺，如CMP。
接着，氧化部分导电元件150以形成存储元件140，存储元件140并与导电元件150剩余的部分自动对准，形成如图3C所示的结构。于本实施例中，导电元件150包括钨，而存储元件140包括氧化钨。于其它实施例中，存储元件140可包括其它金属-氧化物，如选自下列群组的金属氧化物：镍氧化物、铝氧化物、镁氧化物、钴氧化物、钛氧化物、钛-镍氧化物、锆氧化物以及铜氧化物。
之后则于图3C所示的结构上形成上电极120，进而得到如图3D所示的结构。
之后，施加电及/或热活化能至金属-氧化物存储元件140，以移除金属-氧化物材料内不必要的漏电路径。配合参考图4～图15可知，于此步骤中施加活化能，可使之后金属-氧化物存储元件140仅需较低的能量调整偏压即可进行编程，进而降低存储元件140的电应力，同时增加操作耐久性。此外，活化能还可提升金属-氧化物材料的电阻切换性能，并改善其读取干扰性能。而由于活化能还可增加电阻状态之间的电阻区间，其亦可达成多位操作。
如后配合图4～图13B所详述，电活化能可由活化调整偏压的方式来施加，该活化调整偏压包括一个以上施加至金属-氧化物存储元件140的脉冲。偏压电路，如供应电压及/或电流源，可形成于同一集成电路上，并耦接至下电极110与上电极120，以施加活化调整偏压至存储元件140。于其它实施例中，活化调整偏压可利用工艺中于生产在线与集成电路连接的设备来施加。于另外的实施例中，活化调整偏压则可在集成电路制造完成后由使用者施加。
如后配合图14～图15所详述，热活化能可利用活化退火工艺方式施加。
请再参见图2，欲读取或写入存储单元时，可施加穿越存储元件140的适当调整偏压，进而诱发穿越存储元件140的电流。各调整偏压可包括一个以上施加至存储元件140的脉冲，其是施加脉冲至下电极110与上电极120或二者之一，而各实施例脉冲的强度与施加时间可由经验法则求得。至于施加的是一或多个脉冲，端视所进行的操作而定，如读取操作或编程操作。
调整偏压的脉冲可具有由上电极120至下电极110的正电压(此处称为穿越存储元件140的正电压)及/或具有由上电极120至下电极110的负电压(此处称为穿越存储元件140的负电压)。由于金属-氧化物的电阻是由所施加的功率或能量所决定，穿越存储元件140的脉冲电压高度及脉冲宽度可决定钨-氧化物的电阻。
于读取(或感应)储存于存储单元100的数据数值的操作中，耦接至上电极120与下电极110的偏压电路(举例来说，参见图16的偏压电路电压及电流源1636)可施加穿越存储元件140的调整偏压，其强度与时间可诱发电流且不会使存储元件140发生电阻状态改变。存储元件140的电流是由存储元件140的电阻及储存于存储单元100的数据数值所决定。
于编程欲储存于存储单元100的数据数值的操作中，耦接至上电极120与下电极110的偏压电路(举例来说，参见图16的偏压电路电压及电流源1636)可施加穿越存储元件140的调整偏压，其强度足以诱发存储元件140电阻状态的可编程改变，进而将数据数值储存于存储单元100内。于此处，存储元件140的电阻是由储存于存储单元100内的数据数值所决定。
图4及图5A～图5C为金属-氧化物存储元件的电阻状态改变情形的示意图，以及施加活化调整偏压的第一实施例的示意图。应注意的是，图5A～图5C的脉冲仅供示意之用，并未按比例绘制。
于图4中，存储元件140是编程至低电阻状态450及高电阻状态460。通常来说，存储元件140可编程至多个电阻状态，且还可包括一个以上额外的编程电阻状态。
各编程电阻状态对应至存储元件140非重叠的电阻区间，因此所储存的数据数值可通过其在存储元件140内的电阻状态而确定。于图4中，低电阻状态450为用以表示存储元件140数据的最低电阻状态，而高电阻状态460为用以表示存储元件140数据的最高电阻状态。
如图4的箭号所示，图4的操作包括先施加穿越存储元件140的活化调整偏压400，以诱发存储元件140的电阻由低电阻状态450转变至高电阻状态460。活化调整偏压400可诱发流经金属-氧化物存储元件140的电流，并提供第一能量至存储元件140。如后详述，活化调整偏压400只需施加一次(但也可施加不只一次)，其条件可依经验判断，且可活化金属-氧化物存储元件140，并达成以低能量调整偏压来于最高及最低电阻状态间转变的功效。
于施加活化调整偏压400后，乃施加穿越存储元件140的编程调整偏压，以于低电阻状态450及高电阻状态460之间改变存储元件140的电阻状态。编程调整偏压包括第一调整偏压410及第二调整偏压420，第一调整偏压410用以诱发穿越存储元件140的电流，并将存储元件140的电阻状态由高电阻状态460转变至低电阻状态450，第二调整偏压420用以将存储元件140的电阻状态由低电阻状态450转变至高电阻状态460。由于活化调整偏压400可活化金属-氧化物存储元件140，故第二调整偏压420会诱发穿越金属-氧化物存储元件140的电流，并提供一个可小于第一能量的第二能量至存储元件140。
于图5A～图5C所示的实施例中，活化调整偏压400包括单一脉冲，其具有穿越存储元件140的脉冲高度V活化及脉冲宽度500；第一调整偏压410包括单一脉冲，其具有穿越存储元件140的脉冲高度V偏压1及脉冲宽度510；第二调整偏压420包括单一脉冲，其具有穿越存储元件140的脉冲高度V偏压2及脉冲宽度520。应了解的是，也可使用其它不同的调整偏压。一般来说，各调整偏压可包括穿越存储元件140的一个以上的脉冲。而各实施例中各调整偏压的脉冲的数量及形状，包括脉冲高度、穿越存储元件140的电压极性、脉冲宽度等，均可依经验法则求得。
图5D～图5F为第二实施例，其使用单极操作。如图所示，活化调整偏压400包括单一脉冲，其具有穿越存储元件140的脉冲高度V活化及脉冲宽度530；第一调整偏压410包括单一脉冲，其具有穿越存储元件140的脉冲高度V偏压及脉冲宽度540；第二调整偏压420包括单一脉冲，其具有穿越存储元件140的脉冲高度V偏压及脉冲宽度550。如图所示，脉冲宽度550小于脉冲宽度540。
于某些实施例中，存储元件140于制造时具有不同于低电阻状态的初始电阻状态。于此种情形中，可施加活化调整偏压以诱发初始电阻状态转变至高电阻状态，进而活化存储元件140。抑或是可施加调整偏压，以先将初始电阻状态转变至低电阻状态。
图6为图2中存储单元结构的钨-氧化物存储元件140的电阻测量结果图，其可用以依经验法则决定适当的活化调整偏压。此处所示的钨-氧化物存储元件140的工艺包括先进行后段的钨栓塞工艺以于介层窗内沉积钨材料以及CMP工艺，再进行下游等离子体氧化，以于钨栓塞及后续形成的上电极材料之间形成存储元件。此处形成钨-氧化物存储元件所使用的工艺为下游等离子体氧化，其温度为150℃、时间为400秒、氧气/氮气比例为20。
于图6中，可看出存储元件140电阻与脉冲电压高度的测量结果关系，其中脉冲宽度为80纳秒、升降时间均为5纳秒。虽然未于图6中绘制，但若施加大于3.5伏特、宽度80纳秒的脉冲，将会导致电阻突降，并使存储元件失去电阻切换的特性。因此，在脉冲宽度为80纳秒的情形下，存储元件140的最高可得电阻是以3.5伏特的脉冲高度达成。
此处所述钨-氧化物存储元件140的活化工艺可包括施加活化调整偏压，以于存储元件中产生第一能量，进而将存储元件140的电阻状态由最低电阻(于图6中的初始电阻约为600欧姆)转变至最高可得电阻(于图6中约为1万2千欧姆)。因此，于实施例及相关数据中，活化调整偏压选定为高度3.5伏特、宽度80纳秒。但应了解的是，亦可选定其它不同的活化调整偏压。于其它实施例中，活化调整偏压是足以将电阻状态转变至异于最高可得电阻的高电阻状态。举例来说，此高电阻状态可为图6中的中间高电阻状态，其可以是用以在存储元件140中表示数据的最高电阻状态。
图7A、图7B为施加活化调整偏压前后，钨-氧化物存储元件的电阻切换性质测量结果图，其中活化调整偏压包括单一脉冲，其高度为3.5伏特、宽度为80纳秒。
于图7A、图7B的数据中，高度介于-1.3伏特及2伏特之间、宽度为80纳秒的脉冲乃施加至钨-氧化物存储元件。如图7A所示，在施加活化调整偏压之前，这些脉冲并不足改变电阻值，故其并未展现任何电阻切换的特性，且电阻维持在低电阻状态(约600欧姆)。
在施加脉冲高度3.5V、脉冲宽度80纳秒的单一脉冲活化调整偏压后，如图7B所示，此时若再施加与图7A相同的脉冲电压与脉冲宽度，存储元件会展现出电阻切换的特性。此些结果显示，施加活化调整偏压可活化钨-氧化物材料，使其可通过低电压而在高、低电阻状态之间转变。
图8A、图8B为施加活化调整偏压前后，钨-氧化物存储元件的电阻切换性质测量结果图，其中所使用的脉冲其高度介于3伏特与-1.5伏特之间、宽度为80纳秒。如图8A所示，若使用高度介于3伏特与-1.5伏特的脉冲，将会产生较窄的电阻区间，其高、低电阻状态(HRS与LRS)是介于5千欧姆与1千欧姆之间。
在施加脉冲高度3.5V、脉冲宽度80纳秒的单一脉冲活化调整偏压后，如图8B所示，此时若再施加与图7A相同的脉冲电压与脉冲宽度，可将存储元件的最高电阻提升至原来的2.5倍，成为1万2千欧姆。
虽然施加至图8A未活化装置的高电压刚开始可产生高于5千欧姆的电阻，但此些高电压却也会产生高电应力，进而损毁装置并造成故障。相较之下，由于装置在施加活化调整偏压后，即可以3伏特电压的脉冲达成1万2千欧姆的电阻，由此可知，施加活化调整偏压可有效增加高电阻状态的电阻值。此外，由于可利用较低的脉冲电压进行编程，所以也可以降低装置的电应力。
图9为单一脉冲的活化脉冲电压与形成有钨-氧化物存储元件的钨栓塞剖面大小两者的关系图，数据测量使用的脉冲时间为80纳秒，且数据系通过将各装置切换至最高可得电阻测量而得。不同大小的装置其最高可得电阻可能有些微不同(如差距在1千欧姆以下)，但如图所示，活化脉冲电压随着尺寸变小而大幅降低，代表日后仍有缩小尺寸的可能性。装置的活化脉冲电压系与脉冲宽度有关，且目前已知脉冲宽度越大，所需的脉冲电压也越大。
图10A～图10B分别为无/有利用本发明施加活化调整偏压的活化工艺的钨-氧化物存储元件其操作耐久性测量结果图。
图10A显示未经活化工艺处理的钨-氧化物存储元件，其电阻与循环次数之关系。如图所示，3.4伏特/80纳秒的脉冲乃施加至存储元件，以诱发由低电阻状态350至高电阻状态360的转变；-2.1伏特/80纳秒的脉冲乃施加至存储元件，以诱发由高电阻状态360至低电阻状态350的转变。
如图10A所示，未经活化工艺处理的装置其操作结果并不稳定，且随着循环次数增加，高电阻状态有明显的降低情形出现。一般认为此降低是由于钨-氧化物材料的电应力所造成，而其是起因于利用过高的电压来诱发电阻状态由低电阻状态450转变至高电阻状态460。
相较之下，图10B绘制的则是施加脉冲高度3.5伏特、脉冲宽度80纳秒的单一脉冲活化调整偏压后，所测得的钨-氧化物存储元件操作耐久性。两者相比，可发现在图10B，高电阻状态的电阻及高、低电阻状态之间的电阻区间都增加了，且随着循环次数增加仍相对稳定。此外，图10A中使用的脉冲电压大小(V复位为2.4伏特/80纳秒；V设置为-1.2伏特/80纳秒)还比图10B中使用的脉冲电压大小(V复位为3.4伏特/80纳秒；V设置为-2.1伏特/80纳秒)来的小。
图11A、图11B分别为图10A、图10B数据的高、低电阻状态的电阻分布图。
如图10A、图10B与图11A、图11B所示，活化工艺不但可改善高电阻状态的电阻分布，使高电阻状态更为稳定，还可使高/低电阻状态的比例提高至10，因而可增加电阻区间。这些结果显示，活化工艺可有效改善切换稳定性以及应用钨-氧化物的RRAM的性能。
从图10A、图10B与图11A、图11B也可看出，两个装置在高电阻状态的分布都比低电阻状态来的广，这可能是因为在切换过程中，钨-氧化物材料中剩余的漏电路径数量不一所造成。
图12A、图12B分别为无/有活化工艺的装置于高电阻状态时的读取干扰测量结果图，其中活化工艺是以脉冲高度3.5伏特、脉冲宽度80纳秒的单一脉冲进行。如图12B所示，有进行活化工艺的装置可有效阻绝0.6伏特以下的读取干扰，这代表活化工艺可以有效改善高电阻状态的读取干扰问题。
图13A、图13B分别为无/有活化工艺的装置于低电阻状态时的读取干扰测量结果图。如图13B所示，有进行活化工艺的装置可有效阻绝0.6伏特以下的读取干扰，这代表活化工艺也可有效改善低电阻状态的读取干扰问题。虽然在0.8伏特时仍有出现读取干扰，但由于此电压大小相当接近于高、低电阻状态间进行切换的电压，故此现象应属合理。
于活化调整偏压施加后，即可使用较低能量的调整偏压来编程钨-氧化物存储元件。活化调整偏压同时也可改善钨-氧化物材料的电阻切换性能，包括提升操作耐久性与改善读取干扰问题。此外，活化调整偏压还可扩大高、低电阻状态之间的电阻区间，进而可进行多位操作。
在前述图4～图13B所描述的方法中，活化工艺乃是透过施加活化调整偏压400以提供活化能至金属-氧化物存储元件140。图14为施加活化退火工艺1400以进行活化的金属-氧化物存储元件140其电阻状态变化性质示意图。
如图14的箭头所示，于形成金属-氧化物存储元件140后，乃进行活化退火工艺1400，以将热活化能提供至存储元件140。活化退火工艺1400可移除金属-氧化物材料中不需要的漏电路径，并将存储元件140刚形成时的初始电阻提高。然而，如图14的箭头所示，存储元件140于活化退火工艺1400仍处于低电阻状态。
在进行活化退火工艺1400后，乃施加一穿越存储元件140的编程调整偏压，以改变介于高、低电阻状态460、450之间的电阻状态。编程调整偏压包括第一调整偏压1410，其用以诱发穿越存储元件140的电流，并将电阻状态由低电阻状态450转变至高电阻状态460。第一调整偏压1410可以是图4中的第二调整偏压420，但不以此为限。编程调整偏压包括第二调整偏压1420，其用以将电阻状态由高电阻状态460转变至低电阻状态450。第二调整偏压1420可以是图4中的第一调整偏压410，但不以此为限。
活化退火工艺可由任一种包括如高温炉或快速热退火(RTA)系统的高温系统来进行，工艺的温度与时间取决于许多因素，且各实施例的条件可能有所不同。举例来说，温度可介于100℃至400℃之间，而时间可介于10分钟至60分钟之间。举例来说，活化退火工艺可以在含有金属-氧化物存储元件的集成电路的制造过程任一阶段进行。举例来说，活化退火工艺可在其它电路(如偏压电路)形成于同一集成电路之前先进行。此外，活化退火工艺也可在其它电路形成于集成电路后再进行。
活化退火工艺只需进行一次(但也可进行不只一次)，其可活化金属-氧化物存储元件140，并达成以低能量调整偏压来于最高及最低电阻状态间改变电阻的功效。
图15为有/无进行活化退火工艺的钨-氧化物存储元件，其电阻与宽度80纳秒脉冲电压的关系图。如图所示，没有进行活化退火工艺的装置其初始电阻约为600欧姆，且需要3.7伏特的电压脉冲来将电阻提升至12千欧姆。于图15中，更包括进行150℃退火10分钟与250℃退火10分钟的两条曲线，其中，可以看出退火工艺后的初始电阻有上升的情形，且电阻只需以2.7伏特的电压就可升高。
于图14所述的活化工艺中，活化的方式为进行活化退火工艺1400。于其它实施例中，活化的方式可同时包括活化退火工艺1400与图4所述的活化调整偏压。
此处所述的活化方法是以钨-氧化物存储元件为例，然而，如后所述，该方法亦可适用于其它金属-氧化物，如镍氧化物、铝氧化物、镁氧化物、钴氧化物、钛氧化物、钛-镍氧化物、锆氧化物以及铜氧化物。根据理论，钨-氧化物与其它金属-氧化物会具有此种电阻特性，可能是因为电流路径(可由离子或空隙构成)的破裂与形成所造成的，且剩余的电流路径将决定钨-氧化物的电阻。此处所述施加活化工艺以活化金属-氧化物的方法，可移除金属-氧化物材料内不必要的漏电路径。因此，金属-氧化物存储元件的编程操作电压将可降低，进而降低存储元件的电应力。因此，此处所述的方法也可适用于其它金属-氧化物，只要其电阻切换特性与电流路径的破裂与形成相关。
图16为集成电路1610的简化方块图，其可应用此处所述切换金属-氧化物存储元件电阻的操作方法。集成电路1610包括存储单元阵列1612，且存储单元具有可编程至多个电阻状态的金属-氧化物存储元件，其中，电阻状态包括低电阻状态与高电阻状态。具有活化、读取及编程模式的字线译码器1614乃耦接至多个沿存储单元阵列1612的列排列的字线1616，并与字线1616电性连接。位线(行)译码器1618被耦接并电性连接至多个条沿着存储单元阵列1612的行排列的位线1620，以活化及编程阵列1612内具有金属-氧化物的存储单元(图未示)。
地址是透过总线1622提供至字线译码器及驱动器1614与位线译码器1618。方块1624中的感应电路(感应放大器)与数据输入结构包括活化、读取与编程模式的电压及/或电流来源，其是透过数据总线1626耦接至位线译码器1618。数据是由集成电路1610上的输入/输出端或其它内部或外部的数据来源，透过数据输入线1628传送至方块1624的数据输入结构。集成电路1610亦可包括其它电路1630，如一般用途的处理器、特定用途的应用电路或是可提供此阵列1612所支持的系统单芯片功能的多个模块的组合。数据是由方块1624中的感应放大器，透过数据输出线1632，传送至集成电路1610上的输入/输出端，或其它集成电路1610内或外的数据目的地。
集成电路1610具有控制器1634，其是用于阵列1612内存储单元的活化、读取与编程模式。于本实施例中，控制器1634是以偏压调整状态机构来控制偏压电路电压及电流源1636，以施加包括活化、读取及编程的调整偏压至字线1616、位线1620及某些实施例的源极线。控制器1634可利用技术领域中已知的特殊目的逻辑电路来实作。于其它实施方式中，控制器1634可包括一般用途的处理器以执行计算机程序来控制元件的操作，而该处理器可以实作于相同的集成电路上。于另外的实施方式中，控制器1634可利用特殊目的逻辑电路与一般用途的处理器的组合来实作。
如图16所示，外部电压源1680耦接至集成电路1610，以提供装置操作时所需的供应电压。如前所述，由于活化工艺可达成以低电压切换钨-氧化物存储元件，故电压源1680可提供相对较低的电压。于实施例中，电压源1680的供应电压可大于或大致等于编程使用的脉冲高度，且小于活化工艺所使用的脉冲高度。因此，方块1636的偏压电路可包括电荷泵浦，以获得活化工艺所需的较高电压。于其它实施例中，活化工艺可利用工艺中于生产在线与集成电路1610连接的设备来施加，如测试设备，进而将活化调整偏压施加至阵列1612的金属-氧化物存储元件。
如图17所示，阵列1612的各存储单元均包括存取晶体管(或其它存取装置，如二极管)以及金属-氧化物存储元件。如图所示，四个存储单元1730、1732、1734、1736分别具有存储元件1740、1742、1744、1746，其用以代表可包括数百万存储单元的阵列的一部分。存储元件可编程至多个电阻状态，包括低电阻状态与高电阻状态。
各存储单元1730、1732、1734、1736的存取晶体管的源极，共同连接至终止于源极线终端电路1755的源极线1754，其是作为接地端。于其它实施例中，存取装置的源极线并未电性连接，而是可独立控制。源极线终端电路1755可包括偏压电路，如电压源与电流源，于其它实施例中，其可包括施加调整偏压至源极线1754的译码电路。
包括字线1756、1758在内的多个字元线沿第一方向延伸，字线1756、1758与字线译码线1614电性连接。存储单元1730、1734的存取晶体管的栅极被连接至字线1756，且存储单元1732、1736的存取晶体管的栅极乃共同连接至字线1758。
包括位线1760、1762在内的多个字元线沿第二方向延伸，并与位线译码器1618电性连接。于实施例中，各存储元件是排列于对应存取装置的漏极与对应位线之间。此外，存储元件亦可位于对应存取装置的源极侧上。
应了解的是，存储单元阵列1612并不仅限于图17所示的结构组态，其亦可采用其它结构组态。此外，除了MOS晶体管外，某些实施例也可使用双极晶体管或二极管来作为存取装置。
于操作过程中，阵列1612的存储单元可根据存储元件的电阻来储存数据。欲确定数据数值，可透过感应电路的感应放大器1624比较选定存储单元位线的电流与适当的参考电流。而参考电流是可使使特定范围内的电流被逻辑判断为0，而不同范围内的电流被逻辑判断为1。于具有三个以上状态的存储单元内，参考电流则可使不同范围的位线电流分别对应至各状态。
欲对阵列1612的存储单元进行活化、读取或写入操作时，可施加适当大小的电压至字线1756或1758，并使位线1760或1762耦接至一电压，而使电流流经该存储单元。举例来说，流经选定存储单元(于本例中为存储单元1730，其具有存储元件1740)的电流路径1780的建立，是透过施加足以开启存储单元1730的晶体管的电压至位线1760、字线1756与源极线1754，而让路径1780内的电流由位线1760流向源极线1754，或由源极线1754流向位线1760。至于电压的大小与施加时间，则视所进行的操作而定。
于存储单元1730的存储元件1740的活化操作中，偏压电路(如图16的偏压电路电压及电流源1636)被耦接至阵列1612，并可施加前述具有一个以上脉冲的活化调整偏压至位线1760及/或字线1756及/或源极线1754，以诱发路径1780内的电流。而穿越存储元件1740的脉冲可提供活化能至存储元件1740，以改变存储元件1740的电阻状态，使之由低电阻状态转变至高电阻状态。于其它活化工艺的实施例中，脉冲可利用生产在线与芯片连接的设备来施加，如测试设备。
于活化操作后，可施加适当的电压至位线1760、字线1756与源极线1754，以于路径内形成电流而读取及写入存储单元1730。
于存储单元1730的读取(或感应)操作中，字线译码器1614可协助提供适当电压至字线1756，以开启存储单元1730的存取晶体管。位线译码器1618可于一段适当的时间内协助提供适当大小的电压至位线1760，以诱发路径1780内的电流，且此电流并不会改变存储元件1740的电阻状态。于位线1760上且流经存储元件1740的电流是与存储元件1740的电阻大小及存储单元1730内储存的数据数值有关。因此，欲确定储存于存储单元1730内的数据数值为何，可透过感应电路的感应放大器1624比较位线1760的电流与适当的参考电流。
于编程欲储存于存储单元1730的数据数值的操作中，耦接阵列1612的偏压电路(举例来说，参见图16的偏压电路电压及电流源1636)将施加如前所述包括一个以上脉冲的编程调整偏压至位线1760及/或字线1756及/或源极线1754，以诱发路径1780内的电流。而穿越存储元件1740的脉冲可改变存储元件1740的电阻状态，使之在多个电阻状态，如低电阻状态及高电阻状态之间转变。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式系已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式系意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (24)

1.一种制造一存储装置的方法，其特征在于，该方法包括：
形成一金属-氧化物存储元件；
施加一活化能至该金属-氧化物存储元件；
其中，该施加活化能是利用一偏压电路施加一活化调整偏压至该金属-氧化物存储元件，其中该偏压电路被耦接至该金属-氧化物存储元件；或者该施加活化能是对该金属-氧化物存储元件进行活化退火工艺，以将热活化能提供至该金属-氧化物存储元件；
该偏压电路施加至该金属-氧化物存储元件的该活化调整偏压大于在对该金属-氧化物存储元件进行编程操作时该偏压电路施加于该金属-氧化物存储元件的编程调整偏压，该编程调整偏压包括用以在高电阻状态与低电阻状态之间改变电阻状态的一第一调整偏压和一第二调整偏压，该第一调整偏压用以将该金属-氧化物存储元件的该电阻状态由该高电阻状态转变至该低电阻状态；该第二调整偏压用以将该金属-氧化物存储元件的该电阻状态由该低电阻状态转变至该高电阻状态。
2.根据权利要求1所述的方法，其特征在于：
该金属-氧化物存储元件于形成后具有一初始电阻；以及
施加该活化能的步骤可增加该金属-氧化物存储元件的该初始电阻。
3.根据权利要求1所述的方法，其特征在于：
该金属-氧化物存储元件可编程至多个电阻状态，该多个电阻状态包括一低电阻状态与一高电阻状态；以及
施加该活化能的步骤包括，施加一穿越该金属-氧化物存储元件的活化调整偏压，以于该金属-氧化物存储元件中产生第一能量，进而将该金属-氧化物存储元件的电阻状态由最低电阻状态转变至最高电阻状态。
4.根据权利要求3所述的方法，其特征在于，该最高电阻状态为该金属-氧化物存储元件用以表示数据的最高电阻状态。
5.根据权利要求1所述的方法，其特征在于：
该活化调整偏压提供一第一能量至该金属-氧化物存储元件；以及
该第二调整偏压提供一第二能量至该金属-氧化物存储元件，且该第二能量小于该第一能量。
6.根据权利要求1所述的方法，其特征在于：
该活化调整偏压包括一穿越该金属-氧化物存储元件的第一脉冲，该第一脉冲具有一脉冲宽度与一脉冲高度；以及
该第二调整偏压包括一穿越该金属-氧化物存储元件的第二脉冲，该第二脉冲具有一脉冲宽度与一脉冲高度，且该第二脉冲的该脉冲高度小于该第一脉冲的该脉冲高度。
7.根据权利要求6所述的方法，其特征在于，该第一及第二脉冲分别具有一穿越该金属-氧化物存储元件的电压极性，且该第一脉冲的该电压极性与该第二脉冲的该电压极性相同。
8.根据权利要求6所述的方法，其特征在于，该第一调整偏压包括一穿越该金属-氧化物存储元件的第三脉冲，该第三脉冲具有一脉冲宽度与一脉冲高度，且该第三脉冲的该脉冲高度小于该第一脉冲的该脉冲高度。
9.根据权利要求8所述的方法，其特征在于：
该第一及第二脉冲具有一穿越该金属-氧化物存储元件的第一电压极性；以及
该第三脉冲具有一穿越该金属-氧化物存储元件的第二电压极性，且该第二电压极性与该第一电压极性相反。
10.根据权利要求8所述的方法，其特征在于，该第一、第二及第三脉冲穿越该金属-氧化物存储元件的电压极性相同。
11.根据权利要求8所述的方法，其特征在于，该第三脉冲的该脉冲宽度大于该第二脉冲的该脉冲宽度。
12.根据权利要求8所述的方法，其特征在于，该第一、第二及第三脉冲的脉冲宽度相同。
13.根据权利要求6所述的方法，其特征在于：
该第一脉冲的该脉冲高度大于一耦接至该存储装置的供应电压；以及
该第二脉冲的该脉冲高度小于耦接至该存储装置的该供应电压。
14.一种存储装置，其特征在于，包括：
一金属-氧化物存储元件，其可编程至多个电阻状态，包括一低电阻状态与一高电阻状态；以及
一偏压电路，用以施加穿越该金属-氧化物存储元件的活化能，该施加一活化能是施加一活化调整偏压至该金属-氧化物存储元件从而提高其性能，且该活化调整偏压大于在对该金属-氧化物存储元件进行编程操作时该偏压电路施加于该金属-氧化物存储元件的编程调整偏压，该编程调整偏压包括用以在高电阻状态与低电阻状态之间改变电阻状态的一第一调整偏压和一第二调整偏压，该第一调整偏压用以将该金属-氧化物存储元件的该电阻状态由该高电阻状态转变至该低电阻状态；该第二调整偏压用以将该金属-氧化物存储元件的该电阻状态由该低电阻状态转变至该高电阻状态。
15.根据权利要求14所述的装置，其特征在于，该高电阻状态为该金属-氧化物存储元件用以表示数据的最高电阻状态。
16.根据权利要求15所述的装置，其特征在于：
该活化调整偏压提供一第一能量至该金属-氧化物存储元件；以及
该第二调整偏压提供一第二能量至该金属-氧化物存储元件，且该第二能量小于该第一能量。
17.根据权利要求15所述的装置，其特征在于：
该活化调整偏压包括一穿越该金属-氧化物存储元件的第一脉冲，该第一脉冲具有一脉冲宽度与一脉冲高度；以及
该第二调整偏压包括一穿越该金属-氧化物存储元件的第二脉冲，该第二脉冲具有一脉冲宽度与一脉冲高度，且该第二脉冲的该脉冲高度小于该第一脉冲的该脉冲高度。
18.根据权利要求17所述的装置，其特征在于，该第一及第二脉冲分别具有一穿越该金属-氧化物存储元件的电压极性，且该第一脉冲的该电压极性与该第二脉冲的该电压极性相同。
19.根据权利要求17所述的装置，其特征在于，该第一调整偏压包括一穿越该金属-氧化物存储元件的第三脉冲，该第三脉冲具有一脉冲宽度与一脉冲高度，且该第三脉冲的该脉冲高度小于该第一脉冲的该脉冲高度。
20.根据权利要求19所述的装置，其特征在于：
该第一及第二脉冲具有一穿越该金属-氧化物存储元件的第一电压极性；以及
该第三脉冲具有一穿越该金属-氧化物存储元件的第二电压极性，且该第二电压极性与该第一电压极性相反。
21.根据权利要求19所述的装置，其特征在于，该第一、第二及第三脉冲穿越该金属-氧化物存储元件的电压极性相同。
22.根据权利要求19所述的装置，其特征在于，该第三脉冲的该脉冲宽度大于该第二脉冲的该脉冲宽度。
23.根据权利要求19所述的装置，其特征在于，该第一、第二及第三脉冲的脉冲宽度相同。
24.根据权利要求17所述的装置，其特征在于：
该第一脉冲的该脉冲高度大于一耦接至该存储装置的供应电压；以及
该第二脉冲的该脉冲高度小于耦接至该存储装置的该供应电压。
CN200910137997.4A 2008-05-06 2009-05-05 应用于电阻式随机存取存储器的电脉冲电压操作方法 Active CN101577309B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US5077408P 2008-05-06 2008-05-06
US61/050,774 2008-05-06
US12/366,949 US8134865B2 (en) 2008-05-06 2009-02-06 Operating method of electrical pulse voltage for RRAM application
US12/366,949 2009-02-06

Publications (2)

Publication Number Publication Date
CN101577309A CN101577309A (zh) 2009-11-11
CN101577309B true CN101577309B (zh) 2014-05-14

Family

ID=41266749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910137997.4A Active CN101577309B (zh) 2008-05-06 2009-05-05 应用于电阻式随机存取存储器的电脉冲电压操作方法

Country Status (3)

Country Link
US (1) US8134865B2 (zh)
CN (1) CN101577309B (zh)
TW (1) TWI422025B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798481B1 (en) 2016-06-15 2017-10-24 Winbond Electronics Corp. Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8934998B1 (en) * 2010-09-11 2015-01-13 Unist, Inc. Method and apparatus for delivery of minimum quantity lubrication
US8467226B2 (en) * 2011-01-14 2013-06-18 Micron Technology, Inc. Programming an array of resistance random access memory cells using unipolar pulses
KR101813175B1 (ko) * 2011-02-21 2017-12-29 삼성전자주식회사 논리 회로, 상기 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
WO2013009316A1 (en) * 2011-07-14 2013-01-17 Hewlett-Packard Development Company, L.P. Memristors having mixed oxide phases
US8830727B2 (en) 2011-10-21 2014-09-09 Hewlett-Packard Development Company, L.P. Multi-level memory cell with continuously tunable switching
US8730708B2 (en) 2011-11-01 2014-05-20 Micron Technology, Inc. Performing forming processes on resistive memory
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP6169376B2 (ja) * 2012-03-28 2017-07-26 株式会社半導体エネルギー研究所 電池管理ユニット、保護回路、蓄電装置
US9076519B2 (en) 2012-07-31 2015-07-07 Freescale Semiconductor, Inc. Reram device structure
US8629421B1 (en) 2012-10-15 2014-01-14 Micron Technology, Inc. Memory cells
CN103066205A (zh) * 2012-12-21 2013-04-24 北京大学 一种阻变存储器制备方法
US9324423B2 (en) * 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
CN108958639B (zh) * 2017-05-19 2021-07-06 华邦电子股份有限公司 快闪存储器存储装置
CN109147860B (zh) 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
CN109427967B (zh) * 2017-09-01 2022-10-28 旺宏电子股份有限公司 半导体结构的处理方法
CN108807668B (zh) * 2018-06-25 2020-07-10 华中科技大学 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
CN112201749A (zh) * 2020-09-27 2021-01-08 昕原半导体(上海)有限公司 阻变存储器的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW217460B (zh) * 1991-08-19 1993-12-11 Energy Conversion Devices Inc
KR20010086116A (ko) * 1998-12-18 2001-09-07 추후제출 금속 산화물 세라믹으로부터의 모빌 스피시의 확산을감소시키는 방법
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
JP4460363B2 (ja) * 2004-06-08 2010-05-12 シャープ株式会社 半導体装置及びその製造方法
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR100818271B1 (ko) * 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
JP5072843B2 (ja) * 2006-07-21 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
TWI310237B (en) * 2006-10-27 2009-05-21 Macronix Int Co Ltd Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US7800094B2 (en) * 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-236236A 2005.09.02

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798481B1 (en) 2016-06-15 2017-10-24 Winbond Electronics Corp. Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied

Also Published As

Publication number Publication date
TW200947698A (en) 2009-11-16
CN101577309A (zh) 2009-11-11
US20090279343A1 (en) 2009-11-12
US8134865B2 (en) 2012-03-13
TWI422025B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN101577309B (zh) 应用于电阻式随机存取存储器的电脉冲电压操作方法
CN101877355B (zh) 存储器装置及制造、操作该装置的方法
CN101577142B (zh) 多级切换的电阻式随机存取存储器及其操作方法
CN111066086B (zh) 一种非易失性存储器系统
CN102804278B (zh) 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置
CN102077296B (zh) 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
US8072793B2 (en) High density resistance based semiconductor device
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
CN110226203B (zh) Rram写入
CN107305783A (zh) 针对双极性操作的存储器装置及方法
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
CN102568565B (zh) 存储装置
TWI450392B (zh) 具有高功函數電極的金氧電阻基半導體記憶體裝置
US9053787B2 (en) Crosspoint nonvolatile memory device and method of driving the same
KR20150122648A (ko) 가변 스위칭 특징들을 갖는 저항성 랜덤 액세스 메모리 셀들
CN109584932A (zh) 记忆体装置及其操作方法
CN106611615B (zh) 电阻式记忆胞的操作方法及电阻式内存
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
US20230274780A1 (en) Methods for enlarging the memory window and improving data retention in restistive memory device
KR20170096172A (ko) 고속 확산성 금속 원자에 기반한 부성 미분 저항(ndr) 디바이스
Alshaya et al. RRAM, Device, Model and Memory
TWI478161B (zh) 具有場增強排列的記憶體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant