CN101877355B - 存储器装置及制造、操作该装置的方法 - Google Patents

存储器装置及制造、操作该装置的方法 Download PDF

Info

Publication number
CN101877355B
CN101877355B CN201010169870.3A CN201010169870A CN101877355B CN 101877355 B CN101877355 B CN 101877355B CN 201010169870 A CN201010169870 A CN 201010169870A CN 101877355 B CN101877355 B CN 101877355B
Authority
CN
China
Prior art keywords
oxide
memory element
memory cell
resistance states
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010169870.3A
Other languages
English (en)
Other versions
CN101877355A (zh
Inventor
李明道
赖二琨
谢光宇
简维志
叶建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101877355A publication Critical patent/CN101877355A/zh
Application granted granted Critical
Publication of CN101877355B publication Critical patent/CN101877355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储装置及制造、操作该装置的方法。此处所描述的一种存储器装置包括多个存储单元位于字线与位线之间。该多个存储单元的存储单元包括一二极管以及一金属-氧化物存储元件可编程至多个电阻状态，其包含一第一电阻状态与一第二电阻状态。该二极管与该金属-氧化物存储元件是沿着对应字线与对应位线之间的一电流路径上电性串联安排。此装置还包括偏压电路以施加调整偏压跨越于该多个存储单元中的一个被选取存储单元的该串联安排的该二极管与该存储元件。

Description

存储器装置及制造、操作该装置的方法
技术领域
本发明为另一美国申请案的部分延续案，其名称为”Resistance TypeMemory Device and Fabrication Method and Operating Method Thereof”，申请号11/695,780，申请日为2007年4月3号，在此提供为参考数据。
本发明主张2008年5月6日申请的美国临时专利申请案第61/050,798号之优先权，其名称为”OPERATION METHOD FOR MULTI-LEVELSWITCHING OF METAL-OXIDE BASED RRAM”，且纳入本文作为参考。
本发明是关于金属-氧化物为基础的存储装置、制造此种装置的方法及操作此种装置的方法。
背景技术
许多不同的金属-氧化物材料被提出用于具有二极管存取装置的高密度一次性可程序(OTP)存储器之用。金属-氧化物为基础的一次性可程序(OTP)存储器通过施加电压通过金属-氧化物材料所导致此材料的永久电阻变化来进行编程。一代表性具有二极管存取装置的高密度金属-氧化物一次性可程序(OTP)存储器可以参阅美国专利第7053406号。
电性可程序可擦除非易失存储器提供较一次性可程序(OTP)存储器更有弹性的使用，因为储存于其中的数据可以被写入及擦除许多次。当施加可应用于集成电路的电脉冲至金属-氧化物时，有些金属-氧化物的电阻会产生可逆地变化于两个或更多的稳定电阻范围之间，而这类的金属-氧化物正可应用于非易失电阻式随机存取存储器(RRAM)。
晶体管存取装置因此被提出作为金属-氧化物为基础的电性可程序可擦除非易失存储器的驱动器。可参阅美国专利申请第11/955137号。然而，晶体管相较于二极管需要较大的剖面面积，且因此会产生较使用二极管的一次性可程序(OTP)存储器为低的存储器密度。
因此，需要提供一种新的电性可程序可擦除非易失存储器的金属-氧化物存储单元结构，其可以使用二极管存取装置以作为高密度存储装置之用。也需要提供一种制造此种装置的方法其可以适用于大型高密度装置所需的较紧的工艺条件。
发明内容
本发明揭露一种新的电性可程序可擦除金属-氧化物为基础的存储单元结构，其包括使用二极管存取装置以作为高密度存储装置之用。此电性可程序可擦除金属-氧化物为基础的存储单元可以通过使用调整偏压对二极管存取装置顺向偏压以使金属-氧化物存储元件在多个电阻状态之间可逆地改变电阻值。本发明亦揭露制造此种装置的方法。
本发明的一目的为提供一种存储器装置，包括多条字线、多条位线、及多个存储单元位于该多条字线与位线之间。该多个存储单元的存储单元包括一二极管以及一金属-氧化物存储元件可编程至多个电阻状态，其包含一第一电阻状态与一第二电阻状态，该二极管与该金属-氧化物存储元件是沿着一电流路径上电性串联安排，该电流路径介于该多条字线中的一对应字线与该多条位线中的一对应位线之间。此装置还包括偏压电路以施加调整偏压跨越于该多个存储单元中的一个被选取存储单元的该串联安排的该二极管与该存储元件。该调整偏压包含一第一调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该第一电阻状态至该第二电阻状态。该调整偏压也包含一第二调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该第二电阻状态至该第一电阻状态。
本发明的另一目的为提供一种制造一存储器装置的方法，包括形成多条字线，其包含具有一第一导电型态的掺杂半导体材料。形成一介电层于该些字线之上及一介层孔阵列于该介电层中以裸露该些字线的一部分。形成多个掺杂半导体区域于该些字线的该裸露部分之内，该多个掺杂半导体区域具有与该第一导电型态相反的一第二导电型态。形成多个金属-氧化物存储元件于该介层孔阵列内，该金属-氧化物存储元件可编程至多个电阻状态，其包含一第一电阻状态与一第二电阻状态。形成多条位线于该多个存储元件之上。
本发明的再一目的为提供一种操作一存储器装置的方法。该存储器装置包括一二极管与一金属-氧化物存储元件是电性串联安排，该金属-氧化物存储元件可编程至多个电阻状态。此方法包括施加一调整偏压跨越该电性串联安排的该二极管与该金属-氧化物存储元件以改变该金属-氧化物存储元件的该电阻状态。该施加该调整偏压包含施加一第一调整偏压以对该二极管顺向偏压及改变该金属-氧化物存储元件的该电阻状态自该多个电阻状态的一第一电阻状态至一第二电阻状态。以及施加一第二调整偏压以对该二极管顺向偏压及改变该金属-氧化物存储元件的该电阻状态自该第二电阻状态至该第一电阻状态。
本发明所描述的制造方法也包括固化金属-氧化物存储元件。此固化工艺包括裸露该金属-氧化物存储元件至一气体环境包含氮、氢、氦至少一种，其温度超过100℃。此处所描述的固化金属-氧化物存储元件可以改善金属-氧化物存储元件的电阻切换表现及循环承受力。
此固化工艺可以于制造此处所描述的具有二极管存取装置的金属-氧化物存储元件时使用。更通常地，此固化过程可以应用于不同型态存储单元的金属-氧化物存储元件，包括具有晶体管存取装置的存储单元。一种此处所描述的存储装置制造方法包括形成一底电极、形成一金属-氧化物存储元件其与该底电极电性耦接。此方法包括裸露该金属-氧化物存储元件至一气体环境包含氮、氢、氦至少一种，其温度超过100℃。此方法更包括形成一顶电极于该金属-氧化物存储元件之上。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，请参阅以下的图式、详细发明说明及权利要求范围，作详细说明如下。
附图说明
图1为应用此处所描述的存储单元的一交会存储阵列的一部分的示意图。
图2A及图2B为此处所描述的存储单元一交会存储阵列的一部分的剖面示意图。
图2C显示自存储元件顶表面的钨离子含量的深度分布图。
图3显示此存储元件的单极性电阻状态改变行为的概念示意图。
图4显示对一氧化钨为基的存储元件进行循环持续力测试的测量数据。
图5到图8B显示图2A及图2B中的交会存储阵列的存储单元的工艺步骤。
图9是可应用此处所描述的本发明包含交会点阵列存储单元的具有金属-氧化物为基础的存储元件与二极管存取元件的集成电路的简化方块图。
图10A到图10D显示制造具有金属-氧化物存储元件的存储单元的工艺剖面图。
图11A及图11B分别显示没有和有将此存储元件进行固化的氧化钨存储元件的循环承受力的测量结果。
【主要元件符号说明】
100             存储阵列
110             字线
112             字线分隔距离
114             字线宽度
115、1000       存储单元
120             位线
122             位线分隔距离
124             位线宽度
130             二极管
132             掺杂半导体区域
134             pn结
140、1040       存储元件
146             存储元件顶表面
150、1050       导电元件
170、172、1060  介电层
300             初始状态
310              低电阻状态
320              高电阻状态
600、1100        介层孔
610              介层孔宽度
1010             底电极
1020             顶电极
10               集成电路
14               字线译码器及驱动器
16               字线
18               位线译码器
20               位线
22               总线
24               感应放大器与数据输入结构
26               数据总线
28               数据输入线
30               其它电路
32               数据输出线
34               控制器
36               偏压调整供应电压与电流源
具体实施方式
以下揭露的内容大多需配合参考特定结构实施例及方法，然而，揭露内容的范围并不仅限于该些特定结构实施例及方法，且揭露内容亦可透过其它特征、元件、方法及实例来实施。本发明所揭露的内容虽可透过较佳实施例来说明，但该些实施例不可用来限制本发明的范围，本发明专利权的范围须以权利要求范围为准。本领域具有通常知识者于参考本发明揭露的内容后，应可了解其它可能的均等实施方式。此外，于后述的内容中，不同实施例的相同元件乃以相同元件符号表示。
图1为应用此处所描述的存储单元的一交会存储阵列100的一部分的示意图，每一存储单元包含一二极管存取装置及一金属-氧化物为基础的存储元件。
如图1中所示，阵列100中的每一存储单元包含一二极管存取装置及一金属-氧化物为基础的存储元件(在图1中显示为可变电阻)是沿着一介于一对应的字线110与一对应的位线120之间的电流路径上电性串联安排。如以下会再更仔细的描述，在一给定存储单元中的该存储元件可以被编程至多个电阻状态包括一第一电阻状态及一第二电阻状态。
此阵列包含多条包含有字线110a、110b、110c的字线110，该些字线是平行地安排于一第一方向上，及多条包含有位线120a、120b、120c的位线120，该些位线是平行地安排于一与第一方向垂直的第二方向上。此阵列100被称为交会点阵列因为字线110与位线120交错于交会位置但不会实际接触，而这些存储单元就位于字线110与位线120交错的交会位置上。
存储单元115是此存储阵列100中的代表存储单元，其安排位于字线110b与位线120b交错的交会位置上，而此存储单元115包含串连安排的一二极管130及一存储元件140。此二极管130与字线110b电性耦接而存储元件140则与位线120b电性耦接。
欲读取或写入存储阵列100中的存储单元115时，可于对应的字线110b与位线120b施加适当的偏压脉冲，进而诱发通过选取的存储单元115的电流。而偏压脉冲的强度与施加时间可端视所进行的操作而定，如读取操作或编程操作。
于读取(或感应)储存于存储单元115的数据数值的操作中，耦接至对应的字线110b与位线120b的偏压电路(举例来说，参见图9的偏压调整供应电压及电流源36)可施加通过存储单元115的调整偏压，其强度与时间可诱发电流且不会使存储元件140发生电阻状态改变。通过存储单元115的电流是由存储元件140的电阻及储存于存储单元115的数据数值所决定。此数据数值可以通过，举例而言，由感应放大器(举例来说，参见图9的感应放大器/数据输入结构24)将位线120的电流与一合适的参考电流进行比较来决定。
于编程将一数据储存于存储单元115的操作中，耦接至对应的字线110b与位线120b的偏压电路(举例来说，参见图9的偏压调整供应电压及电流源36)可施加通过存储单元115的调整偏压，其强度与时间可诱发存储元件140产生一可编程的改变以将此数据储存于存储单元115中，此存储元件140的电阻是与储存于存储单元115的数据数值所对应。
此调整偏压包括一第一调整偏压以足够对该二极管130顺向偏压及改变该存储元件140的电阻状态自对应于该第一电阻状态的电阻状态至对应于该第二电阻状态的电阻状态。此调整偏压也包括一第二调整偏压以足够对该二极管130顺向偏压及改变该存储元件140的电阻状态自对应于该第二电阻状态的电阻状态至对应于该第一电阻状态的电阻状态。在实施例中，此调整偏压包括对此存储元件140的单极性操作包含一个或多个电压脉冲，且电压的阶级与脉冲时间可以由每一实施例实验地决定。
图2A及图2B为此处所描述的存储单元(包括代表性存储单元115)一交会存储阵列100的一部分的剖面示意图，图2A为沿着位线120方向的剖面图，而图2B为沿着字线110方向的剖面图。
请参阅图2A及图2B，此存储单元115包含一掺杂半导体区域132于字线110b内。字线110包含掺杂半导体材料，其具有一导电型态与掺杂半导体区域132的相反。因此，掺杂半导体区域132与字线110b定义一pn结134于其间，且此二极管130包含掺杂半导体区域132与邻近掺杂半导体区域132的一部份字线110b。在此例示实施例中，字线110包含p型掺杂半导体材料，例如多晶硅，而掺杂半导体区域132包含n型掺杂半导体材料。
在一替代实施例中，字线110包含其它导电材料，例如钨、氮化钛、氮化钽、铝，且二极管可以由字线110中具有不同导电型态的第一及第二掺杂区域所形成。而在一替代实施例中，二极管可以由字线110中具有不同导电型态的第一较淡及第二较浓掺杂区域所形成，因为其被观察到可以改善二极管的击穿电压。
此存储单元115包含一导电元件150延伸穿过介电层170且将二极管130与存储元件140电性耦接。
于此例示实施例中导电元件150包括钨，而存储元件140包括氧化钨WOx。图2C显示一具有140埃厚的的利用等离子体氧化钨材料所形成的氧化钨WOx化合物自其顶表面146的氧含量的深度分布。如图2C中所示，在表面的氧含量趋近3表示在表面几乎都是WO3，而随着深度增加氧含量逐渐降低，表示多重化合物包括WO3、W2O5、WO2等存在于较深的区域中。此用来形成存储元件140的等离子体氧化会产生均匀递减的离子价(W+6、W+5、W+4及W0)以及深入区的低氧含量。
此存储元件的可切换状态的行为可以由存储元件中缺陷(包括氧空缺)状态分布所诱发的靠近费米能级的区域状态来解释，例如由形成存储元件的等离子体氧化所产生的。根据此模型，存储元件的电阻状态切换的理论是由费米能级与其边缘区域状态的可改变能量差之间所产生的结果。
欲形成此实施例中包含氧化钨的存储元件140，可采用包括直接等离子体氧化、下游等离子体氧化、溅射、反应性溅射。等离子体氧化工艺的实施例包括使用纯氧气或混合物质，如氧气/氮气或氧气/氮气/氢气。于下游等离子体的一实施例中，下游等离子体的施加条件为压力约1500毫托耳、功率约1000瓦特、氧气/氮气流量比约为0.1到100之间，温度约150℃、反应时间约10到2000秒。此部分可参见美国专利申请号第11/955,137号，其乃并入本文作参考。
于其它替代实施例中，存储元件140可包括其它一种或多种金属-氧化物，如选自下列群组的金属氧化物：钛氧化物、镍氧化物、铝氧化物、铜氧化物、锆氧化物、钛-镍氧化物、锶锆氧化物、以及镨钙镁氧化物。
位线120包含位线120b是作为存储单元115的顶电极，与存储元件140电性耦接，且延伸进入与穿出图2B中的剖面。此位线120包含一或多种选自下列群组的元素：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氮、氧、钌及其组合。
介电层174分隔相邻的位线120。在此例示的实施例中，介电层170、172包含氧化硅。替代地，也可以使用其它介电材料。
如图2A及图2B中的剖面图显示，这些阵列100中的存储单元就位于字线110与位线120交错的交会位置上。代表性的存储单元115是安排位于字线110b与位线120b交错的交会位置上。此外，存储元件140与导电元件150具有一第一宽度其大致与字线110的宽度114相等(见图2A)。更进一步，存储元件140与导电元件150、160具有一第二宽度其大致与位线120的宽度124相等(见图2B)。此处所使用的”大致”一词是要用来安置工艺容许值。因此，阵列100中的存储单元剖面区域是完全由字线110与位线120的尺寸所决定，允许此阵列一较高的存储器密度。
此字线110具有一字线宽度114，且相邻的字线之间由一字线分隔距离112所分隔(见图2A)，此位线120具有一位线宽度124，且相邻的位线之间由一位线分隔距离122所分隔(见图2B)。于较佳实施例中，此字线宽度114与字线分隔距离112的总和为形成阵列100所使用工艺的一特征尺寸F的两倍，而此位线宽度124与位线分隔距离122的总和亦为形成阵列100所使用工艺的一特征尺寸F的两倍。此外，F最好是形成字线110与位线120所使用工艺的一最小特征尺寸(通常是光刻工艺)，因此阵列100的存储单元具有一存储单元面积为4F2。
在图2A及图2B中所示的存储阵列100，存储元件140是与导电栓塞150自动对准。在以下更仔细描述的工艺实施例中，存储元件140是由导电元件150材料氧化所形成。
在操作中，耦接至对应的字线110b与位线120b的偏压电路(举例来说，参见图9的偏压调整供应电压及电流源36)可施加通过存储单元115的调整偏压，以对该二极管130顺向偏压及诱发存储元件140产生一可编程的电阻状态改变，此存储元件140的电阻是指示储存于存储单元115的数据数值。
图3显示此存储元件140的单极性电阻状态改变行为的概念示意图。单极性操作包含决定储存于存储单元115的数据数值，然后通过施加通过存储单元115中的串联安排二极管130与存储元件140的调整偏压，以对该二极管130顺向偏压且储存数据值于存储单元115中来改变此存储元件140的电阻状态。此存储元件140的单极性操作可以允许使用二极管存取装置来实施高密度交会点阵列。
如图3中所示，此存储元件140包括一初始状态300，其与制造时所储存于存储单元115中的数据值相关，一个第一编程状态310(“较低的电阻状态”)其与编程至存储单元115中的第一编程数据值相关，及一个第二编程状态320(“高电阻状态”)其与编程至存储单元115中的第二编程数据值相关。
如图3中所示，每一个状态300、310、320与此存储元件140没有重迭的电阻区间对应，且因此储存于存储单元115中的数据值可以被感应以决定存储元件140的电阻值。
在图3中所示的单极性操作，此调整偏压包含一第一调整偏压以足够对该二极管130顺向偏压及改变该存储元件140电阻的对应状态自该第一编程状态310至第二编程状态320。此调整偏压也包含一第二调整偏压以足够对该二极管130顺向偏压及改变该存储元件140电阻的对应状态自该第二编程状态320至第一编程状态310。
在图3中所示的单极性操作，此调整偏压更包含一第三调整偏压以足够对该二极管130顺向偏压及改变该存储元件140电阻的对应状态自该初始状态300至第一编程状态310。此调整偏压也包含一第四调整偏压以足够对该二极管130顺向偏压及改变该存储元件140电阻的对应状态自该初始状态300至第二编程状态320。
在实施例的单极性操作中，存储元件140的每一个调整偏压可以包含一个或多个电压脉冲，且电压的阶级与脉冲时间可以由每一实施例实验地决定。底下的表是对在图3中所示的单极性操作，施加于此氧化钨(WOx)存储元件140的调整偏压进行归纳。在下表中，电压(V)字段是对应一特定调整偏压时所施加通过存储元件140的偏压结果。这些脉冲的上升及下降时间，可以是举例而言，介于0.1到10纳秒之间。在下表中，这些脉冲的上升及下降时间是2纳秒。
 调整偏压  电压(V)   脉冲长度(ns)   上升时间(ns)   下降时间(ns)
 1  3.3   20   2   2
 2  3.3   500   2   2
 3  2.5   50   2   2
 4  4.5   50   2   2
图4显示对一氧化钨(WOx)为基的存储元件140进行循环持续力测试的测量数据，此测试使用之前所描述的第一及第二调整偏压在第一编程状态310与第二编程状态320之间进行。在图4所示的结果中，第一调整偏压(图4中的”设置”)包含一大小为3.3V的电压脉冲持续20纳秒施加于存储元件140，以诱发存储元件140的电阻对应状态自该第一编程状态310改变至第二编程状态320。在图4所示的结果中，第二调整偏压(图4中的”复位”)包含一大小为3.3V的电压脉冲持续500纳秒施加于存储元件140，以诱发存储元件140的电阻对应状态自该第二编程状态320改变至第一编程状态310。可以由图4中看出，存储元件140的电阻比值是对应于第二编程状态320与第一编程状态310的电阻比值，于1000次第一及第二调整偏压循环后是大于或等于10，显示出存储元件140具有良好的循环承受力。
在图4显示的结果中，第一及第二调整偏压分别包含一大小为3.3V的电压脉冲持续20纳秒和500纳秒施加于氧化钨(WOx)为基的存储元件140。因此，氧化钨(WOx)为基的存储元件140显示出快速的操作切换速度，且也以显示出低电压的操作而不需要电压磊电路。此外，因为这些实施例中第一及第二调整偏压是使用相同的偏压阶级，此偏压电路也可以被简化。
图5到图8显示图2A及图2B中的交会存储阵列100的存储单元的工艺步骤。
图5A及图5B显示此工艺第一步骤的剖面图，为形成字线110于一基板上，及形成介电层170于字线110之上。字线110延伸于一第一方向且进入与穿出图5A中的剖面，而在此例示实施例中包含掺杂半导体材料。此字线110具有一字线宽度114，且相邻的字线之间由一字线分隔距离112所分隔。
之后，一具有宽度610的介层孔600(change Fig-6B to 600)阵列形成于介电层170之中以裸露字线110的一部分，且掺杂半导体区域132通过，举例而言离子注入，形成于字线110之中，导致图6A及图6B所显示的结构。此掺杂半导体区域132其具有一导电型态与字线110的相反。因此，掺杂半导体区域132与字线110定义一pn结134于其间，且此二极管130包含掺杂半导体区域132与邻近掺杂半导体区域132的一部份字线110。
之后，导电元件150形成于图6A及图6B中的介层孔600内，导致图7A及图7B所显示的结构。在此例示实施例中，导电元件150包含钨材料，且可以利用化学气相沉积钨材料于介层孔600内之后，再进行一例如是化学机械抛光的平坦化步骤。
之后，导电元件150的一部分进行氧化以使与存储元件140与导电栓塞150的其余部分自动对准，导致图8A及图8B所显示的结构。此氧化步骤可以包含等离子体氧化及一选择性的热氧化步骤。举例而言，可以使用直接等离子体氧化或是下游等离子体氧化。实施例中包括使用纯氧气或混合物质，如氧气/氮气或氧气/氮气/氢气。因为存储元件140是由氧化导电元件150而形成，所以不必使用额外的掩模。
之后，此金属-氧化物存储元件140可以通过裸露此金属-氧化物存储元件140于一包含氮、氢、或氦气至少一者的气体环境下于100℃进行选择性的固化。较佳地，此金属-氧化物存储元件140于超过150℃裸露于气体环境下。裸露此金属-氧化物存储元件140于一气体环境下可以使用任何合适的系统进行，包括举例而言，一炉管系统或是快速热脉冲(RTP)。此裸露工艺所使用的时间、温度与压力系取决于许多因素，包括所使用的系统且可以根据实施例的不同而改变。举例而言，温度可以介于150到500℃之间，进行10到10000秒，而压力是在10-5到10-2torr。如同以下图11A及图11B中会更仔细描述的一般，此处所描述的固化金属-氧化物存储元件可以改善金属-氧化物存储元件140的电阻切换表现及循环承受力。
之后，位线120形成于图8A及图8B所显示的结构之上且由介电层174分隔，导致图2A及图2B所显示的交会点阵列100。在某些实施例中，于图8A及图8B中所讨论的存储元件140选择性裸露工艺是取代进行于位线120。例如是电压或电流源供应偏压电路可以形成于存储元件相同的装置中而与字线110和位线120耦接以提供此处所描述的调整偏压。位线120与介电层174可以将图8A及图8B所显示的结构中的位线材料图案化而形成后，再于位线120之上形成介电层174，并进行一例如是化学机械抛光的平坦化步骤。
图9是可应用此处所描述的本发明包含交会点阵列100存储单元的具有金属-氧化物为基础的存储元件与二极管存取元件的集成电路10的简化方块图。一个字线译码器14是与多条字线16耦接且电性沟通。一位线(行)译码器18与多条位线20电性沟通以对阵列100中的存储单元(未示)进行读取及写入数据。地址是透过总线22提供至字线译码器及驱动器14及位线译码器18。方块24中的感应放大器与数据输入结构，是透过数据总线26耦接至位线译码器18。数据是由集成电路10上的输入/输出端或其它集成电路10内或外的数据来源，透过数据输入线28传送至方块24的数据输入结构。其它电路30可以被包含于该集成电路10中，例如一通用目的处理器或特殊目的应用电路，或是一模块的组合，提供由阵列100所支持的单芯片系统功能。数据系由方块24中的感应放大器，透过数据输出线32，传送至集成电路10上的输入/输出埠或其它集成电路10内或外的数据目的地。
在此范例所实施的集成电路包含一控制器34，使用一偏压调整状态机构，控制偏压调整供应电压36的应用，例如读取、编程和编程验证电压。控制器34的应用可以使用，业界所熟知的技术，如特殊目的逻辑电路来实施。在另一替代实施例中，该控制器34包含一通用目的处理器，其可以实施在相同集成电路上，其执行一计算机程序以控制该装置的操作。在另一实施例中，特殊目的逻辑电路和一通用目的处理器的组合可以被用来实施该控制器34。
如同之前于图8A及图8B中所讨论的，于制造具有二极管存取装置的存储单元工艺时，金属-氧化物存储元件140可以通过裸露于一包含氮、氢、或氦气至少一者的气体环境下进行固化。更通常地，此固化过程可以应用于不同型态存储单元的金属-氧化物存储元件，例如是具有晶体管存取装置的存储单元，如同以下会于图10A到图10D中所讨论的。
图10A到图10D显示制造具有金属-氧化物存储元件1040的存储单元1000的工艺剖面图。
图10A图显示此工艺第一步骤的剖面图，为形成介电层1060于底电极1010之上，然后刻蚀介电层1060以形成介层孔1100延伸穿过介电层1060至底电极1010。在此例示的实施例中，介电层1060包含氧化硅，但是也可以使用其它介电材料。
底电极1010是电性导电元件。举例而言，底电极1010可以是掺杂半导体材料例如是一存取晶体管的端点。替代地，底电极1010可以包含举例而言，一或多种选自下列群组的元素：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氮、氧、钌及其组合。在某些实施例中，底电极1010包含超过一层以上的材料。
之后，导电元件1050形成于介层孔1100内，导致图10B剖面图所显示的结构。在此例示实施例中，导电元件1050包含钨材料，且可以利用化学气相沉积钨材料于介层孔1100内之后，再进行一例如是化学机械抛光的平坦化步骤。
之后，导电元件1050的一部分进行氧化以使与存储元件1040与导电栓塞1050的其余部分自动对准，导致图10C所显示的结构。在此例示的实施例中导电元件1050包括钨材料，而因此存储元件1040包含氧化钨。在替代的实施例中存储元件1040可以包括其它金属氧化物材料，如氧化钛、氧化镍、氧化铝、氧化铜、氧化锆、氧化铌、氧化钽、氧化钛镍、掺杂铬之SrZrO3、掺杂铬之SrTiO3、PCMO及LaCaMnO等。
形成存储元件1040的方法包含，举例而言，如同之前于图1、图8A及图8B中所讨论的。因此，在这些实施例中，存储元件1040可以具有自其顶表面的氧含量的深度分布改变，其结果是导电元件1050材料离子价数值的持续递减，及氧含量随着自导电元件1050算起距离增加而持续递减。
之后，此金属-氧化物存储元件1040可以通过裸露此金属-氧化物存储元件1040于一包含氮、氢、或氦气至少一者的气体环境下于100℃进行固化。较佳地，此金属-氧化物存储元件1040于超过150℃裸露于气体环境下。此裸露工艺所使用的时间、温度与压力是取决于许多因素，包括所使用的系统且可以根据实施例的不同而改变。此固化工艺可以使用如图8A及图8B中所描述的系统进行。
之后，顶电极1020形成于图10C所显示的结构之上，导致图10D所显示的结构剖面图。此顶电极1020可以包含任何之前所讨论过的底电极1010材料。
欲读取或写入存储单元1000时，可通过对存储元件1040施加适当的调整偏压达成。此调整偏压包含施加偏压至底电极1010和顶电极1020的一者或两者，进而诱发通过存储元件1040的电流。而偏压脉冲的强度与施加时间可端视所进行的操作而定(如读取操作或编程操作)，且可以根据每一实施例实验性地决定。此调整偏压可以包含具有自顶电极1020至底电极1010的一正电压脉冲(称为一正偏压通过存储元件1040)，及/或包含具有自顶电极1020至底电极1010的一负电压脉冲(称为一负偏压通过存储元件1040)。
图11A及图11B显示氧化钨存储元件的循环承受力的测量结果，其分别为没有和有将此存储元件于之前讨论的一气体环境中进行固化。用以形成氧化钨存储元件的氧化工艺为下游等离子体氧化，于氧/氮比例20、温度150℃进行400秒。
图11A显示一没有固化的氧化钨存储元件与高低电阻状态切换循环数目的电阻值测量结果。在图11A的数据中，一个2V的脉冲其脉冲宽度为80纳秒被施加通过存储元件以诱发一电阻状态自一低电阻(开启)状态改变至一高电阻(关闭)状态。而一个-1.5V的脉冲其脉冲宽度为200纳秒被施加通过存储元件以诱发一电阻状态自一高电阻状态改变至一低电阻状态。在图11A的数据中，使用的脉冲上升及下降时间为2纳秒。在替代实施例中，脉冲上升及下降时间可以为，例如介于0.1到10纳秒。
如图11A中所示，没有固化的氧化钨存储元件显示随着循环次数的增加其高电阻状态的电阻值显著地降低。其结果是，没有固化的氧化钨存储元件在经过几百次循环之后就无法有电阻状态切换的行为了。
图11B显示一有经过固化的氧化钨存储元件与高低电阻状态切换循环数目的电阻值测量结果。此氧化钨存储元件系使用氮气于温度400℃进行33分钟的固化。在图11B的数据中，一个3V的脉冲其脉冲宽度为50纳秒被施加通过存储元件以诱发一电阻状态自一低电阻(开启)状态改变至一高电阻(关闭)状态。而一个-1.5V的脉冲其脉冲宽度为100纳秒被施加通过存储元件以诱发一电阻状态自一高电阻状态改变至一低电阻状态。在图11B的数据中，使用的脉冲上升及下降时间为2纳秒。在替代实施例中，脉冲上升及下降时间可以为，例如介于0.1到10纳秒。
如图11B中所示与图11A进行比较，有经过固化的氧化钨存储元件其高电阻状态具有较高的电阻值，且于10000次循环后显著地改善其循环承受力与稳定的电阻切换行为。一种理论是此改善的循环承受力或许是由存储元件1040与由固化过程最终形成的顶电极1020之间的接口改善所造成。
在图10A到图10D的实施例中，此金属-氧化物存储元件1040是将金属-氧化物存储元件曝露于气体中进行固化，之后再形成顶电极1020。替代地，顶电极1020可以在固化之前形成，在此方式中顶电极1020而不是存储元件1040曝露于气体中。因为理论是此改善的循环承受力或许是由存储元件1040与由固化过程最终形成的顶电极1020之间的接口改善所造成，将顶电极1020曝露于气体中也可以导致循环承受力的改善。
此处所描述的将氧化钨存储元件固化显示出改善存储元件的循环承受力与电阻切换行为。如同以下所描述的，此固化过程也可以使用于其它金属氧化物材料，如氧化钛、氧化镍、氧化铝、氧化铜、氧化锆、氧化铌、氧化钽、氧化钛镍、掺杂铬的SrZrO3、掺杂铬的SrTiO3、PCMO及LaCaMnO等。此氧化钨及其它金属氧化物存储元件的电阻可切换状态的行为可以由或许是因为传导细丝(可以包含离子或空隙)的组成或破裂缘故，且剩余传导细丝的数目可以决定此金属氧化物的电阻值。因此，此处所描述的固化方法可以延伸至其它金属氧化物，因为其特性可以被归纳为根据传导细丝的组成或破裂所产生的电阻切换行为。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式系已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (20)

1.一种存储器装置，其特征在于，包括：
多条字线；
多条位线；
多个存储单元位于该多条字线与位线之间，该多个存储单元的存储单元包括：
一二极管；以及
一金属-氧化物存储元件可编程至多个电阻状态，其包含一第一电阻状态与一第二电阻状态，该二极管与该金属-氧化物存储元件是沿着一电流路径上电性串联安排，该电流路径介于该多条字线中的一对应字线与该多条位线中的一对应位线之间；以及
偏压电路以施加调整偏压跨越于该多个存储单元中的一个被选取存储单元的该串联安排的该二极管与该金属-氧化物存储元件，该调整偏压包含：
一第一调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该第一电阻状态至该第二电阻状态；以及
一第二调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该第二电阻状态至该第一电阻状态。
2.根据权利要求1所述的装置，其特征在于，该多个存储单元的存储单元更包括：
一导电元件于该存储元件的下方且将该存储元件与该二极管电性耦接。
3.根据权利要求2所述的装置，其特征在于，该多个存储单元的存储单元中的该金属-氧化物存储元件具有一氧含量，其随着自该导电元件的距离增加而增加。
4.根据权利要求1所述的装置，其特征在于，该多个存储单元的存储单元中的该金属-氧化物存储元件包含氧化钨。
5.根据权利要求1所述的装置，其特征在于，该多个存储单元的存储单元中的该金属-氧化物存储元件包含一金属-氧化物自以下族群中选取：氧化钛、氧化镍、氧化铝、氧化铜、氧化锆、氧化钛镍、氧化锶锆、及氧化镨钙镁。
6.根据权利要求1所述的装置，其特征在于：
该些位线于该些字线之上，且与该些字线交错于交会位置；以及
该多个存储单元被安排在该些交会位置。
7.根据权利要求1所述的装置，其特征在于：
该些字线包含掺杂半导体材料，其具有一第一导电型态；以及
该二极管包含一掺杂半导体材料区域于该对应的字线内，且其具有与该第一导电型态相反的一第二导电型态。
8.根据权利要求1所述的装置，其特征在于：
该些字线具有字线宽度，且相邻的字线之间被分隔一字线分隔距离；
该些位线具有位线宽度，且相邻的位线之间被分隔一位线分隔距离；以及
该多个存储单元的存储单元具有一存储单元区域，该存储单元在沿着第一方向具有一第一侧，而在沿着第二方向具有一第二侧，该第一侧具有一长度与该位线宽度及该位线分隔距离的总和相等，而该第二侧具有一长度与该字线宽度及该字线分隔距离的总和相等。
9.根据权利要求8所述的装置，其特征在于，该第一侧的该长度相当于一特征尺寸F的两倍，该第二侧的该长度相当于该特征尺寸F的两倍，所以该存储单元区域相当于4F2。
10.根据权利要求1所述的装置，其特征在于，该调整偏压更包括：
一第三调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自一初始状态至该第一电阻状态；以及
一第二调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该初始状态至该第二电阻状态。
11.一种操作一存储器装置的方法，其特征在于，该存储器装置包括一二极管与一金属-氧化物存储元件是电性串联安排，该金属-氧化物存储元件可编程至多个电阻状态，该方法包括：
施加一调整偏压跨越该电性串联安排的该二极管与该金属-氧化物存储元件以改变该金属-氧化物存储元件的该电阻状态，该施加该调整偏压包含：
施加一第一调整偏压以对该二极管顺向偏压及改变该金属-氧化物存储元件的该电阻状态自该多个电阻状态的一第一电阻状态至一第二电阻状态；以及
施加一第二调整偏压以对该二极管顺向偏压及改变该金属-氧化物存储元件的该电阻状态自该第二电阻状态至该第一电阻状态。
12.根据权利要求11所述的方法，其特征在于，该施加该调整偏压更包括：
施加一第三调整偏压以对该二极管顺向偏压及改变该金属-氧化物存储元件的该电阻状态自一初始状态至该第一电阻状态；以及
施加一第四调整偏压以对该二极管顺向偏压及改变该金属-氧化物存储元件的该电阻状态自该初始状态至该第二电阻状态。
13.根据权利要求11所述的方法，其特征在于，该存储器装置更包括：
一导电元件于该金属-氧化物存储元件的下方且将该存储元件与该二极管电性耦接。
14.根据权利要求13所述的方法，其特征在于，该金属-氧化物存储元件具有一氧含量，其随着自该导电元件的距离增加而增加。
15.根据权利要求11所述的方法，其特征在于，该金属-氧化物存储元件包含氧化钨。
16.根据权利要求11所述的方法，其特征在于，该金属-氧化物存储元件包含一金属-氧化物自以下族群中选取：氧化钛、氧化镍、氧化铝、氧化铜、氧化锆、氧化钛镍、氧化锶锆、及氧化镨钙镁。
17.一种制造一存储器装置的方法，其特征在于，该方法包括：
形成多条字线，其包含具有一第一导电型态的掺杂半导体材料；
形成一介电层于该些字线之上及一介层孔阵列于该介电层中以裸露该些字线的一部分；
形成多个掺杂半导体区域于该些字线的该裸露部分之内，该多个掺杂半导体区域具有与该第一导电型态相反的一第二导电型态；
形成多个金属-氧化物存储元件于该介层孔阵列内，该金属-氧化物存储元件可编程至多个电阻状态，其包含一第一电阻状态与一第二电阻状态；
形成多条位线于该多个金属-氧化物存储元件之上；以及
形成偏压电路与该些字线及位线耦接以施加调整偏压跨越于多个存储单元中的一个被选取存储单元的该串联安排的二极管与该金属-氧化物存储元件，该调整偏压包含：
一第一调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该第一电阻状态至该第二电阻状态；以及
一第二调整偏压以对该被选取存储单元的该二极管顺向偏压及改变该被选取存储单元的该存储元件的该电阻状态自该第二电阻状态至该第一电阻状态。
18.根据权利要求17所述的方法，其特征在于，该形成多个金属-氧化物存储元件的步骤包含：
沉积导电材料于该介层孔阵列中且进行一平坦化工艺以形成多个导电元件；以及
氧化该多个导电元件的一部分是通过该金属-氧化物存储元件的氧含量会随着自该导电元件的距离增加而增加的一工艺以形成该多个存储元件。
19.根据权利要求18所述的方法，其特征在于，该形成多个金属-氧化物存储元件的步骤更包含裸露该多个存储元件至一气体环境包含氮、氢、氦至少一种，其温度超过100℃。
20.根据权利要求19所述的方法，其特征在于，该裸露该多个存储元件的步骤包含裸露该多个存储元件于一温度介于150℃至500℃的环境下。
CN201010169870.3A 2009-04-29 2010-04-29 存储器装置及制造、操作该装置的方法 Active CN101877355B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/431,983 US8488362B2 (en) 2009-04-29 2009-04-29 Graded metal oxide resistance based semiconductor memory device
US12/431,983 2009-04-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011103272042A Division CN102437115A (zh) 2009-04-29 2010-04-29 一种制造存储器装置及存储单元的方法

Publications (2)

Publication Number Publication Date
CN101877355A CN101877355A (zh) 2010-11-03
CN101877355B true CN101877355B (zh) 2012-02-08

Family

ID=43019863

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010169870.3A Active CN101877355B (zh) 2009-04-29 2010-04-29 存储器装置及制造、操作该装置的方法
CN2011103272042A Pending CN102437115A (zh) 2009-04-29 2010-04-29 一种制造存储器装置及存储单元的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011103272042A Pending CN102437115A (zh) 2009-04-29 2010-04-29 一种制造存储器装置及存储单元的方法

Country Status (3)

Country Link
US (2) US8488362B2 (zh)
CN (2) CN101877355B (zh)
TW (1) TWI442549B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9349773B2 (en) 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8607019B2 (en) 2011-02-15 2013-12-10 Shine C. Chung Circuit and method of a memory compiler based on subtractive approach
TWI451608B (zh) * 2011-05-17 2014-09-01 Ind Tech Res Inst 電阻式隨機存取記憶體元件及其製作方法
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
CN103247654B (zh) * 2012-02-06 2015-12-02 华邦电子股份有限公司 非易失性存储器元件及其阵列
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
FR3002072B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
CN105378959A (zh) * 2013-03-03 2016-03-02 Adesto技术公司 可编程的阻抗储存元件和相应的方法
CN104051616B (zh) * 2013-03-13 2017-04-12 旺宏电子股份有限公司 一种集成电路的构件的制造方法及利用此方法制作的元件
JP6425137B2 (ja) * 2014-06-12 2018-11-21 パナソニックＩｐマネジメント株式会社 データ記録方法および不揮発性記憶装置
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
CN110021601A (zh) * 2018-01-10 2019-07-16 杭州海存信息技术有限公司 含有多层反熔丝膜的三维纵向一次编程存储器
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10755781B2 (en) 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
JP2020144959A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置
US11362274B2 (en) 2020-01-10 2022-06-14 International Business Machines Corporation Laterally switching cell having sub-stoichiometric metal oxide active layer
US11307249B1 (en) * 2020-12-29 2022-04-19 Nanya Technology Corporation Method for characterizing resistance state of programmable element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101212019A (zh) * 2006-12-26 2008-07-02 北京大学 一种电阻式随机存取存储器的存储单元及其制备方法
CN101308902A (zh) * 2007-05-15 2008-11-19 财团法人工业技术研究院 相变存储装置及其制造方法
WO2009002477A1 (en) * 2007-06-25 2008-12-31 Sandisk 3D Llc High forward current diodes for reverse write 3d cell and method of making thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6768661B2 (en) * 2002-06-27 2004-07-27 Matrix Semiconductor, Inc. Multiple-mode memory and method for forming same
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
DE102005004338B4 (de) * 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
EP1587137A1 (en) * 2004-04-16 2005-10-19 International Business Machines Corporation Deposition process for non-volatile resistance switching memory
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
KR100682895B1 (ko) * 2004-11-06 2007-02-15 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
DE102005004434A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen
KR100682946B1 (ko) * 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7098101B1 (en) * 2005-12-07 2006-08-29 Sharp Laboratories Of America, Inc. Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
US20080044986A1 (en) * 2006-08-18 2008-02-21 Olaf Storbeck Method for improved dielectric performance
US7524722B2 (en) * 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
US7667220B2 (en) * 2007-01-19 2010-02-23 Macronix International Co., Ltd. Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
US7800094B2 (en) * 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
JP5674263B2 (ja) * 2007-08-21 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化メモリ装置及び半導体記憶装置
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US8067815B2 (en) * 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
US8488362B2 (en) * 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101212019A (zh) * 2006-12-26 2008-07-02 北京大学 一种电阻式随机存取存储器的存储单元及其制备方法
CN101308902A (zh) * 2007-05-15 2008-11-19 财团法人工业技术研究院 相变存储装置及其制造方法
WO2009002477A1 (en) * 2007-06-25 2008-12-31 Sandisk 3D Llc High forward current diodes for reverse write 3d cell and method of making thereof

Also Published As

Publication number Publication date
US8772106B2 (en) 2014-07-08
TW201039436A (en) 2010-11-01
US20130295719A1 (en) 2013-11-07
TWI442549B (zh) 2014-06-21
CN101877355A (zh) 2010-11-03
US8488362B2 (en) 2013-07-16
CN102437115A (zh) 2012-05-02
US20100277967A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
CN101877355B (zh) 存储器装置及制造、操作该装置的方法
CN101577142B (zh) 多级切换的电阻式随机存取存储器及其操作方法
CN101577309B (zh) 应用于电阻式随机存取存储器的电脉冲电压操作方法
CN101752002B (zh) 氧化铝铜为主的存储器元件及其制造方法
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
US9437266B2 (en) Unipolar programmable metallization cell
US8072793B2 (en) High density resistance based semiconductor device
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
JP6110944B2 (ja) 単極メモリデバイス
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
CN102610263A (zh) 存储器装置和操作这些存储器装置的方法
US9792987B1 (en) Resistive random access memory device
CN102130294A (zh) 具有高功函数电极的金属氧化物电阻基半导体存储器装置
CN110021703B (zh) 一次性编程电阻式随机存取记忆体位、记忆体及形成方法
CN107045884A (zh) 非易失性存储器单元
TW200917255A (en) High forward current diodes for reverse write 3D cell and method of making thereof
KR20170096172A (ko) 고속 확산성 금속 원자에 기반한 부성 미분 저항(ndr) 디바이스
EP2686883A1 (en) Dual-plane memory array
CN103839958B (zh) 存储器装置、集成电路与存储器装置的制造方法
US11527712B2 (en) Low current RRAM-based crossbar array circuits implemented with interface engineering technologies
TWI442561B (zh) 一種以高密度電阻材料為主的半導體裝置
CN102184744A (zh) 具有场增强排列的存储器装置及其制造方法
WO2017052526A1 (en) Sidewall anti-cation-diffusion barrier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant