CN104051616B - 一种集成电路的构件的制造方法及利用此方法制作的元件 - Google Patents
一种集成电路的构件的制造方法及利用此方法制作的元件 Download PDFInfo
- Publication number
- CN104051616B CN104051616B CN201310319350.XA CN201310319350A CN104051616B CN 104051616 B CN104051616 B CN 104051616B CN 201310319350 A CN201310319350 A CN 201310319350A CN 104051616 B CN104051616 B CN 104051616B
- Authority
- CN
- China
- Prior art keywords
- metal
- oxide
- electrode
- layer
- sensitive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种集成电路的构件的制造方法及利用此方法制作的元件,该集成电路的构件的制造方法包括以下步骤:形成一第一有源元件于一衬底上,第一有源元件包括一金属,金属具有一金属表面;沉积一感光材料于金属表面;曝露感光材料于辐射光线中,诱导在金属表面的金属氧化,以形成一金属氧化层;形成一第二有源元件于金属氧化层上。
Description
技术领域
本发明是有关于一种存储器装置,且特别是有关于一种使用可编程电阻材料组装存储器装置与存储器装置结构的方法。
背景技术
许多存储器技术应用金属氧化物于集成电路。用于金属氧化物的存储器类型,例如包括可编程金属存储单元与电阻式随机存取存储器(Random Access Memory,RAM)。存储器装置的金属氧化物,包括使用过渡金属的氧化物,在常见的互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺中,被期待用以增进存储器结构的可微缩性(scalability)以及兼容性(compatibility)。
用于形成金属氧化物的技术包括沉积法,例如化学气相沉积(chemical vapordeposition,CVD)、物理气象沉积(physical vapor deposition,PVD)或溅镀(sputtering)、原子层沉积(atomic layer deposition,ALD)及其他方式。这些技术总是需要先驱物以及特殊的沉积设备,常提高成本且具有高度的操作成本。在制造一集成电路的过程中,可直接氧化下层的金属(举例来说使用例如是氧气或氮氧化物作为氧化剂进行一快速热氧化),但此程序需要超过450℃的高温,且会消耗很大部分的「热预算(thermalbudget)」。
因此,需要提供一种金属氧化结构,具有更佳的质量,且在制造过程中对于热预算具有较小的影响。
发明内容
根据本发明,提出一种集成电路组成的制造方法,包括以下步骤:形成一第一有源元件于一衬底上,第一有源元件包括一金属,金属具有一金属表面;沉积一感光材料于金属表面;曝露感光材料于辐射光线中,诱导在金属表面的金属氧化,以形成一金属氧化层;形成一第二有源元件于金属氧化层上。
根据本发明,提出一种集成电路组成的制造方法,包括以下步骤:形成多个第一有源元件于一衬底上,每一些第一有源元件具有一金属,金属具有一金属表面;沉积一感光材料于第一有源元件的金属表面;透过一掩模,直接辐射光线至选定的第一有源元件的金属表面上的感光材料,同时阻挡光线辐射至未选定的第一有源元件的金属表面上的感光材料,用以诱导选定的这些第一有源元件的金属表面上的金属氧化,以形成一金属氧化层;形成多个第二有源元件于选定的这些第一有源元件上的金属氧化层。
根据本发明,提出一种集成电路组成的制造方法,包括以下步骤:形成一包括一核心与一衬垫的第一电极,核心包括一金属,金属具有一金属表面;沉积一感光材料于金属表面上;曝露感光材料于辐射光线中,诱导在金属表面的金属以及靠近金属表面的衬垫氧化,以形成一介电层,介电层包括一金属氧化层与在衬垫内的材料的一氧化物;形成一离子源层于介电层上;形成一电极于离子源层上。
根据本发明,提出一种存储器装置,包括一第一电极、一介电层、一离子供应层以及一第二电极;第一电极包括一导电核心与一衬垫,核心具有一金属表面,衬垫位于核心的周围;介电层位于第一电极上,介电层包括一金属氧化物与一衬垫氧化物,金属氧化物位于核心的金属表面的金属上;离子供应层位于导电层上;第二电极位于离子供应层上,位于核心的金属表面的金属氧化物用以电解形成与电解退化一导电桥。
根据本发明,提出一种存储器装置,包括一第一电极、一介电层以及一第二电极;第一电极包括一导电核心与一衬垫,核心具有一金属表面,衬垫位于核心的周围;介电层位于第一电极上,介电层包括一金属氧化物与一衬垫氧化物,金属氧化物位于核心的金属表面的金属上;第二电极位于金属氧化物与衬垫氧化物上,衬垫氧化物具有一厚度介于第一电极与第二电极之间,且与在核心上的金属氧化物具有相同的厚度。
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合所附图式,作详细说明如下:
附图说明
图1~图6绘示形成金属氧化物存储材料的方法。
图6A绘示应用金属氧化物存储材料于可编程金属化单元。
图6B绘示应用金属氧化物存储材料于电阻式可编程金属化单元(例如:电阻式随机存取存储器(RRAM))。
图7~图10绘示本发明实施例在多个内连接结构中,形成金属氧化物于选定的电极上的方法。
图11~图13绘示本发明实施例结合CMOS工艺形成一氧化存储器材料的方法。
图14绘示本发明实施例的集成电路组成的制造方法的工艺流程图。
图15A与图15B绘示图6B的电阻式随机存取存储器(RRAM)的量测电流为供应电压的函数的图形(I-V图)。
图16绘示可编程金属化单元(PMC)在形成、设定与复位操作的I-V图形。
图17、图18分别绘示依照现有技术的热处理工艺的一具有金属氧化物的顶电极图案以及依照本发明的工艺的一具有金属氧化物的顶电极图案。
【符号说明】
100、600、700、1100:部分存储器装置
102:开口
104、658、710、1104:层内绝缘体材料
106、708、1110、1112:导电区域
202:衬垫
302、608、702、704、706、1106、1108:电极
304:表面
402、802、1202:感光材料
502、908、1208:辐射光线
504、906、1210:光酸
506、1002、1212、1302:氧化物
602:氧化层
604、712、1004、1114、1304:扩散阻隔层
606:离子供应层
650:RRAM存储单元
652、654:导体
656:插塞结构
660:存储材料
902、1204:掩模
904、1206:开孔
1102:半导体衬底
1116:栅极结构
1118:栅极氧化物
1120:通道区域
1400:制造流程
1404、1406、1408、1410、1412、1414:流程步骤
具体实施方式
图1~图6绘示形成一包括金属氧化物存储材料的存储器装置的方法。部分存储器装置100绘示于图1。如图所示,部分存储器装置100包括一开口102,开口102配置于一层内绝缘体材料104中。层内绝缘体材料104可为氧化硅、氮化硅、氮氧化硅、一高介电(high κ)材料、一低介电(lowκ)材料或一混合材料。开口102延伸至部分存储材料100的一导电区域106。在实施例中,导电区域106可为一半导体衬底上的一杂质区(源极区或汲极区)。举例来说,导电区域106可为一金属或多晶硅,或者其他内连接(interconnect)材料。
依据实施例,一衬垫202可一致地沿着开口102形成,如图2所示,可用以作为一扩散阻隔层、一黏着层或(如本实施例一样)两者兼具。衬垫202可为一导电金属氮化物,例如钛(titanium)氮化物、钽(tantalum)氮化物、钨(tungsten)氮化物等。衬垫202也可为一金属材料,例如是以钛为主的材料。在另一实施例中,衬垫202可包括一混合材料,例如是一金属材料混合一导电金属氮化物。举例来说,作为扩散阻隔层或黏着层用以沉积一像是钨的过渡金属于一通孔中的衬垫202,可包括位于钛上的钛氮化物。
如图3所示,本发明实施例的方法包括使用一或多种电极材料填满开口202,用以形成一电极302。电极302可配置为一插塞结构于层内绝缘体材料104中。电极材料可包括一金属材料,例如是钨、铜、铝、钛、钽、锆(zirconium)、铪(hafnium)或其他金属材料。电极材料也可包括一混合材料,举例来说为一半导体材料混合一金属材料。同样地,电极材料可包括金属氮化物,像是钛氮化物、钽氮化物等等。混合材料也可为一第一金属材料混合一第二金属材料。当电极材料包括一半导体材料时,可利用一合适的杂质类型(p型或n型)对硅材料掺杂。硅材料可为多晶硅、非晶硅或依据不同实施例的结晶硅。金属氧化物存储材料可利用一或多种过渡金属,过渡金属包括钪(scandium)、钛、钒(vanadium)、铬(chromium)、锰(manganese)、铁、钴(cobalt)、镍(Nickel)、铜、锌(zinc)、钇(yttrium)、锆、铌(niobium)、钼(molybdenum)、鎝(technetium)、钌(ruthenium)、铑(rhodium)、钯(palladium)、银、镉(cadmium)、铪、钽、与钨。
在一些实施例中,在沉积后电极材料可位于开口102外侧的衬底之上,且可进行一平面化工艺,用以将电极材料自一层内绝缘体材料表面304上移除。平面化工艺也隔绝电极材料于插塞结构中,如图3所示形成存储器装置的电极302。
参照图4,感光材料402,例如是一光刻胶沉积于电极302、衬垫202与层内绝缘体材料304的表面。商业上可使用深紫外光(deep ultraviolet,DUV)正型光刻胶或深紫外光负型光刻胶,包括具有光酸产生剂的光刻胶。光酸产生剂举例来说包括三芳香烃硫化盐(triarylsufonium salt)、双芳香环碘盐(diaryliodonium salt)、鎓(非金属阳离子)盐(onium salt)、磺酸盐(sulfonate)或砜(sulfone)等。在一些实施例中,感光材料可使用旋转涂布工艺(spin coating process)进行沉积。在沉积后,一些感光材料可被加工(例如是一软烤(soft bake)热加工),用以将溶剂自感光材料移除。
如图5所示,辐射光线502直接射向感光材料402。辐射光线502可具有一波长,此波长可诱导氧化反应物的形成。在一些实施例中,辐射光线可位于紫外光或深紫外光波长的范围。光刻胶材料可包括光酸产生剂,在曝露于辐射光线502时形成光酸504。在一实施例中,紫外光的波长范围可介于大约190nm至250nm之间。在各种实施例中,光酸可为一氧化反应物。
光酸504使得电极302表面的金属形成氧化物506,用以形成一对应的金属氧化物。在一些实施例中,光酸504也使靠近电极表面的衬垫202氧化。在曝露于辐射光线后,可对感光材料402进行一第二热加工,例如是一曝光后烘烤。曝光后烘烤可进一步促进光酸产生剂的形成以及增加氧化反应。在这些步骤后,感光材料可选择地被显影,使用例如是一溶剂用以溶解并移除被曝露的感光材料,并留下一未曝光感光材料图案,用于后续工艺步骤。曝光后烘烤步骤可于大约80℃至120℃的温度范围下进行,且通常不会超过140℃。使用此方法形成金属氧化物,在制造过程中对于热预算具有相对较小的影响。因此存储器装置的可靠度可提升,同时也降低成本。
感光材料接着透过干法或湿法移除步骤,自金属氧化物中移除。可利用于法氧化等离子体光刻胶去除工艺(oxygen plasma ashing process)或湿法化学洗洁剂(chemicalcleaning agent)移除感光材料。
图6绘示移除感光材料后的部分存储器装置。如图所示,形成一氧化层602,举例来说,氧化层602是由电极302的表面氧化所形成的一金属氧化物。在一实施例中,具有钨表面的电极302可具有氧化层602,氧化层602是由钨氧化物WOx所组成,其中x介于范围1至3。具有钛表面的电极,氧化层602可为钛氧化物TiOx,其中x介于范围0.5至2。具有钽表面的电极,氧化层602可为钽氧化物TaOx,其中x介于范围0.5至2.5。一氧化扩散阻隔层604也被形成。氧化层602的厚度以及其他特性可由曝露于辐射光线(例如紫外光)的时间长短、第二热加工(例如曝光后烘烤)温度以及第二热加工的时间来决定。在一实施例中,金属氧化物作为一存储器元件,氧化层的厚度可介于大约5nm至100nm之间。对于一导电金属氮化物扩散阻隔层202(或衬垫202),氧化扩散阻隔层604可包括一包含氮的金属氧化物。举例来说,若以氮化钛(titanium nitride,TiN)为衬垫202,氧化扩散阻隔层604可具有一组成TiOxN。应用此工艺,衬垫的氧化物可具有一厚度实质上相同于电极表面的厚度。
参照图6A,在一些实施例中,制造方法可包括形成一离子供应层606于氧化层602上,以形成一存储器装置600(例如一可编程金属化单元(programmable metallizationcell,PMC)),金属氧化物作为存储器装置中的存储材料。此部分的基本工艺包括步骤。形成具有一核心与一衬垫的第一电极,核心包括一具有金属表面的金属。沉积一感光材料于金属表面。曝露感光材料于辐射光线中,诱导在金属表面的金属以及靠近金属表面的衬垫氧化,以形成一介电层,介电层包括一金属氧化物与在衬垫中的材料的氧化物。形成一离子源层于介电层上。形成一电极于离子源层上。使用此工艺,金属氧化物与在衬垫内的材料的氧化物的厚度可实质上相同。
在存储器装置中,介电层支持一导电桥在一低电阻状态下的电解形成(electrolytic formation),与在一高电阻状态下电解退化(electrolyticdegradation)。再以存储材料具有钨氧化物为例,离子供应层可包括溶解于硫属化物(chalcogenide)的金属离子。硫属化物可为硒化物(selenide)、硫化物(sulfide)或碲化物(telluride),金属离子可由铜、锌、银或其他金属所提供。此外,在一实施例中,第二电极608可形成于离子供应层上,用以连接存储器以控制电路。
依据实施方式的不同,形成的金属氧化物存储材料可应用于电阻式存储材料,举例来说,应用于一电阻式随机存取存储器(resistive random access memory,RRAM)装置。图6B绘示一RRAM存储单元650。金属氧化物存储材料具有一电阻,此电组可通过提供例如是电压或电流的刺激进行调节。电阻的改变是由于来自金属氧化物的非计量离子(non-stoichiometric ions),自一电极迁移至其他电极所造成。如图所示,存储单元650包括一顶导体652、一底导体654以及一连接底导体654的插塞结构656。在实施例中,插塞结构656设置于一层内绝缘体658之内。插塞结构可包括金属,例如是钨、钽、钛、锌以及存储材料660,存储材料660包括对应的金属氧化物形成于插塞结构中的金属上。在一实施例中,顶导体652可为一钝性电极(inert electrode)。
图7~图10绘示本发明实施例在多个内连接结构中,形成金属氧化物于选定的电极上的方法。一般来说,存储器材料的金属氧化物可利用热氧化(例如是一快速热氧化工艺)形成于选定的电极上。除了使用一高温工艺外,作为内连接的电极(例如层内导体)在热氧化中需要被保护。氧化硅或氮化硅常被用以在热氧化中作为一保护层,在结束热氧化后再行移除。在其他实施例中,也可使氧化物形成于所有电极上,接着利用蚀刻工艺移除形成于内连接电极的氧化物。上述两种移除方法可能会对内连接结构造成损害。因此,如第7至10图所绘示,本发明提供一种低温工艺,可轻易地结合一内连接工艺,用以简化在存储器装置中形成金属氧化物。
图7绘示一部分存储器装置700。部分存储器装置700可利用如图1~图3所绘制的工艺步骤形成。如图所示,部分存储器装置700包括多个电极设置于多个插塞结构中。每一插塞结构形成于一层内绝缘体710中,且连接至一导电区域708。扩散阻隔层712排列于每一插塞结构。金属材料可包括钨、钛、钽等。图中绘示三电极702、704、706。
如图8所示,感光材料802沉积于电极702、704、706与层内绝缘体710之上。在一些实施例中,感光材料802可使用旋转涂布工艺进行沉积。感光材料802可为光刻胶材料,光刻胶材料是用于微电路装置生产的光刻工艺中。第一热加工(例如是软烘烤)可用于沉积的感光材料802上,用以移除在感光材料上过多的溶剂。
在一实施例中,存储器单元系生产于电极704上。如图9所示,掩模902是放置于感光材料802上。掩模902包括开孔904,用以使辐射光线通过,举例来说,辐射光线具有波长在紫外光例如190nm-250nm或深紫外光例如248nm的范围,可直接朝向电极704辐射。电极702与706被掩模所遮蔽,因此不会曝露于辐射光线中。感光材料802包括一组成,此组成为一光酸产生剂,用以在曝露于辐射光线908时形成光酸906。在一些实施例中,光酸为一氧化反应物。光酸可形成一氧化物,例如是金属氧化物形成于电极704上。在曝露于(例如是)紫外光后,感光材料802进行一第二热加工(例如是一曝光后烘烤),用以促进光酸906的形成。第二热加工通常在大约100℃至110℃下进行,不会超过120℃。在第二热加工后,感光材料802可进行一光学显影工艺,用以溶解曝光过的感光材料802。曝光与未曝光的感光材料皆可利用一干法移除工艺或一清洁工艺移除。在一些实施例中,干法移除工艺例如可在一氧气等离子体中进行一光刻工艺。
如图10所示,在氧化反应物与电极704的交互作用后,一氧化物1002形成于电极704上。被遮蔽的电极702与706维持未反应以及完整的状态。同时,一氧化扩散阻隔层1004形成于靠近电极704的表面。因此,本发明实施例的方法提供一低温工艺,用以形成氧化物存储器材料(例如是一金属氧化物),且允许一存储器单元直接形成于一选定的电极表面,且可自动对齐(self-aligned)于此电极。以钨为电极材料704的一范例,氧化物1002可为一钨氧化物,具有WOX的组成,其中x介于范围1至3。以氮化钛为扩散阻隔层712的一范例,氧化扩散阻隔层1002可为包含氮的钛氧化物,具有TiNOx的组成。金属氧化物1002可具有各种特性,例如厚度,可通过曝露于辐射光线的时间、曝光后烘烤时间与温度,以及其他因素决定,在工艺中具有高度的弹性。
图11~图13绘示本发明实施例结合CMOS工艺形成一氧化存储器材料的方法。如图所示,提供一部分存储器装置1100。部分存储器装置包括半导体衬底1102。层内绝缘体1104位于半导体衬底1102之上。层内绝缘体1104可为氧化硅、氮化硅、氮氧化硅、一高介电材料、一低介电材料或一混合材料。第一电极1106与第二导电特征1108设置于层内绝缘体1104内,第一电极1106与第二导电特征1108例如是一层内连接器或插塞,或者一导电线例如是一字线。如图所示,在半导体衬底1102中,第一电极1106延伸以连接一第一导电区域1110(例如是一源极区),第二导电特征1108延伸以连接一第二导电区域1112(例如是一汲极区)。第一电极1106与第二导电特征1108可具有相同或不同的金属材料。在另一实施例中,第一电极1106与第二导电特征可个别以混合材料形成(例如混合金属材料或金属材料混合半导体材料)。依据实施例,第一电极在被电极材料填满前可为一插塞结构,插塞结构包括一扩散阻隔层1114。部分存储器装置1100也可包括一栅极结构1116,栅极结构1116通过一栅极氧化物1118与半导体衬底1102绝缘,且栅极结构1116位于一通道区域1120之上,通道区域1120介于第一导电区域1110与第二导电区域1112之间。
在一实施例中,存储器装置可设置于第一电极1106上,并连接第一导电区域1110。参照图12,感光材料1202沉积于层内绝缘体1104、扩散阻隔层1114、第一电极1106以及第二导电特征1108之上。感光材料1202进行一第一热加工(例如是软烘烤),用以移除过多的溶剂。掩模1204放置于感光材料1202上。掩模1204设置有开孔1206,使辐射光线得以到达第一电极1106之上的感光材料,第二导电特征1108被遮蔽,因此不会被曝光。感光材料1202包括一光酸产生剂,用以在曝露于辐射光线1208的部分形成光酸1210。在一些实施例中,光酸可为一氧化反应物。如图12所示,光酸1210使第一电极1106在靠近表面处形成氧化物1212。在经过曝光后,感光材料1202可进行一第二热加工(例如一曝光后烘烤),以进一步促进光酸1210的形成。
如图13所示,氧化物1302是由第一电极1106的氧化形成于第一电极1106的一表面上。第二导电特征1108维持未反应与作为一内连接导体。第一电极包括一金属材料于其表面上。在一些实施例中,氧化物可为一金属氧化物,适用于可编程金属化单元或电阻式随机存取存储器的存储器材料。在一实施例中,金属材料可为氧化钨,具有WOX的组成,其中x介于1至3的范围。同时,一氧化扩散阻隔层1304形成于靠近第一电极1106的一表面。在另一实施例中,以氮化钛为扩散阻隔层1114,氧化扩散阻隔层1304可为一包含氮的钛氧化物,具有TiNOx的组成。金属氧化物1302的特性,例如是厚度可通过曝露于辐射光线的时间、曝光后烘烤时间与温度,以及其他因素决定。
在其他实施例中,可形成一离子供应层于氧化物之上,用以形成存储器单元(例如是可编程金属化单元或其他存储器单元)。以氧化钨为存储器材料,离子供应层可包括金属。金属可例如是铜、银、锌等。离子供应层也可为一对应的硫属化物(碲化物、硒化物或硫化物),离子可溶解于硫属化物中。在一些实施例中,一顶电极可形成于离子供应层上,用以连接存储器单元以控制电路。
在另一实施例中,一顶电极可形成于金属氧化物存储材料上,且一电阻式存储器(例如是一电阻式随机存取存储器)可被执行。
图14绘示本发明实施例的集成电路组成的制造方法的工艺流程图1140。此方法包括以下步骤:
步骤1404:提供已部份形成的存储器装置100。
步骤1406:形成一第一有源元件于一衬底上,第一有源元件可包括位于一插塞结构中的电极302,插塞结构是位于一层内绝缘体104中。电极302包括一金属,金属具有一金属表面。
步骤1408:沉积一感光材料402于一电极表面上。
步骤1410:曝露感光材料402于辐射光线502。感光材料包括一光酸产生剂,可形成光酸504,光酸504诱导在金属表面的金属氧化,以形成一金属氧化层602。
步骤1412:形成一第二有源元件于金属氧化层上。
步骤1414:其他工艺步骤,例如是金属化(metallization)或钝化(passivation)等。
上述步骤列出在形成存储器材料的氧化物(例如是一金属氧化物)。在其他实施例中,另一工艺步骤1412更可形成一离子供应层或一第二电极层于氧化物存储材料上作为一存储器单元(例如是一电阻式随机存取存储器或一可编程金属化单元)。在一些实施例中,氧化物存储材料适用于一导电桥的电解形成与电解退化。
在一实施例中,一存储器结构包括一第一电极、一第二电极、一离子供应层以及一金属氧化物存储材料,金属氧化物存储材料适用于一导电桥的电解形成与电解退化。第一电极可包括一第一金属材料或至少一第一金属材料靠近电极的一表面。金属氧化物存储材料可透过一光酸氧化第一电极而形成,光酸为一氧化反应物,透过将感光材料曝露于辐射光线(例如波长介于紫外光或深紫外光范围的光线)而形成。离子供应层可为一第二电极或一硫属化物,硫属化物包括一第二金属材料的离子。第二金属材料例如是铜、锌或银。硫属化物可为碲化物、硒化物或硫化物,端视不同的应用而定。在一实施例中,第二电极位于离子供应层上且连接存储器装置于各种控制电路。此存储器结构的应用系于图15与图16中提供。
使用图1~图6B所绘示的方法而形成的存储器材料可显示出可编程电阻的特性,且可应用于如图6B所绘示的电阻式随机存取存储器650。
图15A与图15B绘示图6B的电阻式随机存取存储器的量测电流为供应电压的函数的图形(I-V图)。在本实施例中,插塞结构具有钨。具有氧化钨的存储器材料660透过图1~图6B所绘示的方法形成于金属钨上。在一实施例中,电压(正或负)供应于顶导体652,且底导体654接地。在图15A中,图形1514绘示制造RRAM单元650的工艺。当电压供应自0至大约-4.5伏特,极少或没有电流产生。RRAM单元650处于一高电阻状态。当电压供应超过-4.5伏特,RRAM单元650转换为一低电阻状态,并产生一突然的电流增益(50μA)。在设定与复位的过程中,RRAM单元650可被编程为各种状态或位数。
参照图15B,图形1516绘示电阻式随机存取(RRAM)单元650在设定与复位过程的一I-V图。在RRAM单元650形成后,RRAM单元650位于一低电阻状态。复位(擦除)RRAM单元650,如图所示,通过在存储单元内施加大约+4伏特的电压供应于顶导体652,导通电流随之降低,使RRAM单元650回复至一高电阻状态。设定(编程)RRAM单元650,可供应一负电压于顶导体652,使RRAM单元650转变为一低电阻状态。依照供应设定电压的大小,存储单元可转变为各种电阻状态。可通过供应一合适的读取电压并量测对应的读取电流,决定每一电阻状态。
使用如图1~图6绘示的方法形成的存储器材料显现出可编程金属化特性,且可用于如图6A所绘示的可编程金属化(PMC)单元600。图16绘示PMC单元600在形成、设定与复位操作的I-V图形1616。在本实施例中,存储器单元在一高电阻状态,在存储器单元中并未侦测到电流。电压(正或负)供应于第二电极608,导电区域(连接电极302)接地。当供应一大于约+1.7伏特的形成电压至PMC单元600,电流产生一突然的增益。在形成后,供应一大约为+1伏特的设定电压用以编程PMC单元600,且PMC单元600转换为一低电阻状态。在编程后执行一复位操作,供应一大约为-1伏特的复位电压,且PMC单元600转换为一高低电阻状态。如电阻对电压(R-V)图形1618所绘示,PMC单元600显现出一期待的导通/关闭电阻比例,此比例高于106。通过供应一合适的读取电压并量测对应的读取电流,决定PMC单元600的电阻状态(高电阻或低电阻)。读取电压的大小不大于设定电压或复位电压。
图17、图18分别绘示依照现有技术的热处理工艺的一具有金属氧化物的顶电极图案以及依照本发明的工艺的一具有金属氧化物的顶电极图案。
图17绘示一包括钨插塞的结构,插塞具有一淡化钛衬垫,此衬垫延伸通过一具有氧化硅的层内绝缘体。插塞接触底层电路,在本实施例中底层电路为铝线。在图17中,使用热氧化于核心表面所形成的金属氧化物大约为66nm厚,而衬垫的氧化物1700则非常薄,大约为1nm厚,且在图形中并不明显。
相对地,图18绘示一类似的结构,包括具有一钛衬垫(大约为13nm厚)钨插塞,衬垫延伸通过一具有氧化硅的层内绝缘体。在图18中,金属氧化物是以本发明的制造方法形成,包括使用感光材料曝露于辐射光线,以诱导氧化。如图所示,核心表面的氧化物大约为50nm厚,与衬垫的氧化物1800的厚度实质上相同。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (22)
1.一种集成电路的构件的制造方法,包括:
形成一第一有源元件于一衬底上,该第一有源元件包括一金属,该金属具有一金属表面;
沉积一感光材料于该金属表面;
曝露该感光材料于一辐射光线中,诱导在该金属表面的该金属氧化,以形成一金属氧化层;以及
形成一第二有源元件于该金属氧化层上。
2.根据权利要求1所述的制造方法,其中该感光材料在辐射后产生一氧化反应物。
3.根据权利要求1所述的制造方法,其中该感光材料包括一光酸产生剂,该辐射光线具有一波长,该波长通过该光酸产生剂诱导光酸形成。
4.根据权利要求1所述的制造方法,其中该金属为一过渡金属。
5.根据权利要求1所述的制造方法,其中该第一有源元件包括一第一电极,该第一电极具有该金属表面,且第二有源元件包括一第二电极,使得该集成电路的构件包括一可编程电阻存储单元。
6.根据权利要求5所述的制造方法,其中该第一电极为一插塞结构,该插塞结构包括一核心与一衬垫在一层内绝缘体中。
7.根据权利要求6所述的制造方法,其中该核心包括该金属,该衬垫包括一扩散阻隔层。
8.根据权利要求6所述的制造方法,其中在该衬垫中的材料的一氧化物形成于靠近该金属表面。
9.根据权利要求8所述的制造方法,其中在该衬垫中的材料的氧化物具有与在该核心上的金属氧化物相同的厚度。
10.根据权利要求1所述的制造方法,其中该第二有源元件包括一离子源层位于该金属氧化层上,且该制造方法包括形成一电极于该离子源层上。
11.根据权利要求1所述的制造方法,更包括在形成该金属氧化层后,移除该感光材料。
12.一集成电路存储器,该存储器是依据权利要求9所述的方法所制造。
13.一种集成电路的构件的制造方法,包括:
形成多个第一有源元件于一衬底上,每一这些第一有源元件具有一金属,该金属具有一金属表面;
沉积一感光材料于这些第一有源元件的该金属表面;
透过一掩模,直接辐射光线至选定的这些第一有源元件的金属表面上的感光材料,同时阻挡光线辐射至未选定的这些第一有源元件的金属表面上的感光材料,用以诱导选定的这些第一有源元件的金属表面上的金属氧化,以形成一金属氧化层;以及
形成多个第二有源元件于选定的这些第一有源元件上的金属氧化层。
14.根据权利要求13所述的制造方法,其中未被选定的这些第一有源元件包括层内导体。
15.根据权利要求13所述的制造方法,其中该感光材料在辐射后产生一氧化反应物。
16.根据权利要求13所述的制造方法,其中该金属为一过渡金属。
17.一种集成电路组成的制造方法,包括:
形成一包括一核心与一衬垫的第一电极,该核心包括一金属,该金属具有一金属表面;
沉积一感光材料于该金属表面上;
曝露该感光材料于一辐射光线中,诱导在该金属表面的金属以及靠近该金属表面的衬垫氧化,以形成一介电层,该介电层包括一金属氧化层与在该衬垫内的材料的一氧化物;
形成一离子源层于该介电层上;以及
形成一电极于该离子源层上。
18.根据权利要求17所述的制造方法,其中该感光材料在辐射后产生一氧化反应物。
19.根据权利要求17所述的制造方法,其中该感光材料包括一光酸产生剂,该辐射光线具有一波长,该波长通过该光酸产生剂诱导光酸形成。
20.根据权利要求17所述的制造方法,其中金属为一过渡金属,且该衬垫包括一扩散阻隔层。
21.根据权利要求17所述的制造方法,其中在该衬垫内的材料的氧化物具有与在该核心上的金属氧化物相同的厚度。
22.根据权利要求17所述的制造方法,更包括在形成该金属氧化层后,移除该感光材料。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361778518P | 2013-03-13 | 2013-03-13 | |
US61/778,518 | 2013-03-13 | ||
US13/895,059 | 2013-05-15 | ||
US13/895,059 US8962466B2 (en) | 2013-03-13 | 2013-05-15 | Low temperature transition metal oxide for memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104051616A CN104051616A (zh) | 2014-09-17 |
CN104051616B true CN104051616B (zh) | 2017-04-12 |
Family
ID=51504218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310319350.XA Active CN104051616B (zh) | 2013-03-13 | 2013-07-25 | 一种集成电路的构件的制造方法及利用此方法制作的元件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104051616B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106159084B (zh) * | 2015-04-01 | 2019-03-01 | 旺宏电子股份有限公司 | 电阻式随机存取存储器顶电极的镶嵌工艺 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI287312B (en) * | 2003-05-28 | 2007-09-21 | Chi Mei Optoelectronics Corp | Organic light emitting diode display panel and manufacturing method thereof |
CN101877355A (zh) * | 2009-04-29 | 2010-11-03 | 旺宏电子股份有限公司 | 存储器装置及制造、操作该装置的方法 |
TW201042779A (en) * | 2009-05-28 | 2010-12-01 | Samsung Electro Mech | Metallic laminate and manufacturing method of light emitting diode package using the same |
CN102136547A (zh) * | 2010-01-25 | 2011-07-27 | 旺宏电子股份有限公司 | 具有离子缓冲层的可编程金属化装置及其制造方法 |
CN102184744A (zh) * | 2010-01-19 | 2011-09-14 | 旺宏电子股份有限公司 | 具有场增强排列的存储器装置及其制造方法 |
CN102610263A (zh) * | 2011-01-21 | 2012-07-25 | 旺宏电子股份有限公司 | 存储器装置和操作这些存储器装置的方法 |
-
2013
- 2013-07-25 CN CN201310319350.XA patent/CN104051616B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI287312B (en) * | 2003-05-28 | 2007-09-21 | Chi Mei Optoelectronics Corp | Organic light emitting diode display panel and manufacturing method thereof |
CN101877355A (zh) * | 2009-04-29 | 2010-11-03 | 旺宏电子股份有限公司 | 存储器装置及制造、操作该装置的方法 |
TW201042779A (en) * | 2009-05-28 | 2010-12-01 | Samsung Electro Mech | Metallic laminate and manufacturing method of light emitting diode package using the same |
CN102184744A (zh) * | 2010-01-19 | 2011-09-14 | 旺宏电子股份有限公司 | 具有场增强排列的存储器装置及其制造方法 |
CN102136547A (zh) * | 2010-01-25 | 2011-07-27 | 旺宏电子股份有限公司 | 具有离子缓冲层的可编程金属化装置及其制造方法 |
CN102610263A (zh) * | 2011-01-21 | 2012-07-25 | 旺宏电子股份有限公司 | 存储器装置和操作这些存储器装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104051616A (zh) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512799B (zh) | 積體電路之構件的製造方法及利用此方法製作之元件 | |
TWI595560B (zh) | 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構 | |
US8581364B2 (en) | Resistance memory devices and methods of forming the same | |
KR100672274B1 (ko) | Rram 메모리 셀 전극 | |
JP5649722B2 (ja) | 抵抗変化型メモリセル構造および方法 | |
US7332370B2 (en) | Method of manufacturing a phase change RAM device utilizing reduced phase change current | |
US8941089B2 (en) | Resistive switching devices and methods of formation thereof | |
CN102484114B (zh) | 非易失性半导体存储装置及其制造方法 | |
TWI385790B (zh) | 相變化記憶體之多晶矽栓塞雙極性電晶體 | |
JP2008182234A (ja) | 相変化記憶素子およびその形成方法 | |
JP2006344976A (ja) | 相変化記憶素子及びその製造方法 | |
TW201212027A (en) | Memory element and memory device | |
JP5043044B2 (ja) | 半導体記憶装置の製造方法 | |
CN105609631B (zh) | 相变化存储装置及其制造方法 | |
CN104051616B (zh) | 一种集成电路的构件的制造方法及利用此方法制作的元件 | |
US11476417B2 (en) | Phase change memory and method of fabricating the same | |
CN105789439A (zh) | 一种Cu基阻变存储器的制备方法及存储器 | |
CN105336851B (zh) | 相变化记忆体结构的制造方法 | |
CN105428525B (zh) | 相变化记忆体及其制造方法 | |
CN105428533B (zh) | 相变化记忆体的制造方法 | |
US9525132B1 (en) | Method for fabricating phase change memory device | |
CN105428529B (zh) | 相变化记忆体的制造方法 | |
CN105405969B (zh) | 相变化记忆体结构的制造方法 | |
KR20090020826A (ko) | 상변화 메모리 소자의 제조 방법 | |
KR101096436B1 (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |