CN105789439A - 一种Cu基阻变存储器的制备方法及存储器 - Google Patents
一种Cu基阻变存储器的制备方法及存储器 Download PDFInfo
- Publication number
- CN105789439A CN105789439A CN201610258342.2A CN201610258342A CN105789439A CN 105789439 A CN105789439 A CN 105789439A CN 201610258342 A CN201610258342 A CN 201610258342A CN 105789439 A CN105789439 A CN 105789439A
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- bottom electrode
- compound buffer
- compound
- copper bottom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 150000001875 compounds Chemical class 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000000203 mixture Substances 0.000 claims abstract description 22
- 239000007784 solid electrolyte Substances 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims description 126
- 229910052802 copper Inorganic materials 0.000 claims description 89
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 229910052732 germanium Inorganic materials 0.000 claims description 23
- 239000008151 electrolyte solution Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000010612 desalination reaction Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910016344 CuSi Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 2
- -1 and therefore Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002687 intercalation Effects 0.000 description 2
- 238000009830 intercalation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910016553 CuOx Inorganic materials 0.000 description 1
- 229910007159 Si(CH3)4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种Cu基阻变存储器的制备方法及存储器，该制备方法包括：对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；在所述化合物缓冲层上沉积固态电解液材料；在所述固态电解液材料上沉积上电极形成存储器。在上述技术方案中，通过在铜下电极与固态电解液材料之间插入能够阻止铜下电极被氧化的化合物缓冲层，以有效避免固态电解液材料生长时对铜下电极的氧化，使电极界面不会因为氧化而变粗糙，从而解决现有技术中Cu基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题，进而提高器件的可靠性和良率。
Description
技术领域
本发明属于集成电路制造技术领域，特别涉及一种Cu基阻变存储器的制备方法及存储器。
背景技术
阻变存储器是一种新型的不挥发存储技术，由于其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料、金属氧化物材料、有机材料等。由Cu离子或Ag离子主导的金属电桥型阻变存储器是阻变器件的主要类型之一，其结构通常由含Cu或Ag等活泼金属电极、固态电解液材料(如硫族化合物材料、金属氧化物等)、以及惰性电极(如Pt、Pd、Ru、TaN等)构成。金属电桥型阻变存储器的机理可以通过Cu或Ag离子的氧化还原反应来描述。以Cu基阻变器件为例，在编程时，Cu原子在电场作用下离化后，注入固态电解液材料，经与电子结合还原成Cu原子，当Cu金属细丝将两端金属电极相连时，器件的电阻状态就从高阻态转变为低阻态；擦除过程与编程过程正好相反，金属导电通道在外电场的作用下发生断裂，器件电阻从低阻态转变高阻态。
Cu在先进半导体制程中作为互连线材料而广泛使用，因此，Cu基阻变存储器非常容易集成于标准CMOS工艺的后端制程中。固态电解液材料通常为金属氧化物，通过溅射或热氧化等方法生长于Cu电极之上。然而，在生长过程中，由于氧的存在，容易将Cu电极表面氧化，使电极界面变粗糙，从而导致可靠性低、器件良率低的问题。
发明内容
本发明实施例提供一种Cu基阻变存储器的制备方法及存储器，解决现有技术中Cu基阻变存储器可靠性和器件良率较低的技术问题。
本申请实施例提供一种Cu基阻变存储器的制备方法，所述方法包括：
对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；
在所述化合物缓冲层上沉积固态电解液材料和上电极；
构图形成存储器。
可选的，所述对铜下电极构图化合处理生成化合物缓冲层，包括：
对所述铜下电极构图硅化处理生成Cu、Si及N的化合物缓冲层；或者
对所述铜下电极构图硅化处理生成Cu、Ge及N的化合物缓冲层。
可选的，所述Cu、Si及N的化合物缓冲层或Cu、Ge及N的化合物缓冲层的厚度为1nm～100nm。
可选的，在所述对铜下电极构图化合处理生成化合物缓冲层之前，所述方法还包括：
在所述铜下电极上的介质层上构图开孔洞，通过所述孔洞局部暴露所述铜下电极；
所述对铜下电极构图化合处理生成化合物缓冲层，具体为：
对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层。
可选的，所述硅化处理或锗化处理在含硅气体或含锗气体中反应完成。
可选的，所述硅化处理或锗化处理通过硅或锗的离子注入方法完成。
可选的，在所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层之前，所述方法还包括：
在含氢气体中对所述被暴露的所述铜下电极进行还原处理。
可选的，所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层，包括：
对被暴露的所述铜下电极硅化处理获得铜和硅的化合物；在含氮气体中对所述铜和硅的化合物进行淡化处理获得Cu、Si及N的化合物缓冲层；或者
对被暴露的所述铜下电极锗化处理获得铜和锗的化合物；在含氮气体中对所述铜和锗的化合物进行氮化处理获得Cu、Ge及N的化合物缓冲层。
本申请实施例还提供一种Cu基阻变存储器，包括：
铜下电极和介质层，所述介质层设置在所述铜下电极的上方，且所述介质层中开设有一孔洞；
化合物缓冲层，嵌入设置在所述铜下电极中位于所述孔洞正下方，所述化合物缓冲层为Cu、Si及N的化合物或Cu、Ge及N的化合物；
固态电解液材料，设置在所述化合物缓冲层和所述介质层的上方，及设置在所述孔洞的洞壁内；
上电极，设置所述固态电解液材料上。
可选的，所述化合物缓冲层的厚度为1nm～100nm。
本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果：
在制备Cu基阻变存储器时，通过在铜下电极与固态电解液材料之间插入能够阻止铜下电极被氧化的化合物缓冲层，以有效避免固态电解液材料生长时对铜下电极的氧化，使电极界面不会因为氧化而变粗糙，从而解决现有技术中Cu基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题，进而提高器件的可靠性和良率。
附图说明
图1为本申请实施例提供的一种Cu基阻变存储器的制备方法示意图；
图2为本申请实施例提供的制备Cu基阻变存储器时的开孔示意图；
图3为本申请实施例提供的制备Cu基阻变存储器时的化合处理示意图；
图4为本申请实施例提供的制备Cu基阻变存储器时的固态电解液材料生成示意图；
图5为本申请实施例提供的制备Cu基阻变存储器时的上电极生成示意图。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。
在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。
实施例
请参考图1，本申请实施例提供一种Cu基阻变存储器的制备方法，包括：
S12：对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；
S13：在所述化合物缓冲层上沉积固态电解液材料；
S14：在所述固态电解液材料上沉积上电极形成存储器。
在具体实施过程中，本申请实施例在执行S12对铜下电极构图化合处理生成化合物缓冲层之前，先完成制备Cu基阻变存储器的前期工艺S11。
S11，开孔暴露铜下电极。
在该步骤中，如图2所示，在铜下电极10上的介质层20上构图开孔洞30。孔洞30用于局部暴露铜下电极，进而可以对被暴露的铜下电极10进行硅化处理或锗化处理生成化合物缓冲层。与此同时，孔洞30还用于定义存储介质层的单元面积大小，即孔洞30暴露的铜下电极的面积大小就是存储介质层的单元面积大小。介质层20可以是氧化硅、氮化硅等材料，可以通过光刻以及刻蚀的办法在介质层20上形成孔洞30。通过该步骤，完成制备Cu基阻变存储器的前期工艺之后，执行S12。
S12，对铜下电极构图化合处理生成化合物缓冲层40。
在该步骤中，可以对铜下电极10构图硅化处理或锗化处理生成CuSiN或CuGeN化合物缓冲层40，其中CuSiN表示元素Cu、Si及N的化合物，CuGeN表示元素Cu、Ge及N的化合物。CuSiN或CuGeN层可以提高器件低阻态阻值，从而降低器件的功耗。制备CuSiN或CuGeN时可以采用自对准工业，在铜下电极10上自对准形成，制备成本低廉，且避免了额外金属插层导致器件面积扩大的问题。
制备CuSiN或CuGeN化合物缓冲层时，具体可以包含如下步骤：
步骤1、还原处理。在含氢气体中对被暴露的铜下电极10进行还原处理，去除Cu表面的自然氧化层。其中，含氢气体可以为H2、H2O、H2/N2混合物、NH3等。还原处理时，可以通过在一定温度下(如200℃-500℃)，将Cu暴露于含氢气体中，该过程也可以伴有等离子体的产生，将表层的CuOx还原为Cu。
步骤2、硅化或锗化处理。硅化或锗化的方法主要有：在含硅气体中硅化/在含锗气体中锗化；通过硅/锗等离子体进行表面处理；通过硅/锗的离子注入的方法进行处理。
下面以硅化为例，包含如下三种方式：(1)在高温的含硅气体中硅化；(2)通过硅等离子体进行表面处理；(3)通过硅的离子注入的方法硅化。以第(1)种硅化方法为例，通过在一定高温(如200℃-500℃)下，铜下电极10局部暴露于含硅的气体中，Cu金属与气体发生化学反应，硅化生成CuSi化合物。在该实施例中，含硅的气体可以是SiH4、SiH2Cl2、Si(CH3)4等气体，化学反应的恒定气压小于20Torr。可以在加热的条件下，在硅烷(SiH4)气氛下进行，温度可以为100℃-500℃，硅烷浓度可以为0.01％-30％。在第(3)种方法中，硅的离子注入时，介质层20同时起掩模层的作用，形成的CuSi的化合物厚度范围为0.5nm～500nm。需要说明的是，CuSi并不代表其化合物的固定化学式，铜与硅的化学计量比也不仅限于1∶1，其化学计量比与形成的工艺参数有关，例如气体流量，温度、时间等。同样的，锗化处理获得的CuGe的化合物厚度范围也可以为0.5nm～500nm，CuGe同样不代表其化合物的固定化学式，铜与锗的化学计量比也不仅限于1∶1，其化学计量比与形成的工艺参数有关，例如气体流量，温度、时间等。
步骤3、氮化处理。完成硅化或锗化后，在一定温度下(如100℃-500℃)，可以将CuSi或CuGe的化合物进一步暴露于含氮气体中进行氮化处理，生成CuSiN或CuGeN层，形成化合物缓冲层40。其中，含氮气体可以为N2、NH3等，该过程也可以伴有等离子体的产生，最终形成的CuSiN或CuGeN化合物缓冲层40，该化合物缓冲层的厚度可以为1nm～100nm。
通过上述步骤1～3完成化合物缓冲层40的制备后，进一步执行S13。
S13，在CuSiN或CuGeN化合物缓冲层40上形成固态电解质材料50。
在该步骤中，通过在图3所示的结构上，沉积固态电解液材料50(如GeS，TaOx，HfOx，AlOx等)，形成如图4所示结构。其中，本申请实施例并不限制固态电解液材料50的种类和沉积方法。
S14，在固态电解质材料50上沉积上电极60形成存储器。
在该步骤中，通过在图4所示的结构上，可以通过PVD(PhysicalVaporDeposition，指利用物理过程实现物质转移)沉积金属导电材料(如Ta、Ti、TaN等)作为上电极60，覆盖固态电解液材料50，形成如图5所示的Cu基阻变存储器。其中，本申请实施例同样不限制上电极60的金属材料种类和沉积方法。
至此，图1所示的一种Cu基阻变存储器制备过程完成。
基于上述一种Cu基阻变存储器的制备方法，本申请实施例还对应提供一种Cu基阻变存储器，该存储器包括，如图5所示：
铜下电极10和介质层20，所述介质层20设置在所述铜下电极10的上方，且所述介质层20中开设有一孔洞；
化合物缓冲层40，嵌入设置在所述铜下电极10中位于所述孔洞正下方，所述化合物缓冲层40为Cu、Si及N的化合物或Cu、Ge及N的化合物；
固态电解液材料50，设置在所述化合物缓冲层40和所述介质层20的上方，及设置在所述孔洞的洞壁内侧；
上电极60，设置所述固态电解液材料50上。
其中，所述化合物缓冲层40的厚度为1nm～100nm，用于有效避免固态电解液材料50生长时对Cu电极的氧化，提高器件的可靠性与良率。
通过上述技术方案的一个或多个实施例，至少具有如下技术效果：
1)、通过在Cu电极与固态电解液材料间插入CuSiN化合物或CuGeN化合物缓冲层，可以有效避免固态电解液材料生长时对Cu电极的氧化，提高器件的可靠性与良率。
2)、CuSiN或CuGeN自对准形成于Cu电极之上，制备成本低廉，且避免了额外金属插层导致器件面积扩大的问题。
3)、通过CuSiN或CuGeN层可以提高器件低阻态阻值，从而降低器件的功耗。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
Claims (10)
1.一种Cu基阻变存储器的制备方法，其特征在于，所述方法包括：
对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；
在所述化合物缓冲层上沉积固态电解液材料；
在所述固态电解液材料上沉积上电极形成存储器。
2.如权利要求1所述的方法，其特征在于，所述对铜下电极构图化合处理生成化合物缓冲层，包括：
对所述铜下电极构图硅化处理生成Cu、Si及N的化合物缓冲层；或者
对所述铜下电极构图硅化处理生成Cu、Ge及N的化合物缓冲层。
3.如权利要求2所述的方法，其特征在于，所述Cu、Si及N的化合物缓冲层或Cu、Ge及N的化合物缓冲层的厚度为1nm～100nm。
4.如权利要求1～3任一所述的方法，其特征在于，在所述对铜下电极构图化合处理生成化合物缓冲层之前，所述方法还包括：
在所述铜下电极上的介质层上构图开孔洞，通过所述孔洞局部暴露所述铜下电极；
所述对铜下电极构图化合处理生成化合物缓冲层，具体为：
对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层。
5.如权利要求4所述的方法，其特征在于，所述硅化处理在含硅气体中反应完成；或，所述锗化处理在含锗气体中反应完成。
6.如权利要求4所述的方法，其特征在于，所述硅化处理通过锗的离子注入方法完成；或，所述锗化处理通过锗的离子注入方法完成。
7.如权利要求4所述的方法，其特征在于，在所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层之前，所述方法还包括：
在含氢气体中对所述被暴露的所述铜下电极进行还原处理。
8.如权利要求4所述的方法，其特征在于，所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层，包括：
对被暴露的所述铜下电极硅化处理获得铜和硅的化合物；在含氮气体中对所述铜和硅的化合物进行淡化处理获得Cu、Si及N的化合物缓冲层；或者
对被暴露的所述铜下电极锗化处理获得铜和锗的化合物；在含氮气体中对所述铜和锗的化合物进行氮化处理获得Cu、Ge及N的化合物缓冲层。
9.一种Cu基阻变存储器，其特征在于，包括：
铜下电极和介质层，所述介质层设置在所述铜下电极的上方，且所述介质层中开设有一孔洞；
化合物缓冲层，嵌入设置在所述铜下电极中位于所述孔洞正下方，所述化合物缓冲层为Cu、Si及N的化合物或Cu、Ge及N的化合物；
固态电解液材料，设置在所述化合物缓冲层和所述介质层的上方，及设置在所述孔洞的洞壁内侧；
上电极，设置所述固态电解液材料上。
10.如权利要求9所述的存储器，其特征在于，所述化合物缓冲层的厚度为1nm～100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610258342.2A CN105789439B (zh) | 2016-04-22 | 2016-04-22 | 一种Cu基阻变存储器的制备方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610258342.2A CN105789439B (zh) | 2016-04-22 | 2016-04-22 | 一种Cu基阻变存储器的制备方法及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789439A true CN105789439A (zh) | 2016-07-20 |
| CN105789439B CN105789439B (zh) | 2019-05-03 |
Family
ID=56399123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610258342.2A Active CN105789439B (zh) | 2016-04-22 | 2016-04-22 | 一种Cu基阻变存储器的制备方法及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789439B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256845A (zh) * | 2017-05-25 | 2017-10-17 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其制造方法 |
| CN107394040A (zh) * | 2017-07-18 | 2017-11-24 | 东北师范大学 | 一种抑制银导电通道过量生长的阻变存储器及其制备方法 |
| CN110459676A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力微电子有限公司 | 阻变存储器的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070197023A1 (en) * | 2006-02-22 | 2007-08-23 | Chartered Semiconductor Manufacturing, Ltd | Entire encapsulation of Cu interconnects using self-aligned CuSiN film |
| CN101409327A (zh) * | 2007-07-20 | 2009-04-15 | 旺宏电子股份有限公司 | 具有缓冲层的电阻式存储结构 |
| CN102044630A (zh) * | 2009-10-15 | 2011-05-04 | 复旦大学 | 基于溅射铜制备的CuSiO电阻型存储器及其制备方法 |
| CN102064154A (zh) * | 2009-11-05 | 2011-05-18 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN103515297A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104810476A (zh) * | 2015-05-07 | 2015-07-29 | 中国科学院微电子研究所 | 非挥发性阻变存储器件及其制备方法 |
-
2016
- 2016-04-22 CN CN201610258342.2A patent/CN105789439B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070197023A1 (en) * | 2006-02-22 | 2007-08-23 | Chartered Semiconductor Manufacturing, Ltd | Entire encapsulation of Cu interconnects using self-aligned CuSiN film |
| CN101409327A (zh) * | 2007-07-20 | 2009-04-15 | 旺宏电子股份有限公司 | 具有缓冲层的电阻式存储结构 |
| CN102044630A (zh) * | 2009-10-15 | 2011-05-04 | 复旦大学 | 基于溅射铜制备的CuSiO电阻型存储器及其制备方法 |
| CN102064154A (zh) * | 2009-11-05 | 2011-05-18 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN103515297A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104810476A (zh) * | 2015-05-07 | 2015-07-29 | 中国科学院微电子研究所 | 非挥发性阻变存储器件及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256845A (zh) * | 2017-05-25 | 2017-10-17 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其制造方法 |
| CN107394040A (zh) * | 2017-07-18 | 2017-11-24 | 东北师范大学 | 一种抑制银导电通道过量生长的阻变存储器及其制备方法 |
| CN110459676A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力微电子有限公司 | 阻变存储器的制备方法 |
| CN110459676B (zh) * | 2019-08-29 | 2023-05-23 | 上海华力微电子有限公司 | 阻变存储器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789439B (zh) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI415220B (zh) | 埋藏矽化物結構及其製造方法 | |
| TWI242262B (en) | Integrating n-type and p-type metal gate transistors | |
| TW564537B (en) | A method, apparatus, and system for enabling programming | |
| US8933536B2 (en) | Polysilicon pillar bipolar transistor with self-aligned memory element | |
| KR100672274B1 (ko) | Ｒｒａｍ 메모리 셀 전극 | |
| TWI385790B (zh) | 相變化記憶體之多晶矽栓塞雙極性電晶體 | |
| TWI331793B (en) | Method of manufacturing a pipe shaped phase change memory | |
| TW201936980A (zh) | 沈積方法 | |
| US8288750B2 (en) | Phase change memory device with air gap | |
| CN105789438B (zh) | 一种Cu基阻变存储器的制备方法及存储器 | |
| JP5036909B2 (ja) | 抵抗変化型素子及びその製造方法 | |
| TWI646709B (zh) | 相變化記憶體元件及其應用 | |
| TW201436317A (zh) | 電阻式記憶體裝置與其製造方法 | |
| TWI275564B (en) | Capacitor with nanotubes and method for fabricating the same | |
| TW200829509A (en) | Chalcogenide compound target, method of forming the chalcogenide compound target and method for manufacturing a phase-change memory device | |
| TW200834913A (en) | Phase change memory cell with filled sidewall memory element and method for fabricating the same | |
| JP2008022003A (ja) | 相変化物質層、相変化物質層形成方法、及びこれを利用した相変化メモリ装置の製造方法 | |
| TW200849685A (en) | Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same | |
| CN105789439A (zh) | 一种Cu基阻变存储器的制备方法及存储器 | |
| JP2007288016A (ja) | メモリ素子およびメモリ素子の製造方法 | |
| JP5043044B2 (ja) | 半導体記憶装置の製造方法 | |
| TW202141791A (zh) | 記憶體裝置、積體晶片與用於形成記憶體裝置的方法 | |
| US20130280880A1 (en) | Phase-change memory device and method of fabricating the same | |
| TW201021205A (en) | Phase-change memory devices and methods for fabricating the same | |
| US20140103281A1 (en) | Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |