CN105789438B - 一种Cu基阻变存储器的制备方法及存储器 - Google Patents

一种Cu基阻变存储器的制备方法及存储器 Download PDF

Info

Publication number
CN105789438B
CN105789438B CN201610258335.2A CN201610258335A CN105789438B CN 105789438 B CN105789438 B CN 105789438B CN 201610258335 A CN201610258335 A CN 201610258335A CN 105789438 B CN105789438 B CN 105789438B
Authority
CN
China
Prior art keywords
copper
compound
barrier layer
electrode
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610258335.2A
Other languages
English (en)
Other versions
CN105789438A (zh
Inventor
吕杭炳
刘明
刘琦
龙世兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610258335.2A priority Critical patent/CN105789438B/zh
Publication of CN105789438A publication Critical patent/CN105789438A/zh
Application granted granted Critical
Publication of CN105789438B publication Critical patent/CN105789438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种Cu基阻变存储器的制备方法及存储器，该制备方法包括：通过大马士革铜互连工艺在沟槽中形成铜引线，所述铜引线包含用于生长存储介质的铜下电极，所述铜引线设置于第一盖帽层上方；在所述铜引线上方形成第二盖帽层；在所述第二盖帽层上与所述铜下电极相对应的位置制作孔洞，所述孔洞用于暴露所述铜下电极；对所述铜下电极构图化合处理生成化合物阻挡层，所述化合物阻挡层为元素Cu、Si及N化合形成的化合物或者为元素Cu、Ge及N化合形成的化合物；在所述化合物阻挡层上沉积固态电解液材料和上电极。通过上述技术方案，解决了现有技术中Cu基阻变存储器中Cu离子的注入效率较高的技术问题，提高了存储器的疲劳特性。

Description

一种Cu基阻变存储器的制备方法及存储器
技术领域
本发明属于集成电路制造技术领域，特别涉及一种Cu基阻变存储器的制备方法及存储器。
背景技术
阻变存储器是一种新型的不挥发存储技术，由于其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料、金属氧化物材料、有机材料等。由Cu离子或Ag离子主导的金属电桥型阻变存储器是阻变器件的主要类型之一，其结构通常由含Cu或Ag等活泼金属电极、固态电解液材料(如硫族化合物材料、金属氧化物等)、以及惰性电极(如Pt、Pd、Ru、TaN等)构成。Cu在先进半导体制程中作为互连线材料而广泛使用，因此，Cu基阻变存储器非常容易集成于标准CMOS工艺的后端制程中。
金属电桥型阻变存储器的机理可以通过Cu或Ag离子的氧化还原反应来描述。以Cu基阻变器件为例，在编程时，Cu原子在电场作用下离化后，注入固态电解液材料，经与电子结合还原成Cu原子，当Cu金属细丝将两端金属电极相连时，器件的电阻状态就从高阻态转变为低阻态；擦除过程与编程过程正好相反，金属导电通道在外电场的作用下发生断裂，器件电阻从低阻态转变高阻态。
以Cu电极与固态电解液材料的界面为参考，在编程时Cu离子注入固态电解液材料，擦除时将Cu离子抽取出来。存储器可靠性的一个重要方面为疲劳特性，即器件循环编程擦除的次数。经研究发现，Cu基阻变存储器的疲劳特性失效行为主要为低阻态失效，源自于多次编程擦除后Cu离子在固态电解液材料内部的累积。如何减少Cu离子向固态电解液材料内部注入的注入效率，进而改善多次擦写后固态电解液材料中Cu离子的累积效应，成为了提高器件的疲劳特性时亟待解决的技术问题。
发明内容
本发明实施例提供一种Cu基阻变存储器的制备方法及存储器，用于减少Cu基阻变存储器中Cu离子向固态电解液材料内部注入的注入效率。
本申请实施例提供一种Cu基阻变存储器的制备方法，所述方法包括：
通过大马士革铜互连工艺在沟槽中形成铜引线，所述铜引线包含用于生长存储介质的铜下电极，所述铜引线设置于第一盖帽层上方；
在所述铜引线上方形成第二盖帽层；
在所述第二盖帽层上与所述铜下电极相对应的位置制作孔洞，所述孔洞用于暴露所述铜下电极；
对所述铜下电极构图化合处理生成化合物阻挡层，所述化合物阻挡层为元素Cu、Si及N化合形成的化合物或者为元素Cu、Ge及N化合形成的化合物；
在所述化合物阻挡层上沉积固态电解液材料和上电极。
可选的，所述对铜下电极构图化合处理生成化合物阻挡层，包括：
对所述铜下电极构图硅化处理生成Cu、Si及N的化合物阻挡层；或者
对所述铜下电极构图硅化处理生成Cu、Ge及N的化合物阻挡层。
可选的，所述Cu、Si及N的化合物阻挡层或Cu、Ge及N的化合物阻挡层的厚度为1nm～100nm。
可选的，所述在所述化合物阻挡层上沉积固态电解液材料和上电极之后，所述方法还包括：
对所述沉积固态电解液材料和所述上电极进行图形化形成存储器。
可选的，所述对所述铜下电极构图化合处理生成化合物阻挡层，包括：
对所述铜下电极进行硅化处理或锗化处理生成化合物阻挡层，其中，所述硅化处理在含硅气体中反应完成，所述锗化处理在含锗气体中反应完成。
可选的，所述硅化处理通过硅的离子注入方法完成；或，所述或锗化处理通过锗的离子注入方法完成。
可选的，在所述对所述铜下电极进行硅化处理或锗化处理生成化合物阻挡层之前，所述方法还包括：
在含氢气体中对所述被暴露的所述铜下电极进行还原处理。
可选的，所述对所述铜下电极进行硅化处理或锗化处理生成化合物阻挡层，包括：
对所述铜下电极硅化处理获得铜和硅的化合物；在含氮气体中对所述铜和硅的化合物进行淡化处理获得Cu、Si及N的化合物阻挡层；或者
对所述铜下电极锗化处理获得铜和锗的化合物；在含氮气体中对所述铜和锗的化合物进行氮化处理获得Cu、Ge及N的化合物阻挡层。
本申请实施还提供一种Cu基阻变存储器，包括：
铜引线和第一介质层，所述铜引线设置在所述第一介质层的沟槽中位于第一盖帽层上方，所述铜引线包含用于生长存储介质的铜下电极；
第二盖帽层，设置于所述铜引线上，且所述第二盖帽层中与所述铜下电极对应的位置开设有一孔洞；
化合物阻挡层，嵌入设置在所述铜下电极中位于所述孔洞正下方，所述化合物阻挡层为元素Cu、Si及N的化合物或元素Cu、Ge及N的化合物；
固态电解液材料，设置在所述化合物阻挡层和所述第二盖帽层的上方，及设置在所述孔洞的洞壁内侧；
上电极，设置所述固态电解液材料上。
可选的，所述化合物阻挡层的厚度为1nm～100nm。
本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果：
在制备Cu基阻变存储器时，通过在铜下电极与固态电解液材料之间插入能够含Cu、Si及N的化合物或含Cu、Ge及N的化合物阻挡层，减小编程时Cu离子的注入效率，从而解决现有技术中Cu基阻变存储器中Cu离子的注入效率较高的技术问题，改善多次擦写后固态电解液材料中Cu离子的累积效应，提高了存储器的疲劳特性。
附图说明
图1为本申请实施例提供的一种Cu基阻变存储器的制备方法示意图；
图2为本申请实施例提供的制备Cu基阻变存储器时的铜引线形成示意图；
图3为本申请实施例提供的Cu基阻变存储器的第二盖帽层制备示意图；
图4为本申请实施例提供的制备Cu基阻变存储器时的开孔示意图；
图5为本申请实施例提供的制备Cu基阻变存储器时的化合处理示意图；
图6为本申请实施例提供的制备Cu基阻变存储器时的固态电解液材料和上电极生成示意图；
图7为本申请实施例提供的制备Cu基阻变存储器时的构图示意图。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。
在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。
实施例
请参考图1，本申请实施例提供一种Cu基阻变存储器的制备方法，包括：
S11：通过大马士革铜互连工艺在沟槽中形成铜引线，所述铜引线包含用于生长存储介质的铜下电极，所述铜引线设置于第一盖帽层上方；
S12：在所述铜引线上方形成第二盖帽层；
S13：在所述第二盖帽层上与所述铜下电极相对应的位置制作孔洞，所述孔洞用于暴露所述铜下电极；
S14：对所述铜下电极构图化合处理生成化合物阻挡层，所述化合物阻挡层为元素Cu、Si及N化合形成的化合物或者为元素Cu、Ge及N化合形成的化合物；
S15：在所述化合物阻挡层上沉积固态电解液材料和上电极。
请参考图2，为通过大马士革铜互连工艺在沟槽中形成铜引线后，对铜引线进行CMP(Chemical Mechanical Polishing，化学机械抛光)制作完成后的剖面图。其中，铜引线包含两个部分501和502，501部分其上方不生长存储介质，502部分其上方用于生长存储介质为铜下电极，502部分通过钨栓塞903与MOS器件相连。钨栓塞903位于第二介质层100中，第二介质层100具体为层间绝缘介质层。
S11、在通过大马士革铜互连工艺在沟槽中形成铜引线。
在该步骤中，可以先在第一介质层101上开沟槽，然后在沟槽的内壁上形成扩散阻挡层401，再在内壁上形成有扩散阻挡层401的沟槽中制作铜引线。第一介质层101即为PMD(Pre-Metal Dielectric，前金属介电质沉积)层，它可以是掺磷的氧化硅、PSG(Phosphosilicate Glass，磷硅酸玻璃)等介质材料。第一介质层101与第二介质层100之间的为第一盖帽层201。第一盖帽层201的材料可以为SiN、SiON、SiC、SiCN等。
S12、在所述铜引线上方形成第二盖帽层202。
请参考图3，在该步骤中，可以通过PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)在铜引线上方沉积形成第二盖帽层。具体的，第二盖帽层202为SiN盖帽层，其厚度范围为20～2000nm。
S13，开孔暴露铜下电极502。
请参考图4，在该步骤中，在铜下电极502上的第二盖帽层202上构图开孔洞300。孔洞300用于局部暴露铜下电极502，进而可以对被暴露的铜下电极502进行硅化处理或锗化处理生成化合物阻挡层。与此同时，孔洞300还用于定义存储介质层的单元面积大小，即孔洞300暴露的铜下电极的面积大小就是存储介质层的单元面积大小。第二盖帽层202可以是氧化硅、氮化硅等材料，可以通过光刻以及刻蚀的办法在第二盖帽层202上形成孔洞300。
在实际刻蚀过程中，为避免去除光刻胶时的灰化工艺将铜引线氧化，通常会采用二次刻蚀工艺，具体方法是先光刻出孔洞图形，然后干法刻蚀将孔洞处盖帽层刻蚀掉一部分，之后用灰化工艺去除光刻胶，此时孔洞处盖帽层未被全部刻蚀完，保护了下面的铜引线而未使之氧化，最后经过二次刻蚀，将孔洞完全打开。例如，刚沉积完时，第二盖帽层202为100nm，经过第一次刻蚀，将孔洞打开50nm，然后去除光刻胶进行第二次刻蚀，将孔洞完全打开，此时第二盖帽层202厚度变为50nm。
S14，对铜下电极构图化合处理生成化合物阻挡层700b。
请参考图5，在该步骤中，可以对铜下电极502构图硅化处理或锗化处理生成CuSiN或CuGeN化合物阻挡层700b，其中CuSiN表示元素Cu、Si及N的化合物，CuGeN表示元素Cu、Ge及N的化合物。CuSiN或CuGeN层可以提高器件低阻态阻值，从而降低器件的功耗。制备CuSiN或CuGeN时可以采用自对准工业，在铜下电极502上自对准形成，制备成本低廉，且避免了额外金属插层导致器件面积扩大的问题。
制备CuSiN或CuGeN化合物阻挡层时，具体可以包含如下步骤：
步骤1、还原处理。在含氢气体中对被暴露的铜下电极502进行还原处理，去除Cu表面的自然氧化层。其中，含氢气体可以为H2、H2O、H2/N2混合物、NH3等。还原处理时，可以通过在一定温度下(如200℃-500℃)，将Cu暴露于含氢气体中，该过程也可以伴有等离子体的产生，将表层的CuOx还原为Cu。
步骤2、硅化或锗化处理。硅化或锗化的方法主要有：在含硅气体中硅化/在含锗气体中锗化；通过硅/锗等离子体进行表面处理；通过硅/锗的离子注入的方法进行处理。
下面以硅化为例，包含如下三种方式：(1)在高温的含硅气体中硅化；(2)通过硅等离子体进行表面处理；(3)通过硅的离子注入的方法硅化。以第(1)种硅化方法为例，通过在一定高温(如200℃-500℃)下，铜下电极502局部暴露于含硅的气体中，Cu金属与气体发生化学反应，硅化生成CuSi化合物。在该实施例中，含硅的气体可以是SiH4、SiH2Cl2、Si(CH3)4等气体，化学反应的恒定气压小于20Torr。可以在加热的条件下，在硅烷(SiH4)气氛下进行，温度可以为100℃-500℃，硅烷浓度可以为0.01％-30％。在第(3)种方法中，硅的离子注入时，第二盖帽层202同时起掩模层的作用，形成的CuSi的化合物厚度范围为0.5nm～500nm。需要说明的是，CuSi并不代表其化合物的固定化学式，铜与硅的化学计量比也不仅限于1∶1，其化学计量比与形成的工艺参数有关，例如气体流量，温度、时间等。同样的，锗化处理获得的CuGe的化合物厚度范围也可以为0.5nm～500nm，CuGe同样不代表其化合物的固定化学式，铜与锗的化学计量比也不仅限于1∶1，其化学计量比与形成的工艺参数有关，例如气体流量，温度、时间等。
步骤3、氮化处理。完成硅化或锗化后，在一定温度下(如100℃-500℃)，可以将CuSi或CuGe的化合物进一步暴露于含氮气体中进行氮化处理，生成CuSiN或CuGeN层，形成化合物阻挡层700b。其中，含氮气体可以为N2、NH3等，该过程也可以伴有等离子体的产生，最终形成的CuSiN或CuGeN化合物阻挡层700b，该化合物阻挡层700b的厚度可以为1nm～100nm。
通过上述步骤1～3完成化合物阻挡层700b的制备后，进一步执行S15。
S15，在CuSiN或CuGeN化合物阻挡层700b上形成固态电解质材料800和上电极900。
请参考图6，在该步骤中，通过在图5所示的结构上，沉积固态电解液材料800(如GeS，TaOx，HfOx，AlOx等)，形成如图6所示结构。其中，本申请实施例并不限制固态电解液材料800的种类和沉积方法。接着，在固态电解质材料800上形成上电极900。在该步骤中，可以通过PVD(Physical Vapor Deposition，指利用物理过程实现物质转移)沉积金属导电材料(如Ta、Ti、TaN等)作为上电极900，覆盖固态电解液材料800，形成如图6所示的Cu基阻变存储器。其中，本申请实施例同样不限制上电极900的金属材料种类和沉积方法。
进一步的，请参考图7，本申请实施例还可以在固态电解质材料800和上电极900上进行构图，即对固态电解质材料800和上电极900进行图形化，形成图形化的固态电解液801和上电极901。具体的，可以先通过光刻定义出上电极图形，再通过干法或湿法刻蚀，实现上电极和固态电解质材料的图形化。
至此，图1所示的一种Cu基阻变存储器制备过程完成。
基于上述一种Cu基阻变存储器的制备方法，本申请实施例还对应提供一种Cu基阻变存储器，该存储器包括，如图7所示：
铜引线和第一介质层101，所述铜引线设置在所述第一介质层101的沟槽中位于第一盖帽层201上，所述铜引线包含用于生长存储介质的铜下电极502；
第二盖帽层202，设置于所述铜引线上，且所述第二盖帽层202中与铜下电极502对应的位置开设有一孔洞300；
化合物阻挡层700b，嵌入设置在所述铜下电极502中位于所述孔洞300正下方，所述化合物阻挡层700b为元素Cu、Si及N的化合物或元素Cu、Ge及N的化合物；
固态电解液材料801，设置在所述化合物阻挡层700b和所述第二盖帽层202的上方，及设置在所述孔洞300的洞壁内侧；
上电极901，设置所述固态电解液材料801上。
其中，所述化合物阻挡层700b的厚度为1nm～100nm，用于有效避免固态电解液材料800生长时对Cu电极的氧化，提高器件的可靠性与良率。
通过上述技术方案的一个或多个实施例，至少具有如下技术效果：
1)、通过在Cu电极与固态电解液材料间插入CuSiN或CuGeN化合物阻挡层，可以调制编程时Cu离子的注入效率，改善多次擦写后固态电解液材料中Cu离子的累积效应，从而提高器件的疲劳特性；
2)、CuSiN或CuGeN自对准形成于Cu电极之上，制备成本低廉，且避免了额外金属插层导致器件面积扩大的问题；
3)、CuSiN或CuGeN层可以有效避免固态电解液材料生长时对Cu电极的氧化，提高器件的可靠性与良率；
4)、CuSiN或CuGeN层可以提高器件低阻态阻值，从而降低器件的功耗。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (10)

1.一种Cu基阻变存储器的制备方法，其特征在于，所述方法包括：
通过大马士革铜互连工艺在沟槽中形成铜引线，所述铜引线包含用于生长存储介质的铜下电极，所述铜引线设置于第一盖帽层上方；
在所述铜引线上方形成第二盖帽层；
在所述第二盖帽层上与所述铜下电极相对应的位置制作孔洞，所述孔洞用于暴露所述铜下电极；
对所述铜下电极构图化合处理生成化合物阻挡层，所述化合物阻挡层为元素Cu、Si及N化合形成的化合物或者为元素Cu、Ge及N化合形成的化合物；
在所述化合物阻挡层上沉积固态电解液材料和上电极。
2.如权利要求1所述的方法，其特征在于，所述对所述铜下电极构图化合处理生成化合物阻挡层，包括：
对所述铜下电极构图硅化处理生成Cu、Si及N的化合物阻挡层；或者
对所述铜下电极构图锗化处理生成Cu、Ge及N的化合物阻挡层。
3.如权利要求2所述的方法，其特征在于，所述Cu、Si及N的化合物阻挡层或Cu、Ge及N的化合物阻挡层的厚度为1nm～100nm。
4.如权利要求1所述的方法，其特征在于，所述在所述化合物阻挡层上沉积固态电解液材料和上电极之后，所述方法还包括：
对所述沉积固态电解液材料和所述上电极进行图形化形成存储器。
5.如权利要求1～4中任一所述的方法，其特征在于，所述对所述铜下电极构图化合处理生成化合物阻挡层，包括：
对所述铜下电极进行硅化处理或锗化处理生成化合物阻挡层，其中，所述硅化处理在含硅气体中反应完成，所述锗化处理在含锗气体中反应完成的。
6.如权利要求5所述的方法，其特征在于，所述硅化处理通过硅的离子注入方法完成；或，所述锗化处理通过锗的离子注入方法完成。
7.如权利要求5所述的方法，其特征在于，在所述对所述铜下电极进行硅化处理或锗化处理生成化合物阻挡层之前，所述方法还包括：
在含氢气体中对所述被暴露的所述铜下电极进行还原处理。
8.如权利要求5所述的方法，其特征在于，所述对所述铜下电极进行硅化处理或锗化处理生成化合物阻挡层，包括：
对所述铜下电极硅化处理获得铜和硅的化合物；在含氮气体中对所述铜和硅的化合物进行氮化处理获得Cu、Si及N的化合物阻挡层；或者
对所述铜下电极锗化处理获得铜和锗的化合物；在含氮气体中对所述铜和锗的化合物进行氮化处理获得Cu、Ge及N的化合物阻挡层。
9.一种Cu基阻变存储器，其特征在于，包括：
铜引线和第一介质层，所述铜引线设置在所述第一介质层的沟槽中位于第一盖帽层上方，所述铜引线包含用于生长存储介质的铜下电极；
第二盖帽层，设置于所述铜引线上，且所述第二盖帽层中与所述铜下电极对应的位置开设有一孔洞；
化合物阻挡层，嵌入设置在所述铜下电极中位于所述孔洞正下方，所述化合物阻挡层为元素Cu、Si及N的化合物或元素Cu、Ge及N的化合物；
固态电解液材料，设置在所述化合物阻挡层和所述第二盖帽层的上方，及设置在所述孔洞的洞壁内侧；
上电极，设置所述固态电解液材料上。
10.如权利要求9所述的存储器，其特征在于，所述化合物阻挡层的厚度为1nm～100nm。
CN201610258335.2A 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器 Active CN105789438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610258335.2A CN105789438B (zh) 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610258335.2A CN105789438B (zh) 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器

Publications (2)

Publication Number Publication Date
CN105789438A CN105789438A (zh) 2016-07-20
CN105789438B true CN105789438B (zh) 2018-07-31

Family

ID=56399356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610258335.2A Active CN105789438B (zh) 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器

Country Status (1)

Country Link
CN (1) CN105789438B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017181417A1 (zh) * 2016-04-22 2017-10-26 中国科学院微电子研究所 一种Cu基阻变存储器的制备方法及存储器
CN107256845A (zh) * 2017-05-25 2017-10-17 上海集成电路研发中心有限公司 一种铜互连结构及其制造方法
CN109728163B (zh) * 2018-12-29 2023-05-23 中国科学院微电子研究所 一种阻变存储器及其制造方法
CN109888091B (zh) * 2019-03-01 2023-12-01 上海华力微电子有限公司 一种形成随机存储器层的方法
CN112259682A (zh) * 2019-07-22 2021-01-22 华邦电子股份有限公司 存储器装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683349A (zh) * 2011-03-18 2012-09-19 索尼公司 存储元件和存储装置
CN102683584A (zh) * 2011-03-18 2012-09-19 中国科学院微电子研究所 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法
CN104810476A (zh) * 2015-05-07 2015-07-29 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524755B2 (en) * 2006-02-22 2009-04-28 Chartered Semiconductor Manufacturing, Ltd. Entire encapsulation of Cu interconnects using self-aligned CuSiN film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683349A (zh) * 2011-03-18 2012-09-19 索尼公司 存储元件和存储装置
CN102683584A (zh) * 2011-03-18 2012-09-19 中国科学院微电子研究所 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法
CN104810476A (zh) * 2015-05-07 2015-07-29 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法

Also Published As

Publication number Publication date
CN105789438A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
CN105789438B (zh) 一种Cu基阻变存储器的制备方法及存储器
US20230005958A1 (en) Non-volatile memory device and method of manufacturing same
US10115730B1 (en) Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making thereof
US9893081B1 (en) Ridged word lines for increasing control gate lengths in a three-dimensional memory device
KR101378469B1 (ko) 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
TWI242262B (en) Integrating n-type and p-type metal gate transistors
US10580783B2 (en) Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
TW201025588A (en) Phase-change memory devices and methods for fabricating the same
KR101872949B1 (ko) 상변화 메모리 장치 및 이의 제조 방법
US20140113428A1 (en) Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process
US9589839B1 (en) Method of reducing control gate electrode curvature in three-dimensional memory devices
CN106601665A (zh) 半导体结构及其形成方法
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
CN105789439B (zh) 一种Cu基阻变存储器的制备方法及存储器
TWI418027B (zh) 相變化記憶裝置及其製造方法
CN101740717B (zh) 一种CuxO基电阻型存储器及其制备方法
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
CN102237309A (zh) 氧化锰基电阻型存储器与铜互连后端工艺集成的方法
CN103855080B (zh) 制造具有低电阻装置接触的集成电路的方法
US10305035B2 (en) Preparation method of Cu-based resistive random access memory
CN102254803B (zh) 电阻型存储器的制备方法
TWI298546B (en) Eeprom flash memory device with jagged edge floating gate
CN101826595B (zh) 一种WOx基电阻型存储器及其制备方法
WO2017181418A1 (zh) 一种Cu基阻变存储器的制备方法及存储器
TWI604645B (zh) 供可變電阻式記憶體用之貴金屬／非貴金屬電極

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant