CN101573877B

CN101573877B - 前端电路

Info

Publication number: CN101573877B
Application number: CN2007800485373A
Authority: CN
Inventors: 冈信大和
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-12-26
Filing date: 2007-10-02
Publication date: 2013-02-13
Anticipated expiration: 2027-10-02
Also published as: TWI387218B; EP2128993B1; EP2128993A1; CN101573877A; KR20090090358A; US20100026906A1; KR101452256B1; JP4760701B2; WO2008078440A1; US8208076B2; TW200836497A; EP2128993A4; JP2008160660A

Abstract

一种可适用于各种类型的电视广播系统的前端电路中的IC。提供了对应于电视广播的多个接收频带的调谐电路(12A-12C，14A-14C)和高频放大器(13A-13C)。提供了用于选择性提供接收信号给所述调谐电路(12A-12C)的开关电路(11)、和用于选择性从调谐电路(14A-14C)提取输出的开关电路(15)。还提供了将来自开关电路(15)的输出提供给其的混频器电路(21I，21Q)、以及用于提供具有与混频器电路(21I，21Q)的相位垂直相交的相位的本地振荡信号(SLOI，SLOQ)的PLL(30)。此外，提供了接收来自混频器电路(21I，21Q)的输出的复合带通滤波器(24)、以及用于通过对来自复合带通滤波器(24)的输出进行运算而输出中频信号SIF的电路(25)。

Description

前端电路

技术领域

本发明涉及用于电视接收机的前端电路。

背景技术

作为用于电视接收机的前端电路(调谐器部分)，已经提出了通过其可以在宽的范围上切换频道的前端电路。例如，可用这样的前端电路，其中将天线输入分为三个接收频带，并且将电源电压选择性提供给用于各个接收频带的高频电路，使得对目标频道执行调谐，然后将调谐输出提供给混频器电路。

还可用一种所谓的低IF转换型的前端电路和另一种所谓的直接转换型的前端电路，在低IF转换型的前端电路中，通过将前端电路形成为IC减少了部件的数量，并且将中频设置为显著低于接收频率，在直接转换型的前端电路中，将本地振荡频率设置为等于接收频率，以使得中频为0。在低IF转换型和直接转换型的前端电路的情况下，因为它们在图像扰动方面变得较差，所以形成I轴和Q轴上的中频信号，并且通过相位处理抵消图像扰动信号。

要注意的是，例如美国专利No.4851796、美国专利No.20060189290、日本专利No.23615099和PCT申请No.2004-531967的日文翻译可用作现有技术文献。

然而，根据如上所述将天线输入分为三个接收频带以对目标频道执行调谐的类型，要求非常大数量的部件，此外，通过改变调谐电路的空心(air-cored)线圈的形状执行跟踪调整。因此，所述类型的前端电路遭遇了在尺寸和成本的减小方面的显著麻烦。

关于此点，如果所述类型的前端电路形成为IC，则可以减少部件的数量。然而，在采用宽带高频放大器的系统中，变为要求大的动态范围，以便满足多频道扰动特性的要求，并且非常难以实现电压的减少和功耗的减少、以及增益和噪声因子NF的特性这两者。

本发明构思对如上所述的这样的问题的解决方案。

发明内容

根据本发明，提供了一种前端电路，其中

具有调谐电路和高频放大器的多个串联电路，其分别对应于将电视广播分成的多个接收频带，

第一开关电路，用于选择性提供接收信号给所述多个串联电路，

第二开关电路，用于以与所述第一开关电路互锁的关系，选择性提取所述多个串联电路的输出，

第一和第二混频器电路，将从所述第二开关电路输出的接收信号提供给该第一和第二混频器电路，

PLL，用于将具有相互正交的相位的第一和第二本地振荡信号提供给所述第一和第二混频器电路，

复合带通滤波器，将所述第一和第二混频器电路的输出提供给该复合带通滤波器，以及

输出电路，用于对所述复合带通滤波器的输出进行数学运算，并且输出中频信号；

以上部件形成为IC；

通过所述第一和第二开关电路的切换，执行所述多个接收频带中的切换；以及

改变切换的接收频带中的所述调谐电路的调谐频率、以及要从所述PLL提供给所述第一和第二混频器电路的第一和第二本地振荡信号的频率，以获得目标频道的中频信号。

根据本发明，可以从进一步减少数量的部件实现前端电路，而不劣化在宽的频率范围上的扰动特性。并且，该前端电路可以通过一芯片的IC来处理。此外，可以处理如数字广播和模拟广播的广播系统中的差别，或者处理世界上各区域之间的广播系统中的差别。

附图说明

[图1]图1是示出根据本发明的前端电路的形式的系统图。

[图2]图2是示出可以连接到图1的电路的基带处理电路的形式的系统图。

[图3]图3是示出前端电路的高频级的形式的系统图。

[图4]图4是示出在高频级的输入部分的形式的连接图。

[图5]图5是用于说明图4的电路的IC的截面图。

[图6]图6是示出前端电路的级间部分的形式的连接图。

[图7]图7是示出图6的级间部分的形式的一部分的连接图。

[图8]图8是示出从图7连续的部分的连接图。

[图9]图9是示出复合带通滤波器的形式的连接图。

[图10]图10是示出可变电容器的形式的连接图。

具体实施方式

(整个)接收电路的示例

用于电视广播的频率(频道)在各个国家中不同，此外，用于彩色电视系统，NTSC、PAL、SECAM等的频率(频道)是可用的。此外，不仅模拟广播、而且数字广播也是可用的。

因此，将电视广播的接收信号系统分为前端电路和基带处理电路看起来是一种可能的构思，其中，该前端电路接收电视广播并输出中频信号，该基带处理电路处理前端电路的输出并输出彩色图像信号和声音信号。简单来说，意图通过这种对策来处理电视广播的广播系统中的差别。

因此，描述了可以应用本发明的前端电路和基带处理电路的示例。

[1-1]前端电路的示例

图1示出了前端电路的示例，该前端电路可以接收不同国家的电视广播，而不管广播形式。在本示例中，将不同国家中的电视广播中使用的频率分为以下三个频带：

(A)46到147MHz(VL频带)

(B)147到401MHz(VH频带)；以及

(C)401到887MHz(U频带)

并且，在每个接收频带中，可以根据目标频道改变频率。

具体地，参照图1，由链状线包围的部分10表示前端电路，并且其以1芯片IC的形式形成为IC。此外，该IC(前端电路)10具有用于外部连接的端子管脚T11到T19。

电视广播的广播电波信号由天线ANT接收，并且它们的接收信号通过开关电路11选择性地从端子管脚T11提供给天线调谐电路12A到12C。在该情况下，天线调谐电路12A到12C分别对应于上述项目(A)到(C)的接收频带，并且被配置使得利用数字数据改变调谐电容器的电容以改变调谐频率，结果，执行对目标频率(频道)的接收信号的调谐。要注意的是，下面描述细节。

天线调谐电路12A到12C的接收信号通过高频放大器13A到13C、并且还通过级间调谐电路14A到14C提供给开关电路15。开关电路15以与开关电路11互锁的关系切换，因此，从开关电路15提取目标接收频带的接收信号SRX。提取的接收信号SRX提供给混频器电路21I和21Q。

要注意的是，尽管调谐电路14A到14C与调谐电路12A到12C类似地配置，但是调谐电路14A形成为双调谐电路，此外，如下所述，调谐电路12A到14C的调谐电容器内置在IC 10中，而调谐线圈在外部连接到IC 10。

此外，通过VCO 31形成预定频率的振荡信号。该VCO 31用于形成本地振荡信号，并且形成PLL 30的一部分。具体地，VCO 31的振荡信号提供给可变分频(dividing)电路32，通过该可变分频电路32将振荡信号分频为1/N(N为正整数)的频率的信号，并且该分频的信号作为参照信号提供给相位比较电路33。此外，通过端子管脚T14从外部提供时钟(其频率大概为1到2MHz)给信号形成电路34，并且通过信号形成电路34将该时钟分频为预定频率f34的信号。该频率信号作为参照信号提供给相位比较电路33。

并且，将相位比较电路33的比较输出提供给环路滤波器35，从该环路滤波器35输出dc电压，该dc电压的电平根据可变分频电路32的输出信号和信号形成电路34的输出信号之间的相位差而改变。该dc电压作为振荡频率f31的控制电压提供给VCO 31。要注意的是，平滑电容器C11通过端子管脚T15在外部连接到滤波器35。

因此，因为VCO 31的振荡频率f31变为

f31＝N·f34 ...(1)

所以，如果由用于系统控制的微计算机(未示出)控制分频比N，则可以改变VCO 31的振荡频率f31。例如，响应于接收频带和接收频率(接收频道)，频率f31为1.8到3.6GHz。

然后，VCO 31的振荡信号提供给可变分频电路36，通过该可变分频电路36，该振荡信号被分频为1/M(例如，M＝2、4、8、16、32)，并且该分频的信号提供给分频电路37，通过该分频电路37，该分频的信号被分频为具有1/2的频率并且具有相互正交的相位的分频信号SLOI和SLOQ。信号SLOI和SLOQ作为本地振荡信号提供给混频器电路21I和21Q。

这里，如果

fLO：本地振荡信号SLOI和SLOQ的频率，

则

fLO＝f31/(2M)

＝N·f34/(2M)

＝f34·N/(2M) ...(2)

因此，通过改变分频比M、N，可以在宽的范围上通过预定的频率步幅改变本地振荡频率fLO。

此外，假设

SRX：期望接收的接收信号

SUD：图像干扰信号

并且，为了简化

SRX＝ERX·sinωRXt

ERX：接收信号SRX的幅度

ωRX＝2πfRX

fRX：接收信号SRX的中心频率

SUD＝EUD·sinωUDt

EUD：图像干扰信号SUD的幅度

ωUD＝2πfUD

fUD：图像干扰信号SUD的中心频率

此外，关于本地振荡信号SLOI和SLOQ，

SLOI＝ELO·sinωLOt

SLOQ＝ELO·cosωLOt

ELO：信号SLOI和SLOQ的幅度

ωLO＝2πfLO

然而，如果在该情况下，

ωIF＝2πfIF

fIF：中频。例如，4到5.5MHz(根据广播系统而改变)

那么，在上外差(upper heterodyne)的情况下，

fRX＝fLO-fIF

fUD＝fLO+fIF

因此，从混频器电路21I和21Q输出如下给出的这种信号SIFI和SIFQ。具体地，提取SIFI和SIFQ的信号。

SIFI＝(SRX+SUD)×SLOI

＝ERX·sinωRXt×ELO·sinωLOt

+EUD·sinωUDt×ELO·sinωLOt

＝α{cos(ωRX-ωLO)t-cos(ωRX+ωLO)t}

+β{cos(ωUD-ωLO)t-cos(ωUD+ωLO)t}

SIFQ＝(SRX+SUD)×SLOQ

＝ERX·sinωRXt×ELO·cosωLOt

+EUD·sinωUDt×ELO·cosωLOt

＝α{sin(ωRX+ωLO)t+sin(ωRX-ωLO)t}

+β{sins(ωUD+ωLO)t-sin(ωUD-ωLO)t}

α＝ERX·ELO/2

β＝EUD·ELO/2

信号SIFI和SIFQ提供给低通滤波器22，该低通滤波器22与图像中频和声音中频的占用带宽(例如，6到8MHz)相比具有宽频带。结果，低通滤波器22移除和角频率(ωRX+ωLO)和(ωUD+ωLO)的信号分量(以及本地频率信号SLOI和SLOQ)，并且从低通滤波器22提取

SIFI＝α·cos(ωRX-ωLO)t+β·cos(ωUD-ωLO)t

＝α·cosωIFt+β·cosωIFt ...(3)

SIFQ＝α·sin(ωRX-ωLO)t+β·sin(ωUD-ωLO)t

＝-α·sinωIFt+β·sinωIFt ...(4)

然后，信号SIFI和SIFQ通过下述幅度相位校正电路23提供给复合带通滤波器(多相带通滤波器)24。该复合带通滤波器24具有以下特性：

(a)其具有带通滤波器的频率特性；

(b)其还具有移相特性，并且将信号SIFI的相位偏移值

(

是任意值)；

(c)其类似地将信号SIFQ的相位偏移另一值(

)；以及

(d)其具有两个带通特性，所述两个带通特性具有在频率f0和另一频率-f0处的中心频率，所述频率f0和另一频率-f0关于0频率相互对称，并且所述复合带通滤波器可以根据输入信号的相对相位选择它们。

因此，复合带通滤波器24基于项目(b)和(c)，关于信号SIFI将信号SIFQ的相位延迟90°到

SIFI＝α·cosωIFt+β·cosωIFt ...(5)

SIFQ＝-α·sin(ωIFt-90°)+β·sin(ωIFt-90°)

＝α·cosωIFt-β·cocωIFt ...(6)

简而言之，在信号SIFI和信号SIFQ之间，信号分量α·cosωIFt具有相同相位，而信号分量β·cocωIFt具有相互相反的相位。

然后，信号SIFI和信号SIFQ提供给电平校正放大器25，通过该电平校正放大器25将信号SIFI和信号SIFQ相加，并且从电平校正放大器25提取如下给出的信号SIF。

具体地，提取

SIF＝SIFI+SIFQ

＝2α·cosωIFt

＝ERX·ELO·cosωIFt ...(7)

该提取的信号SIF仅仅是当由上外差系统接收接收信号SRX时的中频。并且，该中频信号SIF不包括图像干扰信号SUD。要注意的是，幅度相位校正电路23校正信号SIFI和SIFQ的幅度和相位，使得充分满足表达式(7)，也就是说，使得图像干扰信号SUD可以最小化。

此外，此时，电平校正放大器25校正信号SIF的电平，使得即使信号SIFI和SIFQ的电平依赖于广播系统的差别而不同，下述AGC特性(特别是AGC的起始电平)也可以不改变。

然后，该中频信号SIF通过用于AGC的可变增益放大器26、并且还通过用于dc分量的去除并且用于混叠(aliasing)的带通滤波器27，输出到端子管脚T12。

因此，如果分频比M、N改变，则可以根据表达式(2)选择目标频率(频道)，并且如果根据广播系统解调输出到端子管脚T12的中频信号SIF，则可以欣赏目标广播。

以此方式，根据本前端电路10，可以使用一芯片IC处理46到887MHz的宽的频率范围。此外，前端电路10可以利用减少数量的部件实现而不劣化在宽的频率范围上的扰动特性。此外，单个前端电路10可以处理数字广播和模拟广播之间的广播系统中的差别，或者处理依赖于世界上的区域的广播系统的差别。

此外，减少了通过时钟信号的谐波的接收干扰，结果，增强了接收灵敏度。此外，因为除了电容器C11外，PLL 30的所有电路部件可以形成在芯片上，所以可以形成为这样的PLL，其严格抗扰动并且几乎不受扰动的出现的影响。此外，因为只有调谐电路14A到14C分别连接到高频放大器13A到13C，所以负载轻，并且高频放大器13A到13C具有低失真特征。

[1-1-1]AGC的示例

AGC电压VAGC通过下述基带处理电路形成，并且该AGC电压VAGC作为用于AGC的可变增益放大器26的增益的控制信号，通过端子管脚T16提供给用于AGC的可变增益放大器26。结果，执行普通AGC。

此外，例如，在目标接收信号SRX的电平过高、或者接收信号SRX具有混合在其中的高电平的扰动波信号的情况下，普通AGC不能处理该情况。因此，从低通滤波器22输出的信号SIFI和SIFQ提供给电平检测电路41，通过该电平检测电路41检测：在由可变增益放大器26执行AGC之前的信号SIFI和SIFQ的电平是否超过预定值。并且，该检测信号和端子管脚T16的AGC电压VAGC提供给加法电路42，并且加法电路42的加法输出提供给形成电路43，通过该形成电路43形成延迟AGC电压VDAGC。该延迟AGC电压VDAGC作为增益控制信号提供给高频放大器13A到13C以执行延迟AGC。

因此，因为可以从在期望的接收信号的强度和不期望接收的许多信号的强度之间的D/U执行最优AGC操作，所以可以从数字广播和模拟广播当中有利地接收期望的广播，或者即使数字广播和模拟广播相互混合也可以有利地接收期望的广播。

[1-1-2]用于测试调整的电压的示例

从低通滤波器22输出的信号SIFI和SIFQ提供给线性检测电路44，并且由该线性检测电路44检测和平滑以形成指示信号SIFI和SIFQ的电平的dc电压V44，并且该电压V44输出到端子管脚T13。

在前端电路10的测试或调整时使用输出到端子管脚T13的dc电压V44。例如，dc电压V44可以用于检查在宽的频率范围上的输入信号(接收信号)的电平。具体地，不同于通过窄带的中频滤波器的输出，dc电压V44可用于直接检查关于从天线端子管脚T11到混频器电路21I和21Q的信号线的宽带上的衰减特性。

另一方面，当要调整天线调谐电路12A到12C以及级间调谐电路14A到14C时，如果输入测试信号施加到端子管脚T11、并且要施加给端子管脚T16的AGC电压VAGC固定为预定值，则可以从dc电压V44的变化执行跟踪调整。此外，可以利用数字数据执行前端电路10的功能的调整以及特性的测量，以便执行自动调整和自动测量。

[1-1-3]恒压电路

IC 10包括恒压电路53，从端子管脚T17将电源电压+VCC提供给该恒压电路53。该恒压电路53利用PN结的频带间隙，以从电源电压+VCC形成预定值的固定电压，并且形成的固定电压提供给IC 10的各个电路。要注意的是，可以精细调整恒压电路53的输出电压。

因此，即使在从MOS-FET形成电路的情况下，要提供给电路的电压也可以设置得相当高，并且MOS-FET的性能可以提取到最大。

[1-1-4]初始化

因为幅度相位校正电路23的校正量、复合带通滤波器24的中心频率和通带宽度、以及电平校正放大器25的增益需要与要接收的电视广播的广播系统一致，所以它们是可变的并且可以从外部设置。例如，复合带通滤波器24的中心频率在3.8到5.5MHz的范围内可变，并且复合带通滤波器24的通带在5.7到8MHz的范围内可变。

并且，在组装时，在从工厂装运时或在类似情况下，电路23到25的预设值从端子管脚T18写入非易失性存储器51。此外，用于调谐电路12A到12C以及14A到14C的跟踪的数据(用于调谐频率的精细调整的数据)、以及用于恒压电路53的输出电压的调整的数据也类似地从端子管脚T18写入非易失性存储器51中。因此，可以将各个电路的特性设置为准备用于要接收的电视广播的广播系统的特性。

[1-1-5]使用时的操作

同样，当使用该IC 10的接收机的电源上电时，非易失性存储器51的预设值复制到缓冲存储器52，并且复制的预设值作为默认值分别提供给电路12A到12C、14A到14C、23到25和53。

然后，如果用户选择频道，则其数据通过端子管脚T19，从用于系统控制的微计算机(未示出)提供到缓冲存储器52，并一次存储到缓冲存储器52中，并且存储的数据提供给开关电路11和15、调谐电路12A到12C、14A到14C和可变分频电路32和36。因此，选择了包括目标频道(频率)的接收频带，并且在选择的接收频带中选择目标频道。

[1-1-6]总结

利用图1所示的前端电路10，可以接收如项目(A)到(C)所示的频带46到887MHz中的电视广播。然后，此时，因为复合带通滤波器24的通带宽度和中心频率可变，所以前端电路10不仅可以处理日本的地面波数字电视广播和地面波模拟电视广播，而且还可以处理日本以外的数字电视广播和模拟电视广播。

[1-2]基带处理电路的示例

图2示出了基带处理电路的示例，并且这用于处理从前端电路10输出的中频信号SIF，以输出彩色图像信号和声音信号。具体地，参照图2，由链状线包围的部分60指示基带处理电路，其以1芯片IC的形式形成为IC。此外，IC(基带处理电路)60具有用于外部连接的端子管脚T61到T67。

并且，从前端电路10的端子管脚T12输出的中频信号SIF从端子管脚T61提供给A/D转换器电路61，通过该A/D转换器电路61将该中频信号A/D转换为数字中频信号。通过滤波器62从该数字中频信号SIF移除不必要的频率分量。

然后，在接收数字电视广播时，来自滤波器62的数字中频信号SIF提供给解调电路63，通过该解调电路63解调和提取基带的数字信号。该解调输出提供给误差校正电路64，通过该误差校正电路64将该解调输出转换为误差校正后的数据流。该数据流输出到端子管脚T62。因此，如果根据其广播系统解码端子管脚T62的信号，则可以获得原始彩色图像信号和声音信号。

另一方面，在接收模拟电视广播时，来自滤波器62的数字中频信号SIF提供给图像中频滤波器71，通过该图像中频滤波器71提取数字图像中频信号。在通过重影移除电路72从该信号移除重影分量后，该信号提供给解调电路73，通过该解调电路73解调数字彩色图像信号。然后，该数字信号提供给D/A转换器电路74，通过该D/A转换器电路74将该数字信号D/A转换为模拟彩色图像信号，并且该彩色图像信号输出到端子管脚T63。

此外，在接收模拟电视广播时，来自滤波器62的数字中频信号SIF提供给声音中频滤波器81，通过该声音中频滤波器81提取数字声音中频信号。该信号提供给解调电路82，通过该解调电路82解调数字声音信号。然后，该数字声音信号提供给D/A转换器电路84，通过该D/A转换器电路84将该数字声音信号D/A转换为左声道和右声道的声音信号。这些声音信号输出到端子管脚T64和T65。

此外，通过AGC电压形成电路91形成AGC电压VAGC，并且该AGC电压VAGC输出到端子管脚T67，并且提供给前端电路10的端子管脚T16。因此，如下所述执行普通AGC和延迟AGC。

此外，时钟形成电路92形成预定频率的时钟，并且该时钟通过端子管脚T66并且还通过前端电路10的端子管脚T14，提供给基带处理电路60的各组件，并且提供给信号形成电路34。

因此，减少了通过时钟信号的谐波等的接收扰动，结果，增强了接收灵敏度。

高频级的示例

图3示出了从前端电路10的开关电路11到开关电路15的高频信号系统的示例。要注意的是，该高频信号系统也形成为平衡型的高频信号系统。

具体地，在天线ANT的接收信号通过平衡-不平衡转换器(balun)BLN转换为平衡的接收信号后，所述天线ANT的接收信号通过端子管脚T11、T11提供给开关电路11。尽管下面描述了具体示例，但是该开关电路11如图1所示等效地形成，并且选择性地将通过端子管脚T11、T11提供给它的接收信号提供给天线调谐电路12A到12C。

为此，开关电路11在其第一输出端子TA连接到高频放大器13A的输入端子，并且天线调谐电路12A并联连接到开关电路11的第一输出端子TA和高频放大器13A的输入端子之间的信号线。在该情况下，形成调谐电路12A，使得调谐线圈L12A通过端子管脚在外部连接到IC 10，并且调谐电容器C12A内置在IC 10中。要注意的是，如下所述，利用数字数据改变电容器C12A的电容，以改变调谐频率。

此外，高频放大器13A的输出端子通过调谐电容器C143和C144连接到输入缓冲器电路15A的输入端子，并且调谐线圈L141和调谐电容器C141并联连接到高频放大器13A的输出端子。同时，调谐线圈L142和调谐电容器C142并联连接到输入缓冲器电路15A的输入端子。因此，以双调谐形式形成了级间调谐电路14A。

要注意的是，此时，线圈L141和L142通过端子管脚在外部连接到IC 10。此外，电容器C141到C144内置在IC 10中，并且利用数字数据改变它们的电容以改变调谐频率。以此方式形成项目(A)中指示的VL频带的高频级。

同时，开关电路11的第二输出端子TB连接到高频放大器13B的输入端子，并且天线调谐电路12B并联连接到开关电路11的第二输出端子TB和高频放大器13B的输入端子之间的信号线。

此外，高频放大器13B的输出端子连接到输入缓冲器电路15B的输入端子，并且调谐线圈L14B和调谐电容器C14B并联连接到高频放大器13B的输出端子和输入缓冲器电路15B的输入端子之间的信号线，以便形成级间调谐电路14B。要注意的是，此时，线圈L12B和L14B通过端子管脚在外部连接到IC 10，而电容器C12B和C14B内置在IC 10中，并且利用数字数据改变它们的电容以改变调谐频率。以此方式形成项目(B)中指示的VH频带的高频级。

此外，开关电路11的第三输出端子TC通过高频放大器13C连接到输入缓冲器电路15C的输入端子，并且高频放大器13C的输入端子和天线调谐电路12C并联连接，同时级间调谐电路14C并联连接到输入缓冲器电路15C的输入端子。在该情况下，配置调谐电路12C，使得调谐线圈L12C通过端子管脚在外部连接到IC 10，而调谐电容器C12C内置在IC 10中。同时，配置调谐电路14C，使得调谐线圈L14C通过端子管脚在外部连接到IC 10，而调谐电容器C14C内置在IC 10中。以此方式形成项目(C)中指示的U频带的高频级。

然后，输入缓冲器电路15A到15C的输出端子共同连接到节点P15、P15，并且连接到混频器电路21I和21Q的输入端子。此外，将延迟AGC电压VDAGC从形成电路43提供给高频放大器13A到13C。

此外，将接收频带切换信号SBAND从缓冲存储器52提供给开关电路11，并且该切换信号SBAND作为用于输入缓冲器电路15A到15C的操作的允许/禁止的控制信号提供给输入缓冲器电路15A到15C，使得以与开关电路11的切换互锁的关系控制输入缓冲器电路15A到15C。简而言之，从输入缓冲器电路15A到15C形成开关电路15。

利用如上所述的配置，例如，在利用切换信号SBAND选择项目(A)中指示的VL频带的接收的情况下，接收信号从开关电路11提供到调谐电路12A，并且允许输入缓冲器电路15A的操作。然而，接收信号不提供给调谐电路12B和12C，此外，禁止输入缓冲器电路15B和15C的操作。

因此，允许项目(A)中指示的VL频带的接收，并且由调谐电路12A和14A选择的频道(频率)输出到节点P15、P15，并且提供给混频器电路21I和21Q。并且，还关于项目(B)和(C)的接收频带执行类似操作。

以此方式，在图3所示的高频级的情况下，选择项目(A)到(C)的接收频带，并且可以选择所选择的接收频带中的频道。并且，在该情况下，因为只有调谐电路14A到14C分别连接到高频放大器13A到13C，所以负载轻，并且高频放大器13A到13C提供低失真。

[2-2]开关电路11的配置的示例

图4示出了开关电路11的具体配置的示例。在该示例中，从将信号线在导通和截止之间控制的三个开关电路11A到11C形成开关电路11。开关电路11A到11C分别串联连接到端子管脚T11、T11和调谐电路12A到12C之间的信号线。要注意的是，在下面的描述中，为了简化描述，不仅N沟道MOS-FET而且P沟道MOS-FET也简称为“FET”，并且根据场合需要，称为N沟道和P沟道以用于区分。

具体地，参照图4，端子管脚T11、T11通过电容器C11和C12、并且还通过N沟道FET(Q11、Q12)的漏极-源极路径(或源极-漏极路径)连接到开关电路11的第一输出端子TA、TA。要注意的是，输出端子TA、TA使得天线调谐电路12A与其连接，并且连接到如图3所示的高频放大器13A的输入端子。

此外，电阻器R11和R12串联连接在FET(Q11)的栅极和FET(Q12)的栅极之间，并且N沟道FET(Q13、Q14)的漏极-源极路径连接在FET(Q11、Q12)的栅极和接地之间。此外，FET(Q11、Q12)在其背栅极连接到FET(Q13、Q14)的源极，而FET(Q13、Q14)在其栅极通过电阻器R13和R14连接到FET(Q11、Q12)的漏极。

此外，预定电容的电容器C13和C14连接在FET(Q11、Q12)的源极和栅极之间，而电阻器R15和R16连接在FET(Q11、Q12)的源极和接地之间。

此外，从对应于上述项目(A)到(C)的切换信号SWA到SWC形成从缓冲存储器52输出的接收频带的切换信号SBAND，并且它们当中的切换信号SWA提供给电阻器R11和R12的连接中点，并且通过从互补连接的FET(Q15、Q16)形成的反相器111提供给FET(Q13、Q14)的栅极。此外，与开关电路11A类似地还形成开关电路11B和11C，并且为其提供切换信号SWB和SWC。

要注意的是，电容器C11和C12具有允许接收信号SRX通过电容器C11、C12的最小电容，所述接收信号SRX由开关电路控制开/关，其中在接收信号的最低频率处具有最小损失。

利用如上所述的配置，其中从缓冲存储器52提供给开关电路11A的接收频带的切换信号SWA具有“L”电平，该信号通过电阻器R11和R12提供给FET(Q11、Q12)的栅极，因此，FET(Q11、Q12)截止。另一方面，因为切换信号SWA被反相器111反相，然后提供给FET(Q13、Q14)的栅极，所以FET(Q13、Q14)导通。结果，提供给端子管脚T11、T11的接收信号SRX被FET(Q11到Q14)阻止，并且没有输出到输出端子TA、TA。

然而，在用于接收频带的切换信号SWA具有“H”电平的情况下，因为该信号通过电阻器R11和R12提供给FET(Q11、Q12)的栅极，所以FET(Q11、Q12)导通。此外，因为切换信号SWA被反相器111反相，然后提供给FET(Q13、Q14)的栅极，所以FET(Q13、Q14)截止。结果，提供给端子管脚T11、T11的接收信号SRX通过FET(Q11、Q12)输出到输出端子TA、TA。

然后，同样利用切换信号SWB和SWC类似地控制开关电路11B和11C导通和截止，结果，控制了接收信号SRX的输出。因此，开关电路11A到11C等效变为用于一个电路的三触点(contact)的开关电路15，如图1等效所示，并且从平衡-不平衡转换器BLN提供给端子管脚T11、T11的接收信号SRX可以选择性提供给调谐电路12A到12C。

并且在该情况下，因为FET(Q11到Q16)例如具有如图5A中所示的结构，所以产生了如图5B中所示的寄生二极管DPR、DPR。然而，即使在接收信号SRX的电平为高的情况下，也可以消除寄生二极管DPR、DPR的影响。

具体地，图5A的左侧示出了N沟道FET的结构，而右侧示出了P沟道FET的结构。在N沟道FET中，形成了N型的隔离层102，如同P型基底101上的小岛，并且在隔离层102中形成了P型区域103。此外，此时在隔离层102中形成N+区域104，并且反相偏置电压+VN提供给N+区域104，使得P型区域103与基底101隔离。

此外，N+-型区域105和106形成在P型区域103中，并且引出漏极端子D和源极端子S，并且绝缘层107形成在区域105和区域106之间的表面上。栅极电极108形成在绝缘层107的表面上，并且引出栅极端子G。此外，P+区域108形成在区域103中，并且从该P+区域108引出背栅极端子BG。

同时，在P沟道FET中，在P型基底101上形成N型区域113，并且P+型区域115和116形成在N型区域113中，并且引出漏极端子D和源极端子S。此外，绝缘层117形成在区域115和区域116之间的表面上，并且栅极电极118形成在绝缘层117的表面上，并且引出栅极端子G。此外，P+区域119形成在N型区域113中，并且从P+区域119引出背栅极端子BG。

因此，在N沟道FET中，因为在区域103以及区域105和106之间提供PN结，结果，在背栅极以及漏极和源极之间产生了寄生二极管DPR、DPR，如图5B所示。此外，同样在P沟道FET中，类似地产生寄生二极管DPR、DPR。

因此，在提供给开关电路11A的接收信号SRX的电平为高的情况下，可以导通寄生二极管DPR、DPR。

然而，在图4所示的开关电路11A(到11C)中，当FET(Q11、Q12)截止时，FET(Q11、Q12)的漏极通过反相器111和电阻器R13具有“H”电平，而源极通过电阻器R15和R16具有地电势。因此，寄生二极管DPR、DPR利用足够高的电压反相偏置，因此，即使高电平的接收信号SRX提供给开关电路11A，也可以忽略寄生二极管DPR、DPR。

另一方面，当FET(Q11、Q12)导通时，寄生二极管DPR、DPR被FET(Q11、Q12)的导通电阻分流，此时，FET(Q11、Q12)的导通电阻足够低。因此，即使高电平的接收信号SRX提供给开关电路11A，也可以忽略寄生二极管DPR、DPR。

因此，即使在接收信号SRX的电平为高的情况下，也可以消除在FET(Q11、Q12)中产生的寄生二极管DPR、DPR的影响。

此外，因为连接了电容器C13和C14，所以当FET(Q11、Q12)导通时，它们的栅极具有与其源极的ac电势相等的ac电势，并且FET(Q11、Q12)的导通电阻不受通过其的接收信号SRX的影响，并且可以抑制失真的出现。

因此，要注意的是，电容器C13和C14的连接可以在FET(Q11、Q12)的漏极和栅极之间。

[2-3]混频器电路21I和21Q的输入电路的概要

尽管此后描述了细节，但是从开关电路和缓冲放大器将混频器电路21I和21Q形成为无源型的混频器电路。因此，例如如图6所示，尽管预定参照电压VS从恒压电路53提供给混频器电路21I和21Q，然而，必须使得要提供给混频器电路21I和21Q的接收信号SRX的dc电势等于参照电压VS。

因此，混频器电路21I和21Q的输入电路以例如图6所示的方式配置。具体地，输入缓冲器电路15A到15C的输出端子相互共同连接以形成如上所述的一对节点P15、P15，并且接收频带的切换信号SWA到SWC从缓冲存储器52提供给输入缓冲器电路15A到15C。因此，目标接收频带中的目标频道的接收信号SRX平衡地输出到节点P15、P15。

并且，输出到共同节点P15、P15的接收信号SRX提供给混频器电路21I和21Q。此外，从分频电路37将本地振荡信号SLOI和SLOQ提供给混频器电路21I和21Q，并且从恒压部分53提供预定参照电压VS。因此，从混频器电路21I和21Q输出信号SIFI和SIFQ。

此外，一对电阻器R61和R62串联连接在共同节点P15、P15之间，并且从串联连接的连接中点提取接收信号SRX中包括的dc电势VRX。然后，该dc电势VRX提供给电压比较电路16A，并且参照电压VS提供给电压比较电路16A，并且两个电压相互比较。电压比较电路16A的比较输出作为用于反馈控制dc电势的信号，通过缓冲器电路17A提供给输入缓冲器电路15A。

类似地，dc电势VRX和参照电压VS通过电压比较电路16B相互比较，并且电压比较电路16B的比较输出作为用于dc电势的反馈控制信号，通过缓冲器电路17B提供给输入缓冲器电路15B。此外，dc电势VRX和参照电压VS通过电压比较电路16C相互比较，并且电压比较电路16C的比较输出作为用于dc电势的反馈控制信号，通过缓冲器电路17C提供给输入缓冲器电路15C。

要注意的是，此时，来自缓冲存储器52的切换信号SWA到SWC作为用于电压比较电路16A到16C的操作的控制信号，提供给电压比较电路16A到16C，并且在电压比较电路16A到16C中，只允许与由开关电路11和15确定为有效的接收频带相对应的电压比较电路操作，而禁止其它电压比较电路操作。

利用如上所述的配置，例如，如果频带切换信号SBAND允许输入缓冲器电路15A的操作，则从调谐电路14A输出的接收信号SRX的dc电势VRX和参照电压VS通过电压比较电路16A相互比较。此外，此时，禁止电压比较电路16B和16C操作。结果，电压比较电路16A的比较结果通过缓冲器电路17A反馈到输入缓冲器电路15A，作为该反馈的结果，使得从调谐电路14A输出的接收信号SRX的dc电势VRX等于参照电压VS。

因为以此方式在混频器电路21I和21Q中接收信号SRX的dc电势和参照电势VS变得相互相等，所以可以改进混频器电路21I和21Q的特性。然后，在该情况下，以共同模式将来自电压比较电路16A到16C的误差电压VERR反馈到缓冲器电路15P和15M，并且因为只在该共同模式下执行反馈，所以对接收特性几乎没有影响。

[2-4]混频器电路21I和21Q和用于它们的输入电路的具体示例

图7和8示出了混频器电路21I和21Q和用于它们的输入电路的具体连接示例。在图7和8中，为了图示方便，以分开的形式示出了输入电路，并且图7和图8中的#1到#8相互连接。要注意的是，与接收信号系统类似，输入电路的信号系统也形成为平衡型的信号系统。

然后，图7主要示出开关电路15的输入缓冲器电路15A，并且该输入缓冲器电路15A包括处理接收信号+SRX的缓冲器电路15P、和处理另一接收信号-SRX的另一缓冲器电路15M，该接收信号+SRX是平衡型的接收信号±SRX之一。

然后从调谐电路14A提取平衡型的接收信号±SRX，并且在输入缓冲器电路15P中，接收信号+SRX通过电容器C51和C52提供给以互补连接连接的源跟随器的FET的栅极，也就是说，提供给N沟道FET(Q51)和P沟道FET(Q52)的栅极。此外，预定偏置电压从偏置电路151提供给栅极。

该偏置电路151从串联连接的电阻器R51和R52、P沟道FET(Q53)的漏极-源极路径、N沟道FET(Q54)的源极-漏极路径和电阻器R53形成。

然后，来自用于接收频带的切换信号SBAND内的切换信号SWA，通过从P沟道FET(Q55)和N沟道FET(Q56)形成的反相器152，提供给偏置电路151的电阻器R51，并提供给偏置电路151的电阻器R53，所述切换信号SBAND来自缓冲存储器52。要注意的是，FET(Q51、Q52)在其源极连接到节点P15、P15之一。

因此，在SBAND＝“H”电平的情况下，“H”电平的电压提供给电阻器R51。此外，因为SBAND＝“H”电平，所以FET(Q55)截止，而FET(Q56)导通，并且接地线#4的地电平提供给电阻器R55。结果，从偏置电路151(元件R51到R53的串联电路)提供适当的偏置电压给FET(Q51、Q52)的栅极，并且FET(Q51、Q52)操作在活动区。因此，从FET(Q51、Q52)的源极提取接收信号+SRX，并将其输出到共同节点P15。

然而，在SBAND＝“L”电平的情况下，“L”电平的电压提供给电阻器R51。此外，因为SBAND＝“L”电平，所以FET(Q55)展现导通状态，而FET(Q56)展现截止状态，并且电源线#1的电压提供给电阻器R55。结果，从偏置电路151提供相反极性的偏置电压给FET(Q51、Q52)的栅极，并且FET(Q51、Q52)展现截止状态，并且停止从FET(Q51、Q52)的源极输出接收信号+SRX。

因此，缓冲器电路15P可以切换接收信号+SRX导通和截止，并且当接收信号+SRX导通时，缓冲器电路15P操作在活动区。

同时，缓冲器电路15M还配置为非常类似于缓冲器电路15P，因此，缓冲器电路15M可以切换接收信号-SRX导通和截止。此外，当接收信号-SRX导通时，缓冲器电路15M操作在活动区。此外，输入缓冲器电路15B和15C也配置为类似于输入缓冲器电路15A。

因此，响应于接收频带的频带切换信号SBAND，输入缓冲器电路15A到15C之一有效操作，并且通过调谐电路14A到14C选择的接收信号±SRX通过有效操作的缓冲器电路提取到节点P15、P15。

并且，同样如图8所示，提取到节点P15、P15的接收信号+SRX提供给混频器电路21I和21Q。混频器电路21I和21Q从一对开关电路211和一对缓冲放大器212形成为无源型的混频器电路。

具体地，接收信号+SRX共同提供给N沟道FET(Q21、Q22)的漏极，而接收信号-SRX通过电阻器R22共同提供给N沟道FET(Q23、Q24)的漏极。此外，FET(Q21、Q23)的源极相互连接，并且FET(Q22、Q24)的源极相互连接。以此方式形成开关电路211。

然后，从FET(Q21、Q24)的栅极和FET(Q22、Q23)的栅极之间的分频电路37提供平衡型的本地振荡信号SLOI，并且从开关电路211提取平衡型的信号SIFI。平衡型的缓冲放大器212直接耦合到开关电路211，并且从缓冲放大器212提取信号SIFI。要注意的是，此时参照电压VS从恒压电路53提供给缓冲放大器212。

此外，混频器电路21Q也类似于开关电路211形成，并且提供本地振荡信号SLOQ并提取平衡型的信号SIFQ。

然后，在该情况下，如果在开关电路211的输入端子处的dc电势(＝VRX)、和在开关电路211的输出端子处的dc电势(＝VS)之间存在差值(如果在它们之间存在dc偏置)，则差值电势等效地变为dc输入，并且因为利用本地振荡信号SLOI和SLOQ切换该电路，所以噪声增加或失真增加，或等于本地振荡信号SLOI和SLOQ的频率分量的频率分量泄漏到缓冲放大器212。结果，混频器电路21I和21Q的特性下降。

因此，为了使得在开关电路211的输入端子处的dc电势和在开关电路211的输出端子处的dc电势相互相等，提供了上面在[2-3]中所述的电压比较电路16A到16C和缓冲器电路17A到17C，并且执行共同模式反馈的控制，使得在开关电路211的输入端子处的dc电势可以变为等于在开关电路211的输出端子处的dc电势。

具体地，如图8所示，N沟道FET(Q61、Q62)在其源极连接到N沟道FET(Q63)的漏极以形成差分放大器161，并且参照电势提供给FET(Q61)的栅极。同时，一对电阻器R61和R62串联连接在节点P15、P15之间，并且从电阻器R61和R62的连接中点提取接收信号SRX中包括的dc电势VRX。该接收信号SRX提供给FET(Q62)的栅极。

此外，P沟道FET(Q65、Q66)的漏极连接到FET(Q61、Q62)的漏极。FET(Q65、Q66)形成电流镜电路162，其中电源线#1是参照电势点，而FET(Q66)是输入侧。

此外，在图7的FET(Q55、Q56)的源极获得的电压提供给N沟道FET(Q68)的栅极，如图8所示。该FET(Q68)在其源极接地，并且在其漏极连接到恒流源Q67。此外，FET(Q68)在其漏极连接到FET(Q64)的漏极。该FET(Q64)与FET(Q63)协作以形成电流镜电路163，其中接地线#4是参照电势点，而FET(Q64)是输入侧。

因此，在输入缓冲器电路15A根据切换信号SWA而有效(处于活动状态)的情况下，因为FET(Q55、Q56)的源极具有“L”电平，所以FET(Q68)截止。结果，恒流源Q67的输出电流提供给FET(Q64)，并且与恒流源67的输出电流的幅度相等的幅度的恒定电流流到FET(Q63)。因此，FET(Q61、Q62)操作为差分放大器161，并且FET(Q65、Q66)操作为电流镜电路162。

结果，差分放大器161比较dc电势VRX(切换电路211的输入侧的dc电势)和参照电压VS(切换电路211的输出侧的dc电势)，并且从FET(Q61、Q65)的漏极输出它们之间的比较输出(误差电压)VERR。在该情况下，误差电压VERR从输入缓冲器电路15A出现。换句话说，差分放大器161和电流镜电路162操作为电压比较电路16A。

要注意的是，在输入缓冲器电路15B或15C根据切换信号SWB或SWC有效的情况下，因为输入缓冲器电路15A的FET(Q55、Q56)的源极具有“H”电平，所以FET(Q68)导通。结果，恒流源Q67的输出电流被FET(Q68)旁路，并且FET(Q63)截止，并且差分放大器161和电流镜电路162不操作。结果，即使从电阻器R61和R62的连接中点输出dc电势VRX，也不从电压比较电路16A输出误差电压VERR。

然后，在该情况中，因为根据切换信号SWA将输入缓冲器电路15A控制到有效状态，所以来自电压比较电路16A的误差电压VERR提供给N沟道FET(Q71、Q72)的栅极，该FET(Q71、Q72)形成图7所示的缓冲器电路17A，并且FET(Q71、Q72)的源极连接到恒流源的FET(Q73)的漏极。并且，FET(Q71)在其漏极连接到缓冲器电路15P的偏置电路151的电阻器R51和电阻器R52之间的节点，而FET(Q72)在其漏极连接到缓冲器电路15M中的偏置电路151的电阻器R51和电阻器R52之间的节点。

要注意的是，在缓冲器电路17A中，当在误差电压VERR中保留接收信号SRX的分量时，电容器C71和电阻器R71用于移除。同时，同样电压比较电路16B和16C以及缓冲器电路17B和17C配置为类似于电压比较电路16A和缓冲器电路17A。

利用如上所述的这样的配置，例如，在根据切换信号SWA控制输入缓冲器电路15A为有效状态(活动状态)的情况下，如上所述，从电压比较电路16A输出从输入缓冲器电路15A出现的误差电压VERR，并且该误差电压VERR提供给FET(Q71、Q72)的栅极。因此，在缓冲器电路15P的电阻器R51和R52之间的连接中点处的电压、和在缓冲器电路15M的电阻器R51和R52之间的连接中点处的电压，响应于误差电压VERR的幅度改变。

结果，反馈控制在FET(Q51、Q52)和(Q51、Q52)的源极处的dc电势，即，从输入缓冲器电路15A输出的接收信号±SRX的dc电势VRX，使得其变为与参照的参照电势VS一致。换句话说，在开关电路211的输入侧的dc电势和输出侧的dc电势变为相等。然后，在输入缓冲器电路15B或15C有效的情况下，上述操作也是类似的。

利用图7和8的电路，因为以此方式防止在开关电路211的输入侧和输出侧之间出现dc偏移，所以可以抑制噪声或失真的增加。或者可以防止提供给栅极的本地振荡信号SIFI(和SIFQ)泄漏到缓冲放大器2。

此外，尽管输入缓冲器电路15A到15C需要电容器C51和C52，但是电容器C51和C52的电容可以设置为输入缓冲器电路15A到15C的每个所需要的最小电容。例如，在其接收信号具有高频的输入缓冲器电路15C中，电容器C51和C52要求的面积减小。因此，因为寄生电阻也变低，所以可以抑制接收信号SRX的衰减，并且没有引起接收灵敏度的下降或C/N的下降。此外，不出现这种情况：对高频放大器13A到13C具有影响以增加失真。

此外，尽管从电容器C51和C52以及FET(Q51、Q52)的输入阻抗形成了高通带滤波器，但是因为FET(Q51、Q52)形成源跟随器，并且输入阻抗高，所以即使在电容器C51和C52具有低的电容的情况下，也可以降低截止频率，这对于处理最低频带的输入缓冲器电路15A特别有利。

此外，因为只通过混频器电路21I和21Q以及寄生电容给出FET(Q51、Q52)的负载阻抗，所以随着频率上升的负载下降的影响小，并且可以抑制当FET(Q51、Q52)操作为源跟随器时的失真的增加。

此外，因为FET(Q51、Q52)的输出阻抗依赖于偏置电流、用于切换的FET(Q21、Q24)的幅度和电阻器R21和22，所以如果选择了条件，则在多个接收频带当中可以有效地切换接收频带。

此外，因为在共同模式中将来自电压比较电路16A到16C的误差电压VERR反馈到缓冲器电路15P和15M，并且只在该共同模式使用反馈，所以误差电压VERR对接收特性几乎没有影响。

[2-5]复合带通滤波器24的具体示例

图9示出复合带通滤波器24的具体连接方案的示例。在本实施例中，提供了差分输入和差分输出的运算放大器241I和242I，并且来自前一级的低通滤波器22的信号SIFI通过一对电阻器R31、R31提供给运算放大器241I。运算放大器241I的输出通过一对电阻器R32、R32提供给运算放大器242I。此外，通过一对电阻器R33、R33和一对可变电容器C31、C31对运算放大器241I施加负反馈，同时通过一对可变电容器C32、C32对运算放大器242I施加负反馈。此外，通过一对电阻器R34、R34在运算放大器241I和242I之间施加负反馈。以此方式形成二阶双二次(biquad)型的低通滤波器24I。

此外，提供差分输入和差分输出的运算放大器241Q和242Q，并且电阻器R31到R34以及可变电容器C31和C32与到运算放大器241I和242I的连接类似地连接到运算放大器241Q和242Q。同样，这里形成二阶双二次型的低通滤波器24Q。要注意的是，来自前一级的低通滤波器22的信号SIFQ通过电阻器R31、R31提供给运算放大器241Q。

此外，运算放大器241I在其输出端子通过一对电阻器R35、R35连接到运算放大器241Q的输入端子，而运算放大器241Q在其输出端子通过一对电阻器R36、R36连接到运算放大器241I的输入端子。此外，运算放大器242I在其输出端子通过一对电阻器R37、R37连接到运算放大器242Q的输入端子，而运算放大器242Q在其输出端子通过一对电阻器R38、R38连接到运算放大器242I的输入端子。

要注意的是，例如满足

R32＝R34

R35＝R36＝R37＝R38

C31＝C32。

以此方式从低通滤波器24I和24Q形成了四阶复合带通滤波器24，并且从运算放大器242I和242Q提取由表达式(5)和(6)表示的信号SIFI和SIFQ。

并且，在复合带通滤波器24中，如果

ωC：低通滤波器24I和24Q的截止频率(角频率)，

则满足

ωC＝1/(C31·R32) ...(8)

并且如果

ω0：复合带通滤波器24的中心频率(角频率)，

BW：复合带通滤波器24的通带带宽，

则满足

ω0＝1/(C31·R35) ...(9)

BW＝2·ωC。

简而言之，通带带宽BW依赖于截止频率ωC。

并且，此时如果

G：通带的增益

则

G·ωC＝R33/R31

G·ω0＝R32/R31

因此，它们都依赖于电阻比。并且，因为在IC中电阻比在精度上相当高，所以可以通过改变可变电容器C31和C32的值来调整复合带通滤波器24的特性。

此外，尽管截止频率ωC和中心频率ω0定义复合带通滤波器24的通带，但是因为从表达式(8)和(9)导出

ωC/ω0＝R35/R32，

所以如果改变可变电容器C31和C32的值，则通带宽度BW与中心频率ω0成比例地增加，而频率比ωC/ω0保持固定。

因此，通过改变可变电容器C31和C32的值，可以吸收制造时的特性分散，同时保持复合带通滤波器24的滤波器特性，并且可以同时改变通带宽度BW与中心频率ω0。

此外，因为利用了高精度的电阻比，并且改变可变电容器C31和C32的值以控制复合带通滤波器24的特性，所以可以容易地获得目标特性，并且可以抑制图像移除特性的劣化。

[2-6]可变电容器的具体示例

图10示出了可变电容器的具体示例，其可用作用于调谐电路12A到12C和14A到14C的调谐的可变电容器、复合带通滤波器24的可变电容器C31和C32等。

具体地，具有充分高增益的反相放大器AMP连接在端子TA和Tb之间，并且电容器CAP连接在端子Ta和Tb之间。此外，FET(Q0到Qn)(n是正整数)的漏极-源极路径和电容器C0到Cn的串联电路连接在端子Ta和Tb之间，并且(n+1)位的控制信号的位b0到bn施加到FET(Q0到Qn)的栅极。

此外，在该情况下，电容器C0到Cn的值设置为

Ci＝C0×2的第i次方 ...(10)

(i＝0到n)

要注意的是，作为示例，在调谐电路12A到12C以及14A到14C的可变电容器的情况下，n＝8，而在复合带通滤波器24的可变电容器C31和C32的情况下，n＝7。

利用如上所述的配置，FET(Qi)根据位bi的“H”或“L”导通或截止，并且当FET(Qi)导通时，与其串联连接的电容器Ci并联连接到电容器CAP。

因此，如果

CTTL：端子Ta和端子Tb之间的电容

则获得

CTTL＝CAP+Ci。

并且，此时，因为根据控制信号b0到bn，FET(Q0到Qn)的导通/截止状态提供等于2的第(n+1)次方的数量的组合，并且电容器C0到Cn的值由表达式(10)给出，所以可以根据控制信号b0到bn，在从

CTTL＝CAP

到

CTTL＝CAP+C0×(2的第(n+1)次方-1)

的范围内，以电容C0为单元，以等于2的第(n+1)次方的数量的步幅改变电容C。简而言之，电容器的电容C可以根据数字数据，通过必需的变化量改变到任意电容。

结论

可以以下面的方式总结上述前端电路。即，

(11)一芯片的IC可以处理从46到887MHz的宽的频率范围。

(12)可以从减少数量的部件实现前端电路10，而不劣化在宽的频率范围上的扰动特性。

(13)单个前端电路10可以处理如数字广播和模拟广播的广播系统中的差别，或者处理世界上各区域中的广播系统中的差别。

(14)因为可以从期望的接收信号的强度和不期望接收的许多信号的强度之间的D/U执行最优AGC操作，所以可以从数字广播中或从模拟广播中有利地接收期望的广播，或者即使数字广播和模拟广播混合，也有利地接收期望的广播。

(15)还可以将调谐电路12A到12C以及14A到14C形成为IC，并且在执行跟踪调整的情况下，如果利用数字数据执行跟踪调整并且利用端子管脚T13的输出信号，则可以容易地执行跟踪调整。

(16)可以利用数字数据执行前端电路10的各种功能的调整或特性的测量，并且可以执行自动调整和自动测量。

(17)减少了通过时钟信号等的谐波的接收干扰，结果，改进了接收灵敏度。

(18)具有低电压和低电流消耗的操作是可能的。

(19)因为可以从CMOS形成电路，所以可以获得较不贵的LSI。

(20)在从CMOS形成LSI的情况下，因为通过内置恒压部分53消除提供给端子管脚T17的电源电压+VCC的波动以形成固定电压，并且执行精细调整，所以即使在从MOS-FET形成各个电路的情况下，提供给电路的电压也可以设置为相当高的电压，并且可以将MOS-FET的性能提取到最大。

(21)因为PLL 30的除了电容器C11外的所有电路部件可以形成在芯片上，所以形成PLL 30以便严格抗扰动并且较少可能地受扰动影响。

其它

在前面，还可以使用本地振荡信号SLOI和SLOQ以及复合带通滤波器24，以设置相互相对的信号SIFI和SIFQ中的接收信号SRX的中频信号分量的相位，并且设置相互相对的图像干扰信号SUD的中频信号分量的相位。在该情况下，如果执行信号SIFI和信号SIFQ之间的减法，则可以获得接收信号SRX的中频信号SIF。

具体地，应当在信号SIFI和SIFQ中设置本地振荡信号SLOI和SLOQ以及复合带通滤波器24的相位偏移之间的相位关系，使得接收信号中的中频信号分量和图像干扰信号中的中频信号分量可以具有相互相对的相位，以便执行信号SIFI和SIFQ的加法或减法。

此外，如果放大器25从表达式(5)减去表达式(6)，则

SIF＝SIFI-SIFQ

＝2β·cosωIFt

＝EUD·ELO·cosωIFt

并且可以提取图像干扰信号SUD。因此，幅度相位校正电路23可以校正信号SIFI和SIFQ的幅度和相位，使得可以最小化图像干扰信号SUD。

还可以将幅度相位校正电路23和复合带通滤波器24的连接位置颠倒。

[缩写词的列表]

A/D：模拟到数字

AGC：自动增益控制

C/N：载波对噪声比率

CMOS：互补金属氧化物半导体

D/A：数字到模拟

D/U：期望对不期望比率

FET：场效应晶体管

IC：集成电路

IF：中频

NF：噪声指数

NTSC：国家电视系统委员会

PAL：逐行倒相

PLL：锁相环

SECAM：顺序与存储彩色电视系统

VCO：压控振荡器

Claims

1.一种前端电路，其中

以上部件形成为IC；

2.如权利要求1所述的前端电路，其中

从所述第一开关电路到所述输出电路的信号线形成为平衡型的信号线。

3.如权利要求1所述的前端电路，还包括：

低通滤波器，提供在所述第一和第二混频器电路和所述复合带通滤波器之间的信号线中，用于移除不必要的频率分量；

第一检测电路，用于从所述低通滤波器的输出检测具有预定值的接收电平；以及

形成电路，用于从所述第一检测电路的检测输出和AGC电压形成延迟AGC电压；

所述AGC电压用于执行所述中频信号的AGC，

所述延迟AGC电压用于在所述第一和第二混频器电路之前的级执行延迟AGC。

4.如权利要求2所述的前端电路，其中

响应于要接收的电视广播的广播系统中的差别，改变所述复合带通滤波器的通带宽度和中心频率。

5.如权利要求4所述的前端电路，其中

根据要接收的电视广播的广播系统改变所述中频信号的增益。

6.如权利要求3所述的前端电路，其中

响应于要接收的电视广播的广播系统，改变所述复合带通滤波器的通带宽度和中心频率，并且所述前端电路还包括用于吸收制造分散的电容器。

7.如权利要求1所述的前端电路，其中

从MOS-FET形成所述第一开关电路和所述第二开关电路，利用接收频带的开关信号将所述MOS-FET控制在开和关之间，以及

每个所述调谐电路的调谐电容器包括

多个电容器，以及

利用控制信号控制在开和关之间的MOS-FET，用于选择性将所述多个电容器连接到调谐线圈。

8.如权利要求1所述的前端电路，其中

将构成所述PLL的VCO的振荡频率设置为高于所述本地振荡信号的频率的两倍。

9.如权利要求3所述的前端电路，还包括：

第二检测电路，用于从所述低通滤波器的输出线性检测信号电平；以及

端子管脚，从其提取所述第二检测电路的检测输出；

从在所述端子管脚处获得的电压获得调谐电路的调谐特性。

10.如权利要求1所述的前端电路，还包括：

形成电路，用于从时钟形成用于所述PLL的参照频率的信号；

从用于数字处理中频信号的基带处理电路获得所述时钟。

11.如权利要求1所述的前端电路，还包括：

恒压电路，具有可以精细调整的输出电压；

所述恒压电路的输出提供给各组件。

12.如权利要求1所述的前端电路，还包括：

非易失性存储器，用于存储各组件的设置值；

在系统的启动时，存储在所述非易失性存储器中的设置值提供给各组件，用于执行各组件的设置。