JP6462541B2 - 複素バンドパスフィルタ及び受信装置 - Google Patents

Description

本実施形態は、複素バンドパスフィルタ及び受信装置に関する。

従来、局部発振周波数を受信周波数に近づけることにより、中間周波数を受信周波数に比べてかなり低くするＬｏｗ−ＩＦ方式を採用したスーパーヘテロダイン方式の受信装置が知られている。Ｌｏｗ−ＩＦ方式では、所望の受信信号とイメージ信号の周波数同士が近接するため、イメージ信号の除去が受信装置を構成する場合の課題の一つとなっている。イメージ信号を除去するために、複素バンドパスフィルタを用いる技術が開示されている。

特開２０１１−１６０２１４号公報 特開２００８−１７７８９７号公報 特開２０１３−１４３７２６号公報 特開２００９−１４７５２６号公報

一つの実施形態は、イメージ除去比（ＩＲＲ）を改善できる複素バンドパスフィルタを提供することを目的とする。

一つの実施形態によれば、第１のアクティブフィルタ回路、第２のアクティブフィルタ回路、第１の帰還回路、第２の帰還回路、及び出力回路を有する複素バンドパスフィルタが提供される。第１のアクティブフィルタ回路は、第１の入力信号が供給される。第２のアクティブフィルタ回路は、第２の入力信号が供給される。第２の入力信号は、第１の入力信号に対して略９０度の位相差を有する。第１の帰還回路は、第１の素子を含む。第１の素子は、第１のインピーダンスを有する。第１の帰還回路は、第１のアクティブフィルタ回路の出力信号を第２のアクティブフィルタ回路の入力側に帰還させる。第２の帰還回路は、第２の素子を含む。第２の素子は、第２のインピーダンスを有する。第２のインピーダンスは、第１のインピーダンスと異なる。第２の帰還回路は、第２のアクティブフィルタ回路の出力信号を第１のアクティブフィルタ回路の入力側に帰還させる。出力回路は、差動増幅回路を有する。差動増幅回路は、第１のアクティブフィルタ回路からの信号と第２のアクティブフィルタ回路からの信号との差分信号を出力信号として出力する。第１の素子は、第１の抵抗値を有する第１の抵抗素子を含む。第２の素子は、第２の抵抗値を有する第２の抵抗素子を含む。第１の抵抗値は、所定の抵抗値に１／αを乗算して得られる抵抗値である。第２の抵抗値は、所定の抵抗値にαを乗算して得られる抵抗値である。

第１の実施形態にかかる複素バンドパスフィルタが適用された受信装置の構成を示す図。 第１の実施形態にかかる複素バンドパスフィルタの構成を示す図。 第１の実施形態にかかる複素バンドパスフィルタの動作を示す図。 第１の実施形態にかかる複素バンドパスフィルタの動作を示す図。 第１の実施形態の変形例にかかる複素バンドパスフィルタの構成を示す図。 第２の実施形態にかかる複素バンドパスフィルタの構成を示す図。 第２の実施形態の変形例にかかる複素バンドパスフィルタの構成を示す図。 第３の実施形態にかかる複素バンドパスフィルタの構成を示す図。 第４の実施形態における可変抵抗素子の構成を示す図。 第４の実施形態における可変抵抗素子の制御コードを示す図。 第４の実施形態にかかる複素バンドパスフィルタの動作を示す図。

以下に添付図面を参照して、実施形態にかかる複素バンドパスフィルタを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
第１の実施形態にかかる複素バンドパスフィルタ１は受信装置に適用される。例えば、複素バンドパスフィルタ１は、図１に示すような受信装置１００に適用される。図１は、複素バンドパスフィルタ１が適用される受信装置１００の構成を示す図である。

受信装置１００は、高周波増幅回路１２０、ミキサ１２１，１２２、局部発振器１２４、移相器１２３、複素バンドパスフィルタ１、可変利得増幅回路１２６、及び復調器１２７を有する。高周波増幅回路１２０は、アンテナ（図示せず）で受信された高周波信号Ｒ_Ｆを増幅する。高周波増幅回路１２０の出力信号は、ミキサ１２１，１２２に供給される。局部発振器１２４の信号が移相器１２３に供給され、移相器１２３から位相が９０度異なる信号がミキサ１２１、１２２に供給される。ミキサ１２１、１２２では、高周波増幅回路１２０からの信号と移相器１２３からの信号が混合され、第１の入力信号Ｖｉｎ＿Ｉと位相が９０度異なる第２の入力信号Ｖｉｎ＿Ｑが生成されて、複素バンドパスフィルタ１に供給される。複素バンドパスフィルタ１の出力は可変利得増幅回路１２６に供給される。可変利得増幅回路１２６で増幅された信号が復調器１２７に供給される。復調器１２７から復調されたベースバンド信号が出力される。

受信装置１００において、局部発振器１２４が受信周波数に近い局部発振周波数の信号を発生し、その信号で受信信号（所望信号）を周波数変換することがある。このとき、所望信号の周波数と反対のイメージ周波数成分（イメージ信号）も周波数変換されるため、イメージ信号が所望信号に干渉して受信装置１００の性能を劣化させる可能性がある。このため、イメージ信号の除去が望まれる。

イメージ信号の除去を図るため、複素バンドパスフィルタ１では、図２に示すように、襷掛け状に帰還回路３０，４０が設けられる。図２は、複素バンドパスフィルタ１の構成を示す図である。

複素バンドパスフィルタ１は、電流変換部６０，７０、アクティブフィルタ回路１０，２０、帰還回路３０，４０、及び出力回路５０を有する。

電流変換部６０は、入力端子２及びアクティブフィルタ回路１０の間に電気的に接続されている。入力端子２は、第１の入力信号Ｖｉｎ＿Ｉが供給される。電流変換部６０は、抵抗素子６１を有し、抵抗素子６１を用いて第１の入力信号Ｖｉｎ＿Ｉ（電圧）を信号（電流）Ｉｉｎ＿Ｉに変換してアクティブフィルタ回路１０へ供給する。

電流変換部７０は、入力端子３及びアクティブフィルタ回路２０の間に電気的に接続されている。入力端子３は、第２の入力信号Ｖｉｎ＿Ｑが供給される。第２の入力信号Ｖｉｎ＿Ｑは、例えば、第１の入力信号Ｖｉｎ＿Ｉより位相が略９０度進んでいる。電流変換部７０は、抵抗素子７１を有し、抵抗素子７１を用いて第２の入力信号Ｖｉｎ＿Ｑ（電圧）を信号（電流）Ｉｉｎ＿Ｑに変換してアクティブフィルタ回路２０へ供給する。

アクティブフィルタ回路１０は、電流変換部６０及び出力回路５０の間に電気的に接続されている。アクティブフィルタ回路１０は、電流変換部６０から供給された信号Ｉｉｎ＿Ｉにフィルタ作用を施して出力回路５０へ供給する。アクティブフィルタ回路１０は、演算増幅回路１１、容量素子１２、及び抵抗素子１３を有する。演算増幅回路１１は、反転アンプであり、入力信号を反転増幅する。演算増幅回路１１は、入力端子１１ａ及び出力端子１１ｂを有する。容量素子１２は、一端が入力端子１１ａに接続され、他端が出力端子１１ｂに接続されている。抵抗素子１３は、一端が入力端子１１ａに接続され、他端が出力端子１１ｂに接続されている。

アクティブフィルタ回路２０は、電流変換部７０及び出力回路５０の間に電気的に接続されている。アクティブフィルタ回路２０は、電流変換部７０から供給された信号Ｉｉｎ＿Ｑにフィルタ作用を施して出力回路５０へ供給する。アクティブフィルタ回路２０は、演算増幅回路２１、容量素子２２、及び抵抗素子２３を有する。演算増幅回路２１は、反転アンプであり、入力信号を反転増幅する。演算増幅回路２１は、入力端子２１ａ及び出力端子２１ｂを有する。容量素子２２は、一端が入力端子２１ａに接続され、他端が出力端子２１ｂに接続されている。抵抗素子２３は、一端が入力端子２１ａに接続され、他端が出力端子２１ｂに接続されている。

帰還回路３０は、アクティブフィルタ回路１０及びアクティブフィルタ回路２０の間に電気的に接続され、アクティブフィルタ回路１０の出力信号をアクティブフィルタ回路２０の入力側に帰還させる。帰還回路３０は、抵抗素子３１を含む。抵抗素子３１は、一端が演算増幅回路１１の出力端子１１ｂに接続され、他端が演算増幅回路２１の入力端子２１ａに接続されている。

帰還回路４０は、アクティブフィルタ回路１０及びアクティブフィルタ回路２０の間に電気的に接続され、アクティブフィルタ回路２０の出力信号をアクティブフィルタ回路１０の入力側に帰還させる。帰還回路４０は、抵抗素子４１及び反転アンプ４２を含む。反転アンプ４２は、位相を１８０度反転させる。抵抗素子４１は、一端が反転アンプ４２経由で演算増幅回路２１の出力端子２１ｂに接続され、他端が演算増幅回路１１の入力端子１１ａに接続されている。

出力回路５０は、アクティブフィルタ回路１０からの信号とアクティブフィルタ回路２０からの信号とに応じた出力信号Ｖｏｕｔを出力する。出力回路５０は、差動増幅回路５１を含む。差動増幅回路５１は、アクティブフィルタ回路１０からの信号とアクティブフィルタ回路２０からの信号との差分信号を出力信号Ｖｏｕｔとして生成する。差動増幅回路５１は、出力信号Ｖｏｕｔを出力端子４から出力する。

なお、抵抗素子６１の抵抗値と抵抗素子７１の抵抗値とは均等な値Ｒ１である。抵抗素子１３の抵抗値と抵抗素子２３の抵抗値とは均等な値Ｒ２である。容量素子１２の容量値と容量素子２２の容量値とは均等な値Ｃである。

例えば、演算増幅回路１１は、入力された信号Ｉｉｎ＿Ｉに対して位相を１８０度反転させた信号を出力する。演算増幅回路１１の入力端子１１ａには、演算増幅回路１１の出力信号に対して位相遅れ無しの信号が抵抗素子１３経由で帰還され、演算増幅回路１１の出力信号に対して９０度位相が遅れた信号が容量素子１２経由で帰還される。演算増幅回路１１の入力端子１１ａには、信号Ｉｉｎ＿Ｉに対して９０度位相が進んだ信号Ｉｉｎ＿Ｑに対して演算増幅回路２１、反転アンプ４２でそれぞれ位相が１８０度反転され、結果として演算増幅回路１１の出力信号に対して９０度位相が遅れた信号が抵抗素子４１経由で帰還される。すなわち、演算増幅回路１１の入力端子１１ａには、演算増幅回路１１の出力信号に対して、１つの位相遅れ無しの信号と２つの９０度位相遅れの信号とが帰還される。

演算増幅回路２１は、入力された信号Ｉｉｎ＿Ｑに対して位相を１８０度反転させた信号を出力する。演算増幅回路２１の入力端子２１ａには、演算増幅回路２１の出力信号に対して位相遅れ無しの信号が抵抗素子２３経由で帰還され、演算増幅回路２１の出力信号に対して９０度位相が遅れた信号が容量素子２２経由で帰還される。演算増幅回路２１の入力端子２１ａには、信号Ｉｉｎ＿Ｉに対して９０度位相が進んだ信号Ｉｉｎ＿Ｑに対して演算増幅回路１１で位相が１８０度反転され、結果として演算増幅回路２１の出力信号に対して９０度位相が遅れた信号が抵抗素子３１経由で帰還される。すなわち、演算増幅回路２１の入力端子２１ａには、演算増幅回路２１の出力信号に対して、１つの位相遅れ無しの信号と２つの９０度位相遅れの信号とが帰還される。

すなわち、Ｉ側の演算増幅回路１１とＱ側の演算増幅回路２１とのそれぞれにおいて、同様の位相遅れの信号が帰還される。これにより、複素バンドパスフィルタ１では、周波数０近傍に電圧のピークを有するローパスフィルタの通過帯域特性に対して、電圧のピークを図３（ａ）に示す所望周波数ｆ０（＞０）近傍にオフセットさせた通過帯域特性を有するようになる。

例えば、抵抗素子３１の抵抗値と抵抗素子４１の抵抗値とがともにＲ３で等しいとすると、図２に示す複素バンドパスフィルタ１の伝達関数は、次の数式（１）、数式（２）のようにあらわすことが可能である。

一方、ローパスフィルタの伝達関数は、次の数式（３）で表される。

数式（１）及び数式（３）を比較すると、数式（１）におけるω_{ｏｆｆｓｅｔ}は、ローパスフィルタのピーク周波数（≒０）に対して所望周波数ｆ０（＞０）にピークをオフセットさせるためのオフセット量であり、図３（ａ）に示す周波数オフセット量であることが分かる。

また、複素バンドパスフィルタ１の伝達関数の絶対値は、次の数式（４）のようになる。

例えば、α＝１のとき、図２に示す複素バンドパスフィルタ１の通過帯域特性は、図３（ａ）に破線で示すようになる。複素バンドパスフィルタ１の通過帯域特性のピーク周波数が、局部発振器１２４の局部発振周波数からω_{ｏｆｆｓｅｔ}だけずれ、複素バンドパスフィルタ１における周波数ωが実効的に（ω−ω_{ｏｆｆｓｅｔ}）にシフトされたようになる。すなわち、所望受信周波数ｆ０が存在する正の周波数領域で通過帯域特性のピークを示し、イメージ信号周波数−ｆ０（＜０）が存在する負の周波数領域では減衰特性を示す。この通過帯域特性を利用して、イメージ信号を除去することが出来る。

このとき、イメージ除去比（ＩＲＲ）を改善するためには、複素バンドパスフィルタ１におけるアクティブフィルタ回路１０，２０の段数（次数）を増やすことが考えられる。この場合、複素バンドパスフィルタ１の回路規模が増加するので、複素バンドパスフィルタ１の消費電流が増大するとともに回路面積が増大する可能性がある。

そこで、本実施形態では、複素バンドパスフィルタ１において、帰還回路３０における抵抗素子３１の抵抗値と帰還回路４０における抵抗素子４１の抵抗値とを工夫することで、少ないアクティブフィルタ回路１０，２０の段数（次数）でのイメージ除去比（ＩＲＲ）の改善を目指す。

具体的には、複素バンドパスフィルタ１において、帰還回路３０における抵抗素子３１の抵抗値（第１のインピーダンス）と帰還回路４０における抵抗素子４１の抵抗値（第２のインピーダンス）とは異なる。抵抗素子３１の抵抗値は、抵抗素子４１の抵抗値より大きい。例えば、αを１より小さい数とするとき、抵抗素子３１の抵抗値は（１／α）×Ｒ３であり、抵抗素子４１の抵抗値はα×Ｒ３である。

これにより、アクティブフィルタ回路１０から出力されるＩｃｈ出力とアクティブフィルタ回路２０から出力されるＱｃｈ出力とにおいて、所望波は９０度位相差のままで、イメージ信号だけ０度位相差まで回すことができる。この結果、出力回路５０においてＩｃｈ出力とＱｃｈ出力との差分を取ることで、イメージ信号を選択的にキャンセルすることが可能となる。

より具体的には、抵抗素子３１の抵抗値は（１／α）×Ｒ３であり、抵抗素子４１の抵抗値はα×Ｒ３であるとすると、図２に示す複素バンドパスフィルタ１の伝達関数は、次の数式（５）のようにあらわすことが可能である。

数式（５）のω_{ｏｆｆｓｅｔ}は数式（２）で表される。数式（５）のＨは本実施形態により改善された伝達関数の部分を表している。以降、改善された部分の伝達関数を示すＨを、改善伝達関数と呼ぶ。改善伝達関数Ｈは、次の数式（６）で表される。

複素バンドパスフィルタ１の改善伝達関数Ｈの絶対値｜Ｈ｜は、次の数式（７）で示される。

図３（ａ）、図３（ｂ）は、α＝０．６８としたときの周波数特性を確認したものである。図３（ａ）は、複素バンドパスフィルタ１として見た周波数特性であり、図３（ｂ）は、改善伝達関数Ｈの絶対値｜Ｈ｜で見た周波数特性である。

図３（ｂ）において所望波付近（ｆ＝ｆ０）の利得がＩＱ合成の影響により例えば３ｄＢアップしているのに対し、イメージ周波数付近（ｆ＝−ｆ０）の利得が急激に低下していることが分かる。これにより、複素バンドパスフィルタ１の通過帯域特性は、図３（ａ）に実線で示すようにイメージ周波数（ｆ＝−ｆ０）付近にノッチが入った特性となる。

図３（ｃ）は、α（抵抗の係数）に対する所望波又はイメージ信号入力時の改善伝達関数の絶対値、及びイメージ除去比（ＩＲＲ）を示す図である。一点鎖線で示すようにイメージ除去比（ＩＲＲ）を改善できる。例えば、複素バンドパスフィルタ１の特性が、所望周波数ｆ０＝２．５ＭＨｚ、通過帯域幅ＢＷ＝±１ＭＨｚとなるように、図２に示すＲ２，Ｃ，Ｒ３を決定し、イメージ信号が抑制可能であるαを求めることを考える。図３（ｃ）は、Ｒ２＝２０ｋΩ、Ｃ＝８ｐＦ、Ｒ３＝８ｋΩとして、αを可変し、所望波およびイメージ信号の改善伝達関数Ｈの絶対値｜Ｈ｜とその差分から計算されるイメージ除去比（ＩＲＲ）の改善量をプロットしたものである。図３（ｃ）から、αが０．５より大きく１より小さい数である場合に、イメージ除去比（ＩＲＲ）が０より大きくなり、イメージ信号が抑制可能であることが分かる。また、αが０．６８近傍の時に、イメージ信号を最小化できることが分かる。

ここで、ＩＱ出力の位相の変化を見るため、Ｉｃｈ、Ｑｃｈ其々の伝達関数から位相を計算する。Ｉｃｈ，Ｑｃｈの伝達関数は、下記の数式（８）、数式（９）の通りになる。

数式（８）及び数式（９）に共通の改善伝達関数Ｈ_＿ｃｏｍは、次の数式（１０）で表される。

ＩＱ出力の位相は、それぞれ、数式（１１）、数式（１２）のようになる。

数式（１１）及び数式（１２）からψ_Ｉとψ_Ｑの差分（位相差）を計算し、αを可変した時の所望波、イメージ信号のＩＱ出力位相差をプロットしたものが図４である。図４は、ＩＱ出力位相差を所望波及びイメージ信号のそれぞれについて示す図である。図４から、所望波は概ね９０度前後のＩＱ位相差をキープしているのに対し、イメージ信号は、α＝０．６８付近で０度となり、差動増幅回路５１でＩｃｈ出力とＱｃｈ出力との差分を取ることでイメージキャンセルの効果を得られることが分かる。

以上のように、第１の実施形態では、複素バンドパスフィルタ１において、帰還回路３０における抵抗素子３１の抵抗値（第１のインピーダンス）と帰還回路４０における抵抗素子４１の抵抗値（第２のインピーダンス）とが異なる。抵抗素子３１の抵抗値は、抵抗素子４１の抵抗値より大きい。αを１より小さい数とするとき、抵抗素子３１の抵抗値は（１／α）×Ｒ３であり、抵抗素子４１の抵抗値はα×Ｒ３である。これにより、アクティブフィルタ回路１０から出力されるＩｃｈ出力とアクティブフィルタ回路２０から出力されるＱｃｈ出力とにおいて、所望波は９０度位相差のままで、イメージ信号だけ略０度位相差にすることができる。この結果、出力回路５０でＩｃｈ出力とＱｃｈ出力との差分を取ることで、イメージ信号を選択的にキャンセルすることが可能となる。すなわち、アクティブフィルタ回路１０，２０の段数（次数）を少なく抑制しながらイメージ除去比（ＩＲＲ）を効率的に改善できる。したがって、複素バンドパスフィルタ１の消費電流及び回路面積を低減できる。

なお、実施形態では、複素バンドパスフィルタ１が電圧入力型である場合について例示しいているが、複素バンドパスフィルタ１が電流入力型であれば、複素バンドパスフィルタ１は、電流変換部６０，７０が省略された構成であってもよい。

あるいは、複素バンドパスフィルタ１ｉは、Ｉｃｈ出力とＱｃｈ出力とでイメージ信号の位相差を略１８０度にし、出力回路５０ｉでＩｃｈ出力とＱｃｈ出力とを加算するように構成されていてもよい。複素バンドパスフィルタ１ｉは、αの値を適切に調節しておくことでＩｃｈ出力とＱｃｈ出力とでイメージ信号の位相差を略１８０度にすることができる。例えば、Ｒ２＝２０ｋΩ、Ｃ＝８ｐＦ、Ｒ３＝８ｋΩの場合、α＝１／０．６８近傍にすることで、Ｉｃｈ出力とＱｃｈ出力とのイメージ信号の位相差を略１８０度にすることができる。

このとき、複素バンドパスフィルタ１ｉは、出力回路５０（図２参照）に代えて、図５に示すような出力回路５０ｉを有してもよい。出力回路５０ｉは、加算回路５２ｉ及び増幅回路５１ｉを有する。加算回路５２ｉは、抵抗素子５２ａ及び抵抗素子５２ｂを有する。抵抗素子５２ａは、一端が演算増幅回路１１の出力端子１１ｂに接続され、他端が加算ノード５２ｃに接続されている。抵抗素子５２ｂは、一端が演算増幅回路２１の出力端子２１ｂに接続され、他端が加算ノード５２ｃに接続されている。

加算回路５２ｉは、抵抗素子５２ａ，５２ｂを用いて、アクティブフィルタ回路１０からの信号（Ｉｃｈ出力）とアクティブフィルタ回路２０からの信号（Ｑｃｈ出力）とをそれぞれ電流に変換する。加算回路５２ｉは、変換後の２つの電流を加算ノード５２ｃで電流加算し加算結果の電流を出力する。これにより、信号に含まれたイメージ成分を増幅回路５１ｉで増幅する前にキャンセルできる。増幅回路５１は、差動増幅回路５１ａ及び抵抗素子５１ｂを有する。抵抗素子５１ｂは、一端が差動増幅回路５１ａの出力端子に接続され、他端が差動増幅回路５１ａの非反転入力端子に接続されている。増幅回路５１ｉは、反転入力端子が接地電位に接続されている。増幅回路５１ｉは、加算結果の電流を加算回路５２ｉから受け、電流に応じた信号を抵抗素子５２ａ，５２ｂの抵抗値と抵抗素子５１ｂの抵抗値との比に応じて増幅して、増幅結果の信号Ｖｏｕｔを出力端子４から出力する。

このように、出力回路５０ｉにおいて、アクティブフィルタ回路１０からの信号とアクティブフィルタ回路２０からの信号とを加算回路５２ｉで電流加算でき、信号に含まれたイメージ成分を増幅回路５１ｉで増幅する前にキャンセルできる。これにより、イメージ信号を効率的にキャンセルでき、イメージ除去比（ＩＲＲ）をさらに改善できる。

（第２の実施形態）
次に、第２の実施形態にかかる複素バンドパスフィルタ２０１について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。

第１の実施形態では、複素バンドパスフィルタ１がシングルエンドの構成である場合について例示しているが、第２の実施形態では、複素バンドパスフィルタ２０１が差動構成である場合について例示する。

具体的には、複素バンドパスフィルタ２０１は、図６に示すように、電流変換部２６０，２７０、アクティブフィルタ回路２１０，２２０、帰還回路２３０，２４０、及び出力回路２５０を有する。

電流変換部２６０は、抵抗素子６１−ｐ，６１−ｎを有し、抵抗素子６１−ｐ，６１−ｎを用いて、入力端子２−ｐ，２−ｎからの入力信号Ｖｉｎ＿ＩＰ，Ｖｉｎ＿ＩＮ（電圧）を信号Ｉｉｎ＿ＩＰ，Ｉｉｎ＿ＩＮ（電流）に変換してアクティブフィルタ回路２１０へ供給する。

電流変換部２７０は、抵抗素子７１−ｐ，７１−ｎを有し、抵抗素子７１−ｐ，７１−ｎを用いて、入力端子３−ｐ，３−ｎからの入力信号Ｖｉｎ＿ＱＰ，Ｖｉｎ＿ＱＮ（電圧）を信号Ｉｉｎ＿ＱＰ，Ｉｉｎ＿ＱＮ（電流）に変換してアクティブフィルタ回路２２０へ供給する。

アクティブフィルタ回路２１０は、平衡型増幅回路２１１、容量素子２１２，２１４、及び抵抗素子２１３，２１５を有する。平衡型増幅回路２１１は、非反転入力端子２１１ａ、反転入力端子２１１ｃ、反転出力端子２１１ｂ、及び非反転出力端子２１１ｄを有する。容量素子２１２は、一端が非反転入力端子２１１ａに接続され、他端が反転出力端子２１１ｂに接続されている。抵抗素子２１３は、一端が非反転入力端子２１１ａに接続され、他端が反転出力端子２１１ｂに接続されている。容量素子２１４は、一端が反転入力端子２１１ｃに接続され、他端が非反転出力端子２１１ｄに接続されている。抵抗素子２１５は、一端が反転入力端子２１１ｃに接続され、他端が非反転出力端子２１１ｄに接続されている。

アクティブフィルタ回路２２０は、平衡型増幅回路２２１、容量素子２２２，２２４、及び抵抗素子２２３，２２５を有する。平衡型増幅回路２２１は、非反転入力端子２２１ａ、反転入力端子２２１ｃ、反転出力端子２２１ｂ、及び非反転出力端子２２１ｄを有する。容量素子２２２は、一端が非反転入力端子２２１ａに接続され、他端が反転出力端子２２１ｂに接続されている。抵抗素子２２３は、一端が非反転入力端子２２１ａに接続され、他端が反転出力端子２２１ｂに接続されている。容量素子２２４は、一端が反転入力端子２２１ｃに接続され、他端が非反転出力端子２２１ｄに接続されている。抵抗素子２２５は、一端が反転入力端子２２１ｃに接続され、他端が非反転出力端子２２１ｄに接続されている。

帰還回路２３０は、抵抗素子２３１，２３２を含む。抵抗素子２３１は、一端が平衡型増幅回路２１１の非反転出力端子２１１ｄに接続され、他端が平衡型増幅回路２２１の非反転入力端子２２１ａに接続されている。抵抗素子２３２は、一端が平衡型増幅回路２１１の反転出力端子２１１ｂに接続され、他端が平衡型増幅回路２２１の反転入力端子２２１ｃに接続されている。

帰還回路２４０は、抵抗素子２４１，２４２を含む。抵抗素子２４１は、一端が平衡型増幅回路２２１の非反転出力端子２２１ｄに接続され、他端が平衡型増幅回路２１１の反転入力端子２１１ｃに接続されている。抵抗素子２４２は、一端が平衡型増幅回路２２１の反転出力端子２２１ｂに接続され、他端が平衡型増幅回路２１１の非反転入力端子２１１ａに接続されている。すなわち、帰還回路２４０は、アクティブフィルタ回路２２０のＰ側出力をアクティブフィルタ回路２１０のＮ側入力に帰還し、アクティブフィルタ回路２２０のＮ側出力をアクティブフィルタ回路２１０のＰ側入力に帰還することで、帰還されるべき信号の位相を１８０度反転させる。これにより、帰還回路２４０は、反転アンプ４２（図２参照）が省略された構成になっている。

出力回路２５０は、差分回路２５４，２５５及び差動増幅回路２５１を有する。差分回路２５４は、抵抗素子２５４ａ，２５４ｂを有する。抵抗素子２５４ａは、一端が平衡型増幅回路２１１の反転出力端子２１１ｂに接続され、他端が差分ノード２５４ｃに接続されている。抵抗素子２５４ｂは、一端が平衡型増幅回路２２１の非反転出力端子２２１ｄに接続され、他端が差分ノード２５４ｃに接続されている。差分回路２５４は、抵抗素子２５４ａ，２５４ｂを用いて、アクティブフィルタ回路２１０からのＮ側の信号とアクティブフィルタ回路２２０からのＰ側の信号とをそれぞれ電流に変換する。差分回路２５４は、変換後の２つの電流（逆相の電流）を差分ノード２５４ｃで電流加算することで差分を取り、差分結果の電流を出力する。差分結果の電流は、Ｐ側の信号に対してＮ側の信号を減算した信号と捉えることができる。これにより、Ｐ側の信号に含まれたイメージ成分を差動増幅回路２５１で増幅する前にキャンセルできる。

同様に、差分回路２５５は、抵抗素子２５５ａ，２５５ｂを有する。抵抗素子２５５ａは、一端が平衡型増幅回路２１１の非反転出力端子２１１ｄに接続され、他端が差分ノード２５５ｃに接続されている。抵抗素子２５５ｂは、一端が平衡型増幅回路２２１の反転出力端子２２１ｂに接続され、他端が差分ノード２５５ｃに接続されている。加算回路２５５は、抵抗素子２５５ａ，２５５ｂを用いて、アクティブフィルタ回路２１０からのＰ側の信号とアクティブフィルタ回路２２０からのＮ側の信号とをそれぞれ電流に変換する。加算回路２５５は、変換後の２つの電流（逆相の電流）を差分ノード２５５ｃで電流加算することで差分を取り、差分結果の電流を出力する。差分結果の電流は、Ｎ側の信号に対してＰ側の信号を減算した信号と捉えることができる。これにより、Ｎ側の信号に含まれたイメージ成分を差動増幅回路２５１で増幅する前にキャンセルできる。

差動増幅回路２５１は、平衡型増幅回路２５１ａ及び抵抗素子２５１ｂ，２５１ｃを有する。抵抗素子２５１ｂは、一端が平衡型増幅回路２５１ａの反転出力端子に接続され、他端が平衡型増幅回路２５１ａの非反転入力端子に接続されている。抵抗素子２５１ｃは、一端が平衡型増幅回路２５１ａの非反転出力端子に接続され、他端が平衡型増幅回路２５１ａの反転入力端子に接続されている。差動増幅回路２５１は、差分結果の電流を差分回路２５４から受け、電流に応じた信号を抵抗素子２５４ａ，２５４ｂの抵抗値と抵抗素子２５１ｂの抵抗値との比に応じて増幅して、増幅結果の信号Ｖｏｕｔ＿Ｎを出力端子４−ｎから出力する。差動増幅回路２５１は、差分結果の電流を差分回路２５５から受け、電流に応じた信号を抵抗素子２５５ａ，２５５ｂの抵抗値と抵抗素子２５１ｃの抵抗値との比に応じて増幅して、増幅結果の信号Ｖｏｕｔ＿Ｐを出力端子４−ｐから出力する。

なお、複素バンドパスフィルタ２０１において、帰還回路２３０における抵抗素子２３１，２３２の抵抗値（第１のインピーダンス）と帰還回路２４０における抵抗素子２４１，２４２の抵抗値（第２のインピーダンス）とは異なる。抵抗素子２３１，２３２の抵抗値は、抵抗素子２４１，２４２の抵抗値より大きい。例えば、αを１より小さい数とするとき、抵抗素子２３１，２３２の抵抗値は（１／α）×Ｒ３であり、抵抗素子２４１，２４２の抵抗値はα×Ｒ３である。

以上のように、第２の実施形態では、複素バンドパスフィルタ２０１が差動構成になっており、Ｉｃｈ出力及びＱｃｈ出力をそれぞれ差動信号（Ｐ側の信号、Ｎ側の信号）にすることができる。これにより、出力回路２５０において、Ｉｃｈ出力及びＱｃｈ出力から逆相の信号を取得して電流加算することでＩｃｈ出力及びＱｃｈ出力の差分を取ることができ、Ｐ側の信号及びＮ側の信号に含まれたイメージ成分を差動増幅回路２５１で増幅する前にそれぞれキャンセルできる。これにより、イメージ信号を効率的にキャンセルでき、イメージ除去比（ＩＲＲ）をさらに改善できる。

なお、複素バンドパスフィルタ２０１ｉは、Ｉｃｈ出力とＱｃｈ出力とでイメージ信号の位相差を略１８０度にし、出力回路２５０ｉでＩｃｈ出力とＱｃｈ出力とを加算するように構成されていてもよい。複素バンドパスフィルタ２０１ｉは、αの値を適切に調節しておくことでＩｃｈ出力とＱｃｈ出力とでイメージ信号の位相差を略１８０度にすることができる。例えば、Ｒ２＝２０ｋΩ、Ｃ＝８ｐＦ、Ｒ３＝８ｋΩの場合、α＝１／０．６８近傍にすることで、Ｉｃｈ出力とＱｃｈ出力とのイメージ信号の位相差を略１８０度にすることができる。

このとき、複素バンドパスフィルタ１ｉは、出力回路２５０（図６参照）に代えて、図７に示すような出力回路２５０ｉを有してもよい。出力回路２５０ｉは、加算回路２５２ｉ，２５３ｉ，及び差動増幅回路２５１ｉを有する。加算回路２５２ｉは、抵抗素子２５２ａ及び抵抗素子２５２ｂを有する。抵抗素子２５２ａは、一端が平衡型増幅回路２１１の非反転出力端子２１１ｄに接続され、他端が加算ノード２５２ｃに接続されている。抵抗素子２５２ｂは、一端が平衡型増幅回路２２１の非反転出力端子２２１ｄに接続され、他端が加算ノード２５２ｃに接続されている。加算回路２５２は、抵抗素子２５２ａ，２５２ｂを用いて、アクティブフィルタ回路２１０からのＰ側の信号とアクティブフィルタ回路２２０からのＰ側の信号とをそれぞれ電流に変換する。加算回路２５２は、変換後の２つの電流を加算ノード２５２ｃで電流加算しＰ側の加算結果の電流を出力する。これにより、Ｐ側の信号に含まれたイメージ成分を差動増幅回路２５１ｉで増幅する前にキャンセルできる。

同様に、加算回路２５３ｉは、アクティブフィルタ回路２１０の平衡型増幅回路２１１の反転出力端子２１１ｂとアクティブフィルタ回路２２０の平衡型増幅回路２２１の反転出力端子２２１ｂとに接続されている。加算回路２５３は、抵抗素子２５３ａ，２５３ｂを有する。抵抗素子２５３ａは、一端が平衡型増幅回路２１１の反転出力端子２１１ｂに接続され、他端が加算ノード２５３ｃに接続されている。抵抗素子２５３ｂは、一端が平衡型増幅回路２２１の反転出力端子２２１ｂに接続され、他端が加算ノード２５３ｃに接続されている。加算回路２５３は、抵抗素子２５３ａ，２５３ｂを用いて、アクティブフィルタ回路２１０からのＮ側の信号とアクティブフィルタ回路２２０からのＮ側の信号とをそれぞれ電流に変換する。加算回路２５３は、変換後の２つの電流を加算ノード２５３ｃで電流加算しＮ側の加算結果の電流を出力する。これにより、Ｎ側の信号に含まれたイメージ成分を差動増幅回路２５１ｉで増幅する前にキャンセルできる。

差動増幅回路２５１ｉは、Ｐ側の加算結果の電流を加算回路２５２ｉから受け、電流に応じた信号を抵抗素子２５２ａ，２５２ｂの抵抗値と抵抗素子２５１ｂの抵抗値との比に応じて増幅して、増幅結果の信号Ｖｏｕｔ＿Ｎを出力端子４−ｎから出力する。差動増幅回路２５１ｉは、Ｎ側の加算結果の電流を加算回路２５３ｉから受け、電流に応じた信号を抵抗素子２５３ａ，２５３ｂの抵抗値と抵抗素子２５１ｃの抵抗値との比に応じて増幅して、増幅結果の信号Ｖｏｕｔ＿Ｐを出力端子４−ｐから出力する。

このように、出力回路２５０ｉにおいて、アクティブフィルタ回路２１０からの信号とアクティブフィルタ回路２２０からの信号とを加算回路２５２ｉ，２５３ｉで電流加算でき、信号に含まれたイメージ成分を増幅回路５１ｉで増幅する前にキャンセルできる。これにより、イメージ信号を効率的にキャンセルでき、イメージ除去比（ＩＲＲ）をさらに改善できる。

（第３の実施形態）
次に、第３の実施形態にかかる複素バンドパスフィルタ３０１について説明する。以下では、第２の実施形態と異なる部分を中心に説明する。

第２の実施形態では、アクティブフィルタ回路２１０，２２０が１段（１次）で設けられているが、第３の実施形態では、アクティブフィルタ回路２１０，２２０が複数段（複数次）で設けられる。

具体的には、図８に示すように、複素バンドパスフィルタ３０１において、入力端子２−ｐ，２−ｎ，３−ｐ，３−ｎと出力回路２５０との間に、図６と基本的に同様な電流変換部２６０−１，２７０−１，２６０−２，２７０−２、アクティブフィルタ回路２１０−１，２２０−１，２１０−２，２２０−２、帰還回路２３０−１，２４０−１，２３０−２，２４０−２の構成が複数回繰り返し設けられる。図８では、２段（２次）の構成が例示されている。

ただし、帰還回路２３０，２４０については、最終段の帰還回路２３０−２，２４０−２を図６と同様に構成し、最終段以外の帰還回路２３０−１，２４０−１については、各抵抗素子２３１ａ，２３２ａ，２４１ａ，２４２ａの抵抗値を略均等な値Ｒ３に揃える。また、最終段のアクティブフィルタ回路２１０−２，２２０−２の出力から初段のアクティブフィルタ回路２１０−１，２２０−１へ帰還させるための抵抗素子３６１〜３６４を追加で設ける。

このように、第３の実施形態では、最終段の帰還回路２３０−２，２４０−２が第２の実施形態と同様の構成を有するので、第２の実施形態と同様のイメージ除去比（ＩＲＲ）を実現可能である。

（第４の実施形態）
次に、第４の実施形態にかかる複素バンドパスフィルタ２０１について説明する。以下では、第２の実施形態と異なる部分を中心に説明する。

第２の実施形態では、帰還回路２３０の抵抗素子２３１，２３２と帰還回路２４０の抵抗素子２４１，２４２とがそれぞれ固定された抵抗値を有するものとされている。

しかし、複素バンドパスフィルタ２０１では、所望周波数ｆ０の調整が要求されることがある。そのため、第４の実施形態では、帰還回路２３０の抵抗素子２３１，２３２と帰還回路２４０の抵抗素子２４１，２４２とのそれぞれの抵抗値を可変にして、所望周波数ｆ０の調整を可能にする。

具体的には、図６に示す抵抗素子２３１，２３２，２４１，２４２を、それぞれ、図９に示すような構成を有する可変抵抗素子２３１ｂ，２３２ｂ，２４１ｂ，２４２ｂで置き換える。

第２の実施形態では、例えば、抵抗素子２３１，２３２の抵抗値が（１／α）×Ｒ３であり、抵抗素子２４１，２４２の抵抗値がα×Ｒ３である。このとき、抵抗素子２３１，２３２，２４１，２４２を可変抵抗素子２３１ｂ，２３２ｂ，２４１ｂ，２４２ｂで置き換えると、可変抵抗素子２３１ｂ，２３２ｂの抵抗値と可変抵抗素子２４１ｂ，２４２ｂの抵抗値との比が適正な比１／α：αからずれる可能性がある。可変抵抗素子２３１ｂ，２３２ｂの抵抗値と可変抵抗素子２４１ｂ，２４２ｂの抵抗値との比が適正な比１／α：αからずれると、複素バンドパスフィルタ２０１の通過帯域特性においてイメージ周波数付近にノッチを入れることが困難になり、イメージ除去比（ＩＲＲ）の改善が困難になる可能性がある。

第４の実施形態では、可変抵抗素子２３１ｂ，２３２ｂ及び可変抵抗素子２４１ｂ，２４２ｂの変更の仕方を工夫して、ノッチとｆ０調整との両立を目指す。

このとき、可変抵抗素子２３１ｂ，２３２ｂ及び可変抵抗素子２４１ｂ，２４２ｂを単純にリニアステップの可変にするとノッチに適した抵抗比（１／α：α）が崩れてしまう可能性がある。

そこで、第４の実施形態では、襷掛け抵抗をｄＢ刻みで調整可能にする。各可変抵抗素子２３１ｂ〜２４２ｂは、一端及び他端との間にスイッチＳＷ＿＋７ｄＢ〜ＳＷ＿−７ｄＢを介して抵抗素子Ｒ＿＋７ｄＢ〜Ｒ＿−７ｄＢが並列接続されている。各抵抗素子Ｒ＿＋７ｄＢ〜Ｒ＿−７ｄＢは、基準の抵抗素子Ｒ＿０ｄＢの抵抗値に対して添え字に対応した割合（ｄＢ）分の抵抗値を有する。

各可変抵抗素子２３１ｂ，２３２ｂ，２４１ｂ，２４２ｂは、制御回路４０５により制御可能である。制御回路４０５は、レジスタ４０５ａ及びデコーダ４０５ｂを有する。レジスタ４０５ａは、例えば、図１０に示すような真理値表を有する。制御回路４０５は、真理値表をレジスタ４０５ａから読み出してデコーダ４０５ｂへ供給し、デコーダ４０５ｂで所定のスイッチをオンさせる制御信号が生成され可変抵抗素子２３１ｂ，２３２ｂ，２４１ｂ，２４２ｂへ供給される。

例えば、ノッチを適切に（例えば、最適に）設定したあと、ＩＱの抵抗をそれぞれｘｄＢ（ｘは任意の数）ずつ上下させれば適切な比率（比の値）を保ったままｆ０を動かすことが可能となる。例えば、比の値が１／α÷α＝１／α^２＝８ｄＢである場合、８ｄＢの差分を保ったまま、可変抵抗素子２３１ｂ，２３２ｂ及び可変抵抗素子２４１ｂ，２４２ｂの抵抗値を上下させることができる。

図１０に破線の矢印で示す場合、制御回路４０５は、可変抵抗素子２３１ｂ，２３２ｂにおいてスイッチＳＷ＿＋５ｄＢを選択的にオンさせ可変抵抗素子２３１ｂ，２３２ｂを＋５ｄＢに設定するとともに、可変抵抗素子２４１ｂ，２４２ｂにおいてスイッチＳＷ＿−３ｄＢを選択的にオンさせ可変抵抗素子２４１ｂ，２４２ｂを−３ｄＢに設定する。

図１０に一点鎖線の矢印で示す場合、制御回路４０５は、可変抵抗素子２３１ｂ，２３２ｂにおいてＳＷ＿＋４ｄＢを選択的にオンさせ可変抵抗素子２３１ｂ，２３２ｂを＋４ｄＢに設定するとともに、可変抵抗素子２４１ｂ，２４２ｂにおいてＳＷ＿−４ｄＢを選択的にオンさせ可変抵抗素子２４１ｂ，２４２ｂを−４ｄＢに設定する。

図１０に二点鎖線の矢印で示す場合、制御回路４０５は、可変抵抗素子２３１ｂ，２３２ｂにおいてスイッチＳＷ＿＋３ｄＢを選択的にオンさせ可変抵抗素子２３１ｂ，２３２ｂを＋３ｄＢに設定するとともに、可変抵抗素子２４１ｂ，２４２ｂにおいてスイッチＳＷ＿−５ｄＢを選択的にオンさせ可変抵抗素子２４１ｂ，２４２ｂを−５ｄＢに設定する。

これにより調整機能を諦めたり、回路を複雑化させたりすることなく、図１１（ａ）に示すように、ノッチとｆ０調整とを両立できる。図１１（ａ）は、所望周波数ｆ０を調整する際の複素バンドパスフィルタ２０１の動作を示す図である。

また、アクティブフィルタ回路２１０，２２０における容量素子２１２，２１４，２２２，２２４の容量値も可変化すれば、複素バンドパスフィルタ２０１の通過帯域幅ＢＷの調整も可能になる。このとき、容量素子２１２，２１４，２２２，２２４の容量値を変更することで所望周波数ｆ０も同時に動いてしまうので、図１１（ｂ）に示すように、ｆ０調整機能を使って所望周波数ｆ０が一定になるように調整できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１，１ｉ，２０１，２０１ｉ，３０１ 複素バンドパスフィルタ。

Claims (14)

1. 第１の入力信号が供給される第１のアクティブフィルタ回路と、
   前記第１の入力信号に対して略９０度の位相差を有する第２の入力信号が供給される第２のアクティブフィルタ回路と、
   第１のインピーダンスを有する第１の素子を含み、前記第１のアクティブフィルタ回路の出力信号を前記第２のアクティブフィルタ回路の入力側に帰還させる第１の帰還回路と、
   前記第１のインピーダンスと異なる第２のインピーダンスを有する第２の素子を含み、前記第２のアクティブフィルタ回路の出力信号を前記第１のアクティブフィルタ回路の入力側に帰還させる第２の帰還回路と、
   前記第１のアクティブフィルタ回路からの信号と前記第２のアクティブフィルタ回路からの信号との差分信号を出力信号として出力する差動増幅回路を有する出力回路と、
   を備え、
   前記第１の素子は、第１の抵抗値を有する第１の抵抗素子を含み、
   前記第２の素子は、第２の抵抗値を有する第２の抵抗素子を含み、
   αを１より小さい数とするとき、
   前記第１の抵抗値は、所定の抵抗値に１／αを乗算して得られる抵抗値であり、
   前記第２の抵抗値は、前記所定の抵抗値にαを乗算して得られる抵抗値である
   複素バンドパスフィルタ。
2. 前記出力回路は、前記第１のアクティブフィルタ回路からの信号と前記第２のアクティブフィルタ回路からの信号との加算結果を前記出力信号として生成する加算回路を有する
   請求項１に記載の複素バンドパスフィルタ。
3. 前記第１のアクティブフィルタ回路及び前記第２のアクティブフィルタ回路のそれぞれは、
   入力端子及び出力端子を有する演算増幅回路と、
   一端が前記入力端子に接続され他端が前記出力端子に接続された第３の抵抗素子と、
   一端が前記入力端子に接続され他端が前記出力端子に接続された容量素子と、
   を有する
   請求項１又は２に記載の複素バンドパスフィルタ。
4. 前記第２の帰還回路は、反転増幅回路をさらに含む
   請求項１から３のいずれか１項に記載の複素バンドパスフィルタ。
5. 前記第１のアクティブフィルタ回路及び前記第２のアクティブフィルタ回路のそれぞれは、
   反転入力端子、非反転入力端子、反転出力端子、及び非反転出力端子を有する平衡型増幅回路と、
   一端が前記反転入力端子に接続され他端が前記非反転出力端子に接続された第３の抵抗素子と、
   一端が前記非反転入力端子に接続され他端が前記反転出力端子に接続された第４の抵抗素子と、
   一端が前記反転入力端子に接続され他端が前記非反転出力端子に接続された第１の容量素子と、
   一端が前記非反転入力端子に接続され他端が前記反転出力端子に接続された第２の容量素子と、
   を有し、
   前記第１の素子は、
   一端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子に接続され他端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記反転入力端子に接続された第５の抵抗素子と、
   一端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子に接続され他端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記非反転入力端子に接続された第６の抵抗素子と、
   を有し、
   前記第２の素子は、
   一端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子に接続され他端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記非反転入力端子に接続された第７の抵抗素子と、
   一端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子に接続され他端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記反転入力端子に接続された第８の抵抗素子と、
   を有し、
   前記第５の抵抗素子及び前記第６の抵抗素子のそれぞれは、前記第１の抵抗値を有し、
   前記第７の抵抗素子及び前記第８の抵抗素子のそれぞれは、前記第２の抵抗値を有する
   請求項１又は２に記載の複素バンドパスフィルタ。
6. 前記出力回路は、
   前記第１のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子と前記第２のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子とに接続された第１の差分回路と、
   前記第１のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子と前記第２のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子とに接続された第２の差分回路と、
   を有し、
   前記差動増幅回路は、前記第１の差分回路からの信号と前記第２の差分回路からの信号とに応じた一対の差動信号を前記出力信号として生成する
   請求項５に記載の複素バンドパスフィルタ。
7. 前記第１の差分回路は、
   前記差動増幅回路に接続された第１のノードと、
   一端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子に接続され他端が前記第１のノードに接続された第９の抵抗素子と、
   一端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子に接続され他端が前記第１のノードに接続された第１０の抵抗素子と、
   を有し、
   前記第２の差分回路は、
   前記差動増幅回路に接続された第２のノードと、
   一端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子に接続され他端が前記第２のノードに接続された第１１の抵抗素子と、
   一端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子に接続され他端が前記第２のノードに接続された第１２の抵抗素子と、
   を有する
   請求項６に記載の複素バンドパスフィルタ。
8. 前記出力回路は、
   前記第１のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子と前記第２のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子とに接続された第１の加算回路と、
   前記第１のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子と前記第２のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子とに接続された第２の加算回路と、
   を有し、
   前記差動増幅回路は、前記第１の加算回路からの信号と前記第２の加算回路からの信号とに応じた一対の差動信号を前記出力信号として生成する
   請求項５に記載の複素バンドパスフィルタ。
9. 前記第１の加算回路は、
   前記差動増幅回路に接続された第１のノードと、
   一端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子に接続され他端が前記第１のノードに接続された第１３の抵抗素子と、
   一端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記非反転出力端子に接続され他端が前記第１のノードに接続された第１４の抵抗素子と、
   を有し、
   前記第２の加算回路は、
   前記差動増幅回路に接続された第２のノードと、
   一端が前記第１のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子に接続され他端が前記第２のノードに接続された第１５の抵抗素子と、
   一端が前記第２のアクティブフィルタ回路の平衡型増幅回路の前記反転出力端子に接続され他端が前記第２のノードに接続された第１６の抵抗素子と、
   を有する
   請求項８に記載の複素バンドパスフィルタ。
10. 複数段のアクティブフィルタ回路が設けられる場合、前記第１の帰還回路及び前記第２の帰還回路が設けられる前記第１のアクティブフィルタ回路及び前記第２のアクティブフィルタ回路は、前記複数段における最終段に配置される
    請求項１から９のいずれか１項に記載の複素バンドパスフィルタ。
11. 第１の入力信号が供給される第１のアクティブフィルタ回路と、
    前記第１の入力信号に対して略９０度の位相差を有する第２の入力信号が供給される第２のアクティブフィルタ回路と、
    第１のインピーダンスを有する第１の素子を含み、前記第１のアクティブフィルタ回路の出力信号を前記第２のアクティブフィルタ回路の入力側に帰還させる第１の帰還回路と、
    前記第１のインピーダンスと異なる第２のインピーダンスを有する第２の素子を含み、前記第２のアクティブフィルタ回路の出力信号を前記第１のアクティブフィルタ回路の入力側に帰還させる第２の帰還回路と、
    前記第１のアクティブフィルタ回路からの信号と前記第２のアクティブフィルタ回路からの信号との差分信号を出力信号として出力する差動増幅回路を有する出力回路と、
    を備え、
    前記第１の素子は、ｄＢ刻みで抵抗値を変更可能である第１の可変抵抗素子を含み、
    前記第２の素子は、ｄＢ刻みで抵抗値を変更可能である第２の可変抵抗素子を含み、
    αを１より小さい数とするとき、
    前記第１の可変抵抗素子及び前記第２の可変抵抗素子は、前記第１の可変抵抗素子を前記第２の可変抵抗素子で除算した値が１／α ^２ に保たれるようにそれぞれ抵抗値が変更される
    複素バンドパスフィルタ。
12. 前記第１の可変抵抗素子及び前記第２の可変抵抗素子は、互いにｄＢ単位における一定の差分が保たれるようにそれぞれ抵抗値が変更される
    請求項１１に記載の複素バンドパスフィルタ。
13. 前記第１のアクティブフィルタ回路の入力側に接続された第１の電圧電流変換素子と、
    前記第１の電圧電流変換素子に均等なインピーダンスを有し、前記第２のアクティブフィルタ回路の入力側に接続された第２の電圧電流変換素子と、
    をさらに備えた
    請求項１又は１１に記載の複素バンドパスフィルタ。
14. 請求項１から１３のいずれか１項に記載の複素バンドパスフィルタ
    を備えた受信装置。

Images