JP2013143726A - 電波受信回路 - Google Patents

Abstract

【課題】 スーパーヘテロダイン方式の電波時計において、イメージ周波数除去を行う複素バンドパスフィルタを適用して、アンプの周波数特性や寄生容量の影響による発振を回避する受信回路を提供する。
【解決手段】 中間周波数信号に含まれるイメージ周波数信号を除去する複素バンドパスフィルタは第１〜第４の並列回路を構成する各コンデンサＣ１〜Ｃ４を有し、これらコンデンサはそれぞれ位相補償用抵抗Ｒ１５〜Ｒ１８を介して各出力端５〜６、９〜１０と接続され、各位相補償用抵抗は第１〜第４の帰還経路に含まれない位置に設けられている。
【選択図】 図３

Description

本発明は、複素バンドフィルタを用いてイメージ周波数を除去するスーパーヘテロダイン方式の電波時計用受信回路に関するものである。

従来、電波時計などに用いる時刻信号は、アンテナで受信した標準電波信号を増幅し、検波し、所定の基準電圧と比較して二値化することにより形成される。
従来技術として特許文献１にはスーパーヘテロダイン方式のラジオ受信機などの受信回路が開示されている。更に、特許文献１には、電波受信機においてイメージ周波数による妨害が発生すること、そして、イメージ周波数を除去するために複素フィルタが用いられることが記載されている。また、特許文献２にはスーパーヘテロダイン方式の電波時計が開示されている。

特許文献１には、イメージリジェクション用のフィルタを低コストで高性能に集積化して、受信機のコスト削減及び受信基板面積を削減した受信ＩＦ回路が記載されている。受信回路は、
ＲＦ入力信号を増幅する可変利得アンプと、可変利得アンプにより増幅されたＲＦ信号を中間周波数に変換した際に生じるイメージ成分を抑圧するための中間多相信号を得る周波数変換器と、中間多相信号が供給され、イメージ成分が抑圧された中間周波数信号を出力するフィルタと、供給される制御信号に応じて周波数応答が可変であって、フィルタから出力された中間周波数信号をチャネル選択するための周波数可変帯域フィルタと、中間周波数信号を検波するＩＦ検波器と、ＩＦ検波器の出力信号のレベルを検出し、その検出レベルに応じて可変利得アンプの利得を制御する自動利得制御部とを備えている。

特許文献２には、現在標準電波を発信している主たる国として、４０ｋＨｚの日本と、６０ｋＨｚの英国と、７７．５ｋＨｚの独国にて受信可能な電波受信機能付き電子時計を、形状をあまり大きくすることなく、かつ廉価に提供する技術が開示されている。時計用の３２７６８Ｈｚ発信回路を局部発信回路の基準周波数にしており、ＩＦ回路で抽出するＩＦ周波数を２２４１６Ｈｚ、３０６３４Ｈｚ、３３５４７Ｈｚとしている。
時計用の発信回路を局部発信回路の基準周波数としているため、形状をあまり大きくすることなく、かつ廉価に携帯型の電波受信機能付き電子時計を提供することが出来る。

特開２００６−１２１６６５号公報

特開平６−２１４０５４号公報

まず、ヘテロダイン方式で問題となるイメージ妨害について説明する。ＲＦフィルタを通してミキサに入力されたＲＦ信号に、希望波Ｖｒｆとイメージ波Ｖｉｍが含まれた場合のダウンコンバート動作は、希望波Ｖｒｆがローカル信号の周波数ｆｌｄからＩＦ周波数ｆｉｆだけ高い周波数（ｆｌｄ＋ｆｉｆ）であり、イメージ波Ｖｉｍがローカル周波数ｆｌｄからＩＦ周波数ｆｉｆだけ低い周波数（ｆｌｄ−ｆｉｆ）である。

受信系では、周波数（ｆｌｄ＋ｆｉｆ）の希望波Ｖｒｆまたは、周波数（ｆｌｄ−ｆｉｆ）のイメージ波Ｖｉｍのどちらが入力されても、ミキサ回路でダウンコンバートされ帯域フィルタを通過後の信号Ｖｏｕｔでは、同じ中間周波数ｆｉｆに変換される。そのためイメージ信号による妨害が発生し、受信品質が劣化する。

特許文献１の図１２には、スーパーヘテロダイン方式のラジオ受信機において、イメージ周波数を除去するために用いられる複素フィルタが記載されている。入力Ｉ、−Ｉ、Ｑ、−Ｑの信号は、それぞれ振幅が等しく、位相が０度、−１８０度、９０度、−９０度である。３０−１、３０−２、・・・３０−ｎはそれぞれ帯域フィルタを構成し、ｎ段に接続されている。帯域フィルタ３０−１は、オペアンプ３１−１、３２−１、抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ａで構成され、帯域フィルタ３０−２は、オペアンプ３１−２、３２−２、抵抗Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ、Ｒ２ａで構成され、帯域フィルタ３０−ｎは、オペアンプ３１−ｎ、３２−ｎ、Ｒｎａ、Ｒｎｂ、Ｒｎｃ、Ｃｎａで構成されている。複素フィルタを用いることによって、各素子の特性の変動に対して、イメージリジェクションの特性の劣化を少なくすることができる。本願の図１０は、前述の複素フィルタ回路を流れる信号の周波数特性図を示しており、この図１０において破線５６は所望信号入力時の周波数特性を示し、実線５７はイメージ信号入力時の周波数特性を示す。その差がイメージリジェクションである。

次に、従来の複素バンドパスフィルタ回路の一例を、図７を参照して詳細に説明する。この複素バンドパスフィルタ回路は、Ｉ相の信号Ｉを入力とする第１の入力端１０３、前記信号Ｉと１８０度位相が異なる−Ｉ相の信号−Ｉを入力とする第２の入力端１０４、前記信号Ｉと１８０度位相が異なる信号Ｉｏｕｔを出力する第１の出力端１０５及び前記信号Ｉｏｕｔと１８０度位相が異なる信号−Ｉｏｕｔを出力する第２の出力端１０６を有し、第１の入力端１０３と第１の出力端１０５との間の帰還路に挿入されそれぞれ並列接続された第１の抵抗Ｒ１０５及び第１のコンデンサＣ１０１からなる第１の並列回路、及び第２の入力端１０４と第２の出力端１０６との間の帰還路に挿入されそれぞれ並列接続された第２の抵抗Ｒ１０６及び第２のコンデンサＣ１０２からなる第２の並列回路を有する差動型の第１の演算増幅器１０１を有している。

また、この複素バンドパスフィルタ回路は、信号Ｉと９０度位相が異なるＱ相の信号Ｑを入力とする第３の入力端１０７、信号Ｑ相と１８０度位相が異なる−Ｑ相の信号−Ｑを入力とする第４の入力端１０８、前記信号Ｑと１８０度位相が異なる信号Ｑｏｕｔを出力する第３の出力端１０７及び前記信号Ｑｏｕｔと１８０度位相が異なる信号−Ｑｏｕｔを出力する第４の出力端１１０を有し、第３の入力端１０７と第３の出力端１０９との間の帰還路に挿入されそれぞれ並列接続された第３の抵抗Ｒ１１１及び第３のコンデンサＣ１０３からなる第３の並列回路、第４の入力端１０８と第４の出力端１１０との間の帰還路に挿入接続された第４の抵抗Ｒ１１２及び第４のコンデンサＣ１０４からなる第４の並列回路を有する差動型の第２の演算増幅器１０２を有している。

また、複素バンドパスフィルタ回路は、第１の演算増幅器１０１の第１の入力端１０３と第２の演算増幅器１０２の第４の出力端１１０とを第５の抵抗Ｒ１０４を介して接続する第１の帰還経路と、第１の演算増幅器１０１の第２の入力端１０４と第２の演算増幅器１０２の第３の出力端１０９とを第６の抵抗Ｒ１０３を介して接続する第２の帰還経路と、第２の演算増幅器１０２の第３の入力端１０７と第１の演算増幅器１０１の第１の出力端１０５とを第７の抵抗Ｒ１０８を介して接続する第３の帰還経路と、第２の演算増幅器１０２の第４の入力端１０８と第１の演算増幅器１０１の第２の出力端１０６とを第８の抵抗Ｒ１０７を介して接続する第４の帰還経路とを有している。

従来技術の電波受信機と同様の構成を有するスーパーヘテロダイン方式の電波時計においても、イメージ周波数が存在しており、Ｓ／Ｎ、受信感度向上の障害になっていた。本願発明者における検討において、イメージ周波数除去に関する対策としてこのような複素フィルタを電波時計用受信回路に適用したところ、該複素フィルタは、アンプの周波数特性や寄生容量の影響で理論どおり動作せず、位相がずれてしまい、設計値より利得が高くなるという問題が発生した。

図８及び図９は、図７に示す従来の複素バンドパスフィルタ回路の特性を示す図である。図はいずれも横軸が周波数を表し、縦軸は、利得（ｄＢ）を表し(図８（ａ）、図９（ａ）)、また、位相角度を表している(図８(ｂ)、図９（ｂ）)。一例として、図８（ａ）のように、所定の周波数において利得がない（０ｄＢ）ように設計したが、試作物では、図９（ｂ）に示すように、所定の周波数において、０ｄＢを越えており利得が高い。また、設計段階における位相角度も図８（ｂ）にも示すように所定の周波数において９０度であるところ、試作物では図９(ｂ)に示すように、９０度より大きく位相が回っている。また、複素バンドパスフィルタ回路の抵抗比を下げてアンプの利得を下げても利得は０ｄＢを越えてしまう。

本発明は、このような事情によりなされたもので、スーパーヘテロダイン方式の電波時計用受信回路において、イメージ周波数除去を行うための複素バンドパスフィルタを適用して、アンプの周波数特性や寄生容量の影響を受けないように位相補償を行い、設計値どおりの利得とし、寄生発振を回避することができる受信回路を提供する。

本発明の電波時計用受信回路は、ローカル信号を生成する局部発振回路と、電波により外部から入力される受信信号と前記ローカル信号とを合成して中間周波数信号を生成するミキシング回路と、前記中間周波数信号に含まれるイメージ周波数信号を除去する複素バンドパスフィルタ回路と、前記複素バンドパスフィルタ回路を通過した前記中間周波数信号を検波する検波回路とを具備し、
前記複素バンドパスフィルタ回路は、信号Ｉを入力とする第１の入力端、前記信号Ｉと１８０度位相が異なる信号−Ｉを入力とする第２の入力端、前記信号Ｉと１８０度位相が異なる信号Ｉｏｕｔを出力する第１の出力端及び前記信号Ｉｏｕｔと１８０度位相が異なる信号−Ｉｏｕｔを出力する第２の出力端を有し、前記第１の入力端と前記第１の出力端との間の帰還路に挿入されそれぞれ並列接続された第１の抵抗及び第１のコンデンサからなる第１の並列回路、及び前記第２の入力端と前記第２の出力端との間の帰還路に挿入されそれぞれ並列接続された第２の抵抗及び第２のコンデンサからなる第２の並列回路を有する差動型の第１の演算増幅器と、前記信号Ｉと９０度位相が異なる信号Ｑを入力とする第３の入力端、前記信号Ｑと１８０度位相が異なる信号−Ｑを入力とする第４の入力端、前記信号Ｑと１８０度位相が異なる信号Ｑｏｕｔを出力する第３の出力端及び前記信号Ｑｏｕｔと１８０度位相が異なる信号−Ｑｏｕｔを出力する第４の出力端を有し、前記第３の入力端と前記第３の反転出力端との間の帰還路に挿入されそれぞれ並列接続された第３の抵抗及び第３のコンデンサからなる第３の並列回路、前記第４の入力端と前記第４の出力端との間の帰還路に挿入接続された第４の抵抗及び第４のコンデンサからなる第４の並列回路を有する差動型の第２の演算増幅器と、前記第１の演算増幅器の前記第１の入力端と前記第２の演算増幅器の前記第４の出力端とを第５の抵抗を介して接続する第１の帰還経路と、前記第１の演算増幅器の前記第２の入力端と前記第２の演算増幅器の前記第３出力端とを第６の抵抗を介して接続する第２の帰還経路と、前記第２の演算増幅器の前記第３の入力端と前記第１の演算増幅器の前記第１の出力端とを第７の抵抗を介して接続する第３の帰還経路と、前記第２の演算増幅器の前記第４の入力端と前記第１の演算増幅器の前記第２の出力端とを第８の抵抗を介して接続する第４の帰還経路とを有し、前記第１、第２、第３及び第４の並列回路を構成する各コンデンサはそれぞれ位相補償用抵抗を介して前記各出力端と接続され、且つ、前記各位相補償用抵抗はそれぞれ前記第１、第２、第３及び第４の帰還経路に含まれない位置に設けられていることを特徴としている。

前記各位相補償用抵抗は、前記第１、第２、第３及び第４の並列回路各々に対して直列に接続されているようにしても良い。前記各位相補償用抵抗は、前記第１、第２、第３及び第４の並列回路各々の内部に設けられるようにしても良い。前記受信信号は、外付けされたアンテナにより入力される時刻情報を含む長波標準電波であるようにしても良い。

本発明は、スーパーヘテロダイン方式の電波時計用受信回路において、イメージ周波数除去を行う複素バンドパスフィルタを適用して、設計値どおりの利得とし、アンプの周波数特性や寄生容量の影響を受けないで位相補償を行うことにより寄生発振を回避することができる。

実施例１に係る電波受信回路のブロック図。 図１の電波受信回路を流れる信号の波形図。 図１の電波受信回路を構成する複素バンドパスフィルタ回路の回路図。 図３の複素バンドパスフィルタ回路を流れる信号の周波数特性図。 実施例２に係る電波受信回路を構成する複素バンドパスフィルタ回路の回路図。 図５の複素バンドパスフィルタ回路を流れる信号の周波数特性図。 従来の電波受信回路を構成する複素バンドパスフィルタ回路の回路図。 従来の複素バンドパスフィルタ回路を流れる信号の周波数特性図。 従来の複素バンドパスフィルタ回路を流れる信号の周波数特性図。 従来の複素バンドパスフィルタ回路を流れる信号の周波数特性図。

以下、実施例を参照して発明の実施の形態を説明する。

図１〜図４を参照して実施例１を説明する。
この実施例の電波受信回路は、電波時計に用いられるものであり、ローカル信号を生成する局部発振回路１１と、電波により外部から入力される受信信号と前記ローカル信号とを合成して中間周波数信号を生成するミキシング回路１２と、前記中間周波数信号に含まれるイメージ周波数信号を除去する複素バンドパスフィルタ回路１３と、前記複素バンドパスフィルタ回路１３を通過した前記中間周波数信号を検波する検波回路１４を備えている。
アンテナ１５から受信した周波数が、例えば、４０ｋＨｚもしくは６０ｋＨｚの電波は、アンテナ端で電圧信号に変換され、可変利得アンプ１６により増幅される。

増幅された受信信号は、ミキシング（ＭＩＸ）回路１２により、局部発振回路１１から供給される直交する局部発振周波数の信号とミキシングされることにより、中間周波数（ＩＦ）を有する中間多相信号に変換される。中間多相信号は、Ｉ、−Ｉ、Ｑ、−Ｑ信号の４相信号である。これら４相の信号は、振幅が等しい正弦波である。−Ｉ相の信号−Ｉは、位相がＩ相の信号Ｉより１８０度ずれており、Ｑ相の信号Ｑは、位相がＩ相のＩ信号より９０度ずれており、−Ｑ相の信号−Ｑは、位相がＱ相の信号Ｑより１８０度ずれている。この４相信号はその後、複素バンドパスフィルタ回路１３に供給される。そして、複素バンドパスフィルタ回路１３により不要なイメージ周波数が除去される。このようにして、複素バンドパスフィルタ回路１３はイメージ成分が抑圧された中間周波数信号を出力(Ｉout、−Ｉout)する。複素バンドパスフィルタ回路３の出力波形は図２（ａ）に示される。

この出力は、フィルタ回路１７に供給され、このフィルタ回路１７で所望の信号のみが選択される。フィルタ回路１７から出力した信号は、検波回路１４に入力して検波され、二値化回路１８に入力して二値化される。二値化された信号から時刻信号が形成される。検波回路１４の出力信号は、図２（ｂ）に示される。二値化された信号は、図２（ｃ）に示される。

次に、この実施例において用いられる複素バンドパスフィルタ回路について説明する。まず、図３に示す第１の演算増幅器１を例とし、演算増幅器における各入出力端子について次のとおりである。入力端は、図中で負記号（−）表示された第１の入力端および正記号（＋）表示された第２の入力端からなり、両者は差動を構成する各入力端である。また、出力端は、負記号（−）表示された第１の出力端および正記号（＋）表示された第２の出力端からなり、両者は差動出力である互いに反転した位相信号となる出力端である。更に、第１の入力端と第１の出力端とは、信号の位相が反転する差動構成となっており、第１の入力端と第１の出力端とは、信号の位相が反転する差動構成となっている。そして、同図に示された第２の演算増幅器２についても、構成は上述の第１の演算増幅器１と同じである。

図３に示す複素バンドパスフィルタ回路は、信号Ｉを入力とする第１の入力端３と、前記信号Ｉと１８０度位相が異なる信号−Ｉを入力とする第２の入力端４、前記信号Ｉと１８０度位相が異なる信号Ｉｏｕｔを出力する第１の出力端５、信号Ｉｏｕｔと１８０度位相が異なる信号−Ｉを出力する第２の出力端６を有し、第１の入力端３と第１の出力端５との間の帰還路に挿入されそれぞれ並列接続された第１の抵抗Ｒ５及び第１のコンデンサＣ１からなる第１の並列回路、及び第２の入力端４と第２の出力端６との間の帰還路に挿入されそれぞれ並列接続された第２の抵抗Ｒ６及び第２のコンデンサＣ２からなる第２の並列回路を有する差動型の第１の演算増幅器１と、前記信号Ｉと９０度位相が異なる信号Ｑを入力とする第３の入力端７、前記信号Ｑと１８０度位相が異なる信号−Ｑを入力とする第４の入力端８、前記信号Ｑと１８０度位相が異なる信号Ｑｏｕｔを出力する第３の出力端９及び前記信号Ｑｏｕｔと１８０度位相が異なる信号−Ｑｏｕｔを出力する第４の非反転出力端１０を有し、第３の入力端７と第３の出力端９との間の帰還路に挿入されそれぞれ並列接続された第３の抵抗Ｒ１１及び第３のコンデンサＣ３からなる第３の並列回路、第４の入力端８と第４の出力端１０との間の帰還路に挿入接続された第４の抵抗Ｒ１２及び第４のコンデンサＣ４からなる第４の並列回路を有する差動型の第２の演算増幅器２とを具備している。

また、複素バンドパスフィルタ回路は、第１の演算増幅器１の第１の入力端３と第２の演算増幅器２の第４の出力端１０とを第５の抵抗Ｒ４を介して接続する第１の帰還経路と、第１の演算増幅器１の第２の入力端４と第２の演算増幅器２の第３出力端９とを第６の抵抗Ｒ３を介して接続する第２の帰還経路と、第２の演算増幅器２の第３の入力端７と第１の演算増幅器１の第１の出力端５とを第７の抵抗Ｒ８を介して接続する第３の帰還経路と、第２の演算増幅器２の第４の入力端８と第１の演算増幅器１の第２の出力端６とを第８の抵抗Ｒ７を介して接続する第４の帰還経路とを有している。

そして、第１〜第４の並列回路を構成する各コンデンサＣ１〜Ｃ４は、それぞれ位相補償用抵抗Ｒ１５〜Ｒ１８を介して各出力端５〜６、９〜１０と接続される。第１の並列回路は、第１の入力端３と第１の出力端５との間の帰還路に挿入され、それぞれ並列接続された第１の抵抗Ｒ５及び第１のコンデンサＣ１からなり、位相補償用抵抗Ｒ１５は、第１のコンデンサＣ１と直列に、第１の出力端５側に接続されている。第２の並列回路は、第２の入力端４と第２出力端６との間の帰還路に挿入され、それぞれ並列接続された第２の抵抗Ｒ６及び第２のコンデンサＣ２からなり、位相補償用抵抗Ｒ１６は、第２のコンデンサＣ２と直列に、第２の出力端６側に接続されている。

第３の並列回路は、第３の入力端７と第３の出力端９との間の帰還路に挿入され、それぞれ並列接続された第３の抵抗Ｒ１１及び第３のコンデンサＣ３からなり、位相補償用抵抗Ｒ１７は、第３のコンデンサＣ３と直列に、第３の出力端９側に接続されている。第４の並列回路は、第４の入力端８と第４の出力端１０との間の帰還路に挿入され、それぞれ並列接続された第４の抵抗Ｒ１２及び第４のコンデンサＣ４からなり、位相補償用抵抗Ｒ１８は、第４のコンデンサＣ４と直列に、第４の出力端１０側に接続されている。なお、これら位相補償用抵抗Ｒ１５〜Ｒ１８は、第１〜第４の帰還経路に含まれない位置に設けられている。

また、前記受信信号は、外付けされたアンテナにより入力される時刻情報を含む長波標準電波である。
この実施例ではこの複素バンドパスフィルタを適用することにより、アンプの周波数特性や寄生容量の影響を受けないように位相補償を行い、設計値どおりの利得とし、寄生発振を回避することができる。図４に示すように、複素バンドパスフィルタ回路の設計値と同じく所定の周波数において利得がなく（０ｄＢ）、また、位相角度は設計値と同じく所定の周波数において９０度である。

次に、図５及び図６を参照して実施例２を説明する。
この実施例の複素バンドパスフィルタ回路が適用される電波受信回路は、実施例１と同じである（図１参照）。また、複素バンドパスフィルタ回路に用いられる各々の演算増幅器２１、２２の構成および同じ名称にて扱われる入出力信号の位相の関係も実施例１と同じである。

図５に示す複素バンドパスフィルタ回路は、信号Ｉを入力とする第１の入力端２３と、信号−Ｉを入力とする第２の入力端２４、信号Ｉｏｕｔを出力する第１の出力端２５、信号Ｉｏｕｔを出力する第２の出力端２６を有し、第１の入力端２３と第１の出力端２５との間の帰還路に挿入されそれぞれ並列接続された第１の抵抗Ｒ２５及び第１のコンデンサＣ２１からなる第１の並列回路、及び第２の入力端２４と第２の出力端２６との間の帰還路に挿入されそれぞれ並列接続された第２の抵抗Ｒ２６及び第２のコンデンサＣ２２からなる第２の並列回路を有する差動型の第１の演算増幅器２１と、信号Ｑを入力とする第３の入力端２７、信号−Ｑを入力とする第４の入力端２８、第３の出力端２９及び第４の出力端３０を有し、第３の入力端２７と第３の出力端２９との間の帰還路に挿入されそれぞれ並列接続された第３の抵抗Ｒ３１及び第３のコンデンサＣ２３からなる第３の並列回路、第４の入力端２８と第４の出力端３０との間の帰還路に挿入接続された第４の抵抗Ｒ３２及び第４のコンデンサＣ２４からなる第４の並列回路を有する差動型の第２の演算増幅器２２とを具備している。

また、複素バンドパスフィルタ回路は、第１の演算増幅器２１の第１の入力端２３と第２の演算増幅器２２の第４の出力端３０とを第５の抵抗Ｒ２４を介して接続する第１の帰還経路と、第１の演算増幅器２１の第２の入力端２４と第２の演算増幅器２２の第３出力端２９とを第６の抵抗Ｒ２３を介して接続する第２の帰還経路と、第２の演算増幅器２２の第３の入力端２７と第１の演算増幅器２１の第１の出力端２５とを第７の抵抗Ｒ２８を介して接続する第３の帰還経路と、第２の演算増幅器２２の第４の入力端２８と第１の演算増幅器２１の第２の出力端２６とを第８の抵抗Ｒ２７を介して接続する第４の帰還経路とを有している。
そして、各位相補償用抵抗Ｒ３５〜Ｒ３８は、第１乃至第４の並列回路の各々の内部に設けられるように構成されているが、この構成は実施例1とは異なっている。

第１の並列回路は、第１の入力端２３と第１の出力端２５との間の帰還路に挿入され、それぞれ並列接続された第１の抵抗Ｒ２５及び第１のコンデンサＣ２１からなり、位相補償用抵抗Ｒ３５は、この並列回路内において、第１のコンデンサＣ２１と直列に、第１の反転出力端２５側に接続されている。
第２の並列回路は、第２の入力端２４と第２の出力端２６との間の帰還路に挿入され、それぞれ並列接続された第２の抵抗Ｒ２６及び第２のコンデンサＣ２２からなり、位相補償用抵抗Ｒ３６は、この並列回路内において、第２のコンデンサＣ２２と直列に、第２の出力端２６側に接続されている。

第３の並列回路は、第３の入力端２７と第３の出力端２９との間の帰還路に挿入され、それぞれ並列接続された第３の抵抗Ｒ３１及び第３のコンデンサＣ２３からなり、位相補償用抵抗Ｒ３７は、この並列回路内において、第３のコンデンサＣ２３と直列に、第３の出力端２９側に接続されている。
第４の並列回路は、第４の入力端２８と第４の出力端３０との間の帰還路に挿入され、それぞれ並列接続された第４の抵抗Ｒ３２及び第４のコンデンサＣ２４からなり、位相補償用抵抗Ｒ３８は、この並列回路内において、第４のコンデンサＣ２４と直列に、第４の出力端３０側に接続されている。
なお、これら位相補償用抵抗Ｒ３５〜Ｒ８は、第１〜第４の帰還経路に含まれない位置に設けられている。また、前記受信信号は、外付けされたアンテナにより入力される時刻情報を含む長波標準電波であり、電波時計用受信回路は前記検波回路の出力を２値化し出力する。

この実施例ではこの複素バンドパスフィルタを適用することにより、アンプの周波数特性や寄生容量の影響を受けないように位相補償を行い、設計値どおりの利得とし、寄生発振を回避することができる。図６に示すように、複素バンドパスフィルタ回路の設計値と同じく所定の周波数において利得が０ｄＢ、また、位相角度は設計値と同じく所定の周波数において９０度である。

１、
２１・・・第１の演算増幅器
２、
２２・・・第２の演算増幅器
３、
２３・・・第１の入力端
４、
２４・・・第２の非反転入力端
５、
２５・・・第１の出力端
６、
２６・・・第２の出力端
７、
２７・・・第３の入力端
８、
２８・・・第４の入力端
９、
２９・・・第３の出力端
１０，３０・・・第４の出力端
１１・・・局部発信回路
１２・・・ミキシング（ＭＩＸ）回路
１３・・・複素バンドパスフィルタ回路
１４・・・検波回路
１５・・・アンテナ
１６・・・可変利得アンプ
１７・・・フィルタ回路
１８・・・２値化回路

Claims (4)

1. ローカル信号を生成する局部発振回路と、電波により外部から入力される受信信号と前記ローカル信号とを合成して中間周波数信号を生成するミキシング回路と、前記中間周波数信号に含まれるイメージ周波数信号を除去する複素バンドパスフィルタ回路と、前記複素バンドパスフィルタ回路を通過した前記中間周波数信号を検波する検波回路とを具備し、前記複素バンドパスフィルタ回路は、信号Ｉを入力とする第１の入力端、前記信号Ｉと１８０度位相が異なる信号−Ｉを入力とする第２の入力端、前記信号Ｉと１８０度位相が異なる信号Ｉｏｕｔを出力する第１の出力端及び前記信号Ｉｏｕｔと１８０度位相が異なる信号−Ｉｏｕｔを出力する第２の出力端を有し、前記第１の入力端と前記第１の出力端との間の帰還路に挿入されそれぞれ並列接続された第１の抵抗及び第１のコンデンサからなる第１の並列回路、及び前記第２の入力端と前記第２の出力端との間の帰還路に挿入されそれぞれ並列接続された第２の抵抗及び第２のコンデンサからなる第２の並列回路を有する差動型の第１の演算増幅器と、前記信号Ｉと９０度位相が異なる信号Ｑを入力とする第３の入力端、前記信号Ｑと１８０度位相が異なる信号−Ｑを入力とする第４の入力端、前記信号Ｑと１８０度位相が異なる信号Ｑｏｕｔを出力する第３の出力端及び前記信号Ｑｏｕｔと１８０度位相が異なる信号−Ｑｏｕｔを出力する第４の出力端を有し、前記第３の入力端と前記第３の出力端との間の帰還路に挿入されそれぞれ並列接続された第３の抵抗及び第３のコンデンサからなる第３の並列回路、前記第４の入力端と前記第４の出力端との間の帰還路に挿入接続された第４の抵抗及び第４のコンデンサからなる第４の並列回路を有する差動型の第２の演算増幅器と、前記第１の演算増幅器の前記第１の入力端と前記第２の演算増幅器の前記第４の出力端とを第５の抵抗を介して接続する第１の帰還経路と、前記第１の演算増幅器の前記第２の入力端と前記第２の演算増幅器の前記第３出力端とを第６の抵抗を介して接続する第２の帰還経路と、前記第２の演算増幅器の前記第３の入力端と前記第１の演算増幅器の前記第１の出力端とを第７の抵抗を介して接続する第３の帰還経路と、前記第２の演算増幅器の前記第４の入力端と前記第１の演算増幅器の前記第２の出力端とを第８の抵抗を介して接続する第４の帰還経路とを有し、前記第１、第２、第３及び第４の並列回路を構成する各コンデンサはそれぞれ位相補償用抵抗を介して前記各出力端と接続され、且つ、前記各位相補償用抵抗はそれぞれ前記第１、第２、第３及び第４の帰還経路に含まれない位置に設けられていることを特徴とする電波受信回路。
2. 前記各位相補償用抵抗は、前記第１、第２、第３及び第４の並列回路の各々に対して直列に接続されていることを特徴とする請求項１に記載の電波受信回路。
3. 前記各位相補償用抵抗は、前記第１、第２、第３及び第４の並列回路の各々の内部に設けられることを特徴とする請求項１に記載の電波受信回路。
4. 前記受信信号は、外付けされたアンテナにより入力される時刻情報を含む長波標準電波であることを特徴とする請求項２又は請求項３に記載の電波受信回路。
   
   

Images