JP4539157B2 - 受信機および受信機用ｉｃ - Google Patents

Description

この発明は、受信機および受信機用ＩＣに関する。

スーパーヘテロダイン方式の受信機として、局部発振周波数を受信周波数に近づけることにより中間周波数を受信周波数に比べてかなり低くした、いわゆるローＩＦ方式のものがある。また、局部発振周波数を受信周波数に等しくすることにより中間周波数をゼロとした、いわゆるダイレクトコンバージョン方式のものもある。

これらの受信機は、受信信号を互いに直交する２つの中間周波信号に周波数変換するとともに、その中間周波信号を位相処理することによりイメージ信号成分を相殺してイメージ妨害特性を改善している。

なお、先行技術文献として例えば以下のものがある。
特開平８−１９１２３１号公報 特開２００１−６８９６６号公報

ローＩＦ方式やダイレクトコンバージョン方式の受信機においては、上記のように、２つの中間周波信号の位相差を利用してイメージ信号成分を相殺しているので、中間周波信号のレベルや位相が極めて重要となる。

ところが、局部発振信号として単なる正弦波信号を使用すると、中間周波信号のレベルや位相の誤差が大きくなってしまい、実用にならなくなってしまう。また、局部発振周波数が受信を希望する信号の周波数に近づくので、局部発振信号がミキサ回路からアンテナへ漏れてしまい、ＤＣオフセットやスプリアス特性が問題となってしまう。

そこで、受信周波数よりも十分に高い周波数の信号を分周し、その分周信号により受信信号をスイッチングして２つの中間周波信号に周波数変換する方法も考えられている。

しかし、この方法の場合には、局部発振信号（分周信号）の奇数次の高調波が大きくなってしまい、特に３次の高調波に起因するミキサ回路のスプリアス応答は−10dB程度になってしまう。このため、この方法の場合には、高周波段にＳＡＷフィルタやセラミックフィルタ、あるいは多段のトラッキングフィルタを設け、不要な帯域を大きく減衰させる必要があるが、そのようなフィルタはＩＣ化することができない。

この発明は、以上のような問題点を解決しようとするものである。

この発明においては、
少なくとも高域側に阻止帯域を有するとともに、受信信号のうち、希望周波数の受信信号を通過させるフィルタと、
上記希望周波数に対応した局部発振周波数の矩形波信号を形成する形成回路と、
上記フィルタから出力される上記希望周波数の受信信号を、上記矩形波信号を局部発振信号として中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと
を有し、
上記フィルタの通過帯域は可変とされるとともに、上記中間周波フィルタの中心周波数を上記中間周波信号の周波数に補正するデータによって、上記希望周波数の受信信号を通過させる通過帯域に補正される
ようにした受信機
とするものである。

この発明によれば、局部発振信号の高調波信号成分は、ミキサ回路の前段のフィルタにより阻止されるので、良好なスプリアス特性を得ることができる。また、スプリアス特性が良好になるので、局部発振信号を矩形波信号とすることができ、イメージ妨害特性を改善することができる。

さらに、ミキサ回路の前段のフィルタから中間周波用のフィルタまでを１チップＩＣ化することができる。また、中間周波用のフィルタの中心周波数を調整するだけで、他のフィルタの中心周波数も調整することができる。

〔１〕 受信回路１０
図１において、符号１０はローＩＦ方式のＡＭ受信回路の一例を示す。すなわち、アンテナANTの受信信号が、入力フィルタ１１→高周波アンプ１２→バンドパスフィルタ１３の信号ラインを通じて１対のミキサ回路１４Ａ、１４Ｂに供給される。

また、局部発振回路がＰＬＬ３０により構成され、そのＶＣＯ３１において、局部発振周波数ｆLOの２倍の周波数の発振信号Ｓ31が形成される。この場合、局部発振周波数ｆLOは、希望周波数（目的とする受信周波数）ｆRXに近い周波数で中間周波数ｆIFだけ高い周波数である。したがって、発振信号Ｓ31の発振周波数は周波数２ｆLOである。また、例えば、ｆIF＝55ｋHzである。

そして、発振信号Ｓ31がジョンソンカウンタ３２に供給され、１／２の周波数ｆLOで、位相が互いに90°異なる２つの矩形波信号ＳLOA、ＳLOBに分周とされ、これら矩形波信号ＳLOA、ＳLOBがミキサ回路１４Ａ、１４Ｂに局部発振信号として供給される。

こうして、ミキサ回路１４Ａ、１４Ｂにおいて、アンテナANTの受信信号のうち、希望周波数ｆRXの受信信号ＳRXが、局部発振信号ＳLOA、ＳLOBにより１対の中間周波信号ＳIFA、ＳIFBに周波数変換される。

この場合、中間周波信号ＳIFA、ＳIFBには、希望周波数ｆRXの信号成分（希望波信号成分）と、イメージ周波数の信号成分（イメージ信号成分）とが含まれるが、局部発振信号ＳLOA、ＳLOBは互いに90°の位相差を有しているので、中間周波信号ＳIFA、ＳIFBのうちの希望波信号成分は90°の位相差となって直交し、イメージ信号成分は、希望波信号成分とは逆の関係で90°の位相差となって直交する。

なお、このとき、ＰＬＬ３０を構成する可変分周回路３３からその分周比ＮのデータＤNが取り出され、このデータＤNがバンドパスフィルタ１３にその通過帯域の制御信号として供給され、希望周波数ｆRXの受信信号ＳRXの選択が行われる。

そして、ミキサ回路１４Ａ、１４Ｂからの中間周波信号ＳIFA、ＳIFBが、振幅位相補正回路１５に供給されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この誤差の補正された中間周波信号ＳIFA、ＳIFBがポリフェイズフィルタ１６に供給される。

このポリフェイズフィルタ１６の詳細については後述するが、中間周波信号ＳIFA、ＳIFBを選択するバンドパス特性を有するとともに、中間周波信号ＳIFA、ＳIFBに対して90°の位相差を与えるように移相を行うものである。したがって、ポリフェイズフィルタ１６に供給された中間周波信号ＳIFA、ＳIFBは、帯域外の信号成分が除去されるとともに、例えば、希望波信号成分が同相となり、イメージ信号成分が逆相となるように移相される。

そして、ポリフェイズフィルタ１６からの中間周波信号ＳIFA、ＳIFBが演算回路１７に供給されて加算され、演算回路１７からは、イメージ信号成分が相殺された中間周波信号ＳIFが取り出される。この中間周波信号ＳIFが、中間周波用のアンプ１８およびバンドパスフィルタ１９を通じてデジタル処理回路２０に供給され、Ａ／Ｄ変換されるとともに、受信信号ＳRXのフォーマットに対応した所定のデジタル処理が実行され、オーディオ信号が取り出される。

さらに、バンドパスフィルタ１９から出力される中間周波信号ＳIFの一部がピーク値検出回路４１に供給されて中間周波信号ＳIFのピーク値を示す電圧Ｖ41が取り出され、この検出電圧Ｖ41がＡ／Ｄコンバータ回路４２に供給されてＡ／Ｄ変換されてからマイクロコンピュータ４３に供給される。

このマイクロコンピュータ４３は、この受信回路１０の動作を制御するシステム制御回路として動作するもので、選局スイッチなどの操作スイッチ４４が接続される。そして、このマイクロコンピュータ４３からそれぞれの回路に制御信号あるいは調整信号が供給される。

さらに、受信回路１０には、後述する自己診断用のテスト信号発生回路４５が設けられる。

以上の受信回路１０およびテスト信号発生回路４５は、ＰＬＬ（局部発振回路）３０の共振回路およびデジタル処理回路２０を除いてモノリシックＩＣに１チップＩＣ化される。さらに、デジタル処理回路２０も１チップＩＣ化される。

このような構成において、スイッチ４４のうちの選局スイッチを操作すると、マイクロコンピュータ４３によりＰＬＬ３０の可変分周回路３３の分周比Ｎが所定の値に設定されてＶＣＯ３１の発振周波数が変更され、この結果、局部発振信号ＳLOA、ＳLOBの発振周波数ｆLOが変更される。

また、このとき、ＰＬＬ３０を構成する可変分周回路３３からその分周比ＮのデータＤNが取り出され、このデータＤNにより、バンドパスフィルタ１３の通過帯域が制御される。したがって、ＡＭ放送における任意の周波数の放送を受信することができる。

〔２〕 ポリフェイズフィルタ１６
図２は、ポリフェイズフィルタ１６の一例を示す。このポリフェイズフィルタ１６は、複数Ｍ段のブリッジ回路１６Ａ〜１６Ｍが縦続接続されて構成されるものである。すなわち、ブリッジ回路１６Ａにおいては、入力端子Ｔ161、Ｔ162が抵抗器Ｒ161、Ｒ162および反転アンプＱ161、Ｑ162を通じて出力端子Ｔ163、Ｔ164に接続される。また、アンプＱ161、Ｑ162の入力端と出力端との間には、抵抗器Ｒ163、Ｒ164およびコンデンサＣ163、Ｃ164が並列に接続される。さらに、出力端子Ｔ163とアンプＱ162の入力端との間に抵抗器Ｒ165が接続され、出力端子Ｔ164とアンプＱ161の入力端との間に、反転アンプＱ166および抵抗器Ｒ166が直列に接続される。

そして、ブリッジ回路１６Ｂ〜１６Ｍもブリッジ回路１６Ａと同様に構成され、それらの入力端子Ｔ161、Ｔ162および出力端子Ｔ163、Ｔ164により縦続接続されてポリフェイズフィルタ１６が構成される。

なお、ポリフェイズフィルタ１６は、その中心周波数ｆ16のとき、中間周波信号ＳIFA、ＳIFBに90°の位相差を生じるが、その周波数ｆ16は、
ｆ16＝１／（２πＣＲ16） ・・・ (10)
ＣＲ16：各ブリッジ回路の抵抗器およびコンデンサの値の積
である。また、ポリフェイズフィルタ１６の段数Ｍは、イメージ信号成分の抑圧に必要な減衰量と、比帯域とにより決定される。

ただし、ポリフェイズフィルタ１６をＩＣ化する場合、ブリッジ回路１６Ａ〜１６Ｍの抵抗器およびコンデンサの値の比はかなりの精度で実現できるが、(10)式におけるＣＲ積の絶対値は、±数十％のオーダーでばらついてしまう。

そこで、図２のポリフェイズフィルタ１６においては、コンデンサＣ163、Ｃ164が可変容量回路により構成され、その容量が端子Ｔ165からの制御信号ないし調整信号Ｄ16により制御され、ポリフェイズフィルタ１６の中心周波数ｆ16は中間周波数ｆIFに制御される。

図３はは可変容量回路Ｃ163、Ｃ164の具体例を示す。この例においては、可変容量回路Ｃ163、Ｃ164の容量が、４ビットの調整信号Ｄ16により16ステップにわたって変更できる場合である。

すなわち、端子Ｔ601と端子Ｔ602との間に、コンデンサＣ160が接続される。また、スイッチング素子としてＭＯＳ−ＦＥＴ（Ｑ600〜Ｑ603）が設けられ、それらのドレイン・ソース間に、コンデンサＣ600〜Ｃ603がそれぞれ直列接続され、その直列回路がコンデンサＣ160に並列接続される。こうして、可変容量回路Ｃ163が構成される。

また、可変容量回路Ｃ164も可変容量回路Ｃ163と同様に構成される。なお、このとき、コンデンサＣ600〜Ｃ603の値は、
Ｃ601＝２・Ｃ600
Ｃ602＝４・Ｃ600
Ｃ603＝８・Ｃ600
とされる。

さらに、ポリフェイズフィルタ１６の中心周波数ｆ16の調整信号として、４ビットのデジタルデータＤ16がマイクロコンピュータ４３から取り出され、このデータＤ16の各ビットｂ0〜ｂ3が、可変容量回路Ｃ163、Ｃ164のＦＥＴ（Ｑ600〜Ｑ603）、（Ｑ600〜Ｑ603）のゲートにそれぞれ供給される。

このような構成によれば、デジタルデータＤ16のビットｂ0〜ｂ3に対応してＦＥＴ（Ｑ600〜Ｑ603）がオンオフされるが、あるＦＥＴ（Ｑ60i）（i＝0〜3）がオンのとき、そのＦＥＴ（Ｑ60i）に直列接続されているコンデンサＣ60iがコンデンサＣ160に並列接続されることになる。

したがって、データＤ16のビットｂ0〜ｂ3の示す値が「０」から「16」まで「１」ずつ変化するとき、端子Ｔ601と端子Ｔ602との間の容量は、値Ｃ160から値（Ｃ160＋Ｃ600＋Ｃ601＋Ｃ602＋Ｃ603）までを、コンデンサＣ600の値ずつ16ステップにわたって変化する。

したがって、ポリフェイズフィルタ１６の中心周波数ｆ16は、デジタルデータＤ16にしたがって16ステップに変化することになるので、例えば、コンデンサＣ603の値を目標とする容量（中心値）としてコンデンサＣ600〜Ｃ603の値を設定し、±８ステップの調整を行うとともに、１ステップあたり２％の調整とすれば、±16％の誤差に対処できる。

〔３〕 バンドパスフィルタ１３
図４は、バンドパスフィルタ１３の一例を示す。このバンドパスフィルタ１３は、２次のバイカッド型に構成されているものである。すなわち、入力端子Ｔ131と出力端子Ｔ132との間に、抵抗器Ｒ131および反転アンプＱ131が直列に接続されるとともに、反転アンプＱ131の出力端と入力端との間に、可変容量回路Ｃ131および抵抗器Ｒ132が並列に接続される。

また、反転アンプＱ131の出力端が抵抗器Ｒ133を通じて反転アンプＱ132の入力端に接続され、この反転アンプＱ132の出力端と入力端との間に、可変容量回路Ｃ132が並列に接続される。さらに、反転アンプＱ132の出力端が抵抗器Ｒ134を通じて反転アンプＱ133の入力端に接続され、この反転アンプＱ133の出力端と入力端との間に、抵抗器Ｒ135が並列に接続され、その出力端が抵抗器Ｒ136を通じて反転アンプＱ131の入力端に接続される。

そして、このバンドパスフィルタ１３の中心周波数ｆ13は、
ｆ13＝１／（２πＣＲ13）
ＣＲ13：抵抗器およびコンデンサの値の積
で示されるので、可変容量回路Ｃ131、Ｃ132の容量を変更することにより、中心周波数ｆ13の補正ができるとともに、受信周波数ｆRXに対応して変更することができる。

図５は、可変容量回路Ｃ131、Ｃ132の具体例を示し、この可変容量回路Ｃ131、Ｃ132のそれぞれは、可変容量回路Ｃ31〜Ｃ34、Ｃ30から構成される。すなわち、可変容量回路Ｃ31〜Ｃ34のそれぞれにおいて、端子Ｔ301と端子Ｔ302との間に、スイッチング用のＭＯＳ−ＦＥＴ（Ｑ130）と、コンデンサＣ130とが直列接続されるとともに、コンデンサＣ130に、スイッチング用のＭＯＳ−ＦＥＴ（Ｑ300〜Ｑ303）とコンデンサＣ300〜Ｃ303との直列回路が並列に接続される。また、可変容量回路Ｃ30も可変容量回路Ｃ31〜Ｃ34と同様に構成されるが、ＦＥＴ（Ｑ130）に対応する素子は接続されない。

そして、マイクロコンピュータ４３から出力されるデータＤ16の各ビットｂ0〜ｂ3が、可変容量回路Ｃ31〜Ｃ34のＦＥＴ（Ｑ300〜Ｑ303）〜（Ｑ300〜Ｑ303）のゲートにそれぞれ供給される。

また、ＰＬＬ３０の可変分周回路３３における分周比Ｎは、受信周波数ｆRXに対応しているので、その分周比Ｎを示すデータのうちの上位４ビットが受信周波数ｆRXの選択データＤNとして取り出され、このデータＤNが、可変容量回路Ｃ31〜Ｃ34のＦＥＴ（Ｑ300〜Ｑ303）〜（Ｑ300〜Ｑ303）のゲートにそれぞれ供給される。

したがって、データＤNは、局部発振周波数ｆLOに対応して、すなわち、受信周波数ｆRXに対応して16ステップにわたって変化するので、受信バンドを16分割し、そのうちの１つを受信周波数ｆRXにしたがって選択することができる。

また、バンドパスフィルタ１３およびポリフェイズフィルタ１６は同一のＩＣチップ上に構成されているので、これらフィルタ１３、１６の中心周波数ｆ13、ｆ16がばらつくとき、等しい割り合いでばらつくことになる。したがって、データＤ16によりポリフェイズフィルタ１６の中心周波数ｆ16が正しい中間周波数ｆIF、すなわち、設計値に調整されるとき、バンドパスフィルタ１３の中心周波数ｆ13も設計値に調整されることになる。

したがって、局部発振信号ＳLOA、ＳLOBの高調波信号成分がアンテナANTにリークしようとしても、バンドパスフィルタ１３により阻止されることになり、良好なスプリアス特性を得ることができる。

また、スプリアス特性が良好になるので、局部発振信号ＳLOA、ＳLOBを上記のように矩形波信号とすることができ、この結果、中間周波信号ＳIFA、ＳIFBの振幅誤差や位相誤差を小さくすることができ、イメージ妨害特性を改善することができる。

さらに、バンドパスフィルタ１３はＩＣ化が可能なので、このバンドパスフィルタ１３も含んで入力フィルタ１１からバンドパスフィルタ１９までをモノリシック１チップＩＣ化することができる。

〔４〕 バンドパスフィルタ１９
バンドパスフィルタ１９も、図４に示すバンドパスフィルタ１３と同様に構成することができ、その場合、可変容量回路Ｃ131、Ｃ132は、図３に示す可変容量回路Ｃ163、Ｃ164と同様に構成することができる。そして、バンドパスフィルタ１９の中心周波数の調整には、データＤ16を使用すればよい。

〔５〕 テスト信号発生回路４５
〔５−１〕 テスト信号発生回路４５の構成
テスト信号発生回路４５は例えば図６に示すように構成される。なお、このテスト信号発生回路４５には、自己診断モードが用意され、この自己診断モードのとき、ポリフェイズフィルタ１６の中心周波数ｆ16の調整、イメージ妨害特性の調整、利得ないし受信感度のチェックなどをできるようにした場合である。

テスト信号形成回路４５は、中間周波数ｆIFの交番信号を形成するＰＬＬ５０を有する。すなわち、例えば水晶発振回路により基準信号形成回路５１が構成され、この基準信号形成回路５１からは安定した所定の周波数、例えば周波数480ｋHzの交番信号が取り出され、この信号が分周回路５２に供給されて例えば周波数10ｋHzの信号Ｓ52に分周される。そして、この信号Ｓ52が位相比較回路５３に基準信号として供給される。

また、ＶＣＯ５４が設けられ、このＶＣＯ５４からは、所定の周波数で、位相が互いに90°異なる１対の発振信号Ｓ54A、Ｓ54Bが取り出される。そして、この発振信号Ｓ54A、Ｓ54Bが乗算回路５５に供給されて発振信号Ｓ54A、54Bの２倍の周波数２・ｆIFの信号が乗算の出力信号Ｓ55として取り出され、この信号Ｓ55が可変分周回路５７に供給されて１／ｎの周波数の信号Ｓ57に分周され、その分周信号Ｓ57が位相比較回路５３に供給される。ここで、分周比Ｎは、マイクロコンピュータ４３により、通常時には、ｎ＝11に設定される。

そして、位相比較回路５３において、分周信号Ｓ52の周波数を基準として信号Ｓ57が信号Ｓ52と位相比較され、その比較出力がローパスフィルタ５８に供給されて信号Ｓ57と信号Ｓ52との位相差に対応したレベルの直流電圧が取り出され、この電圧がＶＣＯ５４にその制御信号として供給される。

したがって、定常時には、位相比較回路５３において、分周信号Ｓ52、Ｓ57の周波数は互いに等しいので、
ｆ52：分周信号Ｓ52の周波数＝10ｋHz
ｆ54：ＶＣＯ５４の発振周波数
とすれば、
ｆ52＝ｆ54×２／ｎ
であるから、
ｆ54＝ｆ52・ｎ／２ ・・・ (11)
＝10ｋHz×11／２
＝55ｋHz
＝中間周波数ｆIF
となる。つまり、ＶＣＯ５４の発振信号Ｓ54A、Ｓ54Bの周波数は、ｎ＝11のときには、中間周波数ｆIFに等しくなる。

なお、(11)式によれば、分周比ｎが「１」だけ変化すると、発振周波数ｆ54は５ｋHzだけ変化する。そして、例えば、
ｎ＝10のとき、ｆ54＝50ｋHz
ｎ＝12のとき、ｆ54＝60ｋHz
となる。

そして、この発振信号Ｓ54A、Ｓ54Bがミキサ回路６１Ａ、６１Ｂに供給されるとともに、受信回路１０のＰＬＬ３０から局部発振信号ＳLOA、ＳLOBが取り出されてミキサ回路６１Ａ、６１Ｂに供給され、ミキサ回路６１Ａ、６１Ｂの出力信号Ｓ61A、Ｓ61Bが演算回路６２に供給される。

この場合、局部発振信号ＳLOA、ＳLOBが、
ＳLOA＝sin（２πｆLOｔ）
ＳLOB＝cos（２πｆLOｔ）
の位相関係であるとすれば、発振信号Ｓ54A、Ｓ54Bは、
Ｓ54A＝cos（２πｆIFｔ）
Ｓ54B＝sin（２πｆIFｔ）
の位相関係とされる。

したがって、出力信号Ｓ61A、Ｓ61Bは、
２・Ｓ61A＝２・ＳLOA・Ｓ54A
＝sin（２π（ｆLO＋ｆIF）ｔ）＋sin（２π（ｆLO−ｆIF）ｔ） (12A)
２・Ｓ61B＝２・ＳLOB・Ｓ54B
＝sin（２π（ｆLO＋ｆIF）ｔ）−sin（２π（ｆLO−ｆIF）ｔ） (12B)
となる。

したがって、演算回路６２において、信号Ｓ61Aと信号Ｓ61Bとの加算を行ったときには、その出力信号Ｓ62は、(12A)、(12B)式から
２・Ｓ62＝２（Ｓ61A＋Ｓ61B）
＝sin（２π（ｆLO＋ｆIF）ｔ） ・・・ (13)
となる。また、演算回路６２において、信号Ｓ61Aと信号Ｓ61Bとの減算を行ったときには、その出力信号Ｓ62は、
２・Ｓ62＝２（Ｓ61A−Ｓ61B）
＝sin（２π（ｆLO−ｆIF）ｔ） ・・・ (14)
となる。

そして、(13)式で示される信号Ｓ62はイメージ周波数ｆIMGであり、(14)式で示される信号Ｓ62は希望周波数ｆRXである。

そこで、マイクロコンピュータ４３から演算回路６２に加算あるいは減算を指示する制御信号ＳARが供給されて(13)式あるいは(14)式で示される信号Ｓ62が、演算回路６２から取り出される。そして、この出力信号Ｓ62がＰＬＬフィルタ６３に供給され、不要成分が除去されて純度の高いテスト信号Ｓ63とされる。

すなわち、演算回路６２の出力信号Ｓ62が位相比較回路６３１に基準信号として供給され、ＶＣＯ６３２の発振信号が位相比較回路６３１に供給され、その比較出力がローパスフィルタ６３３を通じてＶＣＯ６３２にその制御信号として供給される。したがって、ＶＣＯ６３２の発振信号の周波数は、出力信号Ｓ62の周波数に等しくなるとともに、その発振信号は信号Ｓ62よりも純度の高い信号となる。こうして、ＰＬＬフィルタ６３により信号Ｓ62は純度の高いテスト信号Ｓ63とされる。

そして、このテスト信号Ｓ63がアッテネータ回路６４に供給されて所定のレベルとされるとともに、アッテネータ回路６４の出力端と、受信回路１０のバンドパスフィルタ１３との間に、スイッチ回路としてＭＯＳ−ＦＥＴ（Ｑ61）のソース・ドレイン間が接続される。また、マイクロコンピュータ４３から所定の制御信号が取り出されてＦＥＴ（Ｑ61）のゲートに供給される。

さらに、ＶＣＯ５４の発振信号Ｓ54A、Ｓ54Bがレベル調整用の抵抗器Ｒ51、Ｒ52を通じて取り出されるとともに、この抵抗器Ｒ51、Ｒ52と、受信回路１０のポリフェイズフィルタ１６の入力端との間に、スイッチ回路としてＭＯＳ−ＦＥＴ（Ｑ51、Ｑ52）のソース・ドレイン間が接続される。また、マイクロコンピュータ４３から所定の制御信号が取り出されてＦＥＴ（Ｑ51、Ｑ52）のゲートに供給される。

なお、このテスト信号発生回路４５は、受信回路１０と一体にモノリシック１チップＩＣにＩＣ化される。

さらに、マイクロコンピュータ４３には、そのＣＰＵ（図示せず）が実行するプログラムの一部として、例えば図７に示すルーチン１００が用意される。このルーチン１００の詳細については後述するが、これはポリフェイズフィルタ１６の中心周波数ｆ16を調整するためのものである。なお、図７においては、ルーチン１００は、この発明に関係する処理だけを抜粋して示している。

〔５−２〕 テスト信号発生回路４５の動作および使用方法
上記の項目のチェックや調整は、受信機の工場出荷時、電源の投入時、あるいは必要に応じて操作スイッチ４４を操作したときなどに、以下のように行われる。

〔５−２−１〕 ポリフェイズフィルタ１６の中心周波数ｆ16の調整
この調整はルーチン１００により実行される。すなわち、この調整を指定すると、マイクロコンピュータ４３において、そのＣＰＵの処理がルーチン１００のステップ１０１からスタートし、次にステップ１０２において、テスト信号発生回路４５のＦＥＴ（Ｑ51、Ｑ52）がオンとされるとともに、ＦＥＴ（Ｑ61）がオフとされる。

したがって、ＶＣＯ５４の発振信号Ｓ54A、Ｓ54BがＦＥＴ（Ｑ51、Ｑ52）を通じてポリフェイズフィルタ１６にテスト信号として供給される。なお、このとき、可変分周回路５７はｎ＝11とされ、したがって、発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54は中間周波数ｆIF（＝55ｋHz）とされる。

続いて、処理はステップ１０３に進み、このステップ１０３において、可変容量回路Ｃ163、Ｃ164の容量が最小値に設定されてポリフェイズフィルタ１６の中心周波数ｆ16は最高周波数ｆmaxに設定される。図８Ａは、このときのポリフェイズフィルタ１６の中心周波数ｆ16（＝ｆmax）と、発振信号Ｓ54A、Ｓ54Bの周波数ｆ54（＝ｆIF）との関係の一例を示し、図８Ａは、ポリフェイズフィルタ１６の中心周波数ｆ16の誤差が大きく、その通過特性の傾斜部分も中間周波数ｆIFに位置していない場合である。

次に、処理はステップ１０４に進み、このステップ１０４において、可変容量回路Ｃ163、Ｃ164の容量が１ステップ分ずつ大きくされて中心周波数ｆ16が１ステップ分ずつ低くされていくとともに、それぞれの中心周波数ｆ16のときの検出回路３８の出力電圧Ｖ38の大きさがＡ／Ｄコンバータ回路３９を通じてマイクロコンピュータ４３に取り込まれていく。

続いて、ステップ１０５において、ステップ１０４によりマイクロコンピュータ４３に取り込まれた検出電圧Ｖ38の大きさから、ポリフェイズフィルタ１６のおよその中心周波数が判別され、ポリフェイズフィルタ１６の中心周波数ｆ16はその判別された周波数に設定される。つまり、ポリフェイズフィルタ１６の中心周波数ｆ16がラフに中間周波数ｆIFに設定される。図８Ｂは、判別された中心周波数ｆ16が正しい中間周波数ｆIF（＝55ｋHz）よりもやや低い場合を示し、図８Ｃは、判別された中心周波数ｆ16が正しい中間周波数ｆIFよりもやや高い場合を示す。

次に、ステップ１１１において、可変分周回路５７がｎ＝10に設定されて発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54が50ｋHzに設定され、その後、ステップ１１２において、このときの検出電圧Ｖ38の大きさがデータＤ50としてマイクロコンピュータ４３に取り込まれる。続いて、ステップ１１３において、ｎ＝12に設定されて発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54が60ｋHzに設定され、ステップ１１４において、このときの検出電圧Ｖ38の大きさがデータＤ60としてマイクロコンピュータ４３に取り込まれる。

この場合、図８ＢおよびＣからも明らかなように、
ｆ16＜ｆIFのとき、Ｄ50＞Ｄ60
ｆ16＞ｆIFのとき、Ｄ60＞Ｄ50
ｆ16≒ｆIFのとき、Ｄ50≒Ｄ60
となる。

そこで、処理はステップ１２１に進み、このステップ１２１において、データＤ50、Ｄ60が比較され、
Ｄ50−Ｄ60≧ΔＤ ・・・ (21)
ΔＤ：中心周波数ｆ16の許容誤差に対応する電圧値
がチェックされる。そして、(21)式が成立するときは、図８Ｂの場合なので、処理はステップ１２１からステップ１２２に進み、このステップ１２２において、可変容量回路Ｃ163、Ｃ164の容量が１ステップ分だけ小さくされて中心周波数ｆ16が１ステップ分だけ高くされ、その後、処理はステップ１１１に戻る。

また、ステップ１２１において、(21)式が成立しないときには、処理はステップ１２１からステップ１２３に進み、このステップ１２３において、
Ｄ60−Ｄ50≧ΔＤ ・・・ (22)
がチェックされる。そして、(22)式が成立するときは、図８Ｃの場合なので、処理はステップ１２３からステップ１２４に進み、このステップ１２４において、可変容量回路Ｃ163、Ｃ164の容量が１ステップ分だけ大きくされて中心周波数ｆ16が１ステップ分だけ低くされ、その後、処理はステップ１１１に戻る。

こうして、以後、ステップ１１１〜１２４が繰り返され、中心周波数ｆ16は正しい中間周波数ｆIFへと収束されていく。

そして、中心周波数ｆ16が許容誤差の範囲に収まると、このとき、(21)式および(22)式が成立しなくなるので、処理はステップ１２３からステップ１２５に進み、このステップ１２５において、このときの中心周波数ｆ16を決定しているデータ、すなわち、このとき可変容量回路Ｃ163、Ｃ164の容量を決定しているデータＤ16が、マイクロコンピュータ４３に保存され、その後、ステップ１２６によりルーチン１００を終了する。

したがって、ポリフェイズフィルタ１６の中心周波数ｆ16は中間周波数ｆIFに正しく調整されたことなる。また、このとき、バンドパスフィルタ１３、１９の中心周波数も正しく調整されたことになる。

〔５−２−２〕 イメージ妨害特性の調整
この項目の場合には、マイクロコンピュータ４３からの制御信号により、ＦＥＴ（Ｑ51、Ｑ52）がオフ、ＦＥＴ（Ｑ61）がオンとされるとともに、演算回路６２は制御信号ＳARにより加算を行うモードに制御される。さらに、受信周波数ｆRXがイメージ妨害特性を調整する周波数に設定される。

すると、演算回路６２からは、(13)式で示される加算信号Ｓ62が出力され、テスト信号Ｓ63の周波数ｆ63は、このときの受信周波数ｆRXに対応するイメージ周波数（ｆLO＋ｆIF）とされる。そして、このテスト信号Ｓ63がバンドパスフィルタ１３に供給されるとともに、このとき、電圧Ｖ38が中間周波信号ＳIFのレベル、すなわち、イメージ信号成分（テスト信号Ｓ63）のレベルを示している。

そこで、その電圧Ｖ38が最小となるように、振幅位相補正回路１５がマイクロコンピュータ４３により制御されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この結果、イメージ妨害特性が最良の状態に調整される。また、このとき、振幅位相補正回路１５の特性を設定しているデータがマイクロコンピュータ４３に保存される。

〔５−２−３〕 利得ないし受信感度の測定
この項目の場合には、マイクロコンピュータ４３からの制御信号により、ＦＥＴ（Ｑ51、Ｑ52）がオフ、ＦＥＴ（Ｑ61）がオンとされるとともに、演算回路６２は制御信号ＳARにより減算を行うモードに制御される。

すると、演算回路６２からは、(14)式で示される減算信号Ｓ62が出力され、テスト信号Ｓ63の周波数ｆ63は希望周波数（ｆLO−ｆIF）とされる。そして、このテスト信号Ｓ63がアンテナ同調回路１１に供給されるとともに、このとき、電圧Ｖ38が中間周波信号ＳIFのレベル、すなわち、希望信号（テスト信号Ｓ63）のレベルを示している。

したがって、マイクロコンピュータ４３は、高周波段および中間周波段の最大利得や感度を知ることができる。

〔５−２−４〕 その他
上述の〔５−２−１〕および〔５−２−２〕における調整や補正は、例えば受信機の電源の投入ごとに実行してもよいが、それらの調整や補正により得られたデータは、ステップ１２５などによりマイクロコンピュータ４３に保存されている。したがって、例えば、電源の投入時、その保存しておいたデータにより対応する項目を調整ないし設定すれば、電源投入時の立ち上がりを早くすることができる。

〔６〕 まとめ
上述の受信回路１０においては、ミキサ回路で発生する高次のスプリアス応答に対し、不要な入力信号がバンドパスフィルタ１３により阻止されるので、良好なスプリアス応答特性を得ることができる。

また、スプリアス特性が良好になるので、局部発振信号ＳLOA、ＳLOBを矩形波信号とすることができ、この結果、中間周波信号ＳIFA、ＳIFBの振幅誤差や位相誤差を小さくすることができ、イメージ妨害特性を改善することができる。

さらに、バンドパスフィルタ１３はＩＣ化が可能なので、このバンドパスフィルタ１３も含んで入力フィルタ１１からバンドパスフィルタ１９までを１チップＩＣ化することができる。また、バンドパスフィルタ１３、１９およびポリフェイズフィルタ１６の中心周波数を決定する部分を同一の構成とすることができるので、上述のようにポリフェイズフィルタ１６の中心周波数ｆ16を調整するだけで、バンドパスフィルタ１３、１９の中心周波数も調整することができる。

なお、ローパスフィルタも高域側は阻止帯域となっているので、バンドパスフィルタ１３に代えてローパスフィルタとしても、局部発振信号ＳLOA、ＳLOBの高調波信号成分がアンテナANTにリークすることを阻止することができる。そして、その場合には、図４において、出力端子Ｔ132を反転アンプＱ132の出力端に接続すればよい。また、ポリフェイズフィルタ１６をバンドパスフィルタおよび移相回路により構成することもできる。

〔略語の一覧〕
Ａ／Ｄ：Analog to Digital
ＡＭ ：Amplitude Modulation
ＣＰＵ：Central Processing Unit
ＦＥＴ：Field Effect Transistor
ＩＣ ：Integrated Circuit
ＩＦ ：Intermediate Frequency
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＰＬＬ：Phase Locked Loop
ＳＡＷ：Surface Acoustic Wave
ＶＣＯ：Voltage Controlled Oscillator

この発明の一形態を示す系統図である。 この発明の一部の一形態を示す接続図である。 この発明の一部の一形態を示す接続図である。 この発明の一部の一形態を示す接続図である。 この発明の一部の一形態を示す接続図である。 この発明の一部の一形態を示す系統図である。 この発明の一形態を示すフローチャートである。 この発明を説明するための特性図である。

符号の説明

１０…受信回路、１１…入力フィルタ、１２…高周波アンプ、１３…バンドパスフィルタ、１４Ａおよび１４Ｂ…ミキサ回路、１５…振幅位相補正回路、１６…ポリフェイズフィルタ、１７…演算回路、１９…バンドパスフィルタ、２０…デジタル処理回路、３０…ＰＬＬ（局部発振回路）、３１…ＶＣＯ、３２…カウンタ、３３…可変分周回路、４１…検出回路、４２…Ａ／Ｄコンバータ回路、４３…マイクロコンピュータ、４５…テスト信号発生回路、５０…ＰＬＬ、５５…乗算回路、６１Ａおよび６１Ｂ…ミキサ回路、６２…演算回路、６３…ＰＬＬフィルタ、Ｃ131、Ｃ132、Ｃ163およびＣ164…可変容量回路

Claims (6)

1. 少なくとも高域側に阻止帯域を有するとともに、受信信号のうち、希望周波数の受信信号を通過させるフィルタと、
   上記希望周波数に対応した局部発振周波数の矩形波信号を形成する形成回路と、
   上記フィルタから出力される上記希望周波数の受信信号を、上記矩形波信号を局部発振信号として中間周波信号に周波数変換するミキサ回路と、
   このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと
   を有し、
   上記フィルタの通過帯域は可変とされるとともに、上記中間周波フィルタの中心周波数を上記中間周波信号の周波数に補正するデータによって、上記希望周波数の受信信号を通過させる通過帯域に補正される
   ようにした受信機。
2. 請求項１に記載の受信機において、
   上記矩形波信号の形成回路はＰＬＬにより構成され、
   このＰＬＬの可変分周回路の分周比を示すデータにより、上記フィルタの通過帯域が上記希望周波数の受信信号を通過させる通過帯域に補正される
   ようにした受信機。
3. 請求項１あるいは請求項２に記載の受信機において、
   演算回路を有し、
   上記矩形波信号は位相が互いに直交する１対の信号とされ、
   上記ミキサ回路は、上記１対の矩形波信号がそれぞれ局部発振信号として供給される１対の回路とされ、
   上記中間周波フィルタは、上記１対のミキサ回路の出力信号が供給されるとともに、この供給された信号に互いに９０°の位相差を与えて１対の中間周波信号を出力するポリフェイズフィルタとされ、
   上記演算回路により、上記ポリフェイズフィルタから出力される１対の中間周波信号を演算してイメージ信号成分の相殺された中間周波信号を出力する
   ようにした受信機。
4. 少なくとも高域側に阻止帯域を有するとともに、受信信号のうち、希望周波数の受信信号を通過させるフィルタと、
   上記希望周波数に対応した局部発振周波数の矩形波信号を形成する形成回路と、
   上記フィルタから出力される上記希望周波数の受信信号を、上記矩形波信号を局部発振信号として中間周波信号に周波数変換するミキサ回路と、
   このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと
   がモノリシック１チップＩＣされ、
   上記フィルタの通過帯域は可変とされるとともに、上記中間周波フィルタの中心周波数を上記中間周波信号の周波数に補正するデータによって、上記希望周波数の受信信号を通過させる通過帯域に補正される
   ようにした受信機用ＩＣ。
5. 請求項４に記載の受信機用ＩＣにおいて、
   上記矩形波信号の形成回路はＰＬＬにより構成され、
   このＰＬＬの可変分周回路の分周比を示すデータにより、上記フィルタの通過帯域が上記希望周波数の受信信号を通過させる通過帯域に補正される
   ようにした受信機用ＩＣ。
6. 請求項４あるいは請求項５に記載の受信機用ＩＣにおいて、
   演算回路を有し、
   上記矩形波信号は位相が互いに直交する１対の信号とされ、
   上記ミキサ回路は、上記１対の矩形波信号がそれぞれ局部発振信号として供給される１対の回路とされ、
   上記中間周波フィルタは、上記１対のミキサ回路の出力信号が供給されるとともに、この供給された信号に互いに９０°の位相差を与えて１対の中間周波信号を出力するポリフェイズフィルタとされ、
   上記演算回路により、上記ポリフェイズフィルタから出力される１対の中間周波信号を演算してイメージ信号成分の相殺された中間周波信号を出力する
   ようにした受信機用ＩＣ。

Images