JP4374496B2 - 受信機および受信機用ic - Google Patents
受信機および受信機用ic Download PDFInfo
- Publication number
- JP4374496B2 JP4374496B2 JP2004123780A JP2004123780A JP4374496B2 JP 4374496 B2 JP4374496 B2 JP 4374496B2 JP 2004123780 A JP2004123780 A JP 2004123780A JP 2004123780 A JP2004123780 A JP 2004123780A JP 4374496 B2 JP4374496 B2 JP 4374496B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- digital data
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H2007/0192—Complex filters
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Networks Using Active Elements (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
f15=1/(2πCR) ・・・ (10)
CR:各ブリッジ回路の抵抗器およびコンデンサの値の積
である。また、ポリフェイズフィルタ15の段数Mは、イメージ信号成分の抑圧に必要な減衰量と、比帯域とにより決定される。
希望周波数の受信信号を取り出す同調回路と、
局部発振信号を形成する局部発振回路と、
上記局部発振信号により上記受信信号を中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと、
上記中間周波信号の中間周波数に等しい周波数の交番信号を形成する信号形成回路と、
上記中間周波フィルタにより取り出された上記中間周波信号のレベルを検出する検出回路と、
この検出回路の検出出力が供給されるとともに、上記中間周波フィルタの通過帯域を制御する制御回路と
を有し、
上記中間周波フィルタは、その中心周波数がデジタルデータにより変更可能とされ、
上記中間周波フィルタの調整時、
上記交番信号を上記中間周波フィルタに供給し、
上記デジタルデータにより上記中間周波フィルタの中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記中間周波フィルタのおよその中心周波数を求め、
上記デジタルデータにより上記中間周波フィルタの中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を1ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記中間周波フィルタの中心周波数を上記デジタルデータにより1ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記中間周波フィルタの中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記デジタルデータを保存する
ようにした受信機
とするものである。
図1は、この発明をAM放送の受信機に適用した場合の一例を示し、符号10は、ローIF方式に構成された受信回路である。この受信回路10は、アンテナ同調回路11からデジタル処理回路20までが、図10の受信回路10と同様に構成される。また、このとき、ポリフェイズフィルタ15は、例えば図11に示すように構成される。なお、可変容量回路C153、C154の構成例およびその変更方法の一例を後述する。
〔2−1〕 テスト信号発生回路40の構成
テスト信号発生回路40は例えば図2に示すように構成される。なお、このテスト信号発生回路40には、自己診断モードが用意される。そして、この例においては、自己診断モードのとき、ポリフェイズフィルタ15の中心周波数の調整の以外に、トラッキングエラーの補正、イメージ妨害特性のチェック、利得ないし受信感度のチェック、AGCのチェックなどを処理できる場合である。
f52:分周信号S52の周波数=10kHz
f54:VCO54の発振周波数
とすれば、
f52=f54×2/N
であるから、
f54=f52・N/2 ・・・ (11)
=10kHz×11/2
=55kHz
=中間周波数fIF
となる。つまり、VCO54の発振信号S54A、S54Bの周波数は、N=11のときには、中間周波数fIFに等しくなる。
N=10のとき、f54=50kHz
N=12のとき、f54=60kHz
となる。
SLOA=sin(2πfLOt)
SLOB=cos(2πfLOt)
の位相関係であるとすれば、発振信号S54A、S54Bは、
S54A=cos(2πfIFt)
S54B=sin(2πfIFt)
の位相関係とされる。
2・S61A=2・SLOA・S54A
=sin(2π(fLO+fIF)t)+sin(2π(fLO−fIF)t) (12A)
2・S61B=2・SLOB・S54B
=sin(2π(fLO+fIF)t)−sin(2π(fLO−fIF)t) (12B)
となる。
2・S62=2(S61A+S61B)
=sin(2π(fLO+fIF)t) ・・・ (13)
となる。また、演算回路62において、信号S61Aと信号S61Bとの減算を行ったときには、その出力信号S62は、
2・S62=2(S61A−S61B)
=sin(2π(fLO−fIF)t) ・・・ (14)
となる。
上記の項目のチェックや調整は、受信機の工場出荷時、電源の投入時、あるいは必要に応じて操作スイッチ37を操作したときなどに、以下のように行われる。
この調整はルーチン100により実行される。すなわち、この調整を指定すると、マイクロコンピュータ36において、そのCPUの処理がルーチン100のステップ101からスタートし、次にステップ102において、テスト信号発生回路40のFET(Q51、Q52)がオンとされるとともに、FET(Q61)がオフとされる。
f15<fIFのとき、D50>D60
f15>fIFのとき、D60>D50
f15≒fIFのとき、D50≒D60
となる。
D50−D60≧ΔD ・・・ (21)
ΔD:中心周波数f15の許容誤差に対応する電圧値
がチェックされる。そして、(21)式が成立するときは、図5Bの場合なので、処理はステップ121からステップ122に進み、このステップ122において、可変容量回路C153、C154の容量が1ステップ分だけ小さくされて中心周波数f15が1ステップ分だけ高くされ、その後、処理はステップ111に戻る。
D60−D50≧ΔD ・・・ (22)
がチェックされる。そして、(22)式が成立するときは、図5Cの場合なので、処理はステップ123からステップ124に進み、このステップ124において、可変容量回路C153、C154の容量が1ステップ分だけ大きくされて中心周波数f15が1ステップ分だけ低くされ、その後、処理はステップ111に戻る。
この補正はルーチン200により実行される。このルーチン200の処理内容は、基本的にはルーチン100と同様である。また、後述するように、アンテナ同調回路11には、トラッキングエラーの補正用に可変容量回路が付加され、その容量がマイクロコンピュータ36により制御される。
f63:テスト信号S63の周波数(テスト周波数)
とすれば、
f63=f62=fAM
である。
DL−DH≧DTH ・・・ (31)
DTH:同調周波数f11の許容誤差に対応する電圧値
がチェックされる。そして、(31)式が成立するときは、図6Bの場合なので、処理はステップ221からステップ222に進み、このステップ222において、可変容量回路の容量が1ステップ分だけ小さくされて同調周波数f11が1ステップ分だけ高くされ、その後、処理はステップ211に戻る。
DH−DL≧DTH ・・・ (32)
がチェックされる。そして、(32)式が成立するときは、図6Cの場合なので、処理はステップ223からステップ224に進み、このステップ224において、可変容量回路の容量が1ステップ分だけ大きくされて同調周波数f11が1ステップ分だけ低くされ、その後、処理はステップ211に戻る。
この項目の場合には、マイクロコンピュータ36からの制御信号により、FET(Q51、Q52)がオフ、FET(Q61)がオンとされるとともに、AGCがオフとされてアンプ12、18の利得が所定値に固定される。また、演算回路62は加算を行うモードに制御される。さらに、受信周波数fRXがイメージ妨害特性を調整する周波数に設定される。
この項目の場合には、マイクロコンピュータ36からの制御信号により、FET(Q51、Q52)がオフ、FET(Q61)がオンとされるとともに、AGCがオフとされてアンプ12、18の利得が最大値に固定される。また、演算回路62は減算を行うモードに制御される。
この場合には、マイクロコンピュータ36によりAGC電圧形成回路33および過入力検出回路34が制御されてAGC電圧VAGC、VOLが順次変更されるとともに、それぞれのAGC電圧値のときの電圧V38がチェックされる。したがって、AGCの動作をチェックあるいは確認することができる。
上述の〔2−2−1〕〜〔2−2−3〕における調整や補正は、例えば受信機の電源の投入ごとに実行してもよいが、それらの調整や補正により得られたデータは、ステップ125、225などによりマイクロコンピュータ36に保存されている。したがって、例えば、電源の投入時、その保存しておいたデータにより対応する項目を調整ないし設定すれば、電源投入時の立ち上がりを早くすることができる。
図7は可変容量回路C153、C154の一例を示す。この例においては、可変容量回路C153、C154の容量が、4ビットの調整信号により16ステップにわたって変更できる場合である。
C1=2・C0
C2=4・C0
C3=8・C0
とされる。
〔4−1〕 その1
図8は、可変容量回路を有するアンテナ同調回路11の一例を示す。すなわち、アンテナコイルL11がフェライトコアに巻回されて、いわゆるバーアンテナとされるとともに、そのコイルL11に、可変容量ダイオードC11とコンデンサC12との直列回路が並列接続される。そして、コイルL11の中間タップから受信信号SRXが取り出されて高周波アンプ12に供給される。
この例においては、アンテナ同調回路11における受信帯域を32の帯域に分割し、その分割された帯域を受信周波数fRXに対応して切り換え使用する場合である。
上述の受信機においては、受信回路10のICを製造するとき、ポリフェイズフィルタ15の特性がばらついても、正しい中心周波数に調整することができる。また、テスト信号発生回路40を内蔵しているので、必要なときには、いつでも再調整をすることができる。
A/D:Analog to Digital
AGC:Automatic Gain Control
AM :Amplitude Modulation
CPU:Central Processing Unit
D/A:Digital to Analog
FET:Field Effect Transistor
FM :Frequency Modulation
IC :Integrated Circuit
IF :Intermediate Frequency
MOS−FET:Metal Oxide Semiconductor type FET
PLL:Phase Locked Loop
VCO:Voltage Controlled Oscillator
Claims (8)
- 希望周波数の受信信号を取り出す同調回路と、
局部発振信号を形成する局部発振回路と、
上記局部発振信号により上記受信信号を中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと、
上記中間周波信号の中間周波数に等しい周波数の交番信号を形成する信号形成回路と、
上記中間周波フィルタにより取り出された上記中間周波信号のレベルを検出する検出回路と、
この検出回路の検出出力が供給されるとともに、上記中間周波フィルタの通過帯域を制御する制御回路と
を有し、
上記中間周波フィルタは、その中心周波数がデジタルデータにより変更可能とされ、
上記中間周波フィルタの調整時、
上記交番信号を上記中間周波フィルタに供給し、
上記デジタルデータにより上記中間周波フィルタの中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記中間周波フィルタのおよその中心周波数を求め、
上記デジタルデータにより上記中間周波フィルタの中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を1ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記中間周波フィルタの中心周波数を上記デジタルデータにより1ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記中間周波フィルタの中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記デジタルデータを保存する
ようにした受信機。 - 請求項1に記載の受信機において、
上記保存したデジタルデータにより上記中間周波フィルタの中心周波数を設定する
ようにした受信機。 - 請求項1に記載の受信機において、
上記局部発振信号および上記交番信号が供給される第2のミキサ回路と、
この第2のミキサ回路の出力から希望周波数あるいはイメージ周波数の信号を取り出す取り出し回路と
を有し、
上記同調回路は、第2のデジタルデータにより制御される可変容量回路を有し、
上記同調回路の調整時、
上記取り出し回路から上記希望周波数の信号を取り出して上記同調回路に供給し、
上記第2のデジタルデータにより上記同調回路の中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記同調回路のおよその中心周波数を求め、
上記第2のデジタルデータにより上記同調回路の中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を1ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記同調回路の中心周波数を上記第2のデジタルデータにより1ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記同調回路の中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記第2のデジタルデータを保存する
ようにした受信機。 - 請求項3に記載の受信機において、
上記保存した第2のデジタルデータにより上記同調回路の中心周波数を設定する
ようにした受信機。 - 請求項3あるいは請求項4に記載の受信機において、
第3のデジタルデータにしたがってイメージ妨害特性を補正する補正回路を有し、
上記取り出し回路から上記イメージ周波数の信号を取り出して上記同調回路に供給し、
上記検出回路の検出出力が最小となるように上記第3のデジタルデータを変更し、
上記検出回路の検出出力が最小となったとき、上記補正回路をこのときの状態に固定するとともに、
このときの上記第3のデジタルデータを保存する
ようにした受信機。 - 請求項5に記載の受信機において、
上記保存した第3のデジタルデータにより上記補正回路を設定する
ようにした受信機。 - 局部発振信号を形成する局部発振回路と、
上記局部発振信号により、同調回路により取り出された希望周波数の受信信号を中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと、
上記中間周波信号の中間周波数に等しい周波数の交番信号を形成する信号形成回路と、
上記中間周波フィルタにより取り出された上記中間周波信号のレベルを検出する検出回路と
が一体に1チップIC化されたICであって、
上記中間周波フィルタは、その中心周波数がデジタルデータにより変更可能とされ、
上記中間周波フィルタの調整時、
上記交番信号を上記中間周波フィルタに供給し、
上記デジタルデータにより上記中間周波フィルタの中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記中間周波フィルタのおよその中心周波数を求め、
上記デジタルデータにより上記中間周波フィルタの中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を1ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記中間周波フィルタの中心周波数を上記デジタルデータにより1ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記中間周波フィルタの中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記デジタルデータを保存する
ようにされた受信機用IC。 - 請求項7に記載の受信機用ICにおいて、
上記局部発振信号および上記交番信号が供給される第2のミキサ回路と、
この第2のミキサ回路の出力から希望周波数あるいはイメージ周波数の信号を取り出す取り出し回路と
を有し、
上記同調回路の調整時、
上記取り出し回路から上記希望周波数の信号を取り出して上記同調回路に供給し、
上記第2のデジタルデータにより上記同調回路の中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記同調回路のおよその中心周波数を求め、
上記第2のデジタルデータにより上記同調回路の中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を1ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記同調回路の中心周波数を上記第2のデジタルデータにより1ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記同調回路の中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記第2のデジタルデータを保存する
ようにされた受信機用IC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123780A JP4374496B2 (ja) | 2004-04-20 | 2004-04-20 | 受信機および受信機用ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123780A JP4374496B2 (ja) | 2004-04-20 | 2004-04-20 | 受信機および受信機用ic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311560A JP2005311560A (ja) | 2005-11-04 |
JP4374496B2 true JP4374496B2 (ja) | 2009-12-02 |
Family
ID=35439850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123780A Expired - Fee Related JP4374496B2 (ja) | 2004-04-20 | 2004-04-20 | 受信機および受信機用ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374496B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4760701B2 (ja) * | 2006-12-26 | 2011-08-31 | ソニー株式会社 | フロントエンド集積回路 |
JP5017436B2 (ja) * | 2010-08-19 | 2012-09-05 | 株式会社東芝 | フィルタ調整装置、電源制御システム、およびフィルタ調整方法、 |
-
2004
- 2004-04-20 JP JP2004123780A patent/JP4374496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005311560A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2383889B1 (en) | Calibration of adjustable filters | |
US7587184B2 (en) | Controlling fine frequency changes in an oscillator | |
US7375594B1 (en) | Radio oscillator tuning | |
JP2002368642A (ja) | 受信機およびic | |
JP4061504B2 (ja) | 受信機および受信用ic | |
US7509106B2 (en) | Test signal generation circuit, and reception circuit | |
US8736249B2 (en) | High frequency power detector circuit and radio communication device | |
KR20060045501A (ko) | 자동이득제어 회로 | |
US7660566B2 (en) | System for creating a programmable tuning voltage | |
CN106505948B (zh) | 基于尾电容调谐结构的高调频分辨率数控振荡器 | |
US20020039050A1 (en) | VCO tuning curve compensated charge pump current synthesizer | |
JP4374496B2 (ja) | 受信機および受信機用ic | |
EP1236285B1 (en) | Receiver circuit | |
US20090253395A1 (en) | Antenna input tuning circuit | |
JP4539157B2 (ja) | 受信機および受信機用ic | |
US20060139107A1 (en) | Oscillation control apparatus | |
US20070004362A1 (en) | Methods and apparatus to generate small frequency changes | |
EP2242178A1 (en) | Digital phase shifting for imparting a target delay on an input signal to generate an output signal | |
JP4332726B2 (ja) | 受信機および受信機用ic | |
US7126430B2 (en) | PLL circuit | |
US6587017B1 (en) | Method and apparatus for calibrated phase-shift networks | |
JPH10276112A (ja) | ラジオ受信機 | |
US20100195000A1 (en) | Control method of frequency variable filter circuit and receiving apparatus | |
US8427587B2 (en) | Tracking filter and associated calibration device | |
US20070100927A1 (en) | Wide tunable polyphase filter with variable resistor and variable capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |