CN101471265A - 制造薄膜晶体管的方法 - Google Patents

制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN101471265A
CN101471265A CNA2008101891351A CN200810189135A CN101471265A CN 101471265 A CN101471265 A CN 101471265A CN A2008101891351 A CNA2008101891351 A CN A2008101891351A CN 200810189135 A CN200810189135 A CN 200810189135A CN 101471265 A CN101471265 A CN 101471265A
Authority
CN
China
Prior art keywords
amorphous silicon
membrane
polysilicon membrane
passivation
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101891351A
Other languages
English (en)
Other versions
CN101471265B (zh
Inventor
金亨骏
申东勋
李秀京
李政珉
朴旺濬
柳成龙
金薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VIATRON TECHNOLOGIES Inc
Original Assignee
VIATRON TECHNOLOGIES Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080033105A external-priority patent/KR101007244B1/ko
Application filed by VIATRON TECHNOLOGIES Inc filed Critical VIATRON TECHNOLOGIES Inc
Publication of CN101471265A publication Critical patent/CN101471265A/zh
Application granted granted Critical
Publication of CN101471265B publication Critical patent/CN101471265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Abstract

公开了一种制造具有改善的电流特性和高电子迁移率的薄膜晶体管的方法。根据所述方法，当非晶硅薄膜通过金属诱导晶化而晶化为多晶硅薄膜时，可优化非晶硅薄膜的退火条件和掺杂到非晶硅薄膜中的金属催化剂的量，以减少在多晶硅薄膜晶界处分布的金属硅化物的区域。此外，提供氧(O2)气体或水(H2O)蒸汽以在多晶硅薄膜的表面上形成钝化膜。

Description

制造薄膜晶体管的方法
相关申请
本申请要求分别于2007年12月28日和2008年4月10日在韩国知识产权局提交的韩国专利申请No.10-2007-0140742和No.10-2008-0033105的优先权，通过引用将其全部内容并入本文。
技术领域
本发明涉及制造具有改善的电流特性和高电子迁移率的薄膜晶体管的方法，其中当通过金属诱导晶化使得非晶硅薄膜晶化为多晶硅薄膜时，对非晶硅薄膜的退火条件和掺杂到非晶硅薄膜中的金属催化剂的量进行优化，以减少在多晶硅薄膜晶界处分布的金属硅化物的区域，并且其中提供氧(O2)气体或水(H2O)蒸汽以在多晶硅薄膜表面上形成钝化膜。
背景技术
通常，多晶硅薄膜用于有源矩阵(active matrix)液晶显示器、有源矩阵有机发光二极管和太阳能电池。通常，通过晶化使得非晶硅薄膜晶化为多晶硅薄膜。各种晶化方法诸如激光晶化方法和固相晶化(SPC)方法(例如，高温退火和使用金属催化剂的退火)目前用于制造多晶硅薄膜。
和单晶硅薄膜不同，在由非晶硅薄膜制造的多晶硅薄膜中存在表面硅悬键、内部晶界和晶内缺陷(诸如，孪晶缺陷、间隙原子、晶格空位和亚晶界)。这样的缺陷阻碍电子和空穴在多晶硅薄膜中迁移，从而劣化使用多晶硅薄膜制造的器件(诸如晶体管)的特性。
此外，在晶化期间，在多晶硅薄膜的晶界处形成金属硅化物(例如，NiSi2)，从而阻碍电子和空穴的迁移，如图1所示。具体地，金属硅化物存在于薄膜晶体管沟道区的晶界处并且起到劣化器件特性(例如，漏电流特性、电子迁移率和阈值电压特性)的缺陷的作用。因此，需要消除金属硅化物线(metal silicide lines)以改善薄膜晶体管的漏电流特性。
已经对氢钝化进行了研究以从多晶硅薄膜除去缺陷。例如，通过氢(H2)等离子体钝化或在氢气氛下退火来钝化多晶硅薄膜。用于多晶硅薄膜钝化而加入的氢与多晶硅薄膜的硅悬键结合。该结合电中和多晶硅薄膜并防止防碍电子和空穴在多晶硅薄膜中迁移的缺陷。
然而，氢等离子体钝化的缺点是等离子体可损伤多晶硅薄膜的表面，从而劣化使用多晶硅薄膜的器件的特性。氢气氛退火可通过以下方法实施：i)其中包含大量氢的氮化硅薄膜(SiNx)在多晶硅薄膜上形成并且在退火期间所述氢扩散进入多晶硅薄膜的方法，或ii)其中在氢气氛下在退火期间氢扩散进入多晶硅薄膜的方法。方法ii)具有由于氢扩散慢所导致的长处理时间的缺点。
此外，当晶体管温度增加时，通过钝化方法形成的Si-H键可容易地分裂成氢原子和硅原子，导致晶体管的可靠性随使用条件发生劣化。
发明内容
本发明的一个方面提供制造具有改善的电流特性和高电子迁移率的薄膜晶体管的方法，通过所述方法可减少在多晶硅薄膜晶界处分布的金属硅化物的区域。
本发明的另一个方面提供制造具有改善的电流特性和高电子迁移率的薄膜晶体管的方法，其中提供O2气体或H2O蒸汽以在多晶硅薄膜上形成钝化膜。
本发明的另一个方面提供制造薄膜晶体管的方法，其中采用O2气体或H2O蒸汽来强钝化存在于多晶硅薄膜表面上的硅悬键。
本发明的一个实施方案提供一种制造薄膜晶体管的方法，包括：在绝缘衬底上形成非晶硅薄膜，使所述非晶硅薄膜晶化以形成多晶硅薄膜，为多晶硅薄膜的表面供给氧(O2)气体或水(H2O)蒸汽以在多晶硅薄膜上形成作为钝化膜的氧化物膜(第一钝化)，图案化多晶硅薄膜和钝化膜以将多晶硅薄膜转化为有源层，在多晶硅薄膜和钝化膜上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极，和将多晶硅薄膜分为与栅电极相对的沟道区以及由沟道区分隔的第一和第二区域，将p-型或n-型掺杂剂注入第一和第二区域以形成源极/漏极区，在栅极和栅极绝缘膜上形成层间绝缘膜，蚀刻层间绝缘膜、栅极绝缘膜和钝化膜以形成分别与源极和漏极区接触的第一接触孔和第二接触孔，和形成通过第一和第二接触孔分别与源极区和漏极区接触的源电极和漏电极。
根据本发明的另一个方面，所述方法还可包括：在绝缘衬底上表面和非晶硅薄膜之间形成缓冲层。
根据本发明的另一个方面，非晶硅薄膜可掺杂有金属催化剂并可在600～850℃的温度下退火5～150分钟。
根据本发明的另一个方面，非晶硅薄膜可在至少800℃的温度下通过固相晶化来进行晶化。
根据本发明的另一个方面，非晶硅薄膜的晶化可通过退火以如下方式进行：随着退火温度增加，退火时间变得更短。根据本发明的另一个方面，非晶硅薄膜可掺杂有浓度为1x1011～1x1016/cm2的金属催化剂。
根据本发明的另一个方面，第一钝化可通过加热并冷却非晶硅薄膜来进行。
根据本发明的另一个方面，第一钝化可在700～800℃的温度下进行。根据本发明的另一个方面，H2O蒸汽可通过在700～900℃的温度下氢(H2)和氧(O2)的反应(高温燃炬技术，pyrotorch technique)或通过加热去离子水到至少20℃来制备。
根据本发明的另一个方面，钝化膜可具有从单个原子层至数百埃的厚度。
根据本发明的另一个方面，所述方法可还包括：在形成接触孔的步骤之后，为源极和漏极区的上表面供给O2气体或H2O蒸汽以使有源层钝化(第二钝化)。根据本发明的另一个方面，第二钝化可在200～600℃的温度下进行。
根据本发明的另一个方面，第一钝化和第二钝化可以在在线系统中进行，所述在线系统具有多个独立的腔室或具有包含垂直竖立腔室的垂直管炉。
本发明另外的方面和/或优点将在随后的说明中进行部分阐述，并且在一定程度上，其将通过所述描述变得显而易见，或可通过实施本发明而了解。
附图说明
通过以下结合附图对实施方案的描述，本发明的这些和/或其它的方面和优点将变得显而易见和更加容易理解，其中：
图1是显示存在于多晶硅薄膜晶界处的NiSi2的电子显微照片；
图2是说明根据本发明的一个实施方案制造薄膜晶体管的方法的流程图；
图3a～3l说明对应于在图2流程图中显示的各个步骤的工艺示意图；
图4说明根据本发明的方法用于实施非晶硅薄膜的晶化以形成多晶硅薄膜和多晶硅薄膜的第一钝化的在线系统的结构；
图5是在图4的在线系统中具有H2O蒸汽供给装置的腔室的示意截面图；
图6a～6e是在实施例1中形成的多晶硅薄膜的显微照片；
图7a～7d是在实施例2中形成的多晶硅薄膜的显微照片；
图8a～8e是在实施例3中形成的多晶硅薄膜的显微照片；
图9是使用图4的在线系统来晶化非晶硅薄膜期间的退火曲线；
图10a和10b是在实施例4和对比例1中形成的多晶硅薄膜的扫描电子显微镜照片；
图11a和11b是显示在实施例4和对比例2中形成的多晶硅薄膜的UV斜率值和波长分别作为氧化时间函数而变化的图；
图12是显示在实施例4中的在多晶硅薄膜上形成的钝化膜厚度作为氧化时间函数而变化的图；
图13显示在实施例4中形成的氧化物膜的电性能；和
图14a和14b显示在实施例4和对比例1中制造的薄膜晶体管的截止电流(Ioff)和电子迁移率。
具体实施方式
现在将详细说明本发明的实施方案，其实例在附图中进行说明，其中在全文中相同附图标记表示相同元件。下文中通过参考附图描述实施方案来解释本发明。
图2是说明根据本发明的一个实施方案制造薄膜晶体管的方法的流程
图，图3a～3l说明对应于图2流程图中显示的各个步骤的工艺示意图。
参考图2，所述方法包括以下步骤：形成非晶硅薄膜(S10)，晶化非晶硅薄膜(S20)，第一钝化(S30)，形成有源层(S40)，形成栅极绝缘膜(S50)，形成栅电极(S60)以及形成源极区和漏极区(S70)。所述方法还可包括形成缓冲层(S5)。所述方法还可包括以下步骤：形成层间绝缘膜(S80)，形成接触孔(S90)，第二钝化(S100)，以及形成源电极和漏电极(S110)。
在一个实施方案中，使非晶硅薄膜晶化以形成多晶硅薄膜，并采用O2气体或H2O蒸汽在多晶硅薄膜上形成钝化膜。此时，钝化膜可以是通过根据晶化温度来氧化多晶硅薄膜而形成的氧化物膜。在另一个实施方案中，钝化膜可在从室温加热至较高温度或从较高温度冷却至室温以使非晶硅薄膜晶化的过程中形成。
在另一个实施方案中，在非晶硅薄膜中可掺杂能够加速晶化的金属催化剂以形成多晶硅薄膜，并且可优化退火温度和时间以减少在多晶硅薄膜晶界处沉积的金属催化剂的金属化合物的量。
在另一个实施方案中，晶化可以与第一钝化一起在作为退火设备的在线系统中进行，所述退火设备包括多个独立控制的腔室以提高或降低非晶硅薄膜的温度。在另一个实施方案中，可为在线系统的腔室提供O2气体或H2O蒸汽以使多晶硅薄膜钝化。具体地，可为其中在晶化过程中加热或冷却非晶硅薄膜的腔室提供O2气体或H2O蒸汽以使多晶硅薄膜钝化。
所述在线系统在本申请人在韩国提交的名为“annealing system forsemiconductor device”的韩国专利申请No.10-2005-0017003、10-2005-0017004和10-2005-0017005中已经公开，本文中省略其详述。
在一个替代实施方案中，晶化、第一钝化和第二钝化可在垂直管炉中进行。具体地，晶化可以通过以下步骤进行：将在绝缘衬底上形成的非晶硅薄膜装载到垂直管炉中，随后加热和冷却；并且可以通过在垂直管炉顶上安装的喷嘴供给O2气体或H2O蒸汽以保持炉总体上在O2或H2O气氛下、或通过在非晶硅薄膜上方安装的多个喷嘴而在绝缘衬底上形成的非晶硅薄膜的表面上直接喷O2气体或H2O蒸汽来进行钝化。垂直管炉是广泛用于半导体制造工艺的系统，在本文中省略其详述。
参考图3a，在步骤S5中，在绝缘衬底10的上表面上使用绝缘材料如氧化硅来形成缓冲层12。绝缘衬底10可由单晶硅、单晶碳化硅、玻璃、石英或塑料制成。缓冲层12可以是氧化硅膜(SiOx)、氮化硅膜(SiNx)或它们的双层结构。缓冲层12可通过等离子体增强的化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)形成。缓冲层12用于防止在绝缘衬底10中产生的湿气或杂质在后续步骤中扩散进入在绝缘衬底上形成的非晶硅薄膜。
当不存在湿气或杂质可从绝缘衬底10扩散进入非晶硅薄膜的可能性时，可不进行步骤S5。即，在绝缘衬底10的上表面上不形成缓冲层12。
参考图3b，在步骤S10中，在绝缘衬底10上形成非晶硅薄膜20。非晶硅薄膜20在绝缘衬底10上或缓冲层12的上表面上形成。在其中绝缘衬底10的上表面上不形成缓冲层12的情况下，在绝缘衬底10的上表面上直接形成非晶硅薄膜20a。非晶硅薄膜20a可通过化学气相沉积或物理气相沉积形成。
参考图3c，在步骤S30中，使非晶硅薄膜20a晶化以形成多晶硅薄膜20b。多晶硅薄膜20b通过非晶硅薄膜20a的金属诱导晶化来形成。
步骤20包括采用金属催化剂掺杂非晶硅薄膜并使掺杂的非晶硅薄膜退火。
通过掺杂金属催化剂到非晶硅薄膜的上表面中实施所述掺杂。该掺杂允许金属催化剂与非晶硅层的硅结合以形成金属硅化物。金属硅化物作为用于晶化的晶核(即晶种)以引起非晶硅层的晶化。
金属催化剂可选自Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt。优选镍(Ni)。
金属催化剂优选以1x1011～1x1016/cm2的浓度掺杂。如果金属催化剂浓度太低，那么非晶硅薄膜晶化会不充分或可能需要很长时间来晶化。同时，如果金属催化剂浓度过高，在晶化为多晶硅薄膜的期间，晶粒尺寸过度减小，这使得最终晶体管的电流特性和电子迁移率劣化。在多晶硅薄膜中存在的多余金属催化剂也导致最终晶体管特性的劣化。
通过退火将掺杂有金属催化剂的非晶硅薄膜晶化为多晶硅薄膜。退火优选在600～850℃的温度范围内实施5～150分钟。在较高的退火温度下可设定较短的退火时间。这是由于：在高退火温度下非晶硅薄膜的晶化速率快，所以尽管退火时间短，但可实现非晶硅薄膜的充分的晶化。
随着退火进行，在多晶硅薄膜晶界处存在的金属硅化物在晶界的特定位置处分布。例如，金属硅化物位于晶界接触的角落。因此，在多晶硅薄膜的晶界处存在的金属硅化物的区域减小，导致晶体管特性(例如，电流特性和电子迁移率)的改善。
如果退火在低于600℃的温度下实施，那么在多晶硅薄膜的整个晶界分布金属硅化物，导致多晶硅薄膜特性的劣化，并且非晶硅薄膜可能会晶化不充分。同时，如果退火在高于850℃的温度下实施，那么作为绝缘衬底的玻璃可能发生变形。
如果退火时间小于5分钟，那么在多晶硅薄膜的整个晶界分布金属硅化物，导致多晶硅薄膜特性的劣化，并且非晶硅薄膜可能会晶化不充分。同时，即使退火时间大于150分钟，则附加的退火几乎没有改善晶化效果。
非晶硅薄膜20a可通过固相晶化(SPC)或准分子激光晶化(ELC)来进行晶化。根据固相晶化，通过在600℃或更高的温度下退火来使得在绝缘衬底10上形成的非晶硅薄膜20a晶化。根据准分子激光晶化，在绝缘衬底10上形成的非晶硅薄膜20a通过用高能量激光辐照来瞬间熔化，随后冷却以形成多晶硅薄膜20b。
当通过固相晶化使非晶硅薄膜20a晶化时，可采用通过感应加热的快速热处理。在此情况下，优选在其中可实施快速热处理的系统中实施步骤S20。在步骤S20中，通过快速热处理将在绝缘衬底10上形成的非晶硅薄膜20a加热到700℃或更高温度、然后加热到800℃或更高温度，以使非晶硅薄膜20晶化为多晶硅薄膜20b。此后，使得在绝缘衬底10上形成的多晶硅薄膜20b缓慢冷却。当加热至600℃或更高温度时，作为绝缘衬底10的玻璃可发生变形。为防止绝缘衬底10由于加热而发生变形，将绝缘衬底10装入退火系统中同时置于安置器(setter)上。所述安置器支撑绝缘衬底10的整个下表面。结果，绝缘衬底10可经受通过感应加热短时间而在800℃或更高温度下的退火而没有任何变形。
在步骤S20中，通过在非晶硅薄膜上表面上形成单层或多层覆盖层(未显示)、在覆盖层上形成金属催化剂层、随后退火以使金属催化剂扩散进入非晶硅薄膜，可使非晶硅薄膜晶化为多晶硅薄膜。该过程被称作“超晶粒硅(SGS)晶化”。根据SGS晶化，通过改变为非晶硅薄膜提供的金属催化剂的量，可控制多晶硅薄膜的晶粒尺寸。SGS晶化是用于非晶硅晶化的通用工艺，因此本文省略其详述。
参考图3d，在步骤S30中，为多晶硅薄膜20b的表面提供H2O蒸汽，以在多晶硅薄膜20b的表面上形成钝化膜30a。钝化膜30a可以是通过使用O2气体或H2O蒸汽来氧化多晶硅薄膜20b的表面所形成的氧化硅膜。多晶硅薄膜20b的表面氧化减小了在多晶硅薄膜20b的表面上存在的悬键的数目。此外，在钝化膜30a的形成期间，O2气体或H2O蒸汽扩散进入多晶硅薄膜以在多晶硅薄膜内部形成Si-H和/或Si-O键，因此，阻碍多晶硅薄膜20b表面上和内部的电子和空穴迁移的陷阱位点(trap sites)的密度降低。
另一方面，在形成多晶硅薄膜的过程中，也可适用步骤S30。即，在晶化之后，在非晶硅薄膜加热期间加入的O2气体或H2O蒸汽与存在于非晶硅薄膜表面上作为金属催化剂的Ni反应，从而减小残留在多晶硅薄膜内部的金属催化剂的量并且氧化NiSi2，这阻止在操作期间最终晶体管中的电子或空穴的迁移。这种氧化改善晶体管的操作特性。
H2O蒸汽可通过加热去离子水到至少20℃并且优选至少100℃或通过在700～900℃的温度下使得氢(H2)和氧(O2)反应(pyrotorch技术)来产生。当加热去离子水到100℃或更低时，使用超声波来供给H2O蒸汽。优选通过水蒸汽合成来产生H2O蒸汽。用于水蒸汽合成而提供的氢和氧的比例为1:1～2:1。在高温下产生的H2O蒸汽是纯的并具有良好品质，并且在供给蒸汽的薄膜上表面上不留下水痕。O2气体以纯的形式进行直接供给。
可以通过在步骤S20中从高温冷却至室温的期间为多晶硅薄膜20b供给O2气体或H2O蒸汽来进行步骤S30。即，步骤S30可以在冷却期间在400～800℃的温度下进行。或者，可以通过在步骤S20中在从室温加热至高温以及感应退火(induction annealing)期间为多晶硅薄膜20b供给O2气体或H2O蒸汽来进行步骤S30。即，步骤S30可在加热期间在700～800℃的温度下和在感应退火期间在850℃或更高的温度下进行。
根据加工温度和时间，钝化膜30a可具有从单个原子层至数百埃的厚度。如果钝化膜30a的一部分在单原子层水平以下(即钝化膜30a部分钝化)，那么钝化膜30a的特性可能不均一。如果钝化膜30a的厚度高于数百埃的水平，需要长的处理时间。因此，优选限制钝化膜30a的厚度低于数百埃的水平。
参考图3e，在步骤S40中，将多晶硅薄膜20b图案化为具有预定区域的有源层20。实施图案化以使得有源层20具有根据薄膜晶体管的期望设计的区域和形状。钝化膜30a与多晶硅薄膜20b一起进行图案化以具有对应于有源层20的形状。有源层20在后续步骤中分成第一区域、第二区域和沟道区。
参考图3f，在步骤S50中，在有源层20和钝化膜30以及绝缘衬底10上形成栅极绝缘膜40。栅极绝缘膜40通过化学气相沉积或等离子体增强化学气相沉积来形成。栅极绝缘膜40由氧化物或氮化物形成并具有约1000
Figure A200810189135D0012170238QIETU
的厚度。
如果需要，步骤S40和S50可以以相反的次序进行。在此情况下，有源层的形成使得栅极绝缘膜在衬底整个表面上形状不连续。
参考图3g，在步骤S60中，在栅极绝缘膜40上形成栅电极50。更具体地，栅电极50可通过在栅极绝缘膜40的整个上表面上形成栅电极膜并蚀刻栅电极膜或使用图案化光刻胶剥离栅电极膜来形成。通过干或湿蚀刻可将栅电极膜图案化为栅电极50。有源层20分为与栅电极50相对的沟道区21a以及由沟道区21a分隔的第一和第二区域22a和23a。
栅电极50是金属层或不同金属层的叠层。金属层由铝(Al)、铝合金如铝-钕(Al-Nd)、铬或钼(Mo)构成。栅电极50形成为约2000～3000
Figure A200810189135D0012170238QIETU
的厚度。
参考图3h，在步骤S70中，将掺杂剂注入有源层20的第一和第二区域22a和23a以分别形成源极区22和漏极区23。掺杂剂可以是p-型或n-型。p-型掺杂剂可选自硼(B)、铝(Al)、镓(Ga)、铟(In)及其混合物。n-型掺杂剂可以是磷(P)。
参考图3i，在步骤S80中，在栅极绝缘膜40和栅电极50的整个表面上形成层间绝缘膜60。通过化学气相沉积或等离子体增强化学气相沉积形成层间绝缘膜60。层间绝缘膜60由氧化物或氮化物形成。
参考图3j，在步骤S90中，蚀刻层间绝缘膜60、栅极绝缘膜40和钝化膜30的预定部分以形成接触孔70a(70b和70c)。形成接触孔70a以暴露源极区22和漏极区23的部分上表面。在源极区22上形成第一接触孔70b，在漏极区23上形成第二接触孔70c。
参考图3k，在步骤S100中，通过接触孔70a为源极区22和漏极区23提供O2气体或H2O蒸汽，以钝化构成沟道区的多晶硅薄膜(第二钝化)。在步骤S100中，短时间提供O2气体或H2O蒸汽以钝化构成沟道区的有源层20。O2气体或H2O蒸汽通过接触孔70b和70c扩散进入有源层，并且随着时间的推移来钝化位于栅电极下的沟道区。在步骤S100中，通过钝化移除在有源层20表面上存在的硅悬键。
在步骤S100中，在200～600℃的温度下进行第二钝化。如果第二钝化在低于200℃的温度下进行，那么有源层的表面可能会钝化不充分。如果第二钝化的温度过高，在有源层的表面上形成氧化物膜，从而增加在后续步骤中形成的有源层与源电极和漏电极之间的电阻。此外，在过高钝化温度下，由硼硅酸盐制成的衬底收缩。该收缩使得不能进一步实施随后步骤。
步骤S70之后可进行步骤S100，以实现更好的钝化作用。步骤S100也可与活化掺杂剂的步骤同时进行。
参考图3I，在步骤S110中，形成通过接触孔70a与源极区22和漏极区23接触的电极70(72和73)。形成源电极72和漏电极73以分别与有源层的源极区22和漏极区23电接触。源电极72和漏电极73通过在层间绝缘膜60的上表面上沉积导电材料如铝并且图案化该导电材料来形成。
下面，将说明根据本发明方法的具体的实施方案。
通过以下实施例，更具体地说明在绝缘衬底上形成的非晶硅薄膜的晶化和多晶硅薄膜的第一钝化。
首先，用于实施非晶硅薄膜的晶化和第一钝化的系统如下所述。
图4说明用于实施非晶硅薄膜的晶化和第一钝化的在线系统的结构。图5是在图4的在线系统中具有H2O蒸汽供给装置的腔室的示意截面图。在以下实施例中，使用本本申请人提交的退火系统，如前所述。
参考图4，在线系统包括：用于装载半导体器件的装载部分100，邻近装载部分100的加热部分200，加工部分300，冷却部分400和卸载部分500。通过装载部分100将半导体器件装入加热部分200，并且将经历晶化和钝化的半导体器件通过卸载部分500从冷却部分400卸载。加热部分200和冷却部分400均包括温度独立控制的三个室。具体地，加热部分200包括：第一腔室210、第二腔室220和第三腔室230；冷却部分400包括：第四腔室410、第五腔室420和第六腔室430。加工部分300包括加工腔室，在该腔室中通过使用磁芯和感应线圈的感应加热短时间以将待退火的包括绝缘衬底的非晶硅薄膜的温度均匀提高。将绝缘衬底装入退火系统同时置于安置器上，这使绝缘衬底的变形最小化。当然，根据在非晶硅薄膜晶化中的退火温度，可省略加工部分300。
参考图5，构成加热部分200和冷却部分400的每个腔室可包括：外壳201、在外壳201内部的绝缘衬底10上安装的喷嘴204、用于为喷嘴204供给蒸汽的蒸汽发生器205，和用于为蒸汽发生器205供给H2气体和O2气体的气体供给单元206。该腔室结构适用于多晶硅薄膜的钝化。
外壳201具有用于退火的空间。在外壳201中在预定温度下退火绝缘衬底。外壳201包括用于转移绝缘衬底10的辊202和用于提高内部温度的加热器203。
在转移绝缘衬底10的区域上方安装喷嘴204，为绝缘衬底的整个表面均匀地供给H2O蒸汽。为了高效供给H2O蒸汽，喷嘴204包括对应于绝缘衬底区域而分布的多个喷孔。
蒸汽发生器205包括其中H2气体与O2气体在700～900℃下反应以产生H2O蒸汽的空间。蒸汽发生器205通过管道为喷嘴204供给H2O蒸汽。蒸汽发生器205可选自本领域技术人员公知的高温燃炬系统和高温(pyrogenic)H2O蒸汽发生器。
气体供给单元206包括：用于为蒸汽发生器205供给H2气体和O2气体的管和多个控制阀。气体供给单元206可具有适合于气体供给的结构，本文中省略其详述。气体供给单元206可包括H2气体和O2气体储存罐。或者，可设计气体供给单元206以通过管从外部来接收H2气体和O2气体。气体供给单元206仅仅是说明性的并可具有各种结构。如果必要，气体供给单元206可仅仅供给O2气体。
下面，给出非晶硅薄膜晶化的说明。
在以下实施例中，使用图4的系统来使非晶硅薄膜晶化。非晶硅薄膜穿过其温度设置为预定退火温度的加热部分200和冷却部分400。非晶硅薄膜的晶化也可在广泛用于半导体制造工艺的垂直管炉中进行。
实施例
实施例1
在不同温度下使非晶硅薄膜晶化以形成多晶硅薄膜。为清楚观察非晶硅薄膜依赖于温度的晶化，随着退火温度升高，减少退火时间。在以下各组的温度/时间条件下实施非晶硅薄膜的退火：600℃/150分钟(实施例1a)、650℃/80分钟(实施例1b)、700℃/20分钟(实施例1c)、750℃/10分钟(实施例1d)和800℃/5分钟(实施例1e)。以相同浓度(2x1013/cm2)掺杂金属催化剂。
实施例2
在该实施例中，使非晶硅薄膜晶化不同时间周期，同时保持退火温度恒定，以形成多晶硅薄膜。具体地，非晶硅薄膜在700℃下退火5分钟(实施例2a)、10分钟(实施例2b)、20分钟(实施例2c)和40分钟(实施例2d)。以相同浓度(2x1013/cm2)掺杂金属催化剂。
实施例3
在该实施例中，通过以不同浓度掺杂金属催化剂同时保持退火温度和时间恒定来晶化非晶硅薄膜。具体地，以下不同浓度掺杂金属催化剂：5x1011/cm2(实施例3a)、2x1012/cm2(实施例3b)、2x1013/cm2(实施例3c)、6x1014/cm2(实施例3d)和5x1015/cm2(实施例3e)。在相同温度(750℃)下退火掺杂非晶硅薄膜相同时间(5分钟)以形成多晶硅薄膜。
在实施例1-3中在不同晶化条件下退火非晶硅薄膜之后获得的结果评价如下。
蚀刻每个多晶硅薄膜。观察蚀刻后薄膜的晶界形态。当蚀刻一般的多晶硅薄膜时，在多晶硅薄膜晶界处存在的金属硅化物也被蚀刻，并因此观察到晶界。因此，如果蚀刻之后在多晶硅薄膜中没有观察到晶界，那么在晶界处不存在金属硅化物。
图6a～6e是在实施例1即实施例1a、实施例1b、实施例1c、实施例1d和实施例1e中形成的多晶硅薄膜的显微照片。
所述照片显示在多晶硅薄膜晶界处存在的金属硅化物分布在晶界的特定位置，例如，随着退火温度升高，金属硅化物位于其中晶界接触的角落。由于金属硅化物沿着通过在600℃的温度下退火形成的多晶硅薄膜的晶界分布，所以在一定程度上观察到晶界。然而，即使在此情况下，金属硅化物没有沿多晶硅薄膜的晶界进行均匀分布。在通过在800℃的温度下退火形成的多晶硅薄膜中几乎没有观察到晶界。即，金属硅化物以点的形式出现在多晶硅薄膜的特定位置处。总之，随着退火温度提高，金属硅化物位于多晶硅薄膜中晶界的特定位置。
图7a～7d是在实施例2即实施例2a、实施例2b、实施例2c和实施例2d中形成的多晶硅薄膜的显微照片。
所述照片显示在多晶硅薄膜晶界处存在的金属硅化物分布在晶界的特定位置，例如，随着退火时间增加，金属硅化物位于其中晶界接触的角落。由于金属硅化物沿着通过退火5分钟形成的多晶硅薄膜的晶界分布，所以在一定程度上观察到晶界。然而，即使在此情况下，金属硅化物没有沿多晶硅薄膜的晶界均匀分布。在通过退火40分钟形成的多晶硅薄膜中几乎没有观察到晶界。即，金属硅化物以点的形式出现在多晶硅薄膜的特定位置处。总之，随着退火时间增加，金属硅化物位于多晶硅薄膜中晶界的特定位置。
图8a～8d是在实施例3即实施例3a、实施例3b、实施例3c和实施例3d中形成的多晶硅薄膜的显微照片。
所述照片显示在多晶硅薄膜晶界处存在的金属硅化物分布在晶界的特定位置，例如，随着金属催化剂掺杂浓度的降低，金属硅化物位于其中晶界接触的角落。在使用5x1011/cm2的相对低浓度金属催化剂而形成的多晶硅薄膜中几乎没有观察到晶界，这是由于金属硅化物分布在多晶硅薄膜中晶界的特定位置。相反，发现使用5x1015/cm2的相对高浓度的金属催化剂，则金属硅化物分布在多晶硅薄膜的整个晶界中。然而，即使在此情况下，金属硅化物没有沿多晶硅薄膜的晶界均匀分布。即，随着金属催化剂浓度降低，金属硅化物以点的形式出现在多晶硅薄膜的特定位置处。这些结果表明：随着金属催化剂浓度降低，形成的金属硅化物的量相对小。
下面，给出钝化非晶硅薄膜的说明。
图9是使用图4的在线系统在非晶硅薄膜钝化期间的退火曲线。在实施例4中，依次进行加热、感应退火和冷却(图9)以在钝化之前使非晶硅薄膜晶化。在实施例4中，将作为金属催化剂的Ni掺杂进入非晶硅薄膜的表面用于快速晶化。掺杂与第一钝化在在线系统的相同腔室中一起实施。第一钝化也可以在在线系统的不同腔室中依次进行。另一方面，通过本领域公知方法进行晶化和钝化之外的步骤。
表1显示在实施例4和对比例1和2中用于第一钝化的温度条件。表1中所有温度以摄氏度表示。
Figure A200810189135D00181
如表1所示，在实施例4中，加热腔室设置两个不同温度，冷却腔室设置三个不同温度，感应退火温度设置为850℃。在加热、感应退火和冷却期间供给H2O蒸汽，以与多晶硅薄膜的钝化一起实施非晶硅薄膜的晶化。
在对比例1和2中，改变在实施例4中的温度和H2O蒸汽供给条件。
实施例4
第一腔室210、第二腔室220和第三腔室230的温度分别设置为700℃、700℃和750℃。加工部分300的加工腔室设置为850℃的温度。第四腔室410、第五腔室420和第六腔室430的温度分别设置为750℃、600℃和450℃。通过装载部分100将其上形成有非晶硅薄膜的绝缘衬底装载进入第一腔室210。使绝缘衬底依次通过第一、第二和第三腔室，同时加热。由于这种加热，绝缘衬底的变形得到最小化，并且使非晶硅薄膜在钝化之前晶化。使绝缘衬底通过第四、第五和第六腔室，同时冷却。然后，通过卸载部分500将冷却的绝缘衬底移出。
在实施例4中，为第三腔室230、加工部分300、第四腔室410、第五腔室420和第六腔室460提供H2O蒸汽，以氧化多晶硅薄膜的表面。结果，在多晶硅薄膜上形成作为氧化物膜的钝化膜。钝化膜在高于700℃的温度下形成。
通过供给H2O蒸汽在多晶硅薄膜上形成氧化物膜所需要的时间(“氧化时间”(T氧化))分为5、15、30和60分钟。
此后，进行后续步骤来制造薄膜晶体管。
对比例1
除了没有为所有腔室提供H2O蒸汽之外，重复实施例4的工序。结果，在非晶硅薄膜上没有形成钝化膜。
对比例2
除了第一腔室210、第二腔室220、第三腔室230、加工部分300、第四腔室410、第五腔室420和第六腔室430分别设定为较低温度，即670℃、700℃、700℃、700℃、800℃、700℃、550℃和400℃以外，重复实施例4的工序。
通过供给H2O以在硅薄膜表面上形成氧化物膜所需要的氧化时间分为5、15和30分钟。
将在实施例4和对比例1和2中制造的多晶硅薄膜和薄膜晶体管的特性进行评价。
结晶度评价
多晶硅薄膜的结晶度与硅薄膜的结晶状态相关，其是薄膜晶体管的电子和空穴迁移率的间接度量。
通过使用扫描电子显微镜观察多晶硅薄膜的结构，评价多晶硅薄膜的晶化度。图10a和10b是在实施例4和对比例1中形成的多晶硅薄膜的扫描电子显微镜图像。图像显示在实施例4中形成的多晶硅薄膜的结晶度优于在对比例1中形成的多晶硅薄膜。具体地，在对比例1的多晶硅薄膜中观察到：作为通常固相晶化硅膜微结构的固有特性的孪晶缺陷和晶界内的细小亚晶粒，而在实施例4中形成的多晶硅薄膜中：缺陷数目减小，形成单个的晶粒，晶界清晰，并且晶间孪晶缺陷消失。
UV斜率值和波长变化的评价
测量每个多晶硅薄膜的UV斜率值和波长的变化以评价作为钝化膜的氧化物膜在多晶硅薄膜表面上的形成。
图11a和11b是在实施例4和对比例2中形成的多晶硅薄膜的UV斜率值和波长分别作为氧化时间函数的图。
参考图11a，在实施例4中形成的多晶硅薄膜的UV斜率值增加，并且多晶硅薄膜的波长随着氧化时间增加而缩短。多晶硅薄膜的波长随着氧化时间增加而向较短波长偏移表明：结晶度和多晶硅薄膜与覆盖氧化物膜之间异质界面的形成得到改善。氧化进行长时间(60分钟)之后，多晶硅薄膜的UV斜率值减小，表明由氧化物膜形成所导致的多晶硅薄膜厚度降低。根据这些结果可知，在实施例4的多晶硅薄膜上充分地形成氧化物膜，并且在多晶硅薄膜和氧化物膜之间形成新界面。具体地，氧化之后5分钟，实施例4的多晶硅薄膜的UV斜率值和波长存在显著变化。由这些结果得出以下结论：氧化时间优选设定为5分钟或更长。
参考图11b，尽管增加氧化时间，但是没有观察到在对比例2中形成的多晶硅薄膜的UV斜率值和波长变化。这些结果表明，在多晶硅薄膜上没有充分形成作为钝化膜的氧化物膜。
钝化膜厚度评价
图12是显示在实施例4中的多晶硅薄膜上形成的钝化膜厚度变化作为氧化时间函数的图。
参考图12，随着氧化时间增加，钝化膜变得较厚。考虑到通过多晶硅薄膜的UV斜率值和波长变化的评价中所得结果而得出氧化时间优选设定为5分钟或更长的结论，优选钝化膜具有至少50
Figure A200810189135D0021170420QIETU
的厚度。
钝化膜电性能评价
图13显示在实施例4中形成的钝化膜的电性能。使用水银探针在1MHz的频率下和25mV的OSC下测量钝化膜的电性能。发现钝化膜具有3.9F/cm的介电常数和5x1011/cm2的界面陷阱密度，表明钝化膜是良好介电材料。
薄膜晶体管的表征
图14a和14b是显示在实施例4和对比例1中制造的薄膜晶体管的截止电流(I截止，Ioff)和电子迁移率的图。
每个图还包括其中使用氢氟酸(HF)(分离条件，split condition)从实施例4的多晶硅薄膜的表面移除钝化膜的晶体管薄膜的结果。
参考图14a，实施例4的薄膜晶体管具有1.6pA/μm的截止电流(Ioff)，其低于对比例1的薄膜晶体管的截止电流(44pA/μm)。晶体管的截止电流(分离条件)高于在实施例4中制造的晶体管的截止电流。认为其原因是当除去氧化物膜时多晶硅薄膜的界面受到氢氟酸的损伤。
参考图14b，实施例4的薄膜晶体管具有64cm2/VS的载流子迁移率，其高于对比例1的薄膜晶体管的载流子迁移率(52cm2/VS)。晶体管的迁移率(62.33cm2/VS)(分离条件)低于在实施例4中制造的晶体管的迁移率。
由上所述可显见，根据本发明这些方面的方法，在多晶硅薄膜晶界处沉积和分布金属硅化物的区域可减小。因此，可总体上均匀地形成多晶硅薄膜，并且最终薄膜晶体管的电流特性和电子迁移率可得到改善。
此外，根据本发明的这些方面的方法，提供O2气体或H2O蒸汽以钝化多晶硅薄膜。结果，在多晶硅薄膜表面上存在的硅悬键强烈钝化，使得可实现最终的薄膜晶体管的特性改善(例如，改善的电流特性和高的电子迁移率)。
此外，根据本发明这些方面的方法，非晶硅薄膜的晶化可以与钝化一起进行，这减少工艺步骤数目和处理时间。
虽然已经显示和描述了本发明的数个实施方案，但是本领域技术人员应理解可在本实施方案中做出改变而不脱离本发明的原理和精神，本发明的范围由权利要求及其等同物所限定。

Claims (13)

1.一种制造薄膜晶体管的方法，包括：
在绝缘衬底上形成非晶硅薄膜，
使所述非晶硅薄膜晶化以形成多晶硅薄膜，
向所述多晶硅薄膜的表面供给氧(O2)气体或水(H2O)蒸汽以在所述多晶硅薄膜上形成作为钝化膜的氧化物膜(第一钝化)，
图案化所述多晶硅薄膜和所述钝化膜以将所述多晶硅薄膜转化为有源层，
在所述多晶硅薄膜和所述钝化膜上形成栅极绝缘膜，
在所述栅极绝缘膜上形成栅电极，并将所述多晶硅薄膜分为与所述栅电极相对的沟道区以及由所述沟道区分隔的第一和第二区域，
将p-型或n-型掺杂剂注入所述第一和第二区域以形成源极/漏极区，
在所述栅电极和所述栅极绝缘膜上形成层间绝缘膜，
蚀刻所述层间绝缘膜、所述栅极绝缘膜和所述钝化膜，以形成分别与所述源极区和漏极区接触的第一接触孔和第二接触孔，和
形成通过所述第一和第二接触孔分别与所述源极区和所述漏极区接触的源电极和漏电极。
2.根据权利要求1所述的方法，还包括在所述绝缘衬底的上表面和所述非晶硅薄膜之间形成缓冲层。
3.根据权利要求1所述的方法，其中所述非晶硅薄膜掺杂有金属催化剂并在600～850℃的温度下退火5～150分钟。
4.根据权利要求1所述的方法，其中所述非晶硅薄膜的晶化通过退火以如下方式进行：随着所述退火温度增加，所述退火时间变得较短。
5.根据权利要求1所述的方法，其中所述非晶硅薄膜在至少800℃的温度下通过固相晶化进行晶化。
6.根据权利要求1所述的方法，其中所述非晶硅薄膜掺杂有浓度为1x1011～1x1016/cm2的金属催化剂。
7.根据权利要求1所述的方法，其中所述第一钝化通过加热和冷却所述非晶硅薄膜来进行。
8.根据权利要求1所述的方法，所述第一钝化在700～800℃的温度下进行。
9.根据权利要求1所述的方法，其中所述H2O蒸汽通过在700～900℃的温度下进行氢(H2)和氧(O2)的反应(高温燃炬技术)或通过加热去离子水到至少20℃来产生。
10.根据权利要求1所述的方法，其中所述钝化膜具有单原子层至数百埃的厚度。
11.根据权利要求1所述的方法，还包括：在形成所述接触孔的步骤之后，向所述源极和漏极区域的上表面供给O2气体或H2O蒸汽以钝化所述有源层(第二钝化)。
12.根据权利要求11所述的方法，其中所述第二钝化在200～600℃的温度下进行。
13.根据权利要求11所述的方法，其中所述第一钝化和所述第二钝化在在线系统中进行，所述在线系统具有多个独立的室或具有包含垂直竖立腔室的垂直管炉。
CN2008101891351A 2007-12-28 2008-12-29 制造薄膜晶体管的方法 Expired - Fee Related CN101471265B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2007-0140742 2007-12-28
KR1020070140742 2007-12-28
KR1020070140742A KR100974610B1 (ko) 2007-12-28 2007-12-28 박막 트랜지스터 제조방법
KR1020080033105 2008-04-10
KR10-2008-0033105 2008-04-10
KR1020080033105A KR101007244B1 (ko) 2008-04-10 2008-04-10 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
CN101471265A true CN101471265A (zh) 2009-07-01
CN101471265B CN101471265B (zh) 2011-07-27

Family

ID=40828581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101891351A Expired - Fee Related CN101471265B (zh) 2007-12-28 2008-12-29 制造薄膜晶体管的方法

Country Status (2)

Country Link
KR (1) KR100974610B1 (zh)
CN (1) CN101471265B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408578A (zh) * 2015-03-30 2017-11-28 堺显示器制品株式会社 薄膜晶体管以及显示面板
CN108333844A (zh) * 2018-02-06 2018-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其制造方法
CN111725350A (zh) * 2019-03-19 2020-09-29 中国科学院宁波材料技术与工程研究所 一种提升太阳电池中多晶硅钝化接触结构钝化性能的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117711917A (zh) * 2024-02-05 2024-03-15 中国科学院长春光学精密机械与物理研究所 一种多晶硅薄膜及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151526A (ja) * 2000-09-04 2002-05-24 Seiko Epson Corp 電界効果トランジスタの製造方法および電子装置
KR100685391B1 (ko) * 2004-05-18 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
KR20060007186A (ko) * 2004-07-19 2006-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408578A (zh) * 2015-03-30 2017-11-28 堺显示器制品株式会社 薄膜晶体管以及显示面板
CN108333844A (zh) * 2018-02-06 2018-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其制造方法
CN111725350A (zh) * 2019-03-19 2020-09-29 中国科学院宁波材料技术与工程研究所 一种提升太阳电池中多晶硅钝化接触结构钝化性能的方法
CN111725350B (zh) * 2019-03-19 2024-03-08 中国科学院宁波材料技术与工程研究所 一种提升太阳电池中多晶硅钝化接触结构钝化性能的方法

Also Published As

Publication number Publication date
KR20090072586A (ko) 2009-07-02
CN101471265B (zh) 2011-07-27
KR100974610B1 (ko) 2010-08-06

Similar Documents

Publication Publication Date Title
US7932138B2 (en) Method for manufacturing thin film transistor
CN100477274C (zh) 薄膜晶体管及其制造方法
KR100437296B1 (ko) 박막트랜지스터및그제조방법
JP3586359B2 (ja) パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
CN100452423C (zh) 一种晶体管
JP4307371B2 (ja) 薄膜トランジスタ製造方法
KR20100100187A (ko) 다결정 실리콘층의 제조방법
US6660085B2 (en) Polycrystal thin film forming method and forming system
CN101471265B (zh) 制造薄膜晶体管的方法
JP2006024946A (ja) 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
KR100317641B1 (ko) 박막 트랜지스터 및 그 제조방법
US7514306B2 (en) Method for manufacturing semiconductor device
JPH03292741A (ja) 半導体装置の製造方法
JP4026009B2 (ja) 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
CN102414791B (zh) 制造多晶硅薄膜的方法
JP3981532B2 (ja) 半導体装置の製造方法
KR101007244B1 (ko) 박막 트랜지스터 제조방법
WO2000001004A1 (en) Method of forming single-crystal silicon layer and method of manufacturing semiconductor device
JP3392325B2 (ja) 液晶表示装置
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JP2003007716A (ja) 半導体装置およびその製造方法
JP3886827B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20191229

CF01 Termination of patent right due to non-payment of annual fee