CN101471127A

CN101471127A - 半导体存储器件和用于半导体存储器件的复位方法

Info

Publication number: CN101471127A
Application number: CNA2008101849405A
Authority: CN
Inventors: 高野将
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp; NEC Corp
Priority date: 2007-12-27
Filing date: 2008-12-23
Publication date: 2009-07-01
Anticipated expiration: 2028-12-23
Also published as: US7924651B2; CN101471127B; JP2009158032A; JP5096131B2; US20090167377A1

Abstract

本发明提供了一种半导体存储器件和用于半导体存储器件的复位方法。本发明的实施例的示例性方面是半导体存储器件，其包括：上电复位发生器，其根据电源电压的电平而输出第一复位信号；命令解码器，其根据外部控制引脚的输入而移至模式设定状态并根据从地址引脚输入的命令而输出模式设定信息；MRS控制器，其根据模式设定信息而输出模式复位信号(MRSPON信号)；以及复位电路，其根据模式复位信号和第一复位信号而输出第二复位信号，所述第二复位信号对操作控制部分的每个电路进行初始化。

Description

半导体存储器件和用于半导体存储器件的复位方法

技术领域

本发明涉及一种半导体存储器件，且更具体地，涉及一种在其中包括有上电(power-on)复位电路的半导体存储器件。

背景技术

在包括半导体存储器件(下文称作存储器)的系统中，操作期间的意外事件(系统异常操作、由于噪声而导致的电源下降等)会使整个系统挂起。在该情况下，因为存储器设定状态不明，所以需要通过外部控制来执行软复位，以便可靠地对存储器的内部进行复位。

图3是示出了根据现有技术的存储器的半导体器件的构造示例的图示。当接通电源时，通过上电复位信号(PONZ信号)来执行每个电路的初始化进程。此外，当在接通电源之后从外部输入模式寄存器设定命令时，通过从MRS控制器64p输出的模式寄存器设定信号(MRSPON信号)执行软复位，所述软复位对除了内部电源发生器20p之外的各电路进行复位。

例如，日本未审查专利申请公布No.2004-103222公开了一种技术：在软复位期间，利用被施加了某一电平的外部信号来对与数据路径相关的块进行复位。根据该技术，在根据在软复位之后施加的读取/写入命令来执行操作期间，能防止数据冲突或无效数据。

日本未审查专利申请公布No.01-137494公开了一种技术：当存储器控制部分的电路陷入不能操作的状态时，自动地产生复位信号以对该存储器控制部分进行初始化。

此外，日本未审查专利申请公布No.2006-252654公开了一种技术：通过外部控制来可靠地复位半导体存储器的内部电路。在该技术中，为了产生软复位信号并对内部电路进行复位，通过采用应用模式寄存器来设定存储器的操作模式的技术来执行按预定位的模式寄存器设定。因此，能够可靠地复位存储器的内部电路。

然而，根据其中从模式寄存器设定命令中再次产生与启动操作期间产生的上电信号相同的信号的复位技术，来自模式寄存器设定命令的上电信号对整个存储器的系统进行复位。因为上电信号一般仅需要在启动操作时产生，所以，当检测到比施加到正常操作规格的器件的电压低的电压时，产生上电信号。因而，当从模式寄存器设定命令中再次产生上电信号时，不能准确地操作软复位。这是因为已经提供了足够的电源，并且以比启动操作时更高的电压对整个存储器的系统进行复位；因此，功耗增加且复位操作本身成为噪声源。

此外，近年来，存储器容量已经增大并且电路构造已经复杂化，这延长了上电之后用于启动操作所需的时间。当对整个存储器的系统进行复位时，恢复所需的时间也延长了。因此，需要对控制器进行复位的功能，所述控制器从模式寄存器设定命令对内部操作进行设定。

发明内容

因此，本发明人发现了下述问题，即在软复位中可靠地复位对内部操作进行设定的控制器是困难的。

本发明的实施例的第一示例性方面是半导体存储器件，包括：电压检测器，其根据电源电压的电平而输出第一复位信号；命令解码器，其根据外部控制引脚的输入而移至模式设定状态，并根据从地址引脚输入的命令而输出模式设定信息；模式寄存器设定电路，其根据所述模式设定信息而输出模式复位信号；和复位电路，其根据所述模式复位信号和所述第一复位信号而输出第二复位信号，所述第二复位信号对内部操作设定电路进行初始化。这使得与第一复位信号分离地通过第二复位信号来对控制器进行初始化成为可能，其中所述控制器对内部操作进行设定。

根据本发明，能够在软复位中可靠地复位控制器，其中所述控制器对内部操作进行设定。

附图说明

从下面结合附图对特定示例性实施例所进行的描述，上述和其他示例性方面、优点以及特征将更加明显，其中：

图1是示出根据本发明的第一示例性实施例的存储器的半导体器件的构造示例的框图；

图2是示出半导体器件的操作示例的时序图；

图3是示出根据现有技术的存储器的半导体器件的构造示例的图示。

具体实施方式

下文中，将参照附图来描述本发明的示例性实施例。为了清晰起见，附图和以下的描述中的一些部分适当地进行了省略及简化。各图中相同的组件由相同的附图标记表示，并将省略其描述。

下文中，将描述根据示例性实施例的软复位的操作。在本说明书中，假定其中同步存储器安装在计算机系统中、硬复位是通过将计算机系统的电源从接通转变至关断来执行的复位处理的情形。另一方面，软复位是通过使用特定复位键而不关断系统的电源来对计算机系统进行复位的处理。

(第一示例性实施例)

图1是示出根据本发明的第一示例性实施例的存储器的半导体器件的构造示例的框图。图1所示的半导体器件1包括上电复位发生器(电压检测器)10、内部电源发生器20、时钟发生器30、命令解码器40、地址输入电路50、操作控制部分60、存储器部分70和复位电路(“或”电路)80。在第一示例性实施例中，作为示例，操作控制部分(内部操作设定电路)60包括读取/写入控制器61、数据控制器62、测试模式控制器63和MRS(模式寄存器设定)控制器(模式寄存器设定电路)64。此外，在第一示例性实施例中，存储器部分70包括存储器单元71、行解码器72、SAMP电路73、列解码器74和数据输入/输出电路75。

时钟发生器30产生半导体器件1中的时钟(本地时钟)，以将该时钟供给到命令解码器40和操作控制部分60中的每个电路。

当外部电源电压(VDD)低于预定电压时，上电复位发生器10将上电复位信号(PONZ信号、第一复位信号)的状态设定成ON状态(在本示例中为低电平)。PONZ信号被输出到内部电源发生器20和存储器部分70。当外部电源电压(VDD)高于预定电压时，上电复位发生器10将上电复位信号的状态设定成OFF状态(在本示例中为高电平)。

命令解码器40接收外部命令并且对所接收的外部命令进行解码，以将被解码的外部命令输出到操作控制部分60的每个电路。作为示例，命令解码器40从每个外部输入引脚接收芯片使能信号(/CE)、写入使能信号(/WE)和刷新信号(/REF)作为外部命令。另外，命令解码器40包括模式寄存器。当芯片使能信号、写入使能信号和刷新信号处于OFF状态(在本示例中为低电平)时，数据可从地址引脚(ADD)输入，并且命令解码器40根据输入的数据而将模式设定信息设定在模式寄存器中。在第一示例性实施中，命令解码器40从地址引脚接收软复位的起始命令或结束命令，以将这些命令设定在模式寄存器中。设定在模式寄存器中的模式设定信息被输出到操作控制部分60的每个电路。

地址输入电路50从外部接收存储器的地址或外部命令。从地址输入电路50输入的数据被输入到行解码器72和列解码器74。当芯片使能信号、写入使能信号和刷新信号处于OFF状态时，从地址输入电路50输入的数据也被输入到命令解码器40。

操作控制部分60基于从命令解码器40输入的命令信号来控制每个操作。读取/写入控制器61从命令解码器40接收读取/写入的命令，以基于从地址输入电路50输入到存储器部分70的地址来控制该存储器部分70中的读取/写入的操作。数据控制器62从命令解码器40接收数据控制的命令，以控制在读取/写入控制器61访问存储器部分70时的数据格式。测试模式控制器63从命令解码器40接收模式是否为测试模式的命令，以对该模式进行设定。

MRS控制器64基于模式设定信息来控制软复位的起始和结束。MRS控制器64根据软复位的起始命令和结束命令来改变模式寄存器设定信号(MRSPON信号)的电平，以指定软复位的起始和结束。

注意，操作控制部分60至少包括MRS控制器64。操作控制部分60也可包括其他控制器，只要每个控制器都从命令解码器40接收命令信号或命令设定信息。

当检测到PONZ信号和MRSPON信号中的至少一个处于ON状态(在本示例中为低电平)时，复位电路80就将指定软复位的PONRST信号(第二复位信号)的状态改变成ON状态(在本示例中为低电平)，以将该信号输出到操作控制部分60的每个电路。因此，因为在升高电源时从上电复位发生器10产生PONZ信号，所以PONRST信号处于ON状态。此外，当外部命令要求软复位时，由于从MRS控制器64产生MRSPON信号，所以PONRST信号处于ON状态。

现在，将描述根据第一示例性实施例的半导体器件的操作。图2是示出半导体器件的操作示例的时序图。从接通计算机系统的电源的步骤(T1)开始初始化进程。复位电路80输出与低电平PONZ信号同步的低电平PONRST信号(T1～T2)。如图1所示，在半导体器件1中，内部电源发生器20、时钟发生器30、命令解码器40和存储器部分70中的每个电路根据PONZ信号来执行初始化进程。此外，操作控制部分60的每个电路，更具体地，读取/写入控制器61、数据控制器62、测试模式控制器63和MRS控制器64，根据PONRST信号来执行初始化进程。

当开始从时钟发生器30供给时钟(T3)并且需要在系统运行的时间期间进行软复位时，状态移至模式设定状态。更具体地，芯片使能信号、写入使能信号和刷新信号处于低电平，使得从地址引脚(Ai-j)输入的外部命令通过地址输入电路50而输入到命令解码器40(T5)。从地址引脚输入开始软复位模式的进入代码(T6)。命令解码器40在模式寄存器中设定进入代码以输出用于开始软复位的模式设定信息。MRS控制器64根据用于开始软复位的模式设定信息的输入而将MRSPON信号的电平设定为低电平(T7)。复位电路80与MRSPON信号的下降沿的发生同步地输出低电平PONRST信号。

据此，开始软复位状态，并且操作控制部分60的每个电路开始初始化进程。

在终止软复位中，状态再次移至模式设定状态，并且从地址引脚输入的外部命令通过地址输入电路50而输入到命令解码器40(T9)。从地址引脚输入用于终止软复位模式的退出代码(T10)。命令解码器40将退出代码设定在模式寄存器中，并输出用于终止软复位的模式设定信息。MRS控制器64根据用于终止软复位的模式设定信息的输入而将MRSPON信号的电平设定为高电平(T11)。复位电路80与MRSPON信号的上升沿的发生同步地输出高电平PONRST信号。由此，终止软复位状态。

同样，可通过从外部输入进入代码和退出代码来适当地设定软复位时间段。软复位时间段按μs(微秒)到ms(毫秒)级确定，所述软复位时间段随着半导体器件1的环境(例如，温度、实施条件)而不同。

如上所述，根据本发明的第一实施例的示例性方面，通过从外部输入的命令来可靠地执行操作模式的初始化。更具体地，在接通电源时，整个存储器的全部系统都是复位对象，这使得如在现有技术中一样正常地启动芯片的操作成为可能。此外，当整个系统由于电源下降或系统异常操作而挂起并且需要对存储器进行复位时，执行模式寄存器设定(进入代码、退出代码)，其中，所述电源下降是由于操作期间的噪声而引起的，所述模式寄存器设定指定用于软复位的特定地址。据此，产生MRSPON信号，并且仅对读取/写入控制器61、数据控制器62、测试模式控制器63和MRS控制器64执行复位。

而且，可通过在模式寄存器中设定进入代码和退出代码来设定复位时间段的起始和结束，以便能够确保用于复位操作所需的时间段。

在现有技术中，软复位是在维持系统的电源电平的同时执行的，这增加了功耗，并且增加了出现下述情况的可能性，即，当在接通电源的同时执行复位操作时，该复位操作其本身成为噪声源。根据本发明的第一示例性实施例，为了抑制功耗并且防止噪声影响而仅对系统中的最小部分进行复位，从而能够可靠地执行软复位。

注意，在上述示例性实施例中，通过PONRST信号的复位可包括仅对包括在操作控制部分60中的MRS控制器64进行初始化的情况，或者可包括对包括MRS控制器64的控制器的一部分进行初始化的情况。

如上所述，根据本发明的示例性方面，在抑制由于复位操作而产生的电源噪声的同时，存储器芯片被再次设定为原始默认的模式寄存器设定状态。据此，即使当整个系统被挂起时，也能够可靠地实现系统重启。此外，通过确保足够的复位时间段，能无故障地实现复位。通过对要复位的电路进行限定，可以缩短返回到能够实现重启操作的状态所需要的时间。此外，与现有技术中对整个存储器的系统执行软复位的技术相比，本发明使得通过对存储器芯片的系统的最小的部分进行复位可以抑制功耗并且防止噪声的影响，从而可靠地执行软复位。

虽然已按照几个示例性实施例对本发明进行了描述，但是，本领域的技术人员将认识到，在所附权利要求书的精神和范围之内，可以用各种修改例来实践本发明，并且本发明不限于上述示例。

此外，权利要求书的范围不受上述示例性实施例的限制。

而且，注意，即使随后在审查期间进行修改，申请人也旨在涵盖全部权利要求要素的等同物。

Claims

1.一种半导体存储器件，包括：

电压检测器，所述电压检测器根据电源电压的电平而输出第一复位信号；

命令解码器，所述命令解码器根据外部控制引脚的输入而移至模式设定状态并根据从地址引脚输入的命令而输出模式设定信息；

模式寄存器设定电路，所述模式寄存器设定电路根据所述模式设定信息而输出模式复位信号；以及

复位电路，所述复位电路根据所述模式复位信号和所述第一复位信号而输出第二复位信号，所述第二复位信号对内部操作设定电路进行初始化。

2.根据权利要求1所述的半导体存储器件，其中，通过输入到所述命令解码器的所述命令来设定通过所述第二复位信号执行初始化的时间段。

3.根据权利要求1所述的半导体存储器件，其中

所述命令解码器接收用于通过所述第二复位信号启动初始化的起始命令和用于终止所述初始化的结束命令，并且

所述复位电路从输入所述起始命令时开始直到输入所述结束命令为止持续进行通过所述第二复位信号的初始化。

4.根据权利要求2所述的半导体存储器件，其中

5.根据权利要求1所述的半导体存储器件，其中，所述复位电路对从所述命令解码器接收模式设定信息的多个电路进行初始化。

6.根据权利要求2所述的半导体存储器件，其中，所述复位电路对从所述命令解码器接收模式设定信息的多个电路进行初始化。

7.根据权利要求3所述的半导体存储器件，其中，所述复位电路对从所述命令解码器接收模式设定信息的多个电路进行初始化。

8.根据权利要求4所述的半导体存储器件，其中，所述复位电路对从所述命令解码器接收模式设定信息的多个电路进行初始化。

9.根据权利要求1所述的半导体存储器件，其中，所述复位电路至少对从所述命令解码器接收模式设定信息的所述模式寄存器设定电路进行初始化。

10.根据权利要求1所述的半导体存储器件，其中，所述复位电路根据所述第二信号而对所述内部操作设定电路进行初始化，所述内部操作设定电路包括读取/写入控制器、数据控制器和测试模式控制器中的至少一个以及所述模式寄存器设定电路，所述读取/写入控制器根据所述模式设定信息来控制读取和写入中的至少一个的操作，所述数据控制器根据所述模式设定信息来控制数据格式，所述测试模式控制器控制测试模式。

11.根据权利要求10所述的半导体存储器件，其中，所述内部操作设定电路包括所述模式寄存器设定电路、所述读取/写入控制器、所述数据控制器、所述测试模式控制器。

12.一种用于半导体存储器件的复位方法，包括：

根据电源电压的电平而输出第一复位信号；

根据外部控制引脚的输入而移至模式设定状态；

根据从地址引脚输入的命令而输出模式设定信息；

根据所述模式设定信息而输出模式复位信号；以及

根据所述模式复位信号和所述第一复位信号而输出对内部操作设定电路进行初始化的第二复位信号。

13.根据权利要求12所述的复位方法，进一步包括对所述内部操作设定电路进行初始化；

其中，所述内部操作设定电路包括接收所述模式设定信息的至少一个电路。