CN102063933A - 信号产生电路及相关储存装置 - Google Patents

Abstract

本发明提供一种信号产生电路以及相关储存装置。本发明的信号产生电路用以产生一控制信号以控制该储存装置中由一控制器所控制的至少一储存单元与该控制器中至少其一的运作。该信号产生电路包含有：一电压输入单元与一电压检测单元。该电压检测单元可以因应该电压输入单元所输出的该待检测电压来快速地切换其所产生的该控制信号，因此可避免于电源关闭时，该控制器因电压不稳定所引发的非预期操作可能造成的数据毁损。

Description

信号产生电路及相关储存装置

技术领域

本发明是关于信号产生电路，由指一种以电压检测单元为基础来加速储存装置的控制器的重置信号切换以及提供储存装置内部的储存单元保护的信号产生电路。

背景技术

请参考图1，其是应用于快闪存储器的习知控制器的示意图。如图所示，储存装置100包含有一控制器110与一快闪存储器120。控制器100的重置控制端RST#耦接于一电阻R以及一电容C，其中电阻R的丨端耦接于储存装置100的电源供应单元(未示出于图1中)的丨电源供应端V_DD，而电阻C的丨端则耦接于储存装置100中的丨接地端GND。于电源开启(Power-on)之后，电源供应端V_DD会供应具有特定电压值的一电源至电阻R，因此控制器100的重置控制端RST#的电压电平会提升至高逻辑电平”1”，此时，控制器110可允许对快闪存储器120进行数据写入或读取的操作。再者，一旦储存装置100的电源供应单元(未示出于图1中)因为关机的缘故而被关闭(Power-off)之后，则电源供应端V_DD不再提供电源至电阻R，因此重置控制端RST#上的电压电平会透过电阻C向接地端GND进行放电，使得电压电平逐渐接近低逻辑电平”0”，因而最后造成控制器110无法对快闪存储器120进行任何数据写入或抹除的操作。

然而，在重置控制端RST#上的电压电平逐渐降低至低逻辑电平”0”的过程中，控制器110本身的电源供应端(未示出)所供应的电源可能仍旧处于一正常操作电压范围的中，使得此时控制器110仍得以对快闪存储器120进行写入或读取等操作。但由于此时所供应的电源已处于正常操作电压范围的边际，极有可能因为电路中噪声的干扰，使得控制器110对快闪存储器120进行非预期的操作而产生误动作，如此一来，储存于快闪存储器120的数据可能会因为控制器110的误动作而遭到不正常的破坏或修改，抑或是控制器110的内部数据被不正常地写入至快闪存储器120中。

当储存装置100中储存有操作系统的开机设定数据时，因上述原因所产生的误动作，可能会进一步造成操作系统的设定数据的毁损而无法再开机。显然地，习知技术面临到亟需改善的重大问题。

发明内容

有鉴于此，为能有效避免控制器于关机期间对快闪存储器进行非预期的控制与存取，因此本发明所揭露的技术可缩短电源关闭过程中，控制器可引发误动作的的时间，从而大幅降低误动作发生的机会，进而提高储存装置的可靠度与稳定度。

本发明的一方面提供一种信号产生电路，其用以产生一控制信号以控制一储存装置中由一控制器所控制的至少一储存单元与该控制器中至少其一的运作。该信号产生电路包含有一电压输入单元以及一电压检测单元。该电压输入单元耦接于一供应电源端，且用以依据该供应电源端所接收的一供应电源的电压值来输出一待检测电压。该电压检测单元是具有一输入端及一输出端，其中该输入端耦接至该电压输入单元，而该输出端则耦接至该控制器与该控制器所控制的该储存单元中至少其一的控制端。该电压检测单元用以比较一预定电压临界值与该待检测电压来产生该控制信号，当该待检测电压的电压值低于该预定电压临界值时，该电压检测单元输出具有一第一逻辑电平的该控制信号以使该控制器无法对该储存单元进行数据写入；再者，当该待检测电压的电压值不低于该预定电压临界值时，该电压检测单元输出具有一第二逻辑电平的该控制信号以允许该控制器可对该储存单元进行数据写入。

以上述的信号产生电路为基础，本发明另一方面提供一种储存装置。该储存装置包含有：至少一储存单元、一控制器以及一种信号产生电路。该储存单元用以储存数据，而控制器耦接于该储存单元，且用以对该储存单元进行数据的写入与读取。该信号产生电路用以产生一控制信号以控制该储存装置中由该控制器所控制的该储存单元与该控制器中至少其一的运作，其中，该信号产生电路包含有：一电压输入单元与一电压检测单元。该电压输入单元耦接于一供应电源端，并且用以依据该供应电源端所接收的一供应电源的电压值来输出一待检测电压。该电压检测单元则具有一输入端及一输出端，其中，该输入端耦接至该电压输入单元，且该输出端耦接至该控制器与该控制器所控制的该储存单元中至少其一的控制端。该电压检测单元用以比较一预定电压临界值与该待检测电压来产生该控制信号。当该待检测电压的电压值低于该预定电压临界值时，该电压检测单元输出具有一第一逻辑电平的该控制信号以使该控制器无法对该储存单元进行数据写入；再者，当该待检测电压的电压值不低于该预定电压临界值时，该电压检测单元输出具有一第二逻辑电平的该控制信号以允许该控制器可对该储存单元进行数据写入。

附图说明

图1为应用于快闪存储器的习知控制器的示意图。

图2为本发明信号产生电路的第一实施例的示意图。

图3为本发明信号产生电路的第二实施例的示意图。

图4为本发明信号产生电路的第三实施例的示意图。

图5为本发明信号产生电路的第四实施例的示意图。

具体实施方式

本发明的实施例中所揭露的信号产生电路是利用一电压检测装置来依据其所检测到的储存装置的供应电源的电压值，以产生具备可快速进行电平切换的一控制信号。因此，一旦该储存装置的电源因为关机而被关闭后，其供应电源的电压值随之下降，而此时信号产生电路立刻依此调整控制信号的逻辑电平，以重新设定控制器的重置控制端上的重置控制信号，因而避免控制器产生误动作。

此外，于本发明的实施例中，另提供了避免误动作造成储存装置的数据损毁的第二道保护机制，其是进一步利用储存装置中每一储存单元中所具备的写入保护控制端，使得写入保护控制端上的写入保护控制信号得依控制器的重置控制端进行实时反应，换句话说，当重置控制端的信号因电源关闭而降至低逻辑电平”0”时，通过本发明所提供的电路，亦能实时将写入保护控制端的信号降至低逻辑电平”0”，以避免储存单元中所储存的数据遭受非预期的更动。

请参考图2，其是本发明信号产生电路的第一实施例的示意图。如图所示，于本实施例中，信号产生电路210是用于一储存装置200中。除了信号产生电路210外，储存装置200还包含有一控制器220与多个储存单元(例如储存单元231与232)。控制器200主要用以存取储存单元231以及232所储存的数据，而信号产生电路210可产生一控制信号S_n，并且分别将控制信号S_n输入至控制器200的重置控制端RST#，以及储存单元231与232的写入保护端WP#。此外，控制器200的重置控制端RST#耦接至一电阻R₂与一电容C₂，并且，电阻R₂与电容C₂亦分别如图标那样另耦接至电压值为V_DD的一供应电源与一接地端GND。此外，储存单元231与232的写入保护端WP#分别通过电阻R₃₁与R₃₂耦接至电压值为V_DD的该供应电源。

藉由控制信号S_n的变化，信号产生电路210可有效控制储存装置200中的储存单元231与232以及控制器220的运作。由于本发明的主要精神在于避免中控制器220于电源关闭过程所可能产生的误动作，因此，利用信号产生电路210来增进控制器220的重置信号端RST#上的信号切换速度，进而减少误动作可能发生的机会。此外，本实施例中亦就储存单元231与232本身提供进一步的保护机制，其是将信号产生电路210所产生的控制信号S_n输入至储存单元231与232的写入保护控制端WP#。因为信号产生电路210于电源关闭的过程中，会将控制信号S_n降低至低逻辑电平”0”，使得控制器220的重置控制端RST#的重置控制信号被设定，进而致使控制器220处于重置状态而无法进行任何有效操作；同时，储存单元231与232的写入保护控制端WP#也会随着控制信号S_n的变化而进入写入保护状态，从而无法被写入任何数据，如此一来，即便控制器220因供应电压不稳定而引发误动作而欲对储存单元231与232的数据进行非预期的更动，也会因为写入保护端WP#的信号被降低至低逻辑电平”0”而使得储存单元231与232不允许进行数据写入或抹除的操作。

于本发明的一实施例中，储存装置200是一双通道固态硬盘机(Dual-Channel Solid State Drive)，而控制器220则为快闪存储器控制器，以及储存单元231与232皆为快闪存储器芯片，然而，以上的描述仅为实施态样，用以供阅读者能更清楚本发明的运用领域，并非本发明于应用上的限制。事实上，本发明的主要精神是于利用一信号产生电路来加速控制器于电源关闭过程中其重置信号的设定，并且加入储存单元的保护机制以使得保护储存装置免于因控制器所引发的误动作而造成的数据损毁，显然，熟悉本发明技术领域的人应可于阅读本说明书之后，将本发明所教导的技术推广至上述实施例以外的其它储存装置，因此，这般实施变化应亦属本发明的范畴。

于本实施例中，信号产生电路210包含有一电压检测单元211以及一电压输入单元212。电压输入单元212耦接于供应电压为V_DD的该供应电源，并且依据所接收的供应电源的电压V_DD来输出一待检测电压V_T，其中，该供应电源是由一稳压装置(未示出于图2中)所输出。此外，电压检测单元211具有一输入端IN及一输出端OUT，其中，输入端IN耦接至电压输入单元212，而输出端OUT则耦接至控制器220的重置控制端RST#与储存单元231与232的写入保护控制端WP#。电压检测单元211的主要功能在于加速控制器220的重置信号的切换，其操作是比较一预定电压临界值V_REF与待检测电压V_T来产生控制信号S_n。由于电压检测单元212可快速反应出输入端IN所耦接的待检测电压V_T的电平，因此，通过将其输出端OUT耦接于控制器220的重置控制端RST#便可有效地加速控制器220的重置控制信号的设定。

举例来说，若控制器220的工作电压为3.3V(此一电压亦等同于供应电源的电压值V_DD)，以及将预定电压临界值V_REF设定为2.7V时，当电源被关闭后，供应电源的电压值V_DD的电平会由3.3V逐渐下降，使得待侦侧电压V_T低于2.7V后，电压检测单元21随即输出具有低逻辑电平”0”的控制信号S_n，以立即使得控制器220无法对储存单元231与232进行数据写入或抹除；反之，于电源正常供应时，则待检测电压V_T不至于低于预定电压临界值V_REF，故电压检测单元211会持续输出具有高逻辑电平”1”的控制信号S_n以允许控制器220可对储存单元231与232进行正常的数据存取。再者，由于电压检测器211的输出端OUT亦分别耦接于储存单元231与232的写入保护控制端WP#，故于电源关闭的过程中，信号产生电路210亦可使写入保护端WP#上的信号变化同步于重置控制端RST#上的信号变化，进而对储存单元231与232提供立即的写入保护，让储存单元231与232所储存的数据无法被非预期的误动作所不当更改。

此外，由于本实施例中的电压输入单元212包含有一电阻R₁与一电容C₁，因此，电压输入单元212除了可依据供应电源的电压V_DD来产生待检测电压V_T以外，亦可依据电阻R₁的电阻值以及电容C₁的电容值的选择，来决定一时间常数，进而控制待检测电压V_T的上升时间。如此设计的目的在于避免在电源开启过程中，控制器220内部的其它电路尚未处于稳定操作的状态时，因控制信号S_n的电压电平太快的上升，而造成信号产生电路210将重置控制端RST#的信号设定为可使控制器220正常操作的状态。因此，通过电阻R₁与C₁以及电阻R₂与C₂所决定的时间常数，便可适当地抑制控制信号S_n的上升，从而使得控制器220的重置信号的设定与其内部电路稳定具有一致性。另外，储存单元231与232通过电阻R₃₁与R₃₂所耦接的供应电压V_DD是用于提供电源正常供应时，将写入保护控制端WP#上的信号逻辑电平提升至高逻辑电平”1”，使储存单元231与232得以被正常写入数据。此外，于上述说明中所提及的逻辑电平仅为实施上的一种可能，亦即，经由简单的电路修改，于本发明其它实施例中亦可利用相反的逻辑电平来达成同样的效果，亦即，重置信号于逻辑电平上的设计选择亦属本发明的范畴。

请注意，以下的说明书内容将提供更多的实施例以厘清本发明的精神所在。为求说明书的简扼，后续图标与前述的电路元件中具有相同标号者即代表两者具有相同的功能与操作，故不另作赘述。

请参考图3，图3为本发明信号产生电路的第二实施例的示意图，其清楚揭示了本发明电压输入单元于实作上的另一种可能，亦即，将储存装置300中的供应电源直接输入至电压检测单元211的输入端IN，进而直接利用供应电源所提供的电压V_DD做为待检测电压V_T以产生控制信号S_n来分别控制控制单元220与储存单元231与232；换句话说，电压输入单元312仅简单地以一段导线来加以实作。除此之外，信号产生电路310所包含的电压检测单元211的操作皆同于图2所代表的实施例。

再者，本发明的信号产生电路亦可仅就控制器与储存单元中的其一进行控制，如此的设计理念可提供更大的弹性，请分别参考图4与图5，其中图4为本发明信号产生电路的第三实施例的示意图，以及图5为本发明信号产生电路的第四实施例的示意图。如图所示，本发明第三与第四实施例分别为信号产生电路仅对于控制器或储存单元进行操作控制以保护储存装置的实施态样。如图4所示，信号产生电路410所产生的控制信号S_n仅对控制器200的操作进行控制，并不额外控制储存单元231与232，进而提供了设计上的弹性。另一方面，如第五图所示，信号产生电路510则是仅控制储存单元231与232的操作，并未直接控制控制器220，而且，信号产生电路510内部的电压输入单元512则单纯利用一电阻R₁来加以实施。由于第三与第四实施例所对应的具体的操作细节与技术特征皆相似于上述实施例，为求说明书的简洁，故不对此两实施例进行详细说明。然而，熟悉本发明技术领域的人于阅读以上有关上述实施例的技术内容之后，应可利用此两实施例而理解本发明的精神在于利用信号产生电路所产生的控制信号来保护储存装置免于非预期的数据毁损，因此，任何于电源关闭期间利用电压检测电路来加速控制信号的切换以进一步控制数据存取相关电路的技术手段皆属于本发明的技术范畴。

以上所述仅为本发明的较佳实施例，凡根据本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种信号产生电路，用以产生一控制信号以控制一储存装置中由一控制器所控制的至少一储存单元与该控制器中至少其一的运作，该信号产生电路包含有：

一电压输入单元，耦接于一供应电源端，用以依据该供应电源端所接收的一供应电源的电压值来输出一待检测电压；以及

一电压检测单元，具有一输入端及一输出端，该输入端耦接至该电压输入单元，该输出端耦接至该控制器与该控制器所控制的该储存单元中至少其一的控制端，该电压检测单元是比较一预定电压临界值与该待检测电压来产生该控制信号，其中当该待检测电压的电压值低于该预定电压临界值时，该电压检测单元输出具有一第一逻辑电平的该控制信号以使该控制器无法对该储存单元进行数据写入，以及当该待检测电压的电压值不低于该预定电压临界值时，该电压检测单元输出具有一第二逻辑电平的该控制信号以允许该控制器可对该储存单元进行数据写入。

2.根据权利要求1所述的信号产生电路，其特征在于，该电压检测单元的该输出端耦接至该控制器的一重置控制端，以及当该电压检测单元所输出的该控制信号具有该第一逻辑电平时，该控制器会重置而无法对该储存单元进行数据写入。

3.根据权利要求2所述的信号产生电路，其特征在于，该电压检测单元的该输出端另耦接至该储存单元的一写入保护控制端，以及当该电压检测单元所输出的该控制信号具有该第一逻辑电平时，该储存单元会启动写入保护而使该控制器无法对该储存单元进行数据写入。

4.根据权利要求1所述的信号产生电路，其特征在于，该电压检测单元的该输出端耦接至该储存单元的一写入保护控制端，以及当该电压检测单元所输出的该控制信号具有该第一逻辑电平时，该储存单元会启动写入保护而使该控制器无法对该储存单元进行数据写入。

5.根据权利要求1所述的信号产生电路，其特征在于，该待检测电压的电压值大致上等于该供应电源的电压值。

6.根据权利要求1所述的信号产生电路，其特征在于，该电压输入单元包含有：

一电阻，其一端耦接于该供应电源端且其另一端耦接至该电压检测单元的该输入端；以及

一电容，其一端耦接于该电压检测单元的该输入端并且其另一端耦接至一接地端。

7.根据权利要求1所述的信号产生电路，其特征在于，该储存装置是一固态硬盘机。

8.根据权利要求1所述的信号产生电路，其特征在于，该储存单元是一闪存，以及该控制器是一快闪存储器控制器。

9.一种储存装置，包含有：

至少一储存单元，用以储存数据；

一控制器，耦接于该储存单元，用以对该储存单元进行数据的写入与读取；以及

一种信号产生电路，用以产生一控制信号以控制该储存装置中由该控制器所控制的该储存单元与该控制器中至少其一的运作，该信号产生电路包含有：

一电压输入单元，耦接于一供应电源端，用以依据该供应电源端所接收的一供应电源的电压值来输出一待检测电压；以及

一电压检测单元，具有一输入端及一输出端，该输入端耦接至该电压输入单元，该输出端耦接至该控制器与该控制器所控制的该储存单元中至少其一的控制端，该电压检测单元比较一预定电压临界值与该待检测电压来产生该控制信号，其中当该待检测电压的电压值低于该预定电压临界值时，该电压检测单元输出具有一第一逻辑电平的该控制信号以使该控制器无法对该储存单元进行数据写入，以及当该待检测电压的电压值不低于该预定电压临界值时，该电压检测单元输出具有一第二逻辑电平的该控制信号以允许该控制器可对该储存单元进行数据写入。

10.根据权利要求9所述的储存装置，其特征在于，该电压检测单元的该输出端耦接至该控制器的一重置控制端，以及当该电压检测单元所输出的该控制信号具有该第一逻辑电平时，该控制器会重置而无法对该储存单元进行数据写入。

11.根据权利要求10所述的储存装置，其特征在于，该电压检测单元的该输出端另耦接至该储存单元的一写入保护控制端，以及当该电压检测单元所输出的该控制信号具有该第一逻辑电平时，该储存单元会启动写入保护而使该控制器无法对该储存单元进行数据写入。

12.根据权利要求9所述的储存装置，其特征在于，该电压检测单元的该输出端耦接至该储存单元的一写入保护控制端，以及当该电压检测单元所输出的该控制信号具有该第一逻辑电平时，该储存单元会启动写入保护而使该控制器无法对该储存单元进行数据写入。

13.根据权利要求9所述的储存装置，其特征在于，该待检测电压的电压值大致上等于该供应电源的电压值。

14.根据权利要求9所述的储存装置，其特征在于，该电压输入单元包含有：

一电阻，其一端耦接于该供应电源端且其另一端耦接至该电压检测单元的该输入端；以及

一电容，其一端耦接于该电压检测单元的该输入端并且其另一端耦接至一接地端。

15.根据权利要求9所述的储存装置，其特征在于，该储存装置是一固态硬盘机。

16.根据权利要求9所述的储存装置，其特征在于，该储存单元是一快闪存储器，以及该控制器是一快闪存储器控制器。

Images