CN101459178A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101459178A
CN101459178A CNA2008101867352A CN200810186735A CN101459178A CN 101459178 A CN101459178 A CN 101459178A CN A2008101867352 A CNA2008101867352 A CN A2008101867352A CN 200810186735 A CN200810186735 A CN 200810186735A CN 101459178 A CN101459178 A CN 101459178A
Authority
CN
China
Prior art keywords
inductor
guard ring
exemplary embodiment
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101867352A
Other languages
English (en)
Inventor
内田慎一
中柴康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101459178A publication Critical patent/CN101459178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件。所述半导体器件包含半导体衬底、形成在半导体衬底上的绝缘膜、形成在半导体衬底上同时在之间放置至少一个绝缘膜的电感器、以及从平面看围绕该电感器并将电感器与其它区域隔离的保护环，其中该保护环包含环状杂质扩散层和环状导电体，所述环状杂质扩散层设置在半导体衬底的表面部分中，所述环状导电体连接到杂质扩散层，并延伸跨过多个层间绝缘膜中的多个互连层，直至具有的高度不低于在其中设置电感器的层的层。

Description

半导体器件
本申请基于日本专利申请No.2007-323521，其内容通过引用被结合于此。
技术领域
本发明涉及一种半导体器件，且尤其涉及一种具有电感器的半导体器件。
背景技术
在半导体衬底上混合安装诸如NOS晶体管的有源元件和诸如电感器的无源元件可能引发器件当中的噪声影响的问题。日本专利特开2005-86084号公布和美国专利5936299号公开了分别设有由杂质扩散层构成的保护环的构造，所述杂质扩散层通过将P型或N型杂质注入到半导体衬底中以便围绕电感器而形成，旨在防止电感器的特性受诸如NOS晶体管的其它电路元件所产生的噪声影响。
存在一种公知技术，即，在受电感器影响时，通过抑制衬底中产生的涡流，减小电感器和半导体衬底之间的寄生电容。
日本专利特开2003-133431号公布描述了一种构造，即，在半导体衬底的表面部分中局部地掩埋层间绝缘膜，在没有设置层间绝缘膜的区域中形成CMOS，以及与其对应地将电感器设置到层间绝缘膜上方的区域。日本专利特开2001-352039号公布描述了一种构造，该构造包含在其中形成有晶体管(Q31、Q32)的区域和在其中形成有层间绝缘膜的区域，并且在其中形成有层间绝缘膜的区域上设置有电感器。日本专利特开平11-274412号公布描述了一种构造，该构造具有形成在填充沟槽的绝缘材料表面上的电感器。
本发明人认识如下。常规保护环仅仅形成直至第一互连层的高度。因此，对于在多层结构的上层中形成有电感器的情况，通过电感器的横向空间而施加的电磁影响的问题仍会存在。因此，对于诸如其它有源元件或无源元件的其它器件中可能由电感器引起的噪声，以及电感器中可能由其它元件引起的噪声还有改善空间。
发明内容
在本发明的一个方面中，提供一种半导体器件，包括：
半导体衬底；
多个层间绝缘膜，形成在半导体衬底上并包含多个互连层；
电感器，形成在半导体衬底上，同时在之间放置至少一个层间绝缘膜；以及
保护环，从平面看围绕电感器，以便将该电感器与其它区域隔离，
其中所述保护环包括：
环状杂质扩散层，设置在半导体衬底的表面部分中；以及
环状导电体，连接到杂质扩散层，并延伸跨过多个层间绝缘膜中的多个互连层，直至具有不低于在其中设置有电感器的层的高度的层。
通过采用该构造，可以防止通过电感器的横向空间可能由电感器在其它元件中引起的噪声或可能由其它元件在电感器中引起的噪声。
将要理解的是，上述构成要素的任意组合，以及本发明的表现在方法、器件等当中任意变换，同样可以有效作为本发明的示例性实施例。
根据本发明，由电感器引起的噪声或在电感器中所引起的噪声，可以被有效地抑制，从而可以改善电感器的特性。
附图说明
从下面结合附图对某些优选实施例的描述，本发明的上述及其它目的、优点和特征将更明显，在附图中：
图1是示出了本发明第一示例性实施例中的半导体器件的示例性构造的截面图；
图2是示出了本发明第一示例性实施例中的电感器和保护环部分的构造的平面图；
图3是示出了将地电位供给到保护环的路径的框图；
图4是示出了本发明第一示例性实施例中的半导体器件的另一示例性构造的截面图；
图5是示出了本发明第二示例性实施例中的半导体器件的示例性构造的截面图；
图6是示出了本发明第二示例性实施例中的电感器和保护环部分的构造的平面图；
图7是示出了本发明第二示例性实施例中的半导体器件的另一示例性构造的截面图；
图8是示出了本发明第三示例性实施例中的半导体器件的示例性构造的截面图；
图9是示出了本发明第三示例性实施例中的电感器和保护环部分的构造的平面图；
图10是示出了本发明第三示例性实施例中的半导体器件的另一示例性构造的截面图；
图11是示出了本发明第三示例性实施例中的半导体器件的又一示例性构造的截面图；
图12是示出了本发明第三示例性实施例中的半导体器件的又一示例性构造的截面图；
图13是示出了本发明第四示例性实施例中的半导体器件的示例性构造的截面图；
图14是示出了本发明第四示例性实施例中的电感器和保护环部分的构造的平面图；
图15是示出了本发明第四示例性实施例中的电感器和保护环部分的构造的平面图；以及
图16是示出了本发明第四示例性实施例中的半导体器件的另一示例性构造的截面图。
具体实施方式
现在将参考说明性的示例性实施例来描述发明。所属领域的技术人员将认识到，使用本发明的教导可以完成许多可选的示例性实施例，以及本发明不限于为了解释性目的而例示的实施例。
下面将参考附图来详细说明本发明的示例性实施例。在所有图中，任意相同的构成要素将给定相同的附图标记，以便避免重复说明。
(第一示例性实施例)
图1是示出了本示例性实施例的半导体器件的示例性构造的截面图。
在该示例性实施例中，半导体器件100包含硅衬底102(半导体衬底)。在这里，硅衬底102具有器件隔离绝缘膜105，并且还具有分别被器件隔离绝缘膜105隔离、形成在其表面部分中的P阱104、N阱150和P阱152。半导体器件100包含形成在硅衬底102上的绝缘膜106、形成在P阱104上同时在之间放置部分绝缘膜106的电感器120、分别形成在硅衬底102中的N阱150和P阱152上的晶体管158和160、以及保护环108，其中，从平面看，所述保护环108围绕电感器120，以便将电感器120与在其中形成有晶体管158和晶体管160的其它区域隔离。在N阱150和P阱152中，分别设置p+杂质扩散区154和n+杂质扩散区156。绝缘膜106，在结合多个绝缘膜之后在这里被描述为单个整体，可以由包含多个层间绝缘膜的多个绝缘膜构成。每个层间绝缘膜可以具有适当地形成于其中的通孔和互连。在这里，其中形成有通孔的层被称为通孔层，以及在其中形成有互连的层被称为互连层。在该示例性实施例中，绝缘膜106可以被构造成包含多个层间绝缘膜，如具有交替地布置在其中的通孔层和互连层。在这里，电感器120允许一般具有5GHz或更高的频率的电流流过它。
保护环108形成为从平面看从四面围绕电感器120，并且包含杂质扩散层110和连接到该杂质扩散层110的导电体，所述杂质扩散层110是设置在P阱104中的硅衬底102的表面部分中的P+区，所述导电体从平面看具有与杂质扩散层110的图案相同的图案，并且被设置在绝缘膜106中。导电体具有其中依次层叠通孔112、互连114、通孔136以及互连138的结构。在该示例性实施例中，构成保护环108的导电体延伸直至一个层，该层具有高于在其中设置有电感器120的层的高度。更具体地说，本示例性实施例中的电感器120被设置到与设置有构成保护环108的下互连114的层相同的层。保护环108延伸直至高于互连114的通孔136和互连138。通过采用该构造，噪声可以被有效地减小。此外，保护环108可以有较大的面积，因此可以减小电阻率。
在半导体器件100的其中形成有晶体管158和晶体管160的区域中，依次设置通孔162、互连164、通孔166以及互连168。在设置有通孔112、互连114、通孔136以及互连138的相同层中分别设置通孔162、互连164、通孔166以及互连168。通孔112和通孔162、互连114和互连164、通孔136和通孔166、以及互连138和互连168，分别同时形成。
图2是示出了本示例性实施例中的电感器120和保护环108部分的构造的平面图。图1中所示的电感器120和保护环108部分对应于沿图2中的A～A′截取的截面。保护环108形成为围绕电感器120的整个周边。保护环108仅在其中形成有电感器120的引出互连120a的层中具有断开部分，以便避免与引出互连120a电连接，但是保护环108在另一层中形成为环状图案，以便从平面看从四面围绕电感器120。尽管没有特别地限定，但是包括通孔112、通孔136等的通孔也可以由切分通孔(slit via)形成。
在该示例性实施例中，保护环108施加有地电位作为基准电位。保护环108在其某一部位处被电连接到地电位，其中保护环108本身的非常大的电阻率会引起从部位到部位的电位差。由于本示例性实施例的保护环108具有由诸如通孔112、互连114、通孔136以及互连138的金属构成的导电体，所以保护环108的电阻率可以被抑制到低级别，从而可以避免各部位的电位差。
在该示例性实施例中，地电位通过一路径而被供给到保护环108，该路径不同于允许将地电位供给到其它器件的路径，所述其它器件包括硅衬底102上的晶体管158、晶体管160等。
图3是示出了该状态的框图。这里所示的是包含半导体器件100的半导体芯片300的构造，半导体器件100被封装为芯片。半导体芯片300设有焊盘302和焊盘304。在这里，焊盘302和焊盘304分别连接到外部衬底，并施加有地电位。在该示例性实施例中，从焊盘302引出并连接到保护环108的互连，不电连接到硅衬底102上的焊盘304。因此，该噪声可以被进一步减小。
图4是示出了图1所示的半导体器件100的另一示例性实施例的图示。该示例性实施例与图1所示的示例性实施例的不同之处在于，在与设置有上互连138的层相同的层中设置电感器120。因为本示例性实施例中的保护环108延伸跨过多个互连层，所以，即使电感器120被布置在多层结构的上部中，保护环108也可以延伸直至一个层，该层具有与设置有电感器120的层的高度相同的高度。因此，噪声可以被进一步减小。而且，在此情况下，可以在互连138上进一步设置通孔和互连，以便使保护环108延伸直至其高度高于在其中设置有电感器120的层的高度的层。
将说明本示例性实施例的效果。
因为本示例性实施例中的保护环108延伸跨过多个互连层，所以，即使对于在多层结构的上部中设置有电感器120的情况，保护环108也可以延伸直至其高度高于在其中形成有电感器120的层的层，或保护环108可以延伸直至具有不低于在其中形成有电感器120的层的高度的层。因此，可以减小通过电感器120的横向空间的电磁场的影响，从而可以减小其它器件中可能由电感器120引起的噪声，以及电感器120中可能由其它器件引起的噪声。
保护环108的面积可以被扩大，因而可以减小电阻率。因此，可以防止电感器120的电位的局部偏差，从而可以使整个部分上的电位均匀。以此方式，可以增强旨在减小噪声的保护环的作用。
此外，因为地电位通过一个路径被供给到保护环108，该路径不同于允许通过其提供地电位到包括硅衬底102上的晶体管158、晶体管160等的其它器件的路径，所以可以以更有效的方式减小其它器件中可能由电感器120引起的噪声，以及减小电感器120中可能由其它器件引起的噪声。
此外，如本示例性实施例所示，通过围绕电感器120设置保护环108，可以明确允许流过电感器120的信号的回流的路径。对于没有保护环108的示例性情况，可以理解，流过电感器120的信号的回流一般从P阱104通过硅衬底102流到P阱152。在本示例性实施例中，保护环108的提供可以使回流流过保护环108，使得可以明确回流的路径。在该示例性实施例中，可以减小保护环108的电阻，同时使其延伸直至具有不低于其中形成有电感器的层的高度的层，从而可以进一步明确回流的路径。
(第二示例性实施例)
图5是示出了本示例性实施例中的半导体器件的示例性构造的截面图。
该示例性实施例与第一示例性实施例的构造的不同之处在于，在硅衬底102的表面部分中，在从平面看与电感器120重叠的区域中没有设置P阱130。图6是示出了本示例性实施例中的电感器160和保护环108部分的构造的平面图。图5所示的电感器120和保护环108部分对应于沿图6中的线B-B′截取的截面。
在该示例性实施例中，如图6所示，在与电感器120重叠的区域中没有形成P阱130。沿着与保护环108重叠的区域形成P阱130。
图7是示出了图5所示的半导体器件100的另一示例性实施例的图示。该示例性实施例与图5所示的示例性实施例的不同之处在于，在布置有上互连138的相同层中布置电感器120。而且，在此情况下，可以在互连138上进一步设置通孔和互连，以便使保护环108延伸直至具有高于其中设置有电感器120的层的高度的层。
下面将说明本示例性实施例的效果。
在本示例性实施例中，也可以获得类似于第一示例性实施例中所描述的效果的效果。除这些效果之外，也可以获得下面的效果。
如果在P阱120上形成线圈状电感器120，所述P阱120形成在硅衬底102的表面部分中、具有高杂质浓度，通过电感器120产生的磁通量的作用，在P阱中可能产生逆感生电流(counter induced current)。P阱130中产生的逆感生电流的特征为涡流，在与由电感器120产生的磁通量的方向相反的方向上感生磁通量，从而在电感器120中感生逆感生电流。因此，电感器120的磁场强度减小。磁场强度的减小导致电感器120的Q值降低。由于在该示例性实施例中从平面看在电感器120正下方没有设置P阱130，因此可以防止产生涡流，从而该电感器可以防止在其中产生逆感生电流。因此可以防止电感器的特性劣化，该特性包括Q值等。
(第三示例性实施例)
图8是示出了本示例性实施例的半导体器件的示例性构造的截面图。
该示例性实施例与第一和第二示例性实施例所示构造的不同之处在于，半导体器件100包含掩埋绝缘膜132，所述掩埋绝缘膜132设置在硅衬底102的表面部分中，在从平面看其与电感器120重叠的区域中。图9是示出了本发明的该示例性实施例中的电感器120和保护环108部分的构造的平面图。图8所示的电感器120和保护环108部分对应于沿图9中的线C-C′截取的截面。
如图9所示，在从平面看与电感器120重叠的整个区域上设置该示例性实施例中的掩埋绝缘膜132。沿着与保护环108重叠的区域形成P阱130。
图10是示出了图8所示的半导体器件100的另一示例性实施例的图示。该示例性实施例与图8所示的示例性实施例的不同之处在于，在设置有上互连133的相同层中设置电感器120。而且，在该示例性实施例中，可以在互连138上进一步设置通孔和互连，以便使保护环108延伸直至具有高于其中设置有电感器120的层的高度的层。
将说明本示例性实施例的效果。
在本示例性实施例中，也可以获得类似于第一示例性实施例中所描述的效果的效果。除这些之外，还可以获得下面的效果。
在该示例性实施例中，在从平面看与电感器120重叠的区域中，没有其中露出硅衬底102的区域，以便可以更有效地防止以上在第二示例性实施例中所描述的涡流产生，从而可以防止在电感器120中产生逆感生电流。因此可以防止电感器120的特性劣化，该特性包括Q值等。
图11是示出了该示例性实施例中的半导体器件的又一示例性构造的截面图。
该示例性实施例与图8所示构造的不同之处在于，在从平面看与电感器120重叠的区域中设置掩埋绝缘膜132，以便允许半导体衬底102的表面像岛一样露出。尽管该构造不可避免地具有硅衬底102布置在电感器120的正下方的部位，但是，因为硅衬底102的每一部位像岛一样露出并且仅有小面积，所以上述涡流可以被成功地抑制至低级别。因此可以防止电感器的特性劣化，该特性包括Q值等。
图12是示出了图8所示的半导体器件100的又一示例性实施例的图示。该示例性实施例与图11所示的示例性实施例的不同之处在于，在设置有互连138的相同层中设置电感器120。而且，在该示例性实施例中，可以在互连138上进一步设置通孔和互连，以便使保护环108延伸直至具有高于其中设置有电感器120的层的高度的层。
(第四示例性实施例)
图13是示出了本示例性实施例中的半导体器件的示例性构造的截面图。图14和图15是示出了电感器120和保护环108的构造的平面图。图14示出了其中形成有电感器120的层的构造。图15示出了不同于其中形成有电感器120的层的层的构造。图13对应于沿图14和图15中的线D-D′截取的截面。
该示例性实施例与第一至第三示例性实施例的不同之处在于，从平面看，在绝缘膜106中分散地布置有虚拟金属204。尽管在这里该图示仅仅示出了其中形成有电感器120的区域，但是，类似于第一至第三示例性实施例中所述的，该示例性实施例也可以被构造成具有形成在硅衬底102上的晶体管158和晶体管160。
在这里，虚拟金属意指已构图的导电体，不管它们存不存在，都不影响半导体器件100的电路构造。如图14所示，在线圈状电感器120的内部和外部区域中都形成有虚拟金属204。如图15所示，在该示例性实施例中，在从平面看与电感器120重叠的区域中也设置有虚拟金属204。
在该示例性实施例中，从平面看，与在保护环108的外部区域中相比，在保护环108的内部区域中，相邻虚拟金属204之间的平均距离较大。尽管在这里绝缘膜106被图示为结合多个绝缘膜之后的单个整体，但是该示例性实施例的半导体器件100可以具有层叠在硅衬底102上的多个层间绝缘膜。在该示例性实施例中，在所有层中，从平面看，与在保护环108的外部区域中相比，在保护环108的内部区域中，相邻虚拟金属204之间的平均距离较大。由于单个虚拟金属204具有基本上相同的高度，所以该示例性实施例中的虚拟金属204被布置在每个层中，使得与在保护环108的外部区域中相比，在保护环108的内部区域中，虚拟金属204的每单位体积的量会较小。同样，虚拟金属204被布置成在保护环108的内部区域中所有层总计的虚拟金属204的每单位体积的量可以小于保护环108的外部区域中的所有层总计的虚拟金属204的每单位体积的量。
如图13所示，保护环108可以被构造成跨过多个层间绝缘膜的所有层而连续地形成。尽管没有特别限定，但是通孔层中的保护环108也可以由切分通孔构成。
虚拟金属204由与构成电感器120的材料相同的材料构成。铜、铝等可以作为例示材料。对于电感器120和虚拟金属204由铜制成的情况，电感器120和虚拟金属204可以通过镶嵌工艺来形成。电感器120和虚拟金属204可以优选同时形成。
可选地，对于通过单镶嵌工艺来形成半导体器件100的多层结构的情况，通孔层可以被构造成在其中没有形成虚拟金属204。这是因为通孔层不同于互连层，它不会有碟形缺陷(dishing)等，碟形缺陷是CMP工艺中的加工偏差的起因。但是，通孔层也可以设有虚拟金属204。
将说明该示例性实施例的效果。
在本示例性实施例中，也可以获得类似于第一示例性实施例中所描述的效果的效果。除这些效果之外，也可以获得下面的效果。
在该示例性实施例中，因为在绝缘膜106中分散地布置有虚拟金属204，所以可以有效地防止侵蚀、碟形缺陷等。与保护环108的外部区域相比，在保护环108的内部区域中，虚拟金属204的布置图案更缺乏。通过减小对由电感器120引起的磁场敏感的区域中的虚拟金属204的量，可以被抑制虚拟金属204中可能产生的涡流。因此，电感器120的Q值的降低可以被抑制至低级别。如果在其中形成有电感器120的层和硅衬底102之间特别布置大量虚拟金属204，那么，因为电感器120和硅衬底102之间的介质材料变得较薄，所以可能发生寄生电容增加的另一问题。在该示例性实施例中，通过将保护环108的内部区域中的虚拟金属204的量限制到必要的最小程度，可以防止电感器120的特性劣化。
上述问题，即由于虚拟金属204中所产生的涡流而使得电感器120的电路常数改变，在5GHz以上的电流流过电感器120时会显著。因此，该情况可以特别理解为，本示例性实施例的有效性能够抑制虚拟金属204中可能产生的涡流。
图16是示出了该示例性实施例的半导体器件100的另一示例性实施例的图示。同样，在该示例性实施例中，类似于参考第三示例性实施例所说明的，在从平面看与电感器120重叠的区域中，半导体器件100可以被构造成设有掩埋绝缘膜132。因此，可以进一步获得类似于参考第三示例性实施例所说明的效果。
在上面已经参考附图描述了本发明的实施例，仅仅作为示例性实施例，而允许采用其它各种构造。
上述示例性实施例中所描述的形成在单层中的电感器120，可以被构造成跨过多个层形成。而且，在此情况下，保护环108可以被构造成延伸直至具有不低于电感器120的最高层的高度的层。
上面已经参考其中从平面看电感器120具有线圈形状的情况而说明了示例性实施例，其中电感器120可以具有各种形状，包括从平面看的之字形和螺旋管形，螺旋管形具有平行于硅衬底102定向的环状中心轴。此外，在这些情况中，保护环108可以被构造成延伸直至具有不低于电感器120的最高层的高度的层。
尽管上述示例性实施例被构造成围绕单个电感器120设置单个保护环108，但是它们也可以被构造成围绕多个电感器120设置单个保护环108。半导体器件100可以包含电感器120和围绕电感器120的保护环108的大量组合。在此情况下，参考图3在第一示例性实施例中说明的焊盘302可以被连接到硅衬底102上的多个保护环108。此外，通过经由一路径而将地电位供给到焊盘302，该构造可以产生减小其它器件中可能由电感器120引起的噪声或电感器120中可能由其它器件引起的噪声的效果，所述路径不同于允许将地电位供给到包括晶体管158等的晶体管的路径。
又可选地，尽管在上面的示例性实施例中没有特别说明，但是可以采用适当地结合所有实施例中的构造的任意构造。对于示例性实施例，类似于第二示例性实施例所述，在从平面看与电感器120重叠的区域中，第四示例性实施例的构造可以不具有P阱130。类似于在第三示例性实施例中参考图11所述的，在从平面看掩埋绝缘膜132与导体120重叠的区域中，第四示例性实施例的构造也可以允许硅衬底120的表面像岛一样露出。
又可选地，类似于第一示例性实施例中参考图3所述的，所有示例性实施例都可以被构造成，通过不同于允许将地电位供给到硅衬底120上的包括晶体管158、晶体管160等的其它器件的路径，将地电位供给到保护环108。通过采用该构造，如上所述，可以以更有效的方式减小其它器件中可能由电感器120引起的噪声，以及电感器120中可能由其它器件引起的噪声。
如在第一示例性实施例中参考图3所述的，与相关技术相比，通过采用如通过不同于允许将地电位供给到硅衬底102上包括晶体管158、晶体管160等的其它器件的路径而将地电位供给到保护环108，不管保护环的构造，都可以更有效地减小其它器件中可能由电感器120引起的噪声，以及电感器120中可能由其它器件引起的噪声。因此，即使对于构造成使得保护环108不形成为延伸直至具有与在其中形成有电感器120的层相同的高度的层的示例性情况，当与通过不同于允许将地电位供给到硅衬底102上包括晶体管158、晶体管160等的其它器件的路径而将地电位供给到保护环108的构造结合时，也可以减小噪声。
显然，本发明不限于上述示例性实施例，在不脱离本发明的范围和精神的情况下，可以对上述示例性实施例进行修改和改变。

Claims (9)

1.一种半导体器件，包括：
半导体衬底；
多个层间绝缘膜，其形成在所述半导体衬底之上并包含多个互连层；
电感器，其形成在所述半导体衬底之上同时在之间设置至少一个所述层间绝缘膜；以及
保护环，从平面图来看，该保护环围绕所述电感器以使得所述电感器与其它区域相隔离，
其中所述保护环包括：
环状杂质扩散层，其设置在所述半导体衬底的表面部分中；以及
环状导电体，其连接到所述杂质扩散层，并延伸跨过所述多个层间绝缘膜中的所述多个互连层，直至一具有的高度不低于其中设置有所述电感器的层的层。
2.如权利要求1所述的半导体器件，
其中，所述保护环的所述导电体延伸直至一具有的高度高于其中设置有所述电感器的层的层。
3.如权利要求1所述的半导体器件，
其中，在之间设置多个所述层间绝缘膜的同时，在所述半导体衬底之上形成所述保护环。
4.如权利要求1所述的半导体器件，
其中，所述保护环被施加有基准电位。
5.如权利要求4所述的半导体器件，
其中，所述半导体衬底具有形成在其上的多个晶体管，而且所述晶体管被分别施加有基准电位，以及
在所述半导体衬底之上，所述保护环通过一路径施加有基准电位，该路径不同于用以对所述多个晶体管施加所述基准电位的路径。
6.如权利要求1所述的半导体器件，
在从平面图来看与所述电感器重叠的区域中，还包括被设置在所述半导体衬底的表面部分中的掩埋绝缘膜。
7.如权利要求6所述的半导体器件，
其中，所述掩埋绝缘膜被设置在从平面图来看与所述电感器重叠的区域的整个部分之上。
8.如权利要求6所述的半导体器件，
其中，所述掩埋绝缘膜被设置在从平面图来看与所述电感器重叠的区域中，以使得允许所述半导体衬底的表面如岛状露出。
9.如权利要求1所述的半导体器件，
还包括多个虚拟金属，所述多个虚拟金属从平面图来看分散地布置在所述层间绝缘膜中，
其中，从平面图来看，所述保护环的内部区域中的相邻虚拟金属之间的平均距离比所述保护环的外部区域中的相邻虚拟金属之间的平均距离大。
CNA2008101867352A 2007-12-14 2008-12-12 半导体器件 Pending CN101459178A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007323521 2007-12-14
JP2007323521A JP2009147150A (ja) 2007-12-14 2007-12-14 半導体装置

Publications (1)

Publication Number Publication Date
CN101459178A true CN101459178A (zh) 2009-06-17

Family

ID=40752095

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101867352A Pending CN101459178A (zh) 2007-12-14 2008-12-12 半导体器件

Country Status (3)

Country Link
US (2) US7999386B2 (zh)
JP (1) JP2009147150A (zh)
CN (1) CN101459178A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908535A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 集成电感及其制造方法
CN102487056A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 集成电路中的虚拟金属及该集成电路板的制造方法
CN103518260A (zh) * 2011-03-21 2014-01-15 吉林克斯公司 对称中央分接头的电感器结构
CN104704630A (zh) * 2012-09-25 2015-06-10 吉林克斯公司 噪声衰减壁
CN104756272A (zh) * 2012-10-26 2015-07-01 吉林克斯公司 具有预定义的电流返回件的电感器结构
CN106206536A (zh) * 2015-05-27 2016-12-07 联发科技股份有限公司 半导体集成电路
CN109478545A (zh) * 2016-07-21 2019-03-15 高通股份有限公司 包括无源玻璃设备和半导体裸片的玻璃衬底
WO2020056711A1 (zh) * 2018-09-21 2020-03-26 华为技术有限公司 一种平面电感器及半导体芯片

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
US8860544B2 (en) * 2007-06-26 2014-10-14 Mediatek Inc. Integrated inductor
US7935549B2 (en) * 2008-12-09 2011-05-03 Renesas Electronics Corporation Seminconductor device
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US20100295150A1 (en) * 2009-05-22 2010-11-25 Chan Kuei-Ti Semiconductor device with oxide define dummy feature
JP5501668B2 (ja) * 2009-06-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、半導体チップ及び半導体ウェハ
EP2498460A1 (en) * 2009-11-05 2012-09-12 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
US20110273261A1 (en) * 2010-05-05 2011-11-10 Signoff David M Magnetically Shielded Inductor Structure
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US8427266B2 (en) 2011-03-21 2013-04-23 Xilinx, Inc. Integrated circuit inductor having a patterned ground shield
US8592943B2 (en) 2011-03-21 2013-11-26 Xilinx, Inc. Symmetrical center tap inductor structure
US8922309B1 (en) * 2011-10-17 2014-12-30 Xilinx, Inc. Devices and methods for tuning an inductor
JP5890156B2 (ja) * 2011-11-24 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
TWI445330B (zh) * 2012-04-06 2014-07-11 Realtek Semiconductor Corp 共用多繞組變壓器的收發器
TW201342402A (zh) * 2012-04-06 2013-10-16 Realtek Semiconductor Corp 晶載式多繞組變壓器
KR101909202B1 (ko) * 2012-10-08 2018-10-17 삼성전자 주식회사 패키지-온-패키지 타입의 패키지
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
US9312927B2 (en) * 2013-11-11 2016-04-12 Qualcomm Incorporated Tunable guard ring for improved circuit isolation
TWI456600B (zh) * 2014-03-19 2014-10-11 Realtek Semiconductor Corp 積體變壓器
US9406605B2 (en) * 2014-06-12 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
US10163779B2 (en) 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US10269904B2 (en) * 2014-10-31 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10439018B2 (en) 2015-12-18 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Adjustable multi-turn magnetic coupling device
JP6619698B2 (ja) * 2016-06-09 2019-12-11 ルネサスエレクトロニクス株式会社 半導体装置、及び通信回路
US10147722B2 (en) 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
JP2019121640A (ja) * 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
US10861793B2 (en) * 2018-08-01 2020-12-08 Qualcomm Incorporated Guard ring frequency tuning
KR20200086411A (ko) 2019-01-08 2020-07-17 삼성전자주식회사 반도체 소자
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
US11476043B2 (en) 2019-12-30 2022-10-18 Globalfoundries Singapore Pte. Ltd. Inductive devices and methods of forming inductive devices
US20210257290A1 (en) * 2020-02-19 2021-08-19 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same
US11315903B2 (en) * 2020-03-05 2022-04-26 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
KR19990070958A (ko) 1998-02-26 1999-09-15 윤종용 반도체 집적회로용 유도성 소자
JP4969715B2 (ja) 2000-06-06 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
JP3898025B2 (ja) 2001-10-19 2007-03-28 Ｎｅｃエレクトロニクス株式会社 集積回路及びその製造方法
TW529046B (en) * 2001-12-28 2003-04-21 Winbond Electronics Corp Inductance device using an enclosed magnetic flux pattern to improve magnetic permeability and electric conductivity and its manufacturing method
JP2004221317A (ja) 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置
CN100375283C (zh) * 2003-05-29 2008-03-12 三菱电机株式会社 半导体装置
JP3802523B2 (ja) * 2003-09-10 2006-07-26 株式会社東芝 半導体装置
US7262481B1 (en) * 2004-12-16 2007-08-28 Nxp B.V. Fill structures for use with a semiconductor integrated circuit inductor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908535A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 集成电感及其制造方法
CN102487056A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 集成电路中的虚拟金属及该集成电路板的制造方法
CN103518260A (zh) * 2011-03-21 2014-01-15 吉林克斯公司 对称中央分接头的电感器结构
CN104704630A (zh) * 2012-09-25 2015-06-10 吉林克斯公司 噪声衰减壁
CN104704630B (zh) * 2012-09-25 2017-03-29 吉林克斯公司 噪声衰减壁
CN104756272A (zh) * 2012-10-26 2015-07-01 吉林克斯公司 具有预定义的电流返回件的电感器结构
CN104756272B (zh) * 2012-10-26 2017-05-17 吉林克斯公司 具有预定义的电流返回件的电感器结构
CN106206536A (zh) * 2015-05-27 2016-12-07 联发科技股份有限公司 半导体集成电路
CN109478545A (zh) * 2016-07-21 2019-03-15 高通股份有限公司 包括无源玻璃设备和半导体裸片的玻璃衬底
WO2020056711A1 (zh) * 2018-09-21 2020-03-26 华为技术有限公司 一种平面电感器及半导体芯片

Also Published As

Publication number Publication date
US20090152674A1 (en) 2009-06-18
US20110316118A1 (en) 2011-12-29
US8421188B2 (en) 2013-04-16
JP2009147150A (ja) 2009-07-02
US7999386B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
CN101459178A (zh) 半导体器件
KR100588986B1 (ko) 집적회로
US7598836B2 (en) Multilayer winding inductor
JP5090696B2 (ja) 半導体装置
CN1826670B (zh) 用于具有最小图案密度要求的半导体技术的电感和电容元件
US20020158306A1 (en) Semiconductor device with a spiral inductor
US6730983B2 (en) Semiconductor device with spiral inductor and method for fabricating semiconductor integrated circuit device
JP5638205B2 (ja) 半導体装置
CN100477177C (zh) 半导体器件及其制造方法
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
TW200926395A (en) Integrated inductor
CN101266964A (zh) 具有高频互连的半导体器件
US7053165B2 (en) Semiconductor integrated circuit including an inductor and method of manufacturing the same
US20130119511A1 (en) Inductor having bond-wire and manufacturing method thereof
US6921959B2 (en) Semiconductor device
US9035404B2 (en) Semiconductor device and manufacturing method of the semiconductor device
US20070120256A1 (en) Reinforced interconnection structures
US9042860B2 (en) Monolithically integrated circuit
US8461697B2 (en) Semiconductor integrated circuit device
US20100164672A1 (en) Semiconductor device and method for manufacturing the same
JP2000049286A (ja) 半導体装置
JP2003031677A (ja) 半導体集積回路の製造方法および設計方法ならびに半導体集積回路
US20100289118A1 (en) Semiconductor device
JP2006041292A (ja) インダクタンス素子、半導体装置およびインダクタンス素子の製造方法
KR100593959B1 (ko) 복합 구조의 인덕터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090617