CN101458298A - 高精度定位板、测试托盘和处理机以及封装芯片制造方法 - Google Patents

Abstract

本发明提供了一种高精度定位板、一种测试处理机和一种封装芯片制造方法。高精度定位板包括连接待测试封装芯片的测试插座和主框架，在主框架中，测试插座布置在至少一个第一区域中以形成a×b矩阵(其中，a和b是大于0的整数)，并且测试插座布置在至少一个第二区域中以形成c×d矩阵(其中，c是大于a的整数，d是大于0的整数)。通过使测试托盘一次容纳更多封装芯片并使水平方向和竖直方向之间的长度差最小，有可能减少转位时间。通过使容纳在测试托盘中的所有封装芯片同时进行测试工艺，有可能减少测试工艺所用时间并增强稳定性。

Description

高精度定位板、测试托盘和处理机以及封装芯片制造方法

技术领域

本发明涉及一种用于将待测试的封装芯片连接到测试机并基于测试结果按级对测试机测试后的封装芯片进行分类的测试处理机。

背景技术

测试处理机(test handler，也可称为“测试分选机”、“测试搬运机”等)可用来在封装工艺结束时对封装芯片进行电气测试。

测试处理机使用包括多个容纳封装芯片的容纳单元的测试托盘执行装载工艺、测试工艺和卸载工艺。

在装载工艺中，从容纳封装芯片的用户托盘拾取待测试封装芯片并将待测试芯片容纳在测试托盘中。装载工艺由具有能够吸附并固定封装芯片的管嘴的拾取器系统执行。

在卸载工艺中，测试后的封装芯片被从测试托盘分开，然后基于测试结果将分开的封装芯片容纳在位于不同位置的用户托盘中。卸载工艺由拾取器系统执行。

在测试工艺中，容纳在测试托盘中的封装芯片被连接到测试机。测试机包括连接待测试封装芯片的高精度定位板并用来测试封装芯片以确定连接到高精度定位板的封装芯片的电气特性。

图1是示意图，示意性地图示了测试机以及测试托盘在置于测试处理机内的腔室系统中运动的路径。图1中代表测试托盘的附图标记表示定位了测试托盘的测试处理机的构造。

参见图1，置于测试处理机内的腔室系统100包括第一腔室101、第二腔室102和第三腔室103，从而使测试机200在高温、低温以及正常温度的环境下测试封装芯片。

在使测试托盘T在第一腔室101中运动的同时，第一腔室101加热或者冷却容纳在测试托盘T中的封装芯片。待测试封装芯片被调整到封装芯片应该由测试机200测试的温度范围(下文称为“测试温度”)。位于第一腔室101内的测试托盘T是从用于执行装载工艺的结构传送来的测试托盘T。

当封装芯片被调整到测试温度时，测试托盘T从第一腔室101被传送到第二腔室102。

在第二腔室102中，被调整到测试温度的封装芯片被连接到高精度定位板201。第二腔室102设有用于将被调整到测试温度的封装芯片连接到高精度定位板201的接触单元(未示出)。

高精度定位板201插进第二腔室102中。高精度定位板201包括多个测试插座201a，待测试封装芯片被连接到测试插座201a。所述多个测试插座201a布置于高精度定位板201以形成矩阵。

当测试封装芯片时，测试托盘T从第二腔室102被传送到第三腔室103。

在第三腔室103中，在使测试托盘T在第三腔室103中运动的同时，容纳在测试托盘T中测试后的封装芯片被恢复到正常温度。当封装芯片被恢复到正常温度或者接近正常温度的温度时，测试托盘T从第三腔室103被传送到用于执行卸载工艺的结构。

在腔室系统100中传送的测试托盘T包括多个容纳封装芯片的容纳单元C。容纳单元C被布置成形成对应于测试插座201a的m×n矩阵的m×n矩阵(其中，m和n是大于0的整数)。也就是说，容纳单元C和测试插座形成相同矩阵。

测试处理机已经被开发出来用以在短时间内对很多封装芯片执行装载工艺、测试工艺和卸载工艺，从而加强产品的竞争力，例如封装芯片成本下降。

在处理机中，要做的是通过在单个测试托盘T中容纳更多封装芯片而一次将更多的封装芯片连接到高精度定位板201。

相应的，测试托盘T包括更多容纳单元C，而高精度定位板201包括更多测试插座201a。

容纳单元C如上所述地按矩阵排列，并在一个m×n矩阵中能够一次排列与连接到高精度定位板201的封装芯片同样数量的容纳单元。

例如，当测试托盘T被实现用来容纳32个封装芯片时，容纳单元C的矩阵可以是4×8或者8×4矩阵。当测试托盘被实现用来容纳128个封装芯片时，容纳单元C的矩阵可以是8×16或者16×8矩阵。

相应的，在行和列中布置更多容纳单元C的方向，也就是水平方向L和竖直方向H之一，测试托盘T无法避免地形成为纵长的。当测试托盘T在水平方向L或竖直方向H之一上形成为纵长的时，引起下面的问题。

首先，当测试托盘T在水平方向L上形成为纵长时，腔室系统100的水平方向尺寸100L增加。当测试托盘T在竖直方向H上形成为纵长时，腔室系统100的高度100H增加。相应地，测试处理机的尺寸会偏离依据安装面积确定的标准。

第二，当测试托盘T在水平方向L形成为纵长时，测试托盘T的传送距离增加。相应地，由于转位时间增加，测试工艺所用时间不能减少很多。转位时间指的是从容纳在测试托盘T中的封装芯片被连接到高精度定位板201的时间点到容纳在另一个测试托盘T中的封装芯片被连接到高精度定位板201的时间点的时间段。

第三，为了对容纳在测试托盘T中所有的封装芯片执行测试工艺，测试托盘T应该向着高精度定位板201移动距其整个表面恒定的距离。然而，当测试托盘T在水平方向L和竖直方向H之一形成为纵长时，难以使测试托盘T移动距其整个表面恒定的距离。

第四，当测试托盘T被实现用来容纳512个封装芯片时，容纳单元C的矩阵可以是31×16或者16×32矩阵。相应的，随着测试托盘T容纳更多封装芯片，上述问题会变得更严重。

发明内容

本发明的发明目的是解决上述问题。本发明一些方面的优点是提供了能够容纳更多封装芯片并稳定测试工艺的测试托盘和高精度定位板，而没有增加很多转位时间。

本发明一些方面的另一个优点是，提供了一种即使当测试托盘被实现用于容纳更多封装芯片也能够满足根据安装面积确定的标准的测试处理机，以减少测试工艺所用时间。

本发明一些方面的另一个优点是，提供了一种制造封装芯片的方法，该方法通过减少测试工艺所用时间能够加强产品竞争力，像封装芯片成本减少。

为了实现上述优点，本发明可提供下面的方面。

根据本发明的一个方面，提供了一种高精度定位板，其包括：测试插座，待测试封装芯片连接到测试插座；以及主框架，在主框架中，测试插座被布置在至少一个第一区域中，以形成a×b矩阵(其中，a、b是大于0的整数)，测试插座被布置在至少一个第二区域中，以形成c×d矩阵(其中，c是大于a的整数，d是大于0的整数)。

根据本发明的另一个方面，提供了一种高精度定位板，其包括：测试插座，待测试封装芯片连接到测试插座；以及主框架，在主框架中，测试插座被布置在包括至少一行的第一区域和包括其他行的第二区域。这里，布置在主框架中第二区域的每行中测试插座的数量，大于第一区域的每行中测试插座的数量。

根据本发明的另一个方面，提供了一种测试托盘，其包括：容纳封装芯片的容纳单元；以及托盘框架，在托盘框架中，容纳单元按照a×b矩阵(其中，a、b是大于0的整数)的形式布置在至少一个第一容纳区域中，以容纳封装芯片，并且按照c×d矩阵(其中，c是大于a的整数，d是大于0的整数)的形式布置在至少一个第二容纳区域中，以容纳封装芯片。

根据本发明的另一方面，提供了一种测试托盘，其包括：容纳封装芯片的容纳单元；以及托盘框架，在托盘框架中，容纳单元被布置在形成至少一行的第一容纳区域和形成其他行的第二容纳区域中。这里，容纳单元被布置在托盘框架中以容纳封装芯片，在第二容纳区域的每行中的封装芯片多于第一容纳单元每行中的封装芯片。

根据本发明的另一方面，提供了一种测试处理机，其包括：装载单元，容纳位于装载位置上的测试托盘中的待测试封装芯片；腔室系统，将测试托盘中的待测试封装芯片调整到测试温度，将调整到测试温度的封装芯片连接到高精度定位板，并将测试后的封装芯片恢复到正常温度；卸载单元，布置在装载单元旁边，以基于测试结果对位于卸载位置上的测试托盘中容纳的测试后封装芯片进行分类；以及传送单元，在装载位置、腔室系统、卸载位置之间传送测试托盘。

根据本发明的另一方面，提供了一种封装芯片制造方法，该方法包括如下步骤：制备待测试的封装芯片；将制备的封装芯片容纳在位于装载位置处的测试托盘中；将容纳在测试托盘中的封装芯片调整到测试温度；将容纳在测试托盘中并调整到测试温度的封装芯片连接到高精度定位板；将容纳在测试托盘中的测试后封装芯片恢复到正常温度；以及基于测试结果，对位于卸载位置处的测试托盘中容纳的测试后封装芯片进行分类。

附图说明

图1是示意性地图示出测试机以及测试处理机中测试托盘在腔室系统中被传送的路径的示意图。

图2是示意性地图示出根据本发明实施例的测试托盘的托盘框架和容纳单元的示意图。

图3到图5是示意性地图示出根据本发明实施例的测试托盘的改进后例子的前视图。

图6是示意性地图示出根据本发明实施例的测试机和布置在测试机中的高精度定位板的透视图。

图7到图9是示意性地图示出根据本发明实施例的高精度定位板的改进后例子的前视图。

图10是示意性地图示出根据本发明实施例的测试处理机的俯视图。

图11是示意图，示意性地图示出根据本发明实施例的高精度定位板和测试托盘在测试处理机的腔室系统中进行传送的路径。

具体实施方式

下面将参照附图详细地描述根据本发明示例性实施例的测试托盘。

图2是示意性地图示出根据本发明实施例的测试托盘的托盘框架和容纳单元的示意图。图3到图5是示意性地图示出根据本发明实施例的测试托盘的改进后例子的前视图。

参见图2，根据本发明实施例的测试托盘1包括托盘框架11和容纳单元12。

托盘框架11按矩形板件的形状用热阻优异的金属材料形成。

参见图2和图3，容纳单元12可以布置在托盘框架11中，以在至少一个第一容纳区域E中按照a×b(其中，a、b为大于0的整数)矩阵的形式容纳封装芯片，并在至少一个第二容纳区域F中按照c×d(其中，c是大于a的整数，d为大于0的整数)矩阵的形式容纳封装芯片。

测试托盘1能够在第一容纳区域E和第二容纳区域F中按照不同的矩阵形式容纳封装芯片，以使水平方向的长度1L和竖直方向的长度1H之间的差最小。

相应地，根据本发明实施例的测试托盘1能够解决下面的问题：由于容纳封装芯片而形成一个矩阵，根据现有技术的测试托盘T(见图1)在水平方向L(见图1)和竖直方向H(见图1)的一个方向上形成为纵长的。

因此，有可能使得测试处理机的尺寸满足依据安装面积确定的标准，以减少转位时间，并容易地相距整个表面将测试托盘1传送均匀的距离，从而对容纳在测试托盘中的所有封装芯片执行测试工艺。

托盘框架11中布置容纳单元12的区域形成了c×(b+d)矩阵。该c×(b+d)矩阵可以是22×24矩阵、24×22矩阵、20×26矩阵、26×20矩阵和23×23矩阵中的一个。在这个区域中，容纳单元12能被布置在托盘框架11中以容纳512个封装芯片。

当每个容纳单元12能够容纳两个或者更多的封装芯片时，能够在托盘框架11中布置的容纳单元数量大于等于能够容纳512个封装芯片的容纳单元的数量。

当每个容纳单元12能够容纳一个封装芯片时，能够在托盘框架11中布置512个或者更多的容纳单元12。

如图3所示，当托盘框架11中能够布置容纳单元12的区域形成22×24矩阵时，只能布置512个容纳单元12。相应的，在托盘框架11中总共能布置528个容纳单元12的那些区域中，容纳单元12可以不布置在能够布置16个容纳单元12的区域中。当托盘框架11中能够布置容纳单元12的区域形成24×22矩阵时，情况相同。

尽管没有示出，当托盘框架11中能够布置容纳单元12的区域形成20×26或者26×20矩阵时，只能布置512个容纳单元12。相应的，在托盘框架11中总共能布置520个容纳单元12的那些区域中，容纳单元12可以不布置在能够布置8个容纳单元12的区域中。

尽管没有示出，当托盘框架11中能够布置容纳单元12的区域形成23×23矩阵时，只能布置512个容纳单元12。相应的，在托盘框架11中总共能布置529个容纳单元12的那些区域中，容纳单元12可以不布置在能够布置17个容纳单元12的区域中。

因此，测试托盘1能够被实现成容纳512个封装芯片，同时使水平方向上的长度1L和竖直方向上的长度1H之间的差最小。

在托盘框架11中能够形成多个孔111，所述多个孔111形成c×(b+d)矩阵。容纳单元12能够布置在托盘框架11中，以与孔111联通。封装芯片能够经过孔111被容纳在容纳单元12中或者与容纳单元12分开。

在托盘框架11中可以形成多个孔111，所述多个孔111形成22×24矩阵或者24×22矩阵。在这个情况中，当容纳单元12被布置在托盘框架11中以容纳512个封装芯片时，16个或者更少的孔111是空的。

在托盘框架11中可以形成多个孔111，所述多个孔111形成20×26矩阵或者26×20矩阵。在这个情况中，当容纳单元12被布置在托盘框架11中以容纳512个封装芯片时，8个或者更少的孔111是空的。

在托盘框架11中可以形成多个孔111，所述多个孔111形成23×23矩阵。在这个情况中，当容纳单元12被布置在托盘框架11中以容纳512个封装芯片时，17个或者更少的孔111是空的。

尽管没有示出，托盘框架11能够形成为只具有与能够为容纳单元容纳的封装芯片数量相同的孔111。

在托盘框架11中，容纳单元12能够被布置在包括至少一行的第一容纳区域E和包括其余行的第二容纳区域F。容纳单元12能够布置在托盘框架11中，以在第一容纳区域E的每行中和第二容纳区域F的每行中容纳不同数量的封装芯片。

也就是说，容纳单元12能够布置在托盘框架11中，使得封装芯片形成至少两个不同矩阵。

相应地，根据本发明实施例的测试托盘1能够解决下面的问题：由于容纳封装芯片而形成一个矩阵，根据现有技术的测试托盘T(见图1)在水平方向L(见图1)和竖直方向H(见图1)的一个方向上形成为纵长的。因此，根据本发明实施例的测试托盘1能够被制造成使水平方向的长度1L和竖直方向上的长度1H之间的差最小。

参见图2和图3，每个容纳单元12都包括里面容纳封装芯片的容纳沟槽121。容纳单元12被布置在托盘框架11中，使得容纳沟槽121与形成在托盘框架11中的孔111联通。封装芯片能够经过孔111容纳在容纳单元12中或者与容纳单元12分开。

容纳单元12能够被布置在托盘框架11中以容纳封装芯片，第二容纳区域F的每行中的这些封装芯片多于第一容纳区域E的每行中的封装芯片。

布置在托盘框架11中的容纳单元12的数量可以大于等于一次连接到高精度定位板的封装芯片的数量。

取决于容纳在第一容纳区域E和第二容纳区域F的容纳单元12中的封装芯片的形状，根据本发明实施例的测试托盘1能够被分成3个例子。这种情况将在下面参照附图依次进行描述。

参见图3，根据一个例子的测试托盘1包括布置在托盘框架11中以容纳下述形状的封装芯片的容纳单元12。

容纳单元12能够布置在托盘框架11中，用以进一步在位于第一容纳区域E中每行一端处的封装芯片S1或者另一端处的封装芯片S2外侧、在第二容纳区域F的每行中，容纳至少一个封装芯片。也就是，在第一容纳区域E中，在每行一端或者另一端处的预定数量的容纳单元中，可以不容纳封装芯片。

容纳单元12能够被布置在托盘框架11中，使得没有容纳在包括多行的第一容纳区域E的一行中的封装芯片的数量，等于没有容纳在第一容纳区域中的封装芯片的数量除以第一容纳区域的行数所得到的数值。在没有容纳封装芯片的区域中，可以不布置容纳单元12，因此其孔111可是空的。尽管没有示出，在托盘框架11中不容纳封装芯片的区域中可以不形成孔111。

容纳单元12能够容纳在托盘框架11中，用以进一步在位于第一容纳区域E中每行一端处的封装芯片S1或者另一端处的封装芯片S2外侧、第二容纳区域F的每行中，容纳相同数量的封装芯片。

也就是，在第一容纳区域E中，在每行一端或者另一端处的预定数量的容纳单元12中，可以不容纳封装芯片。

容纳单元12能够被布置在托盘框架11中，使得没有容纳在包括多行的第一容纳区域E的一行中的封装芯片的数量，等于没有容纳在第一容纳区域中的封装芯片的数量除以第一容纳区域的行数所得到的数值。在没有容纳封装芯片的区域中，可以不布置容纳单元12，因此其孔111可是空的。尽管没有示出，在托盘框架11中不容纳封装芯片的区域中可以不形成孔111。

当在托盘框架11中按照22×24矩阵形式形成528个孔111时，容纳单元12可布置在托盘框架11中，使得包括4行的第一容纳区域E的每行两端处的两个孔111是空的。尽管没有示出，在托盘框架11中没有容纳封装芯片的区域中，可以不形成孔111。

容纳单元12可以按照从上到下(沿箭头Y的方向)第一容纳区域E、第二容纳区域F和第一容纳区域E的顺序，布置在托盘框架11中。

在这种情况中，封装芯片可以不容纳在布置于托盘框架11拐角处的容纳单元12中。按可替换的方式，容纳单元12可布置在托盘框架11中，使得孔111在托盘框架11拐角处按矩形形状布置。

如图3所示，当在托盘框架11中按照22×24矩阵形式形成528个孔时，容纳单元12能够布置在托盘框架11中，使托盘框架11每个拐角处有4个孔111是孔的。也就是，容纳单元12可以按照十字形排列。尽管没有示出，在托盘框架11中没有布置容纳单元12的区域中，可以不形成孔111。

相应的，由于容纳单元12能够容易地布置在托盘框架11中使得容纳单元12排列在托盘框架11的合适位置上，所以，有可能容易地制造测试托盘1。

参见图4，根据另一个例子的测试托盘1包括布置在托盘框架11中以容纳下述形状的封装芯片的容纳单元12。

容纳单元12能够布置在托盘框架11中，使得第一容纳区域E中至少两个封装芯片之间的距离G1大于其他封装芯片之间的距离G2。

在第一容纳区域E的各行中，行两端之间的预定数量的容纳单元可不容纳封装芯片。容纳单元12能够布置在托盘框架11中，使得没有容纳在包括多行的第一容纳区域E的一行中的封装芯片的数量，等于没有容纳在第一容纳区域中的封装芯片的数量除以第一容纳区域的行数所得到的数值。

如图4所示，容纳单元12可以不布置在没有容纳封装芯片而因此其孔111可以是空的的区域中。尽管没有示出，在托盘框架11没有容纳封装芯片的区域中，可以不形成孔111。

如图4所示，当在托盘框架11中按照22×24矩阵的形式形成528个孔111时，容纳单元12可以布置在托盘框架11中，使包括4行的第一容纳区域E的每行中的4个孔111是空的。尽管没有示出，在托盘框架11中没有布置容纳单元12的区域中，可以不形成孔111。

容纳单元12可以按照在托盘框架11中从上到下(沿着箭头Y的方向)第二容纳区域F、第一容纳区域E和第二容纳区域F的顺序，布置在托盘框架11中。

在这种情况下，在布置于托盘框架11中央处的容纳单元12中，可以不容纳封装芯片。按可替换方式，容纳单元12可布置在托盘框架11中，使得孔111按照空心矩形形状排列在托盘框架11中央处。

相应的，由于容纳单元12能够容易地布置在托盘框架11中使得容纳单元12布置在托盘框架11的合适位置上，所以，有可能容易地制造测试托盘1。

参见图5，根据另一个例子的测试托盘1包括布置在托盘框架11中以容纳按照对上述例子进行组合得到的形状的封装芯片的容纳单元12。

容纳单元12可以按照在托盘框架11中从上到下(沿着箭头Y的方向)第一容纳区域E1、第二容纳区域F1、第一容纳区域E2、第二容纳区域F2、第一容纳区域E3的顺序进行布置。

在布置于托盘框架11最上部和最下部的第一容纳区域E1和E3中，容纳单元12布置在托盘框架11中，使得至少两个封装芯片之间的距离G1大于其他封装芯片之间的距离G2。

在第一容纳区域E1和E3的每行中，行两端之间的预定数量的容纳单元12可以不容纳封装芯片。容纳单元12能够布置在托盘框架11中，使得没有容纳在包括多行的第一容纳区域E1和E3的每行中的封装芯片的数量，等于没有容纳在第一容纳区域中的封装芯片的总数除以第一容纳区域的行数所得到的数值。

如图5所示，容纳单元12可以不布置在没有容纳封装芯片而因此其孔111可以是空的的区域中。尽管没有示出，在托盘框架11中没有容纳封装芯片的区域中可以不形成孔111。

在位于托盘框架11最上部和最下部的第一容纳区域E1和E3中，容纳单元12能够布置在托盘框架11中，以相互对应。

容纳单元12能够布置在托盘框架11中，用以在位于第一容纳区域E2中各行的一端处的封装芯片S1或者另一端处的封装芯片S2的外侧、位于托盘框架11上侧和下侧的第二容纳区域F1和F2的各行中，进一步容纳相同数量的封装芯片。

也就是，在第一容纳区域E2的各行中，在每行一端和另一端处的预定数量的容纳单元12中，可以不容纳封装芯片。

容纳单元12能够布置在托盘框架11中，使得没有容纳在包括多行的第一容纳区域E2的每行中的封装芯片的数量，等于没有容纳在第一容纳区域中的封装芯片的总数除以第一容纳区域的行数所得到的数值。

在不容纳封装芯片的区域中，可以不布置容纳单元12，因此其孔111可以是空的。尽管没有示出，在托盘框架11中没有容纳封装芯片的区域中，可以不形成孔111。

如图5所示，当在框架11中按照22×24矩阵形式形成528个孔时，容纳单元12可以布置在托盘框架11中，用以按照下述形状容纳封装芯片。

位于托盘框架11最上部和最下部的每一个第一容纳区域E1和E3都包括两行，并且两个封装芯片没有容纳在各行的两端之间。在这个情况下，容纳单元12能够布置在托盘框架11中，使在各行两端之间有两个孔111是空的。

位于第二容纳区域F1和F2之间的第一容纳区域E2含有两行，并且两个封装芯片没有容纳在各行的两端处。在这个情况下，容纳单元12可以布置在托盘框架11中，使各行两端处有两个孔111是空的。

封装芯片容纳在第二容纳区域F1和F2的每一行中。在这个情况下，容纳单元12能够布置在托盘框架11中，对应于孔111的数量。

相应地，由于8个封装芯片没有被容纳在第一容纳区域E1和E3中，并且8个封装芯片没有被容纳在第一容纳区域E2中，所以，总计512个封装芯片能够被容纳在测试托盘1中。

在这种情况下，由于在第一容纳区域E1和E3中总计8个孔111是空的，并且在第一容纳区域E2中总计8个孔111是空的，所以，在托盘框架11中总计能够布置512个容纳单元。

相应的，有可能容易地制造根据本发明实施例的测试托盘1，同时使水平方向上的长度1L(见图3)和竖直方向上的长度1H(见图3)之间的差最小。

现在将参照附图详细地描述根据本发明示例性实施例的高精度定位板。

图6是示意性地图示根据本发明实施例的测试机和布置在其中的高精度定位板。图7到图9是示意性地图示根据本发明实施例的高精度定位板的改进例子的前视图。

参见图6，高精度定位板2包括主框架21和测试插座22。

主框架21设有多个测试插座22并将测试插座22连接到测试机E。测试机E测试封装芯片，以确定连接到测试插座22的封装芯片的电气特性。

多个高精度定位板2可以布置在测试机E中。两个高精度定位板2能够堆叠在测试机E中，并且容纳在一个测试托盘1中的封装芯片能够连接到每个高精度定位板2。也就是，当在测试托盘1中容纳512个封装芯片时，测试机E能够一次测试1024个封装芯片。

参见图6和图7，多个测试插座22布置在主框架21的至少一个第一区域I中，形成a×b矩阵(其中，a和b是大于0的整数)，并且多个测试插座布置在至少一个第二区域J中，形成c×d矩阵(其中，c是大于a的整数，d是大于0的整数)。

在高精度定位板2中，测试插座22能布置在主框架21中，以在第一区域I和第二区域J中形成不同的矩阵，从而使测试托盘1水平方向上的长度1L(见图3)和竖直方向上的长度1H(见图3)之间的差最小。

相应的，有可能解决下面的问题：由于容纳封装芯片而形成一个矩阵，根据现有技术的测试托盘T(见图1)在水平方向L(见图1)和竖直方向H(见图1)的一个方向上形成为纵长的。

主框架12中能够布置测试插座22的区域能够按c×(b+d)矩阵形成。c×(b+d)矩阵可以是22×24矩阵、24×22矩阵、20×26矩阵、26×20矩阵以及23×23矩阵之一。在这个区域中，512个测试插座22能够布置在主框架21中。

如图7所示，当能够布置测试插座22的区域在主框架21中形成22×24矩阵时，只能布置512个测试插座。相应的，在主框架21中总共能够布置528个测试插座22的区域中，在能够布置16个测试插座22的区域中，可以不布置测试插座22。

尽管没有示出，当主框架21中能够布置测试插座22的区域按20×26矩阵或者26×20矩阵形成时，只能布置512个测试插座。相应的，在主框架21中总共能够布置520个测试插座22的区域中，在能够布置8个测试插座22的区域中，可以不布置测试插座22。

尽管没有示出，当主框架21中能够布置测试插座22的区域按23×23矩阵形成时，只能布置512个测试插座22。相应的，在主框架21中总共能够布置529个测试插座22的区域中，在能够布置17个测试插座22的区域中，可以不布置测试插座22。

相应的，根据本发明实施例的高精度定位板2能够被实现为连接512个封装芯片，同时使测试托盘1(见图3)水平方向上的长度1L(见图3)和竖直方向上的长度1H(见图3)之间的差最小。

参见图6和图7，测试插座22连接到待测试封装芯片，并被布置在主框架21中，位于连接到测试托盘1(见图3)中待测试封装芯片的位置。也就是，在主框架21中，测试插座22没有布置在与测试托盘1(见图3)中不容纳封装芯片的位置对应的位置处。

测试插座22能布置在主框架21中，使得第二区域J的各行中测试插座的数量大于第一区域I的各行中测试插座的数量。测试插座22能够布置在主框架21中，使得测试插座的数量等于连接在其上面的封装芯片的数量。

取决于测试插座22的布置形状，根据本发明实施例的高精度定位板2被分成3个例子，随后将参照附图对此依次进行描述。

参见图7，根据一个例子的高精度定位板2包括按照下述形状布置在主框架21中的测试插座22。

在主框架21中，在位于第一区域I中各行一端处的测试插座22a或者另一端处的测试插座22b的外侧、第二区域J的各行中，可以进一步布置至少一个测试插座22。也就是，在第一区域I中各行的一端或者另一端处，在主框架中可以不布置预定数量的测试插座22。

测试插座22能够布置在主框架21中，使得没有布置在包括多行的第一区域I的各行中的测试插座22的数量，等于没有布置在第一区域中的测试插座的数量除以第一区域行数所得到的数值。

在主框架21中，在位于第一区域I中各行一端处的测试插座22a或者另一端处的测试插座22b外侧、第二区域J各行中，可以进一步布置相同数量的测试插座22。也就是，在各行一端和另一端处主框架21的第一区域I的各行中，可以不布置相同数量的测试插座22。

测试插座22能够布置在主框架21中，使得没有布置在包括多行的第一区域I的各行两端处的测试插座22的数量，等于没有布置在第一区域中的测试插座的总数除以第一区域的行数所得到的数值。

当能够布置测试插座22的528个区域在主框架21中形成22×24矩阵时，两个测试插座22可以不布置在包括4行的第一区域I的各行两端处。

测试插座22可以按照主框架21中从上到下(沿着箭头Y的方向)第一区域I、第二区域J。第一区域I的顺序布置在主框架21中。在这个情况下，在主框架21的拐角处可以不布置测试插座22。

如图7所示，能够布置测试插座22的528个区域在主框架21中形成22

×24矩阵时，在主框架21的每个拐角处可以不布置4个测试插座22。也就是，测试插座22可以按照十字形排列。

相应的，由于测试插座22能够容易地布置在主框架21中，使得测试插座22排列在主框架21的合适位置处，所以，有可能容易地制造高精度定位板2。

参见图8，根据另一例子的高精度定位板包括按照下述形状布置在主框架21中的测试插座22。

测试插座22能够布置在主框架21中，使得第一区域I中至少两个测试插座22之间的距离K1大于其他测试插座之间的距离K2。

在第一区域I的每一行中，在各行两端之间可以不布置预定数量的测试插座22。测试插座22能够布置在主框架21中，使得没有布置在包括多行的第一区域I的各行中的测试插座22的数量，等于没有布置在第一区域中的测试插座总数除以第一区域的行数所得到的数值。

当能够布置测试插座22的528个区域在主框架21中形成22×24矩阵时，4个测试插座22可以不布置在包括4行的第一区域I的各行两端之间。

测试插座22能够按照在主框架21中从上到下(沿着箭头Y的方向)第二区域J、第一区域I和第二区域J的顺序布置在主框架21中。在这个情况下，在主框架21的中央可以不布置测试插座22。

如图8所示，当能够布置测试插座22的528个区域在主框架21中形成22×24矩阵时，在主框架21的中央可以不布置16个测试插座22。也就是，测试插座22可以按照中空矩形形状排列。

相应的，由于测试插座22能够容易地布置在主框架21中，使得测试插座22排列在主框架21的合适位置处，所以，有可能容易地制造高精度定位板2。

参见图9，根据另一例子的高精度定位板2包括按照对上述例子组合得到的形状布置在主框架21中的测试插座22。

测试插座22能够按照在主框架21中从上到下(沿着箭头Y的方向)第一区域I1、第二区域J1、第一区域I2、第二区域J2、第一区域I3的顺序布置。

在位于主框架21最上部和最下部的第一区域I1和I3中，测试插座布置在主框架21中，使得至少两个测试插座之间的距离K1大于其他测试插座22之间的距离K2。

在主框架21的第一区域I1和I3的各行中，预定数量的测试插座22可以不布置在各行两端之间。测试插座22能够布置在主框架21中，使得没有布置在包括多行的第一区域I1和I3的各行中的测试插座22数量，等于没有布置在第一区域中的测试插座总数除以第一区域行数所得到的数值。

在位于主框架21最上部和最下部的第一区域I1和I3中，测试插座22布置在主框架21中，形状上彼此对应。

在位于主框架21上侧和下侧中的第二区域J1和J2的各行中，在位于两个第二区域J1和J2之间的第一区域I2各行第一端处的测试插座22a和另一端处的测试插座22b外侧，可以进一步布置相同数量的测试插座。

没有布置在主框架21中第一区域I2每行一端处和另一端处的测试插座22的数量可以相等。

测试插座22可以布置在主框架21中，使得没有布置在包括多行的第一区域I2的各行中的测试插座数量，等于没有布置在第一区域中的测试插座总数除以第一区域行数所得到的数值。

如图9所示，当能够布置测试插座22的528个区域在主框架21中形成22×24矩阵时，测试插座22可以按照下述形状布置在主框架21中。

位于主框架21最上部和最下部的第一区域I1和I3的每一个都包括两行，并且在各行两端之间在主框架21中可以不布置两个测试插座22。

位于第二区域J1和J2之间的第一区域I2包括两行，并且测试插座22不布置在主框架21中各行的两端处。

测试插座22布置在第二区域J1和J2的每一行中。

相应地，由于4个测试插座22没有布置在主框架21的每个第一区域I1和I3中，并且8个测试插座22没有布置在主框架21的第一区域I2中，所以，在主框架21中总共能够布置512个测试插座。

相应的，有可能容易地制造根据本发明实施例的高精度定位板2，同时使测试托盘1(见图3)的水平方向上的长度1L(见图3)和竖直方向上的长度1H之间的差最小。

现在将参照附图详细地描述本发明示例性实施例的测试处理机。由于该测试处理机通过使用上述测试托盘执行装载工艺、卸载工艺和测试工艺，所以，省略对测试托盘的详细描述，以防止本发明的主旨变得模糊。

图10是示意性地图示根据本发明实施例的测试处理机的俯视图。图11是示意图，示意性地图示根据本发明实施例的高精度定位板和测试托盘在测试处理机的腔室系统中进行传送的路径。

参见图10，测试处理机3包括装载单元31、卸载单元32、腔室系统33和传送单元(未示出)。

装载单元31执行装载工艺，并包括装载堆叠器311、装载拾取器312和装载缓存器313。

装载堆叠器311存放多个容纳待测试封装芯片的用户托盘。

装载拾取器312将封装芯片从位于装载堆叠器311中的用户托盘传送到位于装载位置31a处的测试托盘1。装载拾取器312包括吸附并固定封装芯片的管嘴，并能够沿着X轴方向和Y轴方向运动，而且能够上、下运动。

装载拾取器312可包括第一装载拾取器312a和第二装载拾取器312b。

第一装载拾取器312a从位于装置堆叠器311中的用户托盘拾取待测试的封装芯片，并将拾取的封装芯片存放在装载缓存器313中。

第二装载拾取器312b拾取存放在装载缓存器313中的待测试封装芯片，并将拾取的封装芯片容纳在位于装载位置31a处的测试托盘1中。装载拾取器312可以包括多个第一装载拾取器312a和多个第二装载拾取器312b。

装载缓存器313暂时存放待测试的封装芯片。装载缓存器313能够沿着Y轴方向运动，并且装载缓存器的数量可以是两个或者更多。

卸载单元32执行卸载工艺并能够布置在装载单元31旁边。卸载单元32包括卸载堆叠器321、卸载拾取器322和卸载缓存器323。

卸载堆叠器321存放多个容纳测试后的封装芯片的用户托盘。基于测试结果，测试后的封装芯片基于测试结果按级容纳在位于卸载堆叠器321中不同位置处的用户托盘中。

卸载拾取器322将测试后的封装芯片从位于卸载位置32a处的测试托盘1分开，并将分开后的封装芯片容纳在位于卸载堆叠器321中的用户托盘中。卸载拾取器322包括吸附并固定封装芯片的管嘴，能够沿着X轴方向和Y轴方向运动，并能够上下运动。

卸载拾取器322可以包括第一卸载拾取器322a和第二卸载拾取器322b。

第一卸载拾取器322a拾取存放在卸载缓存器323中的测试后的封装芯片，并将拾取的封装芯片容纳在位于卸载堆叠器321中的用户托盘中。基于测试结果，第一卸载拾取器322a能够按级将测试后的封装芯片容纳在位于卸载堆叠器321中不同位置处的用户托盘中。

第二卸载拾取器322b将测试后的封装芯片从位于卸载位置32a处的测试托盘1分开，并将分开的封装芯片存放在卸载缓存器323中。

卸载拾取器322可以包括多个第一卸载拾取器322a和多个第二卸载拾取器322b。

卸载缓存器323暂时存放测试后的封装芯片。卸载缓存器323能够沿着Y轴运动，而且，卸载缓存器的数量可以是两个或者更多。

这里，在测试处理机3中，装载位置31a和卸载位置31b能够在相同区域中实现。在这种情况下，装载位置31a和卸载位置32a可以用交换单元34实现。交换单元34能够布置在装载单元31和卸载单元32之间。交换单元34可以包括转动测试托盘1的转动单元341。

转动单元341将容纳待测试封装芯片的测试托盘1从水平姿态转到竖直姿态。转动单元341将容纳测试后的封装芯片的测试托盘1从竖直姿态转到水平姿态。相应的，测试处理机3能够在采取水平姿态的测试托盘1上执行装载工艺和卸载工艺，并能够在采取竖直姿态的测试托盘1上执行测试工艺。

尽管没有示出，测试处理机3中的装载位置31a和卸载位置32a能够在不同区域实现。在这个情况下，装载位置31a能够用第一交换单元(未示出)实现，而卸载位置32a能够用第二交换单元(未示出)实现。

第一交换单元布置在靠近装载单元31的位置处，第二交换单元布置在靠近卸载单元32的位置处。第一交换单元可包括转动容纳待测试封装芯片的测试托盘1的第一转动单元(未示出)，第二交换单元可包括转动容纳测试后的封装芯片的测试托盘1的第二转动单元(未示出)。

参见图10和图11，腔室系统33包括第一腔室331、第二腔室332和第三腔室333，以使测试机在高温、低温以及正常温度的环境下测试封装芯片。

在腔室系统33中传送的测试托盘1能够如上所述地使水平方向上的长度1L(见图3)和竖直方向上的长度1H(见图3)之间差别最小地制造。

相应的，即使对测试托盘1进行改进以容纳更多封装芯片时，腔室系统33能够在尺寸上增加，而不会在水平方向33L和竖直方向33H中的一个方向上倾斜。

因此，即使当测试托盘1被实现用来容纳更多封装芯片从而减少测试工艺所用时间时，根据本发明实施例的测试处理机3也能够满足根据安装面积确定的标准。

在根据本发明实施例的测试处理机3中，由于测试托盘1在水平方向上尺寸不增加(见图3)，有可能抑制测试托盘1运动距离的增加。相应的，有可能减少转位时间并能大大地减少测试工艺所用时间。由于在装载工艺和卸载工艺中测试托盘1的等待时间由于测试工艺用时间减少能得以减少，所以，有可能减少测试处理机3的整个工艺时间。

参见图10和图11，第一腔室331将容纳在测试托盘1中待测试的封装芯片调整到测试温度。容纳待测试封装芯片的测试托盘1是从装载位置31a传送来的测试托盘1。也就是，容纳待测试封装芯片的测试托盘1是从交换单元34或者第一交换单元传送到第一腔室331的测试托盘1。

第一腔室331可以设有电加热器和液氮喷射设备中的至少一个，以将待测试封装芯片调整到测试温度。第一腔室331能够允许处于竖直姿态的测试托盘1在其中运动。

当待测试封装芯片被调整到测试温度时，测试托盘1从第一腔室331被传送到第二腔室332。

第二腔室332将被调整到测试温度并容纳在测试托盘1中的封装芯片连接到高精度定位板2。第二腔室332设有将被调整到测试温度的封装芯片连接到高精度定位板2的接触单元332a，在这里一部分或者全部高精度定位板2被插进接触单元。测试机E测试封装芯片以确定连接到高精度定位板2的封装芯片的电气特性。

在布置于第二腔室332内的高精度定位板2中，测试插座22能够布置在主框架21中，以形成对应于孔111的矩阵。

在布置于第二腔室332内的高精度定位板2中，测试插座22能够布置在主框架21中，位于用来连接到被调整为测试温度并容纳在测试托盘1中的封装芯片的位置处。由于高精度定位板2与上述相同，所以，省略对其详细描述，以防止本发明要旨模糊。

第二腔室332可以设有电加热器和液氮喷射设备中的至少一个，以将封装芯片维持在测试温度。测试处理机3可以包括多个第二腔室332，而高精度定位板2可以布置在第二腔室332的每一个中。

当封装芯片完全进行了测试工艺时，测试托盘1从第二腔室332被传送到第三腔室333。

第三腔室333将容纳在测试托盘1中的测试后的封装芯片恢复到正常温度。第三腔室333可以设有电加热器和液氮喷射设备中的至少一个，以将测试后的封装芯片恢复到正常温度。第三腔室333能够允许竖直姿态的测试托盘1在其中运动。

当测试后的封装芯片被恢复到正常温度或者接近正常温度的温度时，测试托盘1从第三腔室333被传送到卸载位置32a。也就是，测试托盘1能够从第三腔室333被传送到交换单元34或者第二交换单元。

如图10所示，在腔室系统33中，第一腔室331、第二腔室332和第三腔室333可以沿着水平方向布置。多个第二腔室332可以进行堆叠。

传送单元在装载位置31a、腔室系统33和卸载位置32a之间传送测试托盘1。传送单元能够被采用致动器、带轮和皮带的传送装置致动，并能够通过推或者拉测试托盘1传送测试托盘。

传送单元能够将测试托盘1传送到装载位置31a、第一腔室331、第二腔室332、第三腔室333和卸载位置32a。当装载位置31a和卸载位置32a在不同区域中实现时，传送单元能够将已经进行过卸载工艺并变空的测试托盘1从卸载位置32a传送到装载位置31a。也就是，测试托盘1能够在测试处理机3中循环。

下面将参照附图详细描述根据本发明实施例的封装芯片制造方法。

参见图10和图11，封装芯片制造方法包括下述的组成部分。

首先，制备待测试的封装芯片。这个步骤可以包括将待测试的封装芯片容纳在用户托盘中并将用户托盘存放在装载堆叠器311中。封装芯片包括存储器或者非存储器的封装芯片。

接着，将制备的待测试的封装芯片容纳在位于装载位置31a处的测试托盘1中。

这个步骤可包括允许装载拾取器312将制备的封装芯片从位于装载堆叠器311中的用户托盘经装载缓存器313容纳到位于装载位置31a处的测试托盘1。

在测试托盘1中，如上所述，布置在托盘框架11中的容纳单元12的数量大于等于待测试的封装芯片的数量。

然后，将测试托盘1中待测试的封装芯片调整到测试温度。

这个步骤可包括在使得由传送单元从装载位置31a传送来的测试托盘1在第一腔室331里面运动的同时，使得第一腔室331将待测试的封装芯片调整到测试温度。

容纳被调整到测试温度的封装芯片的测试托盘1由传送单元从第一腔室331传送到第二腔室332。

容纳在测试托盘1中并被调整到测试温度的封装芯片被连接到高精度定位板2。

这个步骤可包括使得第二腔室332将容纳在测试托盘1中并被调整到测试温度的封装芯片连接到高精度定位板2。在高精度定位板2中，测试插座22布置在主框架21中，位于用于连接到容纳在测试托盘1中的封装芯片的位置处。

当封装芯片完全测试后，测试托盘1由传送单元从第二腔室332传送到第三腔室333。

接着，容纳在测试托盘1中的测试后的封装芯片被恢复到正常温度。

这个步骤可包括在使得测试托盘1在第三腔室333里面运动的同时，使得第三腔室333将测试后的封装芯片恢复到正常温度。

当测试后的封装芯片被恢复到正常温度或者接近正常温度时，测试托盘1由传送单元从第三腔室333传送到卸载位置32a。

接着，基于测试结果对容纳在位于卸载位置32a处的测试托盘1中的测试后的封装芯片进行分类。

这个步骤可包括使得卸载拾取器322将测试后的封装芯片从位于卸载位置32处的测试托盘1分开，然后经卸载缓存器323将分开的封装芯片容纳在位于卸载堆叠器321中的用户托盘内。卸载拾取器322能够基于测试结果按级将测试后的封装芯片容纳在位于卸载堆叠器321中不同位置处的用户托盘里。

当卸载位置32a和装置位置31a在不同区域实现时，已经进行了卸载工艺并变空的测试托盘1可由传送单元从卸载位置32a传送到装载位置31a。

通过反复地执行上述工艺，有可能完成封装芯片的制造。

本发明不限于上述的实施例和附图，但是本领域技术人员可以清楚地理解，在不脱离本发明技术构思的情况下，能够以各种形式对实施例进行改进。

Claims (23)

1.一种高精度定位板，包括：

测试插座，待测试的封装芯片连接到所述测试插座；以及

主框架，在所述主框架中，所述测试插座布置在至少一个第一区域中，以形成a×b矩阵，其中a和b是大于0的整数，而且所述测试插座布置在至少一个第二区域中，以形成c×d矩阵，其中c是大于a的整数，d是大于0的整数。

2.如权利要求1所述的高精度定位板，其中，c×(b+d)矩阵是22×24矩阵、24×22矩阵、20×26矩阵、26×20矩阵以及23×23矩阵中的一个，并且512个测试插座排列在所述主框架中。

3.一种高精度定位板，包括：

测试插座，待测试的封装芯片连接到所述测试插座；以及

主框架，在所述主框架中，所述测试插座排列在包括至少一行的第一区域中和包括其他行的第二区域中，

其中，布置在所述主框架中所述第二区域的每行中的所述测试插座的数量，大于所述第一区域的每行中的所述测试插座的数量。

4.如权利要求3所述的高精度定位板，其中，所述测试插座布置在所述主框架中，使得在所述主框架的所述第一区域中，至少两个测试插座之间的距离大于其他测试插座之间的距离。

5.如权利要求4所述的高精度定位板，其中，所述测试插座按照在所述主框架中从上到下所述第二区域、所述第一区域和所述第二区域的顺序布置。

6.如权利要求3所述的高精度定位板，其中，在位于所述第一区域每行中一端处的所述测试插座或者另一端处的所述测试插座外侧、所述第二区域的每行中，进一步布置至少一个测试插座。

7.如权利要求3所述的高精度定位板，其中，在位于所述第一区域每行中一端处的所述测试插座和另一端处的所述测试插座外侧、所述第二区域的每行中，进一步布置相同数量的所述测试插座。

8.如权利要求7所述的高精度定位板，其中，所述测试插座按照在所述主框架中从上到下所述第一区域、所述第二区域和所述第一区域的顺序布置。

9.如权利要求3所述的高精度定位板，其中，所述测试插座按照在所述主框架中从上到下所述第一区域、所述第二区域、所述第一区域、所述第二区域和所述第一区域的顺序布置，

其中，所述测试插座布置在所述主框架中，使得在位于所述主框架的最上部和最下部的所述第一区域中，至少两个测试插座之间的距离大于其他测试插座之间的距离，

其中，在位于在所述主框架上侧和下侧的所述第二区域之间的所述第一区域的每行中一端处的所述测试插座和另一端处的所述测试插座外侧、所述主框架上侧和下侧的所述第二区域的每行中，进一步布置相同数量的所述测试插座。

10.一种测试托盘，包括：

容纳封装芯片的容纳单元；以及

托盘框架，在所述托盘框架中，所述容纳单元按照a×b矩阵形式布置在至少一个第一容纳区域中以容纳所述封装芯片，并且按照c×d矩阵形式布置在至少一个第二容纳区域中以容纳所述封装芯片，其中，a和b是大于0的整数，c是大于a的整数，d是大于0的整数。

11.如权利要求10所述的测试托盘，其中，c×(b+d)矩阵是22×24矩阵、24×22矩阵、20×26矩阵、26×20矩阵以及23×23矩阵中的一个，并且所述容纳单元布置在所述托盘框架中以容纳512个测试插座。

12.如权利要求10所述的测试托盘，其中，形成了c×(b+d)矩阵的多个孔形成在所述托盘框架中。

13.一种测试托盘，包括：

容纳封装芯片的容纳单元；以及

托盘框架，在所述托盘框架中，所述容纳单元布置在形成至少一行的第一容纳区域中和形成其他行的第二容纳区域中，

其中，所述容纳单元布置在所述托盘框架中，用以容纳所述封装芯片，在所述第二容纳区域的每行中的封装芯片多于所述第一容纳区域的每行中的封装芯片。

14.如权利要求13所述的测试托盘，其中，所述容纳单元布置在所述托盘框架的所述第一容纳区域中，使得至少两个封装芯片之间的距离大于其他封装芯片之间的距离。

15.如权利要求14所述的测试托盘，其中，所述容纳单元按照在所述托盘框架中从上到下所述第二容纳区域、所述第一容纳区域和所述第二容纳区域的顺序布置在所述托盘框架中。

16.如权利要求13所述的测试托盘，其中，所述容纳单元布置在所述托盘框架中，用以在位于所述第一容纳区域每行中一端处的所述封装芯片或者另一端处的所述封装芯片外侧、所述第二容纳区域的每行中，进一步容纳至少一个封装芯片。

17.如权利要求13所述的测试托盘，其中，所述容纳单元布置在所述托盘框架中，用以在位于所述第一容纳区域每行中一端处的所述封装芯片和另一端处的所述封装芯片外侧、所述第二容纳区域的每行中，进一步容纳相同数量的封装芯片。

18.如权利要求17所述的测试托盘，其中，所述容纳单元按照在所述托盘框架中从上到下所述第一容纳区域、所述第二容纳区域和所述第一容纳区域的顺序布置在所述托盘框架中。

19.如权利要求13所述的测试托盘，其中，所述容纳单元按照在所述托盘框架中从上到下所述第一容纳区域、所述第二容纳区域、所述第一容纳区域、所述第二容纳区域和所述第一容纳区域的顺序布置，

其中，所述容纳单元布置在所述托盘框架中，使得在位于所述托盘框架的最上部和最下部的所述第一容纳区域中，至少两个封装芯片之间的距离大于其他封装芯片之间的距离，

其中，所述容纳单元布置在所述托盘框架中，用以在位于所述托盘框架上侧和下侧的所述第二容纳区域之间的所述第一容纳区域的每行中一端处的所述封装芯片和另一端处的所述封装芯片外侧、位于所述托盘框架上侧和下侧的所述第二容纳区域的每行中，进一步容纳相同数量的封装芯片。

20.一种测试处理机，包括：

测试托盘，包括容纳封装芯片的容纳单元和托盘框架，在所述托盘框架中，所述容纳单元按照a×b矩阵形式布置在至少一个第一容纳区域中以容纳封装芯片，并且按照c×d矩阵形式布置在至少一个第二容纳区域中以容纳封装芯片，其中，a和b是大于0的整数，c是大于a的整数，d是大于0的整数；

装载单元，将待测试的所述封装芯片容纳在位于装载位置处的所述测试托盘中；

腔室系统，将所述测试托盘中的待测试的所述封装芯片调整到测试温度，将调整到所述测试温度的所述封装芯片连接到高精度定位板，以及将所述测试后的封装芯片恢复到正常温度；

卸载单元，布置在所述装载单元旁边，用以基于测试结果对容纳在位于卸载位置的所述测试托盘中的所述测试后的封装芯片进行分类；以及

传送单元，在所述装载位置、所述腔室系统和所述卸载位置之间传送所述测试托盘。

21.如权利要求20所述的测试处理机，其中，所述高精度定位板包括多个测试插座，所述测试插座布置在用于连接到容纳在所述测试托盘中并调整到所述测试温度的所述封装芯片的位置。

22.一种封装芯片制造方法，包括如下步骤：

制备待测试的封装芯片；

将制备的封装芯片容纳在位于装载位置处的测试托盘中；

将容纳在所述测试托盘中的所述封装芯片调整到测试温度；

将容纳在所述测试托盘中并调整到所述测试温度的所述封装芯片连接到高精度定位板；

将容纳在所述测试托盘中的所述测试后的封装芯片恢复到正常温度；以及

基于测试结果对容纳在位于卸载位置处的所述测试托盘中的所述测试后的封装芯片进行分类，

其中，所述测试托盘包括容纳所述封装芯片的容纳单元和托盘框架，在所述托盘框架中，所述容纳单元按照a×b矩阵形式布置在至少一个第一容纳区域中以容纳所述封装芯片，并且按照c×d矩阵形式布置在至少一个第二容纳区域中以容纳所述封装芯片，其中，a和b是大于0的整数，c是大于a的整数，d是大于0的整数。

23.如权利要求22所述的方法，其中，将容纳在所述测试托盘中并调整到所述测试温度的所述封装芯片连接到高精度定位板的步骤包括将调整到所述测试温度的所述封装芯片连接到这样的高精度定位板：在所述高精度定位板中，多个测试插座布置在用于连接到容纳在所述测试托盘中并调整到所述测试温度的所述封装芯片的位置处。

Images