KR100924892B1 - 하이픽스보드, 테스트트레이, 핸들러, 및 반도체 소자제조방법 - Google Patents

Abstract

본 발명은 테스트될 반도체 소자가 접속되는 테스트소켓; 및 상기 테스트소켓이 적어도 하나의 제1영역에서 (a X b) 행렬(a, b는 0보다 큰 정수)을 이루며 복수개가 설치되고, 적어도 하나의 제2영역에서 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)을 이루며 복수개가 설치되는 본체를 포함하는 하이픽스보드, 테스트트레이, 핸들러, 및 반도체 소자 제조방법에 관한 것으로서,

본 발명에 따르면, 테스트트레이가 한번에 더 많은 반도체 소자를 수납할 수 있으면서도, 가로방향 길이 및 세로방향 길이 차이가 최소화되도록 구현함으로써, 인덱스타임을 줄일 수 있고, 테스트트레이에 수납된 모든 반도체 소자에 대해 테스트공정이 이루어질 수 있도록 하여 테스트공정에 소요되는 시간 단축 및 안정성을 향상시킬 수 있다.

테스트트레이, 하이픽스보드, 핸들러, 반도체 소자

Description

하이픽스보드, 테스트트레이, 핸들러, 및 반도체 소자 제조방법{Hi-Fix Board, Test-tray, Handler, and Method of Manufacturing Semiconductor}

본 발명은 테스트장비에 테스트될 반도체 소자를 접속키시고, 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 핸들러에 관한 것이다.

메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨 등(이하, '반도체 소자'라 함)은 여러 가지 테스트 과정을 거쳐 제조된다.

이러한, 반도체 소자를 테스트하는 과정에서 사용되는 장비가 핸들러이다.

상기 핸들러는 반도체 소자를 테스트하는 별도의 테스트장비에 테스트될 반도체 소자를 접속시키고, 상기 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 장비이다.

상기 핸들러는 반도체 소자를 수납할 수 있는 캐리어모듈이 복수개 구비되는 테스트트레이를 이용하여, 로딩공정, 언로딩공정, 및 테스트공정을 수행한다.

상기 로딩공정은 테스트될 반도체 소자가 수납된 고객트레이에서 테스트될 반도체 소자를 집어내어 테스트트레이에 수납시킨다. 상기 로딩공정은 반도체 소자를 흡착할 수 있는 노즐을 포함하는 픽커를 통해 이루어진다.

상기 언로딩공정은 테스트 완료된 반도체 소자를 테스트트레이에서 분리하고, 분리한 반도체 소자를 테스트 결과에 따라 서로 다른 위치에 위치된 고객트레이에 수납시킨다. 상기 언로딩공정은 픽커를 통해 이루어진다.

상기 테스트공정은 테스트트레이에 수납된 테스트될 반도체 소자를 테스트장비에 접속시킨다. 상기 테스트장비는 테스트될 반도체 소자가 접속되는 하이픽스보드를 포함하고, 상기 하이픽스보드에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트한다.

도 1은 테스트장비의 개략도 및 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도이다. 도 1에서 테스트트레이에 병기된 도면부호는 테스트트레이가 위치되는 핸들러의 구성을 표시한 것이다.

도 1을 참고하면, 핸들러에 구비되는 챔버부(100)는 테스트장비(200)가 상온의 환경에서뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록 제1챔버(101), 테스트챔버(102), 및 제2챔버(103)를 포함한다.

상기 제1챔버(101)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트될 반도체 소자를 가열 또는 냉각한다. 테스트될 반도체 소자는 테스트장비(200)에 의해 테스트될 온도(이하, '테스트 온도'라 함)로 조절된다. 상기 제1챔버(101)에 위치되는 테스트트레이(T)는 로딩공정을 수행하는 구성으로부터 이송되어 오는 테스트트레이(T)이다.

테스트될 반도체 소자가 테스트 온도로 조절되면, 테스트트레이(T)는 상기 제1챔버(101)에서 상기 테스트챔버(102)로 이송된다.

상기 테스트챔버(102)는 테스트 온도로 조절된 반도체 소자를 하이픽스보드(201)에 접속시킨다. 상기 테스트챔버(102)에는 테스트 온도로 조절된 반도체 소자를 하이픽스보드(201)에 접속시키는 콘택유닛(미도시)이 설치된다.

상기 테스트챔버(102)에는 하이픽스보드(201)가 삽입 설치된다. 상기 하이픽스보드(201)는 테스트될 반도체 소자가 접속되는 복수개의 테스트소켓(201a)을 포함한다. 상기 테스트소켓(201a)은 복수개가 하나의 행렬을 이루면서 상기 하이픽스보드(201)에 설치된다. 상기 테스트챔버(102)는 복수개가 상하로 적층 설치될 수 있고, 상기 테스트챔버들(102)에는 각각 하이픽스보드(201)가 설치된다.

반도체 소자에 대한 테스트가 완료되면, 테스트트레이(T)는 상기 테스트챔버(102)에서 상기 제2챔버(103)로 이송된다.

상기 제2챔버(103)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다. 반도체 소자가 상온 또는 이에 근접한 온도로 복원되면, 테스트트레이(T)는 상기 제2챔버(103)에서 언로딩공정을 수행하는 구성으로 이송된다.

상기와 같은 챔버부(100) 내부에서 이송되는 테스트트레이(T)에는 반도체 소자를 수납할 수 있는 복수개의 캐리어모듈(C)이 설치된다. 상기 캐리어모듈(C)은 상기 테스트소켓(201a)이 이루는 (m X n) 행렬(m, n은 0보다 큰 정수)에 대응되는 (m X n) 행렬을 이루면서 설치된다. 즉, 상기 캐리어모듈(C) 및 테스트소켓(201a) 은 하나의 행렬을 이루면서 설치된다.

최근 핸들러는 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시키기 위해, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 개발되고 있다.

이를 위한 하나의 방안으로 핸들러는 테스트공정에 소요되는 시간을 줄이기 위해, 하나의 테스트트레이(T)에 더 많은 반도체 소자를 수납시킴으로써, 한번에 더 많은 반도체 소자를 하이픽스보드(201)에 접속시킬 수 있도록 개발되고 있다.

이에 따라, 상기 테스트트레이(T)는 더 많은 캐리어모듈(C)을 포함하여 이루어지고, 상기 하이픽스보드(201) 또한 더 많은 테스트소켓(201a)을 포함하여 이루어지게 된다.

상기 캐리어모듈(C)은 상술한 바와 같이 하나의 행렬을 이루며 설치되는데, 상기 하이픽스보드(201)에 한번에 접속되는 반도체 소자의 개수와 일치하는 개수로 (m X n) 행렬을 이루며 설치될 수 있다.

예컨대, 상기 테스트트레이(T)가 32개의 반도체 소자를 수납할 수 있도록 구현되는 경우, 캐리어모듈(C)이 이루는 하나의 행렬은 (4×8) 또는 (8×4) 일 수 있다. 상기 테스트트레이(T)가 128개의 반도체 소자를 수납할 수 있도록 구현되는 경우, 캐리어모듈(C)이 이루는 하나의 행렬은 (8×16) 또는 (16×8) 일 수 있다.

이에 따라, 상기 테스트트레이(T)는 행 및 열 중에서 더 많은 캐리어모듈(C)이 설치되는 방향, 즉 가로방향(L) 또는 세로방향(H) 중 어느 한 방향으로 길게 형성될 수밖에 없다. 상기 테스트트레이(T)가 가로방향(L) 또는 세로방향(H) 중 어느 한 방향으로 길게 형성되게 되면, 다음과 같은 문제가 있다.

첫째, 상기 테스트트레이(T)가 가로방향(L)으로 길게 형성되면 상기 챔버부(100)의 가로방향(100L) 크기가 증대되고, 상기 테스트트레이(T)가 세로방향(H)으로 길게 형성되면 상기 챔버부(100)의 높이(100H)가 증대된다. 이에 따라, 핸들러의 크기가 설치공간 면적에 의해 정하여지는 규격을 벗어나게 되는 문제가 있다.

둘째, 상기 테스트트레이(T)가 가로방향(L)으로 길어지게 되면, 이송거리가 증대된다. 따라서, 인덱스타임의 증가로 인해 테스트공정에 소요되는 시간을 크게 줄이지 못하는 문제가 있다. 인덱스타임이란, 테스트트레이(T)에 수납된 반도체 소자가 하이픽스보드(201)에 접속된 후에, 다른 테스트트레이(T)에 수납된 반도체 소자가 하이픽스보드(201)에 접속될 때까지 걸리는 시간이다.

셋째, 상기 테스트트레이(T)에 수납된 테스트될 반도체 소자 모두에 대해 테스트공정이 이루어지기 위해서는, 상기 테스트트레이(T)가 전체면에 대해 균일한 거리로 하이픽스보드(201)가 설치된 방향으로 이동되어야만 한다. 그러나, 상기 테스트트레이(T)가 가로방향(L) 또는 세로방향(H) 중 어느 한 방향으로 길게 형성되면, 상기 테스트트레이(T)를 전체면에 대해 균일한 거리로 이동시키는데 어려움이 있는 문제가 있다.

넷째, 상기 테스트트레이(T)가 512개의 반도체 소자를 수납할 수 있도록 구현되면, 캐리어모듈(C)이 이루는 하나의 행렬은 (32×16) 또는 (16×32) 일 수 있다. 따라서, 상기와 같은 문제는 테스트트레이(T)가 더 많은 반도체 소자를 수납할수록 증대되는 문제가 있다.

본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로서,

본 발명의 목적은 인덱스타임을 크게 증가시키지 않으면서, 한번에 더 많은 반도체 소자를 수납할 수 있고, 안정적인 테스트공정이 이루어질 수 있도록 하는 테스트트레이 및 하이픽스보드를 제공하는 것이다.

발명의 목적은 테스트공정에 소요되는 시간을 줄이기 위해서 테스트트레이가 더 많은 반도체 소자를 수납할 수 있도록 구현되더라도, 설치공간 면적에 의해 정하여지는 규격을 만족시킬 수 있는 핸들러를 제공하는 것이다.

본 발명의 목적은 테스트공정에 소요되는 시간을 줄임으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있도록 하는 반도체 소자 제조방법을 제공하는 것이다.

상술한 바와 같은 목적을 달성하기 위해서, 본 발명은 하기와 같은 구성을 포함한다.

본 발명에 따른 하이픽스보드는 테스트될 반도체 소자가 접속되는 테스트소켓; 및 상기 테스트소켓이 적어도 하나의 제1영역에서 (a X b) 행렬(a, b는 0보다 큰 정수)을 이루며 복수개가 설치되고, 적어도 하나의 제2영역에서 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)을 이루며 복수개가 설치되는 본체를 포함한다.

본 발명에 따른 하이픽스보드는 테스트될 반도체 소자가 접속되는 테스트소켓; 및 상기 테스트소켓이 적어도 하나의 행을 이루는 제1영역 및 나머지 행들을 이루는 제2영역에서 복수개가 설치되는 본체를 포함하며; 상기 테스트소켓들은 상기 제2영역에 포함되는 각 행에서, 상기 제1영역에 포함되는 각 행에서 보다 더 많은 개수로 상기 본체에 설치되는 것을 특징으로 한다.

본 발명에 따른 테스트트레이는 반도체 소자를 수납하는 캐리어모듈; 및 상기 캐리어모듈이 적어도 하나의 제1수납영역에서 복수개의 반도체 소자를 (a X b) 행렬(a, b는 0보다 큰 정수)로 수납하고, 적어도 하나의 제2수납영역에서 복수개의 반도체 소자를 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)로 수납할 수 있도록 복수개가 설치되는 프레임을 포함한다.

본 발명에 따른 테스트트레이는 반도체 소자를 수납하는 캐리어모듈; 및 상기 캐리어모듈이 적어도 하나의 행을 이루는 제1수납영역 및 나머지 행들을 이루는 제2수납영역에서 복수개가 설치되는 프레임을 포함하며; 상기 캐리어모듈들은 상기 제2수납영역에 포함되는 각 행에서, 상기 제1수납영역에 포함되는 각 행에서 보다 더 많은 개수의 반도체 소자를 수납할 수 있도록 상기 프레임에 설치되는 것을 특징으로 한다.

본 발명에 따른 핸들러는 테스트될 반도체 소자를 로딩영역에 위치된 상기 테스트트레이에 수납시키는 로딩부; 상기 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 상기 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부; 상기 로딩부의 옆에 설치되고, 언로딩영역에 위치된 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 언로딩부; 및 테스트트레이를 상기 로딩영역, 상기 챔버부, 및 상기 언로딩영역 간에 이송하는 이송부를 포함한다.

본 발명에 따른 반도체 소자 제조방법은 테스트될 반도체 소자를 준비하는 단계; 상기 준비된 테스트될 반도체 소자를 로딩영역에 위치된 상기 테스트트레이에 수납시키는 단계; 상기 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하는 단계; 상기 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키는 단계; 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 및 언로딩영역에 위치된 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 단계를 포함한다.

본 발명에 따르면, 다음과 같은 효과를 도모할 수 있다.

본 발명은 테스트트레이가 한번에 더 많은 반도체 소자를 수납할 수 있으면서도, 가로방향 길이 및 세로방향 길이 차이가 최소화되도록 구현함으로써, 인덱스타임을 줄일 수 있고, 테스트트레이에 수납된 모든 반도체 소자에 대해 테스트공정이 이루어질 수 있도록 하여 테스트공정에 소요되는 시간 단축 및 안정성을 향상시킬 수 있는 효과를 이룰 수 있다.

본 발명은 핸들러가 설치공간 면적에 의해 정하여지는 규격을 만족시킬 수 있도록 함과 동시에, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 언로딩공정, 및 테스트공정을 수행할 수 있도록 하는 효과를 얻을 수 있다.

본 발명은 테스트공정에 소요되는 시간을 줄임으로써, 로딩공정 및 언로딩공정에 소요되는 시간을 줄일 수 있으며, 이에 따라 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있는 효과를 도모할 수 있다.

이하에서는 본 발명에 따른 테스트트레이의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 테스트트레이에서 프레임 및 캐리어모듈을 나타낸 개략도, 도 3 내지 도 5는 본 발명에 따른 테스트트레이의 변형된 실시예들을 개략적으로 나타낸 정면도이다.

도 2를 참고하면, 본 발명에 따른 테스트트레이(1)는 프레임(11) 및 캐리어모듈(12)을 포함한다.

상기 프레임(11)은 내열성이 우수한 금속재질로 형성될 수 있고, 사각판형으로 형성될 수 있다.

도 2 및 도 3을 참고하면, 상기 프레임(11)에는 상기 캐리어모듈(12)이 적어도 하나의 제1수납영역(E)에서 복수개의 반도체 소자를 (a X b) 행렬(a, b는 0보다 큰 정수)로 수납하고, 적어도 하나의 제2수납영역(F)에서 복수개의 반도체 소자를 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)로 수납할 수 있도록 복수개가 설치될 수 있다.

이와 같이, 본 발명에 따른 테스트트레이(1)는 그 가로방향 길이(1L) 및 세로방향 길이(1H) 차이를 최소화할 수 있도록, 상기 제1수납영역(E) 및 상기 제2수납영역(F)에서 반도체 소자를 서로 다른 행렬로 수납할 수 있다.

이에 따라, 본 발명에 따른 테스트트레이(1)는, 종래기술에 따른 테스트트레이(T, 도 1에 도시됨)가 하나의 행렬을 이루면서 반도체 소자를 수납함에 따라 가로방향(L, 도 1에 도시됨) 또는 세로방향(H, 도 1에 도시됨) 중 어느 한 방향으로 길게 형성되던 문제를 해결할 수 있다.

따라서, 핸들러의 크기가 설치공간 면적에 의해 정하여지는 규격을 만족시킬 수 있도록 제조할 수 있고, 인덱스타임을 줄일 수 있으며, 테스트트레이(1)에 수납된 테스트될 반도체 소자 모두에 대해 테스트공정이 이루어질 수 있도록 테스트트레이(1)를 그 전체면에 대해 용이하게 균일한 거리로 이동시킬 수 있다.

상기 프레임(11)에 상기 캐리어모듈(12)들이 설치될 수 있는 영역은 (c X [b+d]) 행렬을 이룰 수 있다. (c X [b+d]) 행렬은 (22 X 24) 행렬, (24 X 22) 행렬, (20 X 26) 행렬, (26 X 20) 행렬, 또는 (23 X 23) 행렬 중 어느 하나일 수 있다. 이러한 영역에서, 상기 프레임(11)에는 캐리어모듈(12)들이 512개의 반도체 소자를 수납할 수 있도록 설치될 수 있다.

상기 프레임(11)에는, 상기 캐리어모듈(12)들이 각각 2개 이상씩의 반도체 소자를 수납할 수 있는 경우, 512개의 반도체 소자를 수납할 수 있는 개수와 동일한 개수 또는 그보다 많은 개수가 설치될 수 있다.

상기 프레임(11)에는, 상기 캐리어모듈(12)들이 각각 1개씩의 반도체 소자를 수납할 수 있는 경우, 512개 또는 512개보다 많은 개수의 캐리어모듈(12)들이 설치될 수 있다.

도 3에 도시된 바와 같이, 상기 프레임(11)에 캐리어모듈(12)들이 설치될 수 있는 영역이 (22 X 24) 행렬을 이루는 경우, 상기 캐리어모듈(12)들은 512개만 설치될 수 있다. 이에 따라, 상기 프레임(11)에 총 528개의 캐리어모듈(12)들이 설치될 수 있는 영역 중에서 16개의 캐리어모듈(12)들이 설치될 수 있는 영역에는, 캐리어모듈(12)이 설치되지 않을 수 있다. 상기 프레임(11)에 캐리어모듈(12)들이 설치될 수 있는 영역이 (24 X 22) 행렬을 이루는 경우에도 마찬가지이다.

도시되지는 않았지만, 상기 프레임(11)에 캐리어모듈(12)들이 설치될 수 있는 영역이 (20 X 26) 또는 (26 X 20) 행렬을 이루는 경우, 상기 캐리어모듈(12)들은 512개만 설치될 수 있다. 이에 따라, 상기 프레임(11)에 총 520개의 캐리어모듈(12)들이 설치될 수 있는 영역 중에서 8개의 캐리어모듈(12)들이 설치될 수 있는 영역에는, 캐리어모듈(12)이 설치되지 않을 수 있다.

도시되지는 않았지만, 상기 프레임(11)에 캐리어모듈(12)들이 설치될 수 있는 영역이 (23 X 23) 행렬을 이루는 경우, 상기 캐리어모듈(12)들은 512개만 설치될 수 있다. 이에 따라, 상기 프레임(11)에 총 529개의 캐리어모듈(12)들이 설치될 수 있는 영역 중에서 17개의 캐리어모듈(12)들이 설치될 수 있는 영역에는, 캐리어모듈(12)이 설치되지 않을 수 있다.

따라서, 본 발명에 따른 테스트트레이(1)는 가로방향 길이(1L) 및 세로방향 길이(1H) 차이가 최소화되면서, 512개의 반도체 소자를 수납할 수 있도록 구현될 수 있다.

상기 프레임(11)에는 (c X [b+d]) 행렬을 이루는 복수개의 설치공(111)이 형성될 수 있다. 상기 캐리어모듈(12)은 상기 설치공(111)과 연통되도록 상기 프레임(11)에 설치될 수 있다. 반도체 소자는 상기 설치공(111)을 통과하여, 상기 캐리어모듈(12)에 수납되거나 또는 상기 캐리어모듈(12)로부터 분리될 수 있다.

상기 프레임(11)에는 (22 X 24) 행렬 또는 (24 X 22) 행렬을 이루는 복수개의 설치공(111)이 형성될 수 있다. 이 경우, 상기 프레임(11)에 상기 캐리어모듈(12)들이 512개의 반도체 소자를 수납할 수 있도록 설치되면, 16개 또는 그 미만의 설치공(111)들은 비어있게 된다.

상기 프레임(11)에는 (20 X 26) 행렬 또는 (26 X 20) 행렬을 이루는 복수개의 설치공(111)이 형성될 수 있다. 이 경우, 상기 프레임(11)에 상기 캐리어모듈(12)들이 512개의 반도체 소자를 수납할 수 있도록 설치되면, 8개 또는 그 미만의 설치공(111)들은 비어있게 된다.

상기 프레임(11)에는 (23 X 23) 행렬을 이루는 복수개의 설치공(111)이 형성될 수 있다. 이 경우, 상기 프레임(11)에 상기 캐리어모듈(12)들이 512개의 반도체 소자를 수납할 수 있도록 설치되면, 17개 또는 그 미만의 설치공(111)들은 비어있게 된다.

상기 프레임(11)은 도시되지는 않았지만, 상기 캐리어모듈(12)들이 수납할 수 있는 반도체 소자와 일치하는 개수의 설치공(111)들만 형성되도록 제조될 수 있다.

상기 프레임(11)에는 상기 캐리어모듈(12)이 적어도 하나의 행을 이루는 제1수납영역(E)에서 복수개가 설치될 수 있고, 나머지 행들을 이루는 제2수납영역(F)에서 복수개가 설치될 수 있다. 상기 제1수납영역(E)을 이루는 각 행 및 상기 제2수납영역(F)을 이루는 각 행에서 상기 캐리어모듈(12)들은 서로 다른 개수의 반도체 소자를 수납할 수 있도록 상기 프레임(11)에 설치될 수 있다.

즉, 상기 캐리어모듈(12)들은 이에 수납되는 반도체 소자들이 적어도 2개의 서로 다른 행렬을 이루도록 상기 프레임(11)에 설치될 수 있다.

이에 따라, 본 발명에 따른 테스트트레이(1)는, 종래기술에 따른 테스트트레이(T, 도 1에 도시됨)가 하나의 행렬을 이루면서 반도체 소자를 수납함에 따라 가로방향(L, 도 1에 도시됨) 또는 세로방향(H, 도 1에 도시됨) 중 어느 한 방향으로 길게 형성되던 문제를 해결할 수 있다. 따라서, 본 발명에 따른 테스트트레이(1)는 가로방향 길이(1L) 및 세로방향 길이(1H) 차이가 최소화되도록 제조될 수 있다.

도 2 및 도 3을 참고하면, 상기 캐리어모듈(12)은 반도체 소자가 수납되는 수납부(121)를 포함한다. 상기 캐리어모듈(12)은 수납부(121)가 상기 프레임(11)에 형성되어 있는 설치공(111)과 연통되도록 상기 프레임(11)에 설치된다. 반도체 소자는 상기 설치공(111)을 통과하여, 상기 캐리어모듈(12)에 수납되거나 또는 상기 캐리어모듈(12)로부터 분리될 수 있다.

상기 캐리어모듈(12)들은 상기 제2수납영역(F)에 포함되는 각 행에서, 상기 제1수납영역(E)에 포함되는 각 행에서 보다 더 많은 개수의 반도체 소자를 수납할 수 있도록 상기 프레임(11)에 설치될 수 있다.

상기 캐리어모듈(12)들은 하이픽스보드에 한번에 접속되는 테스트될 반도체 소자를 수납할 수 있는 개수와 동일한 개수 또는 그보다 많은 개수로 상기 프레임(11)에 설치될 수 있다.

본 발명에 따른 테스트트레이(1)는 상기 제1수납영역(E) 및 상기 제2수납영역(F)에서 상기 캐리어모듈(12)들에 수납되는 반도체 소자의 형태에 따라 크게 세가지 실시예로 구분되는데, 이하에서는 각 실시예를 첨부된 도면을 참조하여 순차적으로 설명한다.

도 3을 참고하면, 본 발명의 일실시예에 따른 테스트트레이(1)는 다음과 같은 형태로 반도체 소자를 수납할 수 있도록 상기 프레임(11)에 설치되는 캐리어모듈(12)을 포함한다.

상기 제2수납영역(F)에 포함되는 각 행에는, 상기 제1수납영역(E)에 포함되는 각 행의 일단에 수납되는 반도체 소자(S1) 또는 타단에 수납되는 반도체 소자(S2)의 외측방향으로 적어도 하나의 반도체 소자를 더 수납할 수 있도록, 상기 캐리어모듈(12)들이 상기 프레임(11)에 설치될 수 있다. 즉, 반도체 소자는 상기 제1수납영역(E)에 포함되는 각 행에서, 행의 일단 또는 타단에 일정 개수가 상기 캐리어모듈(12)에 수납되지 않을 수 있다.

상기 캐리어모듈(12)들은 복수개의 행을 포함하는 상기 제1수납영역(E)에서, 반도체 소자가 수납되지 않는 개수를 균등하게 분할한 개수로 각 행마다 반도체 소자가 수납되지 않도록 상기 프레임(11)에 설치될 수 있다. 반도체 소자가 수납되지 않는 영역에서는 상기 캐리어모듈(12)이 설치되지 않고, 상기 설치공(111)이 비어 있을 수 있다. 도시되지는 않았지만, 반도체 소자가 수납되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

상기 제2수납영역(F)에 포함되는 각 행에는, 상기 제1수납영역(E)에 포함되는 각 행의 일단에 수납되는 반도체 소자(S1) 및 타단에 수납되는 반도체 소자(S2)의 외측방향으로 각각 동일한 개수의 반도체 소자를 더 수납할 수 있도록, 상기 캐리어모듈(12)들이 상기 프레임(11)에 설치될 수 있다.

반도체 소자는 상기 제1수납영역(E)에 포함되는 각 행에서, 행의 일단 및 타단에 일정 개수가 상기 캐리어모듈(12)에 수납되지 않을 수 있다.

상기 캐리어모듈(12)들은 복수개의 행을 포함하는 상기 제1수납영역(E)에서, 반도체 소자가 수납되지 않는 개수를 균등하게 분할한 개수로 각 행마다 반도체 소자가 수납되지 않도록 상기 프레임(11)에 설치될 수 있다. 반도체 소자가 수납되지 않는 영역에서는 상기 캐리어모듈(12)이 설치되지 않고, 상기 설치공(111)이 비어있을 수 있다.

도 3에 도시된 바와 같이, 상기 프레임(11)에 상기 설치공(111)이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 캐리어모듈(12)들은 4개의 행을 포함하는 상기 제1수납영역(E)에서 각 행마다 양단에 2개씩의 설치공(111)을 비워둔 채로, 상기 프레임(11)에 설치될 수 있다. 도시되지는 않았지만, 반도체 소자가 수납되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

상기 캐리어모듈(12)들은, 프레임(11)의 상측에서 하측으로(Y 화살표 방향), 상기 제1수납영역(E), 상기 제2수납영역(F), 및 상기 제1수납영역(E) 순으로 상기 프레임(11)에 설치될 수 있다.

이 경우, 상기 프레임(11)에서 각 모서리 부분에 설치되는 캐리어모듈(12)들에는 반도체 소자가 수납되지 않을 수 있다. 또는, 상기 캐리어모듈(12)들은 상기 프레임(11)에서 각 모서리 부분에 사각형태의 비어있는 상기 설치공(111)이 배치되도록 상기 프레임(11)에 설치될 수 있다.

도 3에 도시된 바와 같이, 상기 프레임(11)에 상기 설치공이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 캐리어모듈(12)은 프레임(11)에서 각 모서리 부분에 4개씩의 설치공(111)을 비워둔 채로, 상기 프레임(11)에 설치될 수 있다. 즉, 상기 캐리어모듈(12)은 십자형태로 배치될 수 있다. 도시되지는 않았지만, 상기 캐리어모듈(12)들이 설치되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

따라서, 상기 캐리어모듈(12)들이 상기 프레임(11)에서 적절한 위치에 배치되도록, 상기 캐리어모듈(12)을 용이하게 상기 프레임(11)에 설치할 수 있으므로, 상기 테스트트레이(1) 제조의 용이성을 향상시킬 수 있다.

도 4를 참고하면, 본 발명의 다른 실시예에 따른 테스트트레이(1)는 다음과 같은 형태로 반도체 소자를 수납할 수 있도록 상기 프레임(11)에 설치되는 캐리어모듈(12)을 포함한다.

상기 캐리어모듈(12)들은 상기 제1수납영역(E)에서, 적어도 2개의 반도체 소자들이 이격된 거리(G1)가 나머지 반도체 소자들이 서로 이격된 거리(G2)보다 큰 거리로 이격되게 수납할 수 있도록 상기 프레임(11)에 설치될 수 있다.

반도체 소자는 상기 제1수납영역(E)에 포함되는 각 행에서, 행의 양단 사이에 일정 개수가 상기 캐리어모듈(12)에 수납되지 않을 수 있다. 상기 캐리어모듈(12)은 복수개의 행을 포함하는 상기 제1수납영역(E)에서, 반도체 소자가 수납되지 않는 개수를 균등하게 분할한 개수로 각 행마다 반도체 소자가 수납되지 않도록 상기 프레임(11)에 설치될 수 있다.

도 4에 도시된 바와 같이, 반도체 소자가 수납되지 않는 영역에서는 상기 캐리어모듈(12)이 설치되지 않고, 상기 설치공(111)이 비어있을 수 있다. 도시되지는 않았지만, 반도체 소자가 수납되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

도 4에 도시된 바와 같이, 상기 프레임(11)에 상기 설치공(111)이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 캐리어모듈(12)은 4개의 행을 포함하는 상기 제1수납영역(E)에서 각 행마다 4개의 설치공(111)을 비워둔 채로, 상기 프레임(11)에 설치될 수 있다. 도시되지는 않았지만, 상기 캐리어모듈(12)들이 설치되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

상기 캐리어모듈(12)들은, 프레임(11)의 상측에서 하측으로(Y 화살표 방향), 상기 제2수납영역(F), 상기 제1수납영역(E), 및 상기 제2수납영역(F) 순으로 상기 프레임(11)에 설치될 수 있다.

이 경우, 상기 프레임(11)에서 중앙 부분에 설치되는 캐리어모듈(12)들에는 반도체 소자가 수납되지 않을 수 있다. 또는, 상기 캐리어모듈(12)들은 상기 프레임(11)에서 중앙부분에 사각형태의 비어있는 상기 설치공(111)이 배치되도록 상기 프레임(11)에 설치될 수 있다.

따라서, 상기 캐리어모듈(12)들이 상기 프레임(11)에서 적절한 위치에 배치되도록, 상기 캐리어모듈(12)을 용이하게 상기 프레임(11)에 설치할 수 있으므로, 상기 테스트트레이(1) 제조의 용이성을 향상시킬 수 있다.

도 5를 참고하면, 본 발명의 또 다른 실시예에 따른 테스트트레이(1)는, 상기 일실시예 및 다른 실시예를 혼합한 형태로 반도체 소자를 수납할 수 있도록 상기 프레임(11)에 설치되는 캐리어모듈(12)을 포함한다.

상기 캐리어모듈(12)들은, 프레임(11)의 상측에서 하측으로(Y 화살표 방향), 제1수납영역(E1), 제2수납영역(F1), 제1수납영역(E2), 제2수납영역(F2), 및 제1수납영역(E3) 순으로 배치될 수 있다.

상기 프레임(11)의 최상측 및 최하측에 배치되는 상기 제1수납영역(E1, E3)들에는, 적어도 2개의 반도체 소자들이 이격된 거리(G1)가 나머지 반도체 소자들이 이격된 거리(G2)보다 큰 거리로 이격되어서 수납되도록 상기 캐리어모듈(12)들이 상기 프레임(11)에 설치되어 있다.

반도체 소자는 상기 제1수납영역(E1, E3)들에 포함되는 각 행에서, 행의 양단 사이에 일정 개수가 상기 캐리어모듈(12)에 수납되지 않을 수 있다. 상기 캐리어모듈(12)들은 복수개의 행을 포함하는 상기 제1수납영역(E1, E3)들에서, 반도체 소자가 수납되지 않는 개수를 균등하게 분할한 개수로 각 행마다 반도체 소자가 수 납되지 않도록 상기 프레임(11)에 설치될 수 있다.

도 5에 도시된 바와 같이, 반도체 소자가 수납되지 않는 영역에서는 상기 캐리어모듈(12)이 설치되지 않고, 상기 설치공(111)이 비어있을 수 있다. 도시되지는 않았지만, 반도체 소자가 수납되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

상기 프레임(11)의 최상측 및 최하측에 배치되는 상기 제1수납영역(E1, E3)들에는 상기 캐리어모듈(12)들이 서로 대응되는 형태로 배치되어서 상기 프레임(11)에 설치될 수 있다.

상기 프레임(11)의 상측 및 하측에 배치되는 상기 제2수납영역(F1, F2)들에 포함되는 각 행에는, 그 사이에 배치되는 상기 제1수납영역(E2)에 포함되는 각 행의 일단에 수납되는 반도체 소자(S1) 및 타단에 수납되는 반도체 소자(S2)의 외측방향으로 각각 동일한 개수의 반도체 소자를 더 수납할 수 있도록, 상기 캐리어모듈(12)들이 설치될 수 있다.

반도체 소자는 상기 제1수납영역(E2)에 포함되는 각 행에서, 행의 일단 및 타단에 일정 개수가 상기 캐리어모듈(12)에 수납되지 않을 수 있다.

상기 캐리어모듈(12)들은 복수개의 행을 포함하는 상기 제1수납영역(E2)에서, 반도체 소자가 수납되지 않는 개수를 균등하게 분할한 개수로 각 행마다 반도체 소자가 수납되지 않도록 상기 프레임(11)에 설치될 수 있다.

반도체 소자가 수납되지 않는 영역에서는 상기 캐리어모듈(12)들이 설치되지 않고, 상기 설치공(111)이 비어있을 수 있다. 도시되지는 않았지만, 반도체 소자가 수납되지 않는 영역에서는 상기 프레임(11)에 설치공(111)이 형성되어 있지 않을 수 있다.

도 5에 도시된 바와 같이, 상기 프레임(11)에 상기 설치공이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 캐리어모듈(12)들은 반도체 소자를 다음과 같은 형태로 수납할 수 있도록 상기 프레임(11)에 설치된다.

상기 프레임(11)의 최상측 및 최하측에 배치되는 상기 제1수납영역(E1, E3)들에는 각각 2개의 행이 포함되고, 각 행마다 행의 양단 사이에 2개의 반도체 소자가 수납되지 않는다. 이 경우, 상기 캐리어모듈(12)들은 각 행마다 행의 양단 사이에 2개의 설치공(111)을 비워둔 채로, 상기 프레임(11)에 설치될 수 있다.

상기 제2수납영역(F1, F2)들 사이에 배치되는 상기 제1수납영역(E2)에는 2개의 행이 포함되고, 각 행마다 양단에 2개씩의 반도체 소자가 수납되지 않는다. 이 경우, 상기 캐리어모듈(12)들은 각 행마다 양단에 2개씩의 설치공(111)을 비워둔 채로, 상기 프레임(11)에 설치될 수 있다.

상기 제2수납영역(B1, B2)들에는 각 행마다 반도체 소자가 모두 수납된다. 이 경우, 상기 캐리어모듈(12)들은 상기 설치공(111)의 개수와 일치하는 개수로 상기 프레임(11)에 설치될 수 있다.

따라서, 상기 제1수납영역(E1, E3)들에서 각각 4개씩 8개의 반도체 소자가 수납되지 않게 되고, 상기 제1수납영역(E2)에서 8개의 반도체 소자가 수납되지 않게 되므로, 상기 테스트트레이(1)에는 총 512개의 반도체 소자가 수납될 수 있다.

이 경우, 상기 제1수납영역(E1, E3)들에서 각각 4개씩 8개의 설치공(111)이 비어있게 되고, 상기 제1수납영역(E2)에서 8개의 설치공(111)이 비어있게 되므로, 상기 캐리어모듈(12)은 총 512개가 상기 프레임(11)에 설치될 수 있다.

따라서, 본 발명에 따른 테스트트레이(1)는 가로방향 길이(1L, 도 3에 도시됨) 및 세로방향 길이(1H, 도 3에 도시됨) 차이가 최소화될 수 있고, 제조가 용이하다.

이하에서는 본 발명에 따른 하이픽스보드의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 6은 테스트장비 및 이에 설치되는 본 발명에 따른 하이픽스보드를 개략적으로 나타낸 사시도, 도 7 내지 도 9는 본 발명에 따른 하이픽스보드의 변형된 실시예들을 개략적으로 나타낸 정면도이다.

도 6을 참고하면, 본 발명에 따른 하이픽스보드(2)는 본체(21) 및 테스트소켓(22)을 포함한다.

상기 본체(21)에는 테스트소켓(22)이 복수개 설치되고, 복수개의 테스트소켓(22)을 테스트장비(E)와 연결시킨다. 상기 테스트장비(E)는 테스트소켓(22)에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여, 반도체 소자를 테스트한다.

상기 테스트장비(E)에는 복수개의 하이픽스보드(2)가 설치될 수 있다. 상기 테스트장비(E)에는 2개의 하이픽스보드(2)가 상하로 적층 설치될 수 있고, 각 하이픽스보드(2)마다 하나의 테스트트레이(1)에 수납된 테스트될 반도체 소자가 접속될 수 있다. 즉, 하나의 테스트트레이(1)에 512개의 반도체 소자가 수납된다면, 테스트장비(E)는 한번에 1024개의 반도체 소자를 테스트할 수 있다.

도 6 및 도 7을 참고하면, 상기 본체(21)에는 상기 테스트소켓(22)이 적어도 하나의 제1영역(I)에서 (a X b) 행렬(a, b는 0보다 큰 정수)을 이루며 복수개가 설치되고, 적어도 하나의 제2영역(J)에서 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)을 이루며 복수개가 설치될 수 있다.

이와 같이, 본 발명에 따른 하이픽스보드(2)는 테스트트레이(1, 도 3에 도시됨)의 가로방향 길이(1L, 도 3에 도시됨) 및 세로방향 길이(1H, 도 3에 도시됨) 차이를 최소화시킬 수 있도록, 상기 제1영역(I) 및 상기 제2영역(J)에서 상기 테스트소켓(22)이 서로 다른 행렬을 이루며 상기 본체(21)에 설치될 수 있다.

이에 따라, 종래기술에 따른 테스트트레이(T, 도 1에 도시됨)가 하나의 행렬을 이루면서 반도체 소자를 수납함에 따라 가로방향(L, 도 1에 도시됨) 또는 세로방향(H, 도 1에 도시됨) 중 어느 한 방향으로 길게 형성되던 문제를 해결할 수 있다.

상기 본체(21)에 상기 테스트소켓(22)들이 설치될 수 있는 영역은 (c X [b+d]) 행렬을 이룰 수 있다. (c X [b+d]) 행렬은 (22 X 24) 행렬, (24 X 22) 행렬, (20 X 26) 행렬, (26 X 20) 행렬, 또는 (23 X 23) 행렬 중 어느 하나일 수 있다. 이러한 영역에서, 상기 본체(21)에는 512개의 테스트소켓(22)들이 설치될 수 있다.

도 7에 도시된 바와 같이, 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (22 X 24) 행렬을 이루는 경우, 상기 테스트소켓(22)들은 512개만 설치될 수 있다. 이에 따라, 상기 본체(21)에 총 528개의 테스트소켓(22)들이 설치될 수 있는 영역 중에서 16개의 테스트소켓(22)들이 설치될 수 있는 영역에는, 테스트소켓(22)이 설치되지 않을 수 있다. 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (24 X 22) 행렬을 이루는 경우에도 마찬가지이다.

도시되지는 않았지만, 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (20 X 26) 또는 (26 X 20) 행렬을 이루는 경우, 상기 테스트소켓(22)들은 512개만 설치될 수 있다. 이에 따라, 상기 본체(21)에 총 520개의 테스트소켓(22)들이 설치될 수 있는 영역 중에서 8개의 테스트소켓(22)들이 설치될 수 있는 영역에는, 테스트소켓(22)이 설치되지 않을 수 있다.

도시되지는 않았지만, 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (23 X 23) 행렬을 이루는 경우, 상기 테스트소켓(22)들은 512개만 설치될 수 있다. 이에 따라, 상기 본체(21)에 총 529개의 테스트소켓(22)들이 설치될 수 있는 영역 중에서 17개의 테스트소켓(22)들이 설치될 수 있는 영역에는, 테스트소켓(22)이 설치되지 않을 수 있다.

따라서, 본 발명에 따른 하이픽스보드(2)는 테스트트레이(1, 도 3에 도시됨)의 가로방향 길이(1L, 도 3에 도시됨) 및 세로방향 길이(1H, 도 3에 도시됨) 차이를 최소화시키면서, 512개의 반도체 소자가 접속될 수 있도록 구현될 수 있다.

도 6 및 도 7을 참고하면, 상기 테스트소켓(22)에는 테스트될 반도체 소자가 접속되고, 상술한 테스트트레이(1, 도 3에 도시됨)에 수납되는 테스트될 반도체 소자들이 접속될 수 있는 위치에서 상기 본체(21)에 설치된다. 즉, 상기 본체(21)에는 상기 테스트트레이(1, 도 3에 도시됨)에서 반도체 소자들이 수납되지 않는 부분 에 대응되는 위치에 상기 테스트소켓(22)이 설치되어 있지 않다.

상기 테스트소켓(22)들은 상기 제2영역(J)에 포함되는 각 행에서 상기 제1영역(I)에 포함되는 각 행에서 보다 더 많은 개수로 상기 본체(21)에 설치될 수 있다. 상기 테스트소켓(22)들은 이에 접속되는 테스트될 반도체 소자와 동일한 개수로 상기 본체(21)에 설치될 수 있다.

본 발명에 따른 하이픽스보드(2)는 테스트소켓(22)이 설치되는 형태에 따라 크게 세가지 실시예로 구분되는데, 이하에서는 각 실시예를 첨부된 도면을 참조하여 순차적으로 설명한다.

도 7을 참고하면, 본 발명의 일실시예에 다른 하이픽스보드(2)는 본체(21)에 다음과 같은 형태로 설치되는 테스트소켓(22)을 포함한다.

상기 제2영역(J)에 포함되는 각 행에는, 상기 제1영역(I)에 포함되는 각 행의 일단에 설치되는 테스트소켓(22a) 또는 타단에 설치되는 테스트소켓(22b)의 외측방향으로 상기 본체(21)에 적어도 하나의 테스트소켓(22)이 더 설치될 수 있다. 즉, 상기 테스트소켓(22)은 상기 제1영역(I)에 포함되는 각 행에서, 행의 일단 또는 타단에 일정 개수가 상기 본체(21)에 설치되지 않을 수 있다.

상기 테스트소켓(22)들은 복수개의 행을 포함하는 상기 제1영역(I)에서, 테스트소켓(22)이 설치되지 않는 개수를 균등하게 분할한 개수로 각 행마다 상기 본체(21)에 설치되지 않을 수 있다.

상기 제2영역(J)에 포함되는 각 행에는, 상기 제1영역(I)에 포함되는 각 행의 일단에 설치되는 테스트소켓(22a) 및 타단에 설치되는 테스트소켓(22b)의 외측 방향으로 각각 동일한 개수의 상기 테스트소켓(22)이 상기 본체(21)에 더 설치될 수 있다. 즉, 상기 테스트소켓(22)들은 상기 제1영역(I)에 포함되는 각 행에서, 행의 일단 및 타단에 각각 동일한 개수로 상기 본체(21)에 설치되지 않을 수 있다.

상기 테스트소켓(22)들은 복수개의 행을 포함하는 상기 제1영역(I)에서, 테스트소켓(22)이 설치되지 않는 개수를 균등하게 분할하여 각 행마다 양단에 동일한 개수로 상기 본체(21)에 설치되지 않을 수 있다.

상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 테스트소켓(22)들은 4개의 행을 포함하는 상기 제1영역(I)에서 각 행마다 양단에 2개씩 설치되지 않을 수 있다.

상기 테스트소켓(22)들은, 상기 본체(21)의 상측에서 하측으로(Y 화살표 방향), 상기 제1영역(I), 상기 제2영역(J), 및 상기 제1영역(I) 순으로 상기 본체(21)에 설치될 수 있다. 이 경우, 상기 본체(21)에서 각 모서리 부분에는 테스트소켓(21)이 설치되지 않을 수 있다.

도 7에 도시된 바와 같이, 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 테스트소켓(22)들은 상기 본체(21)에서 각 모서리 부분에 4개씩 설치되지 않을 수 있다. 즉, 상기 테스트소켓(22)들은 십자형태로 배치될 수 있다.

따라서, 상기 테스트소켓(22)들이 상기 본체(21)에서 적절한 위치에 배치되도록, 상기 테스트소켓(22)을 용이하게 상기 본체(21)에 설치할 수 있으므로, 상기 하이픽스보드(2) 제조의 용이성을 향상시킬 수 있다.

도 8을 참고하면, 본 발명의 다른 실시예에 따른 하이픽스보드(2)는 다음과 같은 형태로 상기 본체(21)에 설치되는 테스트소켓(22)을 포함한다.

상기 테스트소켓(22)들은 상기 제1영역(I)에서 적어도 2개의 테스트소켓(22)들이 이격된 거리(K1)가 나머지 테스트소켓들이 서로 이격된 거리(K2)보다 큰 거리로 이격되게 상기 본체(21)에 설치될 수 있다.

상기 테스트소켓(22)은 상기 제1영역(I)에 포함되는 각 행에서, 행의 양단 사이에 일정 개수가 상기 본체(21)에 설치되지 않을 수 있다. 상기 테스트소켓(22)들은 복수개의 행을 포함하는 상기 제1영역(I)에서, 테스트소켓(22)이 설치되지 않는 개수를 균등하게 분할한 개수로 각 행마다 상기 본체(21)에 설치되지 않을 수 있다.

상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 테스트소켓(22)은 4개의 행을 포함하는 제1영역(I)에서 각 행마다 행의 양단 사이에 4개가 설치되지 않을 수 있다.

상기 테스트소켓(22)들은, 상기 본체(21)의 상측에서 하측으로(Y 화살표 방향), 상기 제2영역(J), 상기 제1영역(I), 상기 제2영역(J) 순으로 상기 본체(21)에 설치될 수 있다. 이 경우, 상기 본체(21)에서 중앙 부분에는 상기 테스트소켓(22)이 설치되지 않을 수 있다.

도 8에 도시된 바와 같이, 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 테스트소켓(22)들은 본체(21)에서 중앙 부분에 16개가 설치되지 않을 수 있다. 즉, 상기 테스트소켓(22)들은 중공의 사각형 형태로 배치될 수 있다.

따라서, 상기 테스트소켓(22)들이 상기 본체(21)에서 적절한 위치에 배치되도록, 상기 테스트소켓(22)을 용이하게 상기 본체(21)에 설치할 수 있으므로, 상기 하이픽스보드(2) 제조의 용이성을 향상시킬 수 있다.

도 9를 참고하면, 본 발명의 또 다른 실시예에 따른 하이픽스보드(2)는, 상기 일실시예 및 다른 실시예를 혼합한 형태로 상기 본체(21)에 설치되는 테스트소켓(22)을 포함한다.

상기 테스트소켓(22)들은, 상기 본체(21)의 상측에서 하측으로(Y 화살표 방향), 제1영역(I1), 제2영역(J1), 제1영역(I2), 제2영역(J2), 및 제1영역(I3) 순으로 배치될 수 있다.

상기 본체(21)의 최상측 및 최하측에 배치되는 상기 제1영역(I1, I3)들에는, 적어도 2개의 테스트소켓(22)들이 이격된 거리(K1)가 나머지 테스트소켓(22)들이 이격된 거리(K2)보다 큰 거리로 이격되게 상기 본체(21)에 설치되어 있다.

상기 테스트소켓(22)들은 상기 제1영역(I1, I3)들에 포함되는 각 행에서, 행의 양단 사이에 일정 개수가 상기 본체(21)에 설치되지 않을 수 있다. 상기 테스트소켓(22)들은 복수개의 행을 포함하는 상기 제1영역(I1, I3)들에서, 테스트소켓(22)이 설치되지 않는 개수를 균등하게 분할한 개수로 각 행마다 상기 프레임(11)에 설치되지 않을 수 있다.

상기 본체(21)의 최상측 및 최하측에 배치되는 상기 제1영역(I1, I3)들에는 상기 테스트소켓(22)들이 서로 대응되는 형태로 배치되어서 상기 본체(21)에 설치 될 수 있다.

상기 본체(21)의 상측 및 하측에 배치되는 상기 제2영역(J1, J2)들에 포함되는 각 행에는, 그 사이에 배치되는 상기 제1영역(I2)에 포함되는 각 행의 일단에 설치되는 테스트소켓(22a) 및 타단에 설치되는 테스트소켓(22b)의 외측방향으로 각각 동일한 개수의 테스트소켓(22)이 더 설치될 수 있다.

상기 테스트소켓(22)들은 상기 제1영역(I2)에 포함되는 각 행에서, 행의 일단 및 타단에 동일한 개수로 상기 본체(21)에 설치되지 않을 수 있다.

상기 테스트소켓(22)들은 복수개의 행을 포함하는 상기 제1영역(I2)에서, 테스트소켓(22)이 설치되지 않는 개수를 균등하게 분할한 개수로 각 행마다 양단에 동일한 개수로 상기 본체(21)에 설치되지 않을 수 있다.

도 9에 도시된 바와 같이, 상기 본체(21)에 테스트소켓(22)들이 설치될 수 있는 영역이 (22×24) 행렬을 이루면서 528개가 형성되어 있는 경우, 상기 테스트소켓(22)들은 다음과 같은 형태로 상기 본체(21)에 설치될 수 있다.

상기 본체(21)의 최상측 및 최하측에 배치되는 상기 제1영역(I1, I3)들에는 각각 2개의 행이 포함되고, 각 행마다 행의 양단 사이에 2개의 테스트소켓(22)이 상기 본체(21)에 설치되지 않는다.

상기 제2영역(J1, J2)들 사이에 배치되는 상기 제1영역(I2)에는 2개의 행이 포함되고, 각 행마다 양단에 2개씩의 테스트소켓(22)이 상기 본체(21)에 설치되지 않는다.

상기 제2영역(J1, J2)들에는 각 행마다 테스트소켓(22)들이 모두 설치된다.

따라서, 상기 제1영역(I1, I3)들에서 각각 4개씩 8개의 테스트소켓(22)이 상기 본체(21)에 설치되지 않고, 상기 제1영역(I2)에서 8개의 테스트소켓(22)이 상기 본체(21)에 설치되지 않으므로, 상기 본체(21)에는 총 512개의 테스트소켓(22)이 설치될 수 있다.

따라서, 본 발명에 따른 하이픽스보드(2)는 테스트트레이(1, 도 3에 도시됨)의 가로방향 길이(1L, 도 3에 도시됨) 및 세로방향 길이(1H, 도 3에 도시됨) 차이를 최소화시킬 수 있으면서도, 제조가 용이하다.

이하에서는 본 발명에 따른 핸들러의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에 따른 핸들러는 상술한 테스트트레이를 이용하여 로딩공정, 언로딩공정, 및 테스트공정을 수행하므로, 테스트트레이에 대한 상세한 설명은 본 발명의 요지를 흐리지 않기 위해 생략하기로 한다.

도 10은 본 발명에 따른 핸들러를 개략적으로 나타낸 평면도, 도 11은 본 발명에 따른 하이픽스보드에 대한 개략도 및 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도이다.

도 10을 참고하면, 본 발명에 따른 핸들러(3)는 로딩부(31), 언로딩부(32), 챔버부(33), 및 이송부(미도시, 이하 같음)를 포함한다.

상기 로딩부(31)는 로딩공정을 수행할 수 있고, 로딩스택커(311), 로딩픽커(312), 및 로딩버퍼부(313)를 포함한다.

상기 로딩스택커(311)는 테스트될 반도체 소자가 수납되는 복수개의 고객트레이를 저장한다.

상기 로딩픽커(312)는 로딩스택커(311)에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역(31a)에 위치된 테스트트레이(1)에 수납시킨다. 상기 로딩픽커(312)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, X축방향 및 Y축방향으로 이동될 수 있다.

상기 로딩픽커(312)는 제1로딩픽커(312a) 및 제2로딩픽커(312b)를 포함할 수 있다.

상기 제1로딩픽커(312a)는 로딩스택커(311)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어 상기 로딩버퍼부(313)에 수납시킨다.

상기 제2로딩픽커(312b)는 로딩버퍼부(313)에 수납된 테스트될 반도체 소자를 집어내어 로딩영역(31a)에 위치된 테스트트레이(1)에 수납시킨다. 상기 제2로딩픽커(312b) 및 제1로딩픽커(312a)는 각각 복수개가 구비될 수 있다.

상기 로딩버퍼부(313)는 테스트될 반도체 소자를 일시적으로 수납한다. 상기 로딩버퍼부(313)는 Y축방향으로 이동될 수 있고, 복수개가 구비될 수 있다.

상기 언로딩부(32)는 언로딩공정을 수행할 수 있고, 상기 로딩부(31)의 옆에 설치될 수 있다. 상기 언로딩부(32)는 언로딩스택커(321), 언로딩픽커(322), 및 언로딩버퍼부(323)를 포함한다.

상기 언로딩스택커(321)는 테스트 완료된 반도체 소자가 수납된 복수개의 고객트레이를 저장한다. 테스트 완료된 반도체 소자는 테스트 결과에 따라 상기 언로딩스택커(321)에서 등급별로 서로 다른 위치에 위치된 고객트레이에 수납된다.

상기 언로딩픽커(322)는 언로딩영역(32a)에 위치된 테스트트레이(1)에서 테 스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 상기 언로딩스택커(321)에 위치된 고객트레이에 수납시킨다. 상기 언로딩픽커(322)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, X축방향 및 Y축방향으로 이동될 수 있다.

상기 언로딩픽커(322)는 제1언로딩픽커(322a) 및 제2언로딩픽커(322b)를 포함할 수 있다.

상기 제1언로딩픽커(322a)는 언로딩버퍼부(323)에 수납된 테스트 완료된 반도체 소자를 집어내어 상기 언로딩스택커(321)에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(322a)는 테스트 완료된 반도체 소자를 테스트 결과에 따라 상기 언로딩스택커(321)에서 등급별로 서로 다른 위치에 위치된 고객트레이에 수납시킬 수 있다.

상기 제2언로딩픽커(322b)는 언로딩영역(32a)에 위치된 테스트트레이(1)에서 테스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 언로딩버퍼부(323)에 수납시킨다. 상기 제2언로딩픽커(322b) 및 제1언로딩픽커(322a)는 각각 복수개가 구비될 수 있다.

상기 언로딩버퍼부(323)는 테스트 완료된 반도체 소자를 일시적으로 수납한다. 상기 언로딩버퍼부(323)는 Y축방향으로 이동될 수 있고, 복수개가 구비될 수 있다.

여기서, 상기 핸들러(3)는 로딩영역(31a) 및 언로딩영역(32a)을 동일한 영역 상에서 구현할 수 있는데, 이 경우 로딩영역(31a) 및 언로딩영역(32a)은 교환부(34)에 의해 구현될 수 있다. 상기 교환부(34)는 로딩부(31) 및 언로딩부(32) 사 이에 설치될 수 있다. 상기 교환부(34)는 테스트트레이(1)를 회전시키는 로테이터(341)를 포함할 수 있다.

상기 로테이터(341)는 테스트될 반도체 소자가 수납된 테스트트레이(1)를 회전시켜서, 수평상태에서 수직상태로 전환시킨다. 상기 로테이터(341)는 테스트 완료된 반도체 소자가 수납된 테스트트레이(1)를 회전시켜서, 수직상태에서 수평상태로 전환시킨다. 이에 따라, 상기 핸들러(3)는 수평상태의 테스트트레이(1)에 대해 로딩공정 및 언로딩공정을 수행할 수 있고, 수직상태의 테스트트레이(1)에 대해 테스트공정을 수행할 수 있다.

도시되지는 않았지만, 상기 핸들러(3)는 로딩영역(31a) 및 언로딩영역(32a)을 서로 다른 영역 상에서 구현할 수 있는데, 이 경우 로딩영역(31a)은 제1교환부(미도시)에 의해 구현되고, 언로딩영역(32a)은 제2교환부(미도시)에 의해 구현될 수 있다.

상기 제1교환부는 로딩부(31)에 근접한 위치에 설치되고, 상기 제2교환부는 언로딩부(32)에 근접한 위치에 설치될 수 있다. 상기 제1교환부는 테스트될 반도체 소자가 수납된 테스트트레이(1)를 회전시키는 제1로테이터(미도시)를 포함할 수 있고, 상기 제2교환부는 테스트 완료된 반도체 소자가 수납된 테스트트레이(1)를 회전시키는 제2로테이터(미도시)를 포함할 수 있다.

도 10 및 도 11을 참고하면, 상기 챔버부(33)는 테스트장비가 상온의 환경에서 뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록, 제1챔버(331), 테스트챔버(332), 및 제2챔버(333)를 포함한다.

상기 챔버부(33) 내부에서 이송되는 테스트트레이(1)는 상술한 바와 같이 가로방향 길이(1L, 도 3에 도시됨) 및 세로방향 길이(1H, 도 3에 도시됨) 차이가 최소화되어 제조될 수 있다.

이에 따라, 테스트트레이(1)가 한번에 더 많은 반도체 소자를 수납할 수 있도록 개량되더라도, 상기 챔버부(33)는 가로방향(33L) 크기 및 세로방향(33H) 크기 중 어느 한 방향으로 편중되지 않으면서 크기가 증대될 수 있다.

따라서, 본 발명에 따른 핸들러(3)는 테스트공정에 소요되는 시간을 줄이기 위해서 테스트트레이(1)가 더 많은 반도체 소자를 수납할 수 있도록 구현되더라도, 설치공간 면적에 의해 정하여지는 규격을 만족시킬 수 있다.

또한, 본 발명에 따른 핸들러(3)는 상기 테스트트레이(1)가 가로방향 길이(1L, 도 3에 도시됨)로 편중되어 길어지지 않기 때문에, 테스트트레이(1)의 이송거리 증대를 줄일 수 있다. 따라서, 인덱스타임을 줄일 수 있음과 동시에, 테스트공정에 소요되는 시간을 크게 줄일 수 있다. 테스트공정에 소요되는 시간을 줄임에 따라, 상기 핸들러(3)는 로딩공정 및 언로딩공정에서 테스트트레이(1)가 대기하는 시간을 줄일 수 있으므로, 전체적인 공정시간을 단축시킬 수 있다.

도 10 및 도 11을 참고하면, 상기 제1챔버(331)는 테스트트레이(1)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절한다. 테스트될 반도체 소자가 수납된 테스트트레이(1)는 로딩영역(31a)으로부터 이송되어 오는 테스트트레이(1)이다. 즉, 테스트될 반도체 소자가 수납된 테스트트레이(1)는 상기 교환부(34) 또는 제1교환부로부터 상기 제1챔버(331)로 이송되어 오는 테스트트레이(1)이다.

상기 제1챔버(331)에는 테스트될 반도체 소자를 테스트 온도로 조절할 수 있도록, 전열히터 또는 액화질소분사시스템 중 적어도 어느 하나가 설치될 수 있다. 상기 제1챔버(331)는 그 내부에서 수직상태의 테스트트레이(1)를 이동시킬 수 있다.

테스트될 반도체 소자가 테스트 온도로 조절되면, 테스트트레이(1)는 상기 제1챔버(331)에서 상기 테스트챔버(332)로 이송된다.

상기 테스트챔버(332)는 테스트트레이(1)에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드(2)에 접속시킨다. 상기 테스트챔버(332)에는 하이픽스보드(2) 일부 또는 전부가 삽입 설치되고, 테스트 온도로 조절된 반도체 소자를 하이픽스보드(2)에 접속시키는 콘택유닛(332a)이 설치된다. 테스트장비(E)는 하이픽스보드(2)에 접속된 테스트될 반도체 소자에 대한 전기적인 특성을 판단하기 위해서, 테스트될 반도체 소자를 테스트한다.

상기 테스트챔버(332)에 설치되는 하이픽스보드(2)는 상기 테스트소켓(22)이 상기 설치공(111)에 상응하는 행렬을 이루면서 상기 본체(21)에 설치될 수 있다.

상기 테스트챔버(332)에 설치되는 하이픽스보드(2)는 상기 테스트소켓(22)들이 테스트트레이(1)에 수납되는 테스트 온도로 조절된 반도체 소자들이 접속될 수 있는 위치에서 상기 본체(21)에 설치될 수 있다. 이러한 하이픽스보드(2)는 상술한 바와 같으므로, 이하에서는 본 발명의 요지를 흐리지 않기 위해 상세한 설명은 생략하기로 한다.

상기 테스트챔버(332)에는 테스트될 반도체 소자를 테스트 온도로 유지시킬 수 있도록, 전열히터 또는 액화질소분사시스템 중 적어도 어느 하나가 설치될 수 있다. 상기 핸들러(3)는 복수개의 테스트챔버(332)를 포함할 수 있고, 복수개의 테스트챔버(332) 각각에 하이픽스보드(2)가 설치될 수 있다.

반도체 소자에 대한 테스트가 완료되면, 테스트트레이(1)는 상기 테스트챔버(332)에서 상기 제2챔버(333)로 이송된다.

상기 제2챔버(333)는 테스트트레이(1)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다. 상기 제2챔버(333)에는 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있도록, 전열히터 또는 액화질소분사시스템 중 적어도 어느 하나가 설치될 수 있다. 상기 제2챔버(333)는 그 내부에서 수직상태의 테스트트레이(1)를 이동시킬 수 있다.

테스트 완료된 반도체 소자가 상온 또는 이에 근접한 온도로 복원되면, 테스트트레이(1)는 상기 제2챔버(333)에서 상기 언로딩영역(32a)으로 이송된다. 즉, 상기 테스트트레이(1)는 상기 제2챔버(333)에서 상기 교환부(34) 또는 제2교환부로 이송될 수 있다.

상기 챔버부(33)는 도 10에 도시된 바와 같이, 제1챔버(331), 테스트챔버(332), 및 제2챔버(333)가 수평방향으로 설치될 수 있다. 상기 테스트챔버(332)는 복수개가 상하로 적층 설치될 수 있다.

상기 이송부는 테스트트레이(1)를 상기 로딩영역(31a), 상기 챔버부(33), 및 상기 언로딩영역(32a) 간에 이송한다. 상기 이송부는 액츄에이터, 풀리 및 벨트 등을 이용한 구동부에 의해 작동되어서, 테스트트레이(1)를 밀거나 당김으로써 이송 할 수 있다.

상기 이송부는 테스트트레이(1)를 상기 로딩영역(31a), 제1챔버(331), 테스트챔버(332), 제2챔버(333), 및 언로딩영역(32a)으로 이송할 수 있다. 상기 이송부는 로딩영역(31a) 및 언로딩영역(32a)이 서로 다른 영역 상에서 구현되는 경우, 언로딩공정이 완료되어 비게되는 테스트트레이(1)를 상기 언로딩영역(32a)에서 상기 로딩영역(31a)으로 이송할 수 있다. 즉, 테스트트레이(1)는 상기 핸들러(3) 내부에서 순환될 수 있다.

이하에서는 본 발명에 따른 반도체 소자 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 2 내지 도 11을 참고하면, 본 발명에 따른 반도체 소자 제조방법은 하기와 같은 구성을 포함한다.

우선, 테스트될 반도체 소자를 준비한다. 이러한 공정은 고객트레이에 테스트될 반도체 소자를 담아 로딩스택커(311)에 저장시키는 공정으로 이루어질 수 있다. 또한, 상기 반도체 소자는 메모리 또는 비메모리 반도체 소자, 모듈아이씨 등을 포함한다.

다음, 상기 준비된 테스트될 반도체 소자를 로딩영역(31a)에 위치된 상기 테스트트레이(1)에 수납시킨다.

이러한 공정은, 상기 로딩픽커(312)가 상기 준비된 테스트될 반도체 소자를 로딩스택커(311)에 위치된 고객트레이에서 상기 로딩버퍼부(313)를 경유하여 상기 로딩영역(31a)에 위치된 테스트트레이(1)에 수납시킴으로써 이루어질 수 있다.

상기 테스트트레이(1)는 상술한 바와 같이, 상기 캐리어모듈(12)들이 테스트될 반도체 소자의 개수와 일치하는 개수 또는 그보다 많은 개수로 상기 프레임(11)에 설치되어 있다.

다음, 테스트트레이(1)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절한다.

이러한 공정은, 상기 제1챔버(331)가 이송부에 의해 로딩영역(31a)으로부터 이송되어 오는 테스트트레이(1)를 그 내부에서 이동시키면서, 테스트될 반도체 소자를 테스트 온도로 조절함으로써 이루어질 수 있다.

테스트 온도로 조절된 테스트트레이(1)는 상기 이송부에 의해 상기 제1챔버(331)에서 상기 테스트챔버(332)로 이송된다.

다음, 상기 테스트트레이(1)에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드(2)에 접속시킨다.

이러한 공정은, 상기 테스트챔버(332)가 테스트트레이(1)에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드(2)에 접속시킴으로써 이루어질 수 있다. 상기 하이픽스보드(2)는 상기 테스트소켓(22)이 상기 테스트트레이(1)에 수납된 테스트될 반도체 소자가 접속될 수 있는 위치에서 상기 본체(21)에 설치되어 있다.

반도체 소자에 대한 테스트가 완료되면, 테스트트레이(1)는 상기 이송부에 의해 상기 테스트챔버(332)에서 상기 제2챔버(333)로 이송된다.

다음, 상기 테스트트레이(1)에 수납된 테스트 완료된 반도체 소자를 상온으 로 복원시킨다.

이러한 공정은, 상기 제2챔버(333)가 그 내부에서 테스트트레이(1)를 이동시키면서, 테스트 완료된 반도체 소자를 상온으로 복원시킴으로써 이루어질 수 있다.

테스트 완료된 반도체 소자가 상온 또는 상온에 근접한 온도로 복원되면, 테스트트레이(1)는 상기 이송부에 의해 상기 제2챔버(333)에서 상기 언로딩영역(32a)으로 이송된다.

다음, 언로딩영역(32a)에 위치된 테스트트레이(1)에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류한다.

이러한 공정은, 상기 언로딩픽커(322)가 언로딩영역(32a)에 위치된 테스트트레이(1)에서 테스트 완료된 반도체 소자를 분리한 후에, 상기 언로딩버퍼부(323)를 경유하여 상기 언로딩스택커(321)에 위치된 고객트레이에 수납시킴으로써 이루어질 수 있다. 상기 언로딩픽커(322)는 테스트 완료된 반도체 소자를 테스트 결과에 따라 상기 언로딩스택커(321)에서 등급별로 서로 다른 위치에 위치된 고객트레이에 수납시킬 수 있다.

상기 언로딩영역(32a) 및 로딩영역(31a)이 서로 다른 영역 상에 구현되는 경우, 언로딩공정이 완료되어 비게되는 테스트트레이(1)는 상기 이송부에 의해 상기 언로딩영역(32a)에서 상기 로딩영역(31a)으로 이송될 수 있다.

상술한 바와 같은 공정을 반복적으로 수행함으로써, 반도체 소자의 제조를 완료할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도 1은 테스트장비의 개략도 및 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도

도 2는 본 발명에 따른 테스트트레이에서 프레임 및 캐리어모듈을 나타낸 개략도

도 3 내지 도 5는 본 발명에 따른 테스트트레이의 변형된 실시예들을 개략적으로 나타낸 정면도

도 6은 테스트장비 및 이에 설치되는 본 발명에 따른 하이픽스보드를 개략적으로 나타낸 사시도

도 7 내지 도 9는 본 발명에 따른 하이픽스보드의 변형된 실시예들을 개략적으로 나타낸 정면도

도 10은 본 발명에 따른 핸들러를 개략적으로 나타낸 평면도

도 11은 본 발명에 따른 하이픽스보드에 대한 개략도 및 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도

*도면의 주요부분에 대한 부호의 설명*

1 : 테스트트레이 11 : 프레임 12 : 캐리어모듈 111 : 설치공

121 : 수납부 2 : 하이픽스보드 21 : 본체 22 : 테스트소켓

3 : 핸들러 31 : 로딩부 32 : 언로딩부 33 : 챔버부 34 : 교환부

Claims (22)

1. 반도체 소자가 수납되는 캐리어모듈; 및

   반도체 소자들이 제1수납영역 및 제2수납영역에서 서로 다른 행렬을 이루며 수납될 수 있도록 상기 캐리어모듈이 복수개가 설치되는 프레임을 포함하고;

   상기 제1수납영역에 설치되는 캐리어모듈들에 수납되는 반도체 소자들은 (a X b) 행렬(a, b는 0보다 큰 정수)을 이루고,

   상기 제2수납영역에 설치되는 캐리어모듈들에 수납되는 반도체 소자들은 (c X d) 행렬(c는 a보다 큰 정수, d는 0보다 큰 정수)을 이루며,

   상기 캐리어모듈들은 반도체 소자들이 수납될 수 있는 영역이 (c X [b+d]) 행렬을 이루도록 상기 프레임에 설치되는 것을 특징으로 하는 테스트트레이.
2. 제 1 항에 있어서,

   상기 (c X [b+d]) 행렬은 상기 반도체 소자들이 528개가 수납될 수 있는 (22 X 24) 행렬 또는 (24 X 22) 행렬, 상기 반도체 소자들이 520개가 수납될 수 있는 (20 X 26) 행렬 또는 (26 X 20) 행렬, 상기 반도체 소자들이 529개가 설치될 수 있는 (23 X 23) 행렬 중 어느 하나이고,

   상기 캐리어모듈들은 반도체 소자들이 528개, 520개, 또는 529개가 수납될 수 있는 영역에서 반도체 소자들이 512개가 수납되도록 상기 프레임에 설치되는 것을 특징으로 하는 테스트트레이.
3. 제 1 항에 있어서,

   상기 프레임에는 (c X [b+d]) 행렬을 이루는 복수개의 설치공이 형성되어 있는 것을 특징으로 하는 테스트트레이.
4. 반도체 소자가 수납되는 캐리어모듈; 및

   반도체 소자들이 제1수납영역 및 제2수납영역에서 서로 다른 행렬을 이루며 수납될 수 있도록 상기 캐리어모듈이 복수개가 설치되는 프레임을 포함하되;

   상기 캐리어모듈들은 상기 제2수납영역에 포함되는 각 행에서 상기 제1수납영역에 포함되는 각 행에서 보다 더 많은 개수의 반도체 소자를 수납할 수 있도록 상기 프레임에 설치되는 것을 특징으로 하는 테스트트레이.
5. 제 4 항에 있어서,

   상기 제1수납영역에서 상기 프레임에 설치되는 상기 캐리어모듈들은, 적어도 2개의 반도체 소자들이 이격된 거리가 나머지 반도체 소자들이 서로 이격된 거리보다 큰 거리로 이격되게 수납할 수 있도록 상기 프레임에 설치되는 것을 특징으로 하는 테스트트레이.
6. 제 5 항에 있어서,

   상기 캐리어모듈들은, 상기 프레임의 상측에서 하측으로, 상기 제2수납영역, 상기 제1수납영역, 및 상기 제2수납영역 순으로 상기 프레임에 설치되는 것을 특징으로 하는 테스트트레이.
7. 제 4 항에 있어서,

   상기 제2수납영역에 포함되는 각 행에는, 상기 제1수납영역에 포함되는 각 행의 일단에 수납되는 반도체 소자 또는 타단에 설치되는 반도체 소자의 외측방향으로 적어도 하나의 반도체 소자를 더 수납할 수 있도록 상기 캐리어모듈들이 상기 프레임에 설치되어 있는 것을 특징으로 하는 테스트트레이.
8. 제 4 항에 있어서,

   상기 제2수납영역에 포함되는 각 행에는, 상기 제1수납영역에 포함되는 각 행의 일단에 수납되는 반도체 소자 및 타단에 설치되는 반도체 소자의 외측방향으로 각각 동일한 개수의 반도체 소자를 더 수납할 수 있도록 상기 캐리어모듈들이 상기 프레임에 설치되어 있는 것을 특징으로 하는 테스트트레이.
9. 제 8 항에 있어서,

   상기 캐리어모듈들은, 상기 프레임의 상측에서 하측으로, 상기 제1수납영역, 상기 제2수납영역, 및 상기 제1수납영역 순으로 상기 프레임에 설치되는 것을 특징으로 하는 테스트트레이.
10. 제 4 항에 있어서,

    상기 캐리어모듈들은, 상기 프레임의 상측에서 하측으로, 상기 제1수납영역, 상기 제2수납영역, 상기 제1수납영역, 상기 제2수납영역, 및 상기 제1수납영역 순으로 배치되고,

    상기 프레임의 최상측 및 최하측에 배치되는 상기 제1수납영역들에는, 적어도 2개의 반도체 소자들이 이격된 거리가 나머지 반도체 소자들이 서로 이격된 거리보다 큰 거리로 이격되어서 수납되도록 상기 캐리어모듈들이 상기 프레임에 설치되어 있고,

    상기 프레임의 상측 및 하측에 배치되는 상기 제2수납영역들에 포함되는 각 행에는, 그 사이에 배치되는 상기 제1수납영역에 포함되는 각 행의 일단에 수납되는 반도체 소자 및 타단에 수납되는 반도체 소자의 외측방향으로 각각 동일한 개수의 반도체 소자를 더 수납할 수 있도록 상기 캐리어모듈들이 상기 프레임에 설치되어 있는 것을 특징으로 하는 테스트트레이.
11. 테스트될 반도체 소자를 로딩영역에 위치된 상기 제1항 내지 제10항 중 어느 하나의 테스트트레이에 수납시키는 로딩부;

    상기 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 상기 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부;

    상기 로딩부의 옆에 설치되고, 언로딩영역에 위치된 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 언로딩부; 및

    테스트트레이를 상기 로딩영역, 상기 챔버부, 및 상기 언로딩영역 간에 이송하는 이송부를 포함하는 핸들러.
12. 제 11 항에 있어서,

    상기 챔버부에는 상기 테스트트레이에 수납되는 테스트 온도로 조절된 반도체 소자들이 접속될 수 있는 위치에 복수개의 테스트소켓이 설치되어 있는 하이픽스보드가 설치되는 핸들러.
13. 테스트될 반도체 소자를 준비하는 단계;

    상기 준비된 테스트될 반도체 소자를 로딩영역에 위치된 상기 제1항 내지 제10항 중 어느 하나의 테스트트레이에 수납시키는 단계;

    상기 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하는 단계;

    상기 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키는 단계;

    상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 및

    언로딩영역에 위치된 상기 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 단계를 포함하는 반도체 소자 제조방법.
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제

Images