CN101454906A - 光学半导体器件及其制造方法 - Google Patents

光学半导体器件及其制造方法 Download PDF

Info

Publication number
CN101454906A
CN101454906A CNA2007800189990A CN200780018999A CN101454906A CN 101454906 A CN101454906 A CN 101454906A CN A2007800189990 A CNA2007800189990 A CN A2007800189990A CN 200780018999 A CN200780018999 A CN 200780018999A CN 101454906 A CN101454906 A CN 101454906A
Authority
CN
China
Prior art keywords
epitaxial loayer
diffusion layer
semiconductor device
conduction type
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800189990A
Other languages
English (en)
Inventor
岩井誉贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101454906A publication Critical patent/CN101454906A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种光学半导体器件，其被提供有低浓度p型硅衬底(1)、低杂质浓度n型外延层(第二外延层)(26)、p型低杂质浓度阳极层(27)、高浓度n型阴极接触层(9)、由阳极层(27)和阴极接触层(9)构成的光电二极管(2)和形成在n型外延层(26)上的NPN晶体管(3)。通过使阳极层(27)的杂质浓度的峰值接近硅衬底(1)与n型外延层(26)之间的界面，阳极可以被基本完全耗尽。因此，可以获得高速度和高光接收灵敏度的特征，并且通过抑制来自埋层周边的自动掺杂的影响而在阳极中稳定地形成耗尽层。这样，对于短波长光具有高速度和高光接收灵敏度的光电二极管以及高速晶体管可以被混合安装在同一半导体衬底上。

Description

光学半导体器件及其制造方法
技术领域
本发明涉及在同一衬底上被提供有光接收元件和晶体管的光学半导体器件以及用于制造该半导体器件的方法。
背景技术
光接收元件是用于将光信号转换为电信号而被用在各种领域中的元件。尤其是在诸如CD(压缩盘)和DVD(数字多功能盘)这类光盘领域中，光接收元件是读写光盘上记录的信号的光学头器件(光学拾波器)中重要的关键器件。随着近年来对更高性能和更高集成度的需求的增长，所谓的光电子集成电路(OEIC)正在发展，该光电子集成电路具有光电二极管，即光接收元件，以及其它各种电子元件，如：双极晶体管、电阻和电容。需要在OEIC中提供以其高接收灵敏度、高速度和低噪声为特征的光接收元件以及以其高速度和高性能为特征的双极晶体管。作为最近的趋势，为适应对光盘大容量的需求，诸如蓝光盘(BD)和HD-DVD这类用蓝光半导体激光器(405nm的波长)作为光源的产品的商业化已经开始。因此，期待在与蓝光半导体激光器对应的短波长区域中实现高速度和高接收灵敏度的OEIC的发展。
以下描述传统光学半导体器件。
图11是具有传统结构的光学半导体器件(OEIC)的示意性截面图。附图的例子中示出的OEIC在同一衬底上被提供有作为半导体衬底的硅衬底，作为双极晶体管的双多晶硅发射极高速NPN晶体管，以及作为光接收元件的p-i-n光电二极管。
参见图中示出的附图标记，1表示低浓度p型硅衬底，2表示被形成在衬底1上的光电二极管，3表示被形成在硅衬底上的NPN晶体管，4表示被形成在硅衬底1上的高浓度p型埋层，5表示被形成在p型埋层4上的低浓度p型外延层，6表示被形成在p型外延层5上的n型外延层，而7表示被形成在n型外延层6上的硅局部氧化(LOCOS)隔离层。
在光电二极管2中，8表示由n型外延层6制成的阴极层，9表示被形成在阴极层8上的阴极接触层，10表示被选择性地形成在阴极接触层9上的阴极电极，11表示被形成在p型外延层5与n型外延层6之间的界面中的p型阳极埋层，12表示被形成在阳极埋层11上的p型阳极接触层，而13表示被形成在阳极接触层12上的阳极电极。
在NPN晶体管3中，14表示被形成在p型外延层5与n型外延层6之间的界面中的高浓度n型集电极埋层，15表示被选择性地形成在集电极埋层14上的高浓度n型集电极接触层，16表示被形成在集电极接触层15上的集电极(collector electrode)，17表示被选择性地形成在集电极埋层14上的n型外延层6中的p型基极层，18表示被连接至基极层17的基极(baseelectrode)，19表示被选择性地形成在基极层17上的高浓度n型发射极层，而20表示被形成在发射极层19上的发射极(emitter electrode)。
21表示被形成在n型外延层6上的第一绝缘膜，22表示被形成在第一绝缘膜21上的第二绝缘膜，而23表示光接收表面，该光接收表面是通过选择性地去除光电二极管2的第二绝缘膜22以使第一绝缘膜21暴露出来而制造成的。第一绝缘膜21的厚度和折射率被优化，从而提供用于减少入射光在界面中的反射的减反膜。
以下描述如此构造的OEIC的操作。
光通过光接收表面23进入，并被阴极层8和p型外延层5，即阳极，吸收。结果产生电子-空穴对。此时对光电二极管2施加反向偏压时，耗尽层向掺杂浓度低的p型外延层5侧延伸。在耗尽层的邻近处产生的电子-空穴对中，电子和空穴分别被扩散和漂移，从而彼此分离，并分别到达阴极接触层9和阳极埋层11。然后，载流子被从阴极电极10和阳极电极13获取作为光电流。由被提供在硅衬底1上、包括NPN晶体管3和电阻元件以及电容元件的电子电路对光电流进行放大和信号处理，然后作为光盘的记录和再生信号而输出。
不过，在根据传统技术的结构中，光电二极管2中的光电流被粗略地划分为扩散电流分量和漂移电流分量。扩散电流受到直至耗尽层末端的少数载流子扩散支配。因此，扩散电流分量的响应速度低于由耗尽层中的电场引起的漂移电流分量的响应速度。另外，有一些载流子在到达耗尽层之前复合。因此扩散电流可能导致光电二极管2的频率特性和接收灵敏度的恶化。在表面邻近处被吸收的载流子的比例随着光波长的变短而增加。例如，在硅的情况下，为了在用作DVD光源的具有650nm波长的红光中得到95％的载流子吸收率，需要约11μm的深度，而在具有405nm的蓝光的情况下，在约0.8μm的深度内就能够获得相同水平的吸收率。因此，具有短波长的光在硅表面的邻近处受到严重影响。
以下描述为解决该问题而提出的另一光学半导体器件。图12是因此而提出的OEIC的示意性截面图。
在图12中，24表示被形成在高浓度p型埋层4上的低浓度第一p型外延层，25表示被形成在第一p型外延层24上的低浓度第二p型外延层。这种结构与图11中的结构的不同在于，附图标记24和25均都表示p型外延层。该结构的其它部分与图11中所图示说明的传统例子的相同。
在该结构中，由阴极接触层9制成的阴极以及由第一p型外延层24和第二p型外延层25制成的阳极构成光接收元件。与图11中所图示说明的结构相比，阴极层非常薄。
当光通过光接收表面23进入时，其被阴极接触层9、第一p型外延层14和第二p型外延层25吸收。结果产生电子-空穴对。电子和空穴分别被扩散和漂移，从而彼此分离，并分别到达阴极接触层9和阳极埋层11。结果产生光电流。例如，在阴极接触层9的深度为至多0.3μm，并且第一p型外延层24和第二p型外延层25的浓度均为约1×1014cm-3的情况下，阳极耗尽层延伸约10μm，并且特别用于DVD的具有短于650nm波长的大部分入射光在耗尽层中被吸收。换句话说，扩散电流分量被减小，并且漂移电流分量在光电流中占主导地位。因此，能够实现光电二极管2的高速响应。
专利文件1：日本专利申请未审公开2005-183722(第5-6页，图1)
专利文件2：日本专利申请未审公开2001-284629(第7-8页，图1-2)
发明内容
本发明要解决的问题
不过，在图12中所示结构的阳极中，低掺杂浓度界面出现在第一p型外延层24与第二p型外延层25之间。因此，在第二p型外延层25的生长过程中，来自光电二极管2周边的阳极埋层11和集电极埋层14的自动掺杂可能引起界面中掺杂浓度的变化。结果，在最坏的情况下可能发生到n型的反转。如果反转发生，则在阳极中产生p-n结，并且光的吸收所产生的载流子复合，因而对光电流没有贡献。结果，光电二极管2的频率特性和光接收灵敏度可能恶化。
本发明被做出以解决传统问题，因此本发明的主要目的在于提供一种光学半导体器件，其在同一衬底上被提供有以其高速度和对蓝光的高光接收灵敏度为特征的光接收元件和以其高速度为特征的晶体管。
解决问题的手段
1)根据本发明的第一光学半导体器件，是在同一衬底上被提供有光接收元件和晶体管的光学半导体器件，包括：
被形成在第一导电类型的半导体衬底上、具有低掺杂浓度的第二导电类型的第二外延层；
被选择性地形成在所述第二外延层上、具有低掺杂浓度的第一导电类型的第一扩散层；和
被形成在所述第一扩散层的上部、具有高掺杂浓度的第二导电类型的第二扩散层，其中
所述第一扩散层和所述第二扩散层构成所述光接收元件，所述晶体管被形成在所述第二外延层中，并且
所述第一扩散层在所述半导体衬底与所述第二外延层之间的界面中具有其掺杂浓度峰值。
在所述第二外延层中引用的“第二”，对应于稍后描述的包括第一外延层和第二外延层的结构2)中的第二外延层。
一种根据本发明制造与第一半导体器件对应的光学半导体器件的方法，是一种制造在同一衬底上被提供有光接收元件和晶体管的光学半导体器件的方法，包括：
a)在第一导电类型的半导体衬底上形成具有低掺杂浓度的第二导电类型的第二外延层的步骤；
b)通过离子注入法在所述第二外延层中选择性地形成具有低掺杂浓度的第一导电类型的第一扩散层，以使所述第一扩散层在所述半导体衬底与所述第二外延层之间的界面中具有其掺杂浓度峰值的步骤；
c)在所述第一扩散层的上部形成具有高掺杂浓度的第二导电类型的第二扩散层的步骤；和
d)在所述第二外延层中选择性地形成所述晶体管的步骤，其中
所述第一扩散层和所述第二扩散层构成所述光接收元件。
第一导电类型和第二导电类型各自或者表示p型半导体或者表示n型半导体。在第一导电类型为p型的情况下，第二导电类型为n型。在第一导电类型为n型的情况下，第二导电类型为p型(同样适用于下文)。
根据该结构，具有低掺杂浓度的第一导电类型的第一扩散层与被形成在所述第一扩散层的上部、具有高掺杂浓度的第二导电类型的第二扩散层的组合，构成了光接收元件中的扩散层。因此，当减小所述第二扩散层的深度时，能够实现接收元件部分的基本完全耗尽，并且由于光电流受漂移电流支配，因此载流子的复合的比例也被减小。结果，能够实现高速度和高光接收灵敏度。
进一步，第一扩散层在半导体衬底与第二外延层之间的界面的邻近处具有其掺杂浓度峰值，并且掺杂浓度被设置以使耗尽层向第一扩散层充分延伸。由于掺杂浓度峰值落在界面上，因此生长第二外延层时所产生的来自光接收元件周边的阳极/集电极埋层的自动掺杂能够被减小，并且能够可靠地实现所期望的浓度分布。
一种根据本发明制造与第一半导体器件对应的光学半导体器件的方法，是一种制造在同一衬底上被提供有光接收元件和晶体管的光学半导体器件的方法，包括：
a)在第一导电类型的半导体衬底的上部选择性地形成第一导电类型的第二埋层的步骤，所述第二埋层具有低掺杂浓度并且在所述半导体衬底的表面上具有其掺杂浓度峰值；
b)在所述半导体衬底上形成具有低掺杂浓度的第二导电类型的第二外延层的步骤；
c)在所述第二外延层的上部，形成具有高掺杂浓度并且被接合到所述第二埋层的第二导电类型的第二扩散层的步骤；和
d)在所述第二外延层中选择性地形成所述晶体管的步骤，其中
所述第二埋层和所述第二扩散层构成所述光接收元件。
2)根据本发明的第二光学半导体器件，是在同一衬底上被提供有光接收元件和晶体管的光学半导体器件，包括：
被形成在第一导电类型的半导体衬底的上部、具有高掺杂浓度的第一导电类型的埋层；
被形成在所述埋层上、具有低掺杂浓度的第一导电类型的第一外延层；
被形成在所述第一外延层上、具有低掺杂浓度的第二导电类型的第二外延层；
被选择性地形成在所述第二外延层上、具有低掺杂浓度的第一导电类型的第一扩散层；和
被形成在所述第一扩散层的上部、具有高掺杂浓度的第二导电类型的第二扩散层，其中
所述第一扩散层和所述第二扩散层构成所述光接收元件，所述晶体管被形成在所述第二外延层中，并且
所述第一扩散层在所述第一外延层与所述第二外延层之间的界面中具有其掺杂浓度峰值。
根据该结构，在半导体衬底与具有高掺杂浓度的第一导电类型的埋层之间形成势垒。半导体衬底中吸收的光无法通过该势垒，从而使载流子复合，这减小了扩散电流分量。当为具有低掺杂浓度的第一导电类型的第一外延层和具有低掺杂浓度的第一导电类型的第一扩散层选择低浓度和合适的膜厚时，可以实现完全耗尽，并且可以实现更高速度。进一步，由于提供了具有高掺杂浓度的第一导电类型的埋层，在载流子移向阳极的情况下串联电阻被减小，这进一步提高了速度。
3)优选地，在1)和2)的结构中，进一步提供被选择性地形成在所述第二外延层中的第二导电类型的阱层，并且所述晶体管被形成在所述阱层中。在第二导电类型的阱层的浓度被设置为高于前述结构中具有低掺杂浓度的第二导电类型的第二外延层的浓度的情况下，所述晶体管的集电极电阻被减小。结果，速度能够被进一步提高。
4)优选地，在1)和2)的结构中，进一步提供被选择性地形成在所述第二外延层中的第一导电类型的阱层，并且所述晶体管被形成在所述阱层中。该结构对于纵向晶体管来说有效。在第一导电类型的阱层与具有低掺杂浓度的第一导电类型的第一扩散层如此分开形成的情况下，第一导电类型的阱层的浓度能被增加。结果，集电极电阻能够被减小，并且能够在纵向晶体管中实现更高速度。
5)进一步，优选在第一扩散层的上部进一步提供在第二外延层的表面上具有其掺杂浓度峰值的第一导电类型的第三扩散层。如此构造，生长第二外延层时产生的自动掺杂能够被减小。另外，在阳极有效浓度分布中形成浓度的梯度变化，从而形成位梯度(potential slope)，并且载流子在所述外延层方向的移动速度提高。结果，光接收元件能够实现更高的速度。
本发明的效果
根据本发明提供的光学半导体器件和制造该光学半导体器件的方法，当第二导电类型的第二扩散层的深度被减小时，可以实现光电二极管部分的基本完全耗尽。进一步，由于光电流受漂移电流支配，因此复合的载流子的比例下降。结果，能够实现更高速度和更高光接收灵敏度。
进一步，第一扩散层的掺杂浓度峰值被提供在半导体衬底与第一导电类型的外延层之间的界面中。相应地，从埋层周边产生的自动掺杂的任何影响均能够被控制，并且界面浓度能够被稳定。结果，能够在阳极中稳定地形成耗尽层，因此光电二极管能够实现更高速度和好的再现性。
附图说明
图1为图示说明根据本发明优选实施例1的光学半导体器件结构的截面图。
图2为根据优选实施例1的光学半导体器件中的光电二极管浓度分布的图示。
图3为图示说明根据本发明优选实施例2的光学半导体器件结构的截面图。
图4为根据优选实施例2的光学半导体器件中的光电二极管浓度分布的图示。
图5为图示说明根据本发明优选实施例3的光学半导体器件结构的截面图。
图6为根据优选实施例3的光学半导体器件中的光电二极管浓度分布的图示。
图7A为图示说明根据优选实施例1的制造光学半导体器件的方法的流程截图。
图7B为图示说明根据优选实施例1的制造光学半导体器件的方法的流程截图。
图7C为图示说明根据优选实施例1的制造光学半导体器件的方法的流程截图。
图7D为图示说明根据优选实施例1的制造光学半导体器件的方法的流程截图。
图7E为图示说明根据优选实施例1的制造光学半导体器件的方法的流程截图。
图8A为图示说明根据优选实施例2的制造光学半导体器件的方法的流程截图。
图8B为图示说明根据优选实施例2的制造光学半导体器件的方法的流程截图。
图8C为图示说明根据优选实施例2的制造光学半导体器件的方法的流程截图。
图8D为图示说明根据优选实施例2的制造光学半导体器件的方法的流程截图。
图8E为图示说明根据优选实施例2的制造光学半导体器件的方法的流程截图。
图9A为图示说明根据优选实施例3的制造光学半导体器件的方法的流程截图。
图9B为图示说明根据优选实施例3的制造光学半导体器件的方法的流程截图。
图9C为图示说明根据优选实施例3的制造光学半导体器件的方法的流程截图。
图9D为图示说明根据优选实施例3的制造光学半导体器件的方法的流程截图。
图9E为图示说明根据优选实施例3的制造光学半导体器件的方法的流程截图。
图10A为图示说明根据本发明优选实施例4的制造光学半导体器件的方法的流程截图。
图10B为图示说明根据优选实施例4的制造光学半导体器件的方法的流程截图。
图10C为图示说明根据优选实施例4的制造光学半导体器件的方法的流程截图。
图10D为图示说明根据优选实施例4的制造光学半导体器件的方法的流程截图。
图10E为图示说明根据优选实施例4的制造光学半导体器件的方法的流程截图。
图10F为图示说明根据优选实施例4的制造光学半导体器件的方法的流程截图。
图11为图示说明传统光学半导体器件结构的截面图。
图12为图示说明另一传统光学半导体器件结构的截面图。
附图标记说明：
1         硅衬底
2         光电二极管
3         NPN晶体管
4         p型埋层
5         p型外延层(第一外延层)
6         n型外延层
7         LOCOS隔离层
8         阴极层
9         阴极接触层(第二扩散层)
10        阴极电极
11        阳极埋层
12        阳极接触层
13         阳极电极
14         集电极埋层
15         集电极接触层
16         集电极
17         基极层
18         基极
19         发射极层
20         发射极
21         第一绝缘膜
22         第二绝缘膜
23         光接收表面
24         第一p型外延层
25         第二p型外延层
26         n型外延层(第二外延层)
27         阳极层(第一扩散层)
28         n型阱层
29         阳极层(第一扩散层)
30         低浓度阳极埋层
31         低浓度阳极扩散层(第三扩散层)
40         光电二极管
41         NPN晶体管
42         硅衬底
43         p型埋层
44         n型埋层
45         n型外延层(第二外延层)
46         阳极扩散层(第一扩散层)
47         n型阱层
48      LOCOS隔离层
49      阴极层(第二扩散层)
50      阳极埋层(第二埋层)
51      阳极扩散层(第三扩散层)
52      p型埋层(第一埋层)
53      p型外延层(第一外延层)
具体实施方式
光学半导体器件的优选实施例1
参考附图描述根据本发明的光学半导体器件的优选实施例1。
图1为图示说明根据优选实施例1的光学半导体器件结构的截面图。在图1中，1表示低浓度p型硅衬底，2表示光电二极管，3表示NPN晶体管，7表示LOCOS隔离层，9表示阴极接触层(第二扩散层)，10表示阴极电极，11表示阳极埋层，12表示阳极接触层，13表示阳极电极，14表示高浓度n型集电极埋层，15表示集电极接触层，16表示集电极，17表示基极层，18表示基极，19表示发射极层，20表示发射极，21表示第一绝缘膜，22表示第二绝缘膜，而23表示光接收表面。这些部分与传统结构中所提供的部分相同。
另外，26表示被形成在硅衬底1上的低浓度n型外延层(第二外延层)，27表示通过在光电二极管2的区域中扩散的方式而被形成在n型外延层26中的低浓度p型阳极层(第一扩散层)，而28表示通过在NPN晶体管3的区域中扩散的方式而被形成在n型外延层26中并且具有高于n型外延层26的浓度的n型阱层。
以下描述如此构造的根据本优选实施例的光学半导体器件的操作。
基本操作与参考图11和12所描述的操作相同。通过光接收表面23进入的入射光被阴极接触层9、阳极层27和硅衬底1吸收，从而产生电子-空穴对。电子和空穴被扩散并漂移，从而被彼此分开，并且分别到达阴极接触层9和阳极埋层11。于是光电流产生。例如，在阴极接触层9的深度为至多0.3μm，并且p型硅衬底1和阳极层27的浓度均为约1×1014cm-3的情况下，阳极耗尽层被扩展约10μm，并且特别用于DVD的、具有短于650nm的波长的大部分入射光在耗尽层中被吸收。换句话说，扩散电流分量被减小，并且漂移电流分量在光电流中占主导地位。因此能够实现光电二极管2的高速响应。进一步，复合的载流子的比例被减小，这提高了光接收灵敏度。
图2图示说明了光电二极管2深度方向的浓度分布。该图中所示的附图标记与图1中所示的附图标记相同。阳极层(第一扩散层)27在硅衬底1与n型外延层(第二外延层)26之间的界面的邻近处具有掺杂浓度峰值。垂直方向的虚线表示该界面。该掺杂浓度被设置使得耗尽层充分地向阳极层27延伸。在掺杂浓度峰值落到该界面上的这种结构中，当生长n型外延层26时所产生的来自光电二极管2周边的阳极埋层11和集电极埋层14的自动掺杂的任何影响均能够被减小，并且能够可靠地实现所期望的浓度分布。
在本优选实施例中，集电极埋层14和阱层28构成NPN晶体管3的集电极。当阱层28的浓度被设置为高于n型外延层26的浓度时，集电极电阻被减小，从而能够实现高速特性。
更具体地，高速晶体管3以及以其高速度和高灵敏度为特征的光电二极管2能以稳定的方式被形成在同一衬底上，这实现了能够使各个元件的特性改善最大化的结构。结果，OEIC的特性能够被改善。
本优选实施例对于具有短波长、吸收系数大的光尤其有效。在用于BD的蓝光(405nm的波长)中，95％的载流子在0.8μm的深度内被吸收。因此，假设n型外延层26的厚度为1μm，则几乎100％的载流子被吸收。进一步在NPN晶体管3中，n型外延层26最好较薄，以便通过减小寄生电容和寄生电阻来提高速度。例如，在n型外延层26的厚度为1μm的情况下，能够提高NPN晶体管3的速度。
光学半导体器件的优选实施例2
参考附图描述根据本发明的光学半导体器件的优选实施例2。
图3为图示说明根据优选实施例2的光学半导体器件结构的截面图。在图3中，4表示被形成在硅衬底1上的高浓度p型埋层，5表示被形成在p型埋层4上的低浓度p型外延层(第一外延层)，而29表示低浓度p型阳极层(第一扩散层)。该结构的其它部分与优选实施例1的部分相同。
根据本优选实施例的光学半导体器件的特征在于，使用硅衬底1、p型埋层4和p型外延层(第一外延层)5来代替根据优选实施例1的硅衬底1。
图4示出光电二极管2深度方向的浓度分布。该图所示的数字与图3中所示的数字相同。阳极层(第一扩散层)29在p型外延层(第一外延层)5与n型外延层(第二外延层)26之间的界面的邻近处具有掺杂浓度峰值。因此，生长n型外延层26时产生的自动掺杂影响能够被减小，并且能够可靠地实现所期望的浓度分布。
根据本优选实施例的结构的优点在于，除了与优选实施例1相符的效果外，在硅衬底1与p型埋层4之间形成势垒，并且硅衬底中吸收的光无法通过势垒，因而载流子复合，这使得扩散电流分量减小。当为p型外延层5和阳极29选择低浓度和合适的膜厚时，能够实现完全耗尽，从而能够实现更高速度。进一步，在载流子移向阳极埋层11的情况下，由于P型埋层4的存在，串联电阻被减小，这使得可以实现更高速度。
光学半导体器件的优选实施例3
参考附图描述根据本发明的光学半导体器件的优选实施例3。
图5为图示说明根据优选实施例3的光学半导体器件结构的截面图。在图5中，30表示低浓度p型阳极埋层，而31表示低浓度p型阳极扩散层(第三扩散层)。该结构的其它部分与优选实施例1的部分相同。
图6图示说明了光电二极管2深度方向的浓度分布，其中32表示阳极有效浓度分布。图中示出的附图标记的其它部分与图5中所示的附图标记相同。
低浓度阳极埋层30在p型外延层(第一外延层)5与n型外延层(第二外延层)26之间的界面的邻近处具有掺杂浓度峰值。
进一步，低浓度阳极扩散层(第三扩散层)31在n型外延层(第二外延层)26的表面的邻近处具有掺杂浓度峰值。
如此构造，除在n型外延层26的生长过程中减少了自动掺杂之外，还在阳极有效浓度分布32中形成浓度的梯度变化。从而形成位梯度，并且载流子在p型外延层5的深度方向移动的速度被提高。结果，光电二极管2能够实现更高速度。
制造光学半导体器件的方法的优选实施例1
图7A-7E为图示说明根据本发明制造光学半导体器件的方法中优选实施例1的加工步骤的截面图。40表示光电二极管，41表示NPN晶体管，42表示低浓度p型硅衬底，43表示p型埋层，44表示NPN晶体管41的集电极的n型埋层，45表示低浓度n型外延层(第二外延层)，46表示低浓度p型阳极扩散层(第一扩散层)，47表示具有高于n型外延层45的浓度的n型阱层，48表示LOCOS隔离层，而49表示高浓度n型阴极层(第二扩散层)。
首先，通过离子注入或类似方法在硅衬底42中选择性地形成p型埋层43和n型埋层44(见图7A)。
接着，在硅衬底42上生长n型外延层(第二外延层)45(例如，膜厚：约1μm，浓度：约5×1014cm-3)(见图7B)。
然后，在高能条件下(例如，加速能量：200kev，掺杂量：1×1011cm-2)，通过离子注入方法在n型外延层(第二外延层)45中光电二极管40的区域中选择性地形成p型阳极扩散层(第一扩散层)46，使得掺杂浓度峰值在硅衬底42与n型外延层(第二外延层)45之间的界面的邻近处。之后，通过离子注入或类似方法，在NPN晶体管41的区域中选择性地形成n型阱层47，然后，形成LOCOS隔离层48(见图7C)。
进一步，在p型阳极扩散层(第一扩散层)46上形成阴极层(第二扩散层)49和NPN晶体管41的基极/发射极扩散层(见图7D)。最后，形成场膜和电极，从而形成光电二极管40和NPN晶体管41(见图7E)。
以下给出到目前为止所描述的加工步骤的概要。
一种制造光学半导体器件的方法，该光学半导体器件在同一衬底42上被提供有光接收元件40和晶体管41，该方法包括：
a)在第一导电类型(p型)的半导体衬底42上形成具有低掺杂浓度的第二导电类型(n型)的第二外延层45的步骤；
b)通过离子注入法在第二外延层45中选择性地形成具有低掺杂浓度的第一导电类型(p型)的第一扩散层46，以使第一扩散层在半导体衬底42与第二外延层45之间的界面中具有其掺杂浓度峰值的步骤；
c)在第一扩散层46的上部形成具有高掺杂浓度的第二导电类型(n型)的第二扩散层49的步骤；以及
d)在第二外延层45中选择性地形成晶体管41的步骤，其中
第一扩散层46和第二扩散层49构成光接收元件40。
制造光学半导体器件的方法的优选实施例2
图8A-8E为图示说明根据本发明制造光学半导体器件的方法的优选实施例2的加工步骤的截面图。在图中，50表示低浓度p型阳极埋层(第二埋层)。结构的其它部分与图7中所示的相同。
首先，通过离子注入或类似方法，在硅衬底42中选择性地形成p型埋层43、n型埋层44和阳极埋层(第二埋层)50(见图8A)。在形成过程中，设置条件以使阳极埋层(第二埋层)50在硅衬底42的表面的邻近处具有其掺杂浓度峰值(例如，加速能量：30keV，掺杂量：1×1011cm-2)。
接着，在硅衬底42上生长n型外延层(第二外延层)45(例如，膜厚：1μm，浓度：5×1014cm-3)(见图8B)。
然后，在n型外延层45中，通过离子注入或类似方法在NPN晶体管41的区域中选择性地形成n型阱层47，之后，形成LOCOS隔离层48(见图8C)。此时，提供热处理使阳极埋层(第二埋层)50扩散到n型外延层(第二外延层)45的表面上。
进一步，在阳极埋层(第二埋层)50上形成阴极层(第二扩散层)49和NPN晶体管41的基极/发射极扩散层(见图8D)。最后，形成场膜和电极，从而形成光电二极管40和NPN晶体管41(见图8E)。
到目前为止所描述的加工步骤可以被概括如下。
一种制造光学半导体器件的方法，该光学半导体器件在同一衬底42上被提供有光接收元件40和晶体管41，该方法包括：
a)在第一导电类型(p型)的半导体衬底42的上部选择性地形成第一导电类型(p型)的第二埋层50的步骤，所述第二埋层具有低掺杂浓度并且在半导体衬底42的表面上具有其掺杂浓度峰值；
b)在半导体衬底42上形成具有低掺杂浓度的第二导电类型(n型)的第二外延层45的步骤；
c)在第二外延层45的上部形成具有高掺杂浓度并且被接合到第二埋层50的第二导电类型(n型)的第二扩散层49的步骤；和
d)在第二外延层45中选择性地形成晶体管41的步骤，其中
第二埋层50和第二扩散层49构成光接收元件40。
制造光学半导体器件的方法的优选实施例3
图9A-9E为图示说明根据本发明制造光学半导体器件的方法的优选实施例3的加工步骤的截面图。在图中，51表示低浓度p型阳极扩散层(第三扩散层)。结构的其它部分与图8中所示的部分相同。
首先，通过离子注入或类似方法，在硅衬底42中选择性地形成p型埋层43、n型埋层44和阳极埋层(第二埋层)50(见图9A)。在形成过程中，设置条件以使阳极埋层(第二埋层)50在硅衬底42的表面的邻近处具有其掺杂浓度峰值(例如，加速能量：200keV，掺杂量：1×1011cm-2)。
之后，在硅衬底42上生长n型外延层(第二外延层)45(例如，膜厚：1μm，浓度：5×1014cm-3)(见图9B)。
接着，通过离子注入或类似方法(例如，加速能量：30keV，掺杂量：1×1011cm-2)，在n型外延层(第二外延层)45中光电二极管40的区域中选择性地形成阳极扩散层(第三扩散层)51，以使阳极扩散层51在n型外延层(第二外延层)45的表面的邻近处具有其掺杂浓度峰值，并且被连接至阳极埋层(第二埋层)50。进一步，通过离子注入或类似方法，在NPN晶体管41的区域中选择性地形成n型阱层47。之后，形成LOCOS隔离层48(见图9C)。
进一步，在阳极扩散层(第三扩散层)51上形成阴极层(第二扩散层)49和NPN晶体管41的基极/发射极扩散层(见图9D)。最后，形成场膜和电极，从而形成光电二极管40和NPN晶体管41(见图9E)。
到目前为止所描述的加工步骤可以被概括如下。
根据优选实施例1或2的制造光学半导体器件的方法在步骤b)和c)之间进一步包括e)在第一扩散层45的上部或第二埋层50的上部，选择性地形成第一导电类型(p型)的第三扩散层51，第三扩散层51在第二外延层45的表面上具有其掺杂浓度峰值。
制造光学半导体器件的方法的优选实施例4
图10A-10E为图示说明根据本发明制造光学半导体器件的优选实施例4的加工步骤的截面图。在图中，52表示高浓度p型埋层(第一埋层)，而53表示低浓度p型外延层(第一外延层)。该结构的其它部分与图7中所示的相同。
首先，通过离子注入或类似方法，在硅衬底42中形成p型埋层(第一埋层)52，之后生长p型外延层(第一外延层)53(见图10A和10B)。
接着，通过离子注入或类似方法，在p型外延层53中选择性地形成p型埋层43和n型埋层44(见图10B)。
然后，在p型外延层(第一外延层)53上生长n型外延层(第二外延层)45(例如，膜厚：1μm，浓度5×1014cm-3)(见图10C)。生长n型外延层45时，形成薄膜(例如约0.2μm)，并且停止硅烷基原料气体的供应以使所形成的薄膜被保持原样，或者所形成的薄膜一度被从外延炉中取出。然后，外延层45的剩余膜厚部分(例如约0.8μm)被再次生长(所谓的盖外延生长(Capping epitaxial growth))。在这种情况下，来自埋层的自动掺杂能够被减小更多。
接下来，在n型外延层(第二外延层)45中，分别在光电二极管40的区域中以及在NPN晶体管41的区域中选择性地形成p型阳极扩散层(第一扩散层)46和n型阱层47。之后，形成LOCOS隔离层48(见图10D)。
进一步，在阳极扩散层(第一扩散层)46上形成阴极层(第二扩散层)49和NPN晶体管41的基极/发射极扩散层(见图10E)。最后，形成场膜和电极，从而形成光电二极管40和NPN晶体管41(见图10F)。
以下给出到目前为止所描述的加工步骤的概要。
根据优选实施例1、2或3的制造光学半导体器件的方法在步骤a)之前进一步包括f1)在半导体衬底42的上部形成具有高掺杂浓度的第一导电类型(p型)的第一埋层52的步骤以及f2)在第一埋层52上形成具有低掺杂浓度的第一导电类型(p型)的第一外延层53的步骤。
在这些优选实施例中，采用了硅衬底。然而，可以使用的衬底不必局限于此，而是可以使用例如在长波长区域中使用的锗衬底或化合物衬底。
在本发明中，使用p-i-n光电二极管作为光接收元件；然而，不必说也可以选择雪崩光电二极管或光电晶体管。进一步，不必说的是可以由PNP晶体管或MOS晶体管来代替在本说明书中用作晶体管的NPN晶体管。
在本发明中，半导体衬底和第一外延层是p型的；但自然也可以是n型的。
工业实用性
本发明对于所谓的OEIC是有用的，在OEIC中，以其高速度和高性能为特征的晶体管以及以其高速度和高光接收灵敏度为特征的光接收元件被集成在同一衬底上。

Claims (16)

1、一种光学半导体器件，其在同一衬底上被提供有光接收元件和晶体管，该光学半导体器件包括：
被形成在第一导电类型的半导体衬底上、具有低掺杂浓度的第二导电类型的第二外延层；
被选择性地形成在所述第二外延层上、具有低掺杂浓度的第一导电类型的第一扩散层；和
被形成在所述第一扩散层的上部、具有高掺杂浓度的第二导电类型的第二扩散层，其中
所述第一扩散层和所述第二扩散层构成所述光接收元件，所述晶体管被形成在所述第二外延层中，并且
所述第一扩散层在所述半导体衬底与所述第二外延层之间的界面中具有其掺杂浓度峰值。
2、一种光学半导体器件，其在同一衬底上被提供有光接收元件和晶体管，该光学半导体器件包括：
被形成在第一导电类型的半导体衬底的上部、具有高掺杂浓度的第一导电类型的埋层；
被形成在所述埋层上、具有低掺杂浓度的第一导电类型的第一外延层；
被形成在所述第一外延层上、具有低掺杂浓度的第二导电类型的第二外延层；
被选择性地形成在所述第二外延层上、具有低掺杂浓度的第一导电类型的第一扩散层；和
被形成在所述第一扩散层的上部、具有高掺杂浓度的第二导电类型的第二扩散层，其中
所述第一扩散层和所述第二扩散层构成所述光接收元件，所述晶体管被形成在所述第二外延层中，并且
所述第一扩散层在所述第一外延层与所述第二外延层之间的界面中具有其掺杂浓度峰值。
3、根据权利要求1所述的光学半导体器件，进一步包括被选择性地形成在所述第二外延层中的第二导电类型的阱层，其中所述晶体管被形成在所述阱层中。
4、根据权利要求2所述的光学半导体器件，进一步包括被选择性地形成在所述第二外延层中的第二导电类型的阱层，其中所述晶体管被形成在所述阱层中。
5、根据权利要求1所述的光学半导体器件，进一步包括被选择性地形成在所述第二外延层中的第一导电类型的阱层，其中所述晶体管被形成在所述阱层中。
6、根据权利要求2所述的光学半导体器件，进一步包括被选择性地形成在所述第二外延层中的第一导电类型的阱层，其中所述晶体管被形成在所述阱层中。
7、根据权利要求1所述的光学半导体器件，在所述第一扩散层的上部进一步包括第一导电类型的第三扩散层，该第三扩散层在所述第二外延层的表面上具有其掺杂浓度峰值。
8、根据权利要求2所述的光学半导体器件，在所述第一扩散层的上部进一步包括第一导电类型的第三扩散层，该第三扩散层在所述第二外延层的表面上具有其掺杂浓度峰值。
9、一种制造光学半导体器件的方法，该光学半导体器件在同一衬底上被提供有光接收元件和晶体管，该方法包括：
a)在第一导电类型的半导体衬底上形成具有低掺杂浓度的第二导电类型的第二外延层的步骤；
b)通过离子注入法在所述第二外延层中选择性地形成具有低掺杂浓度的第一导电类型的第一扩散层，以使所述第一扩散层在所述半导体衬底与所述第二外延层之间的界面中具有其掺杂浓度峰值的步骤；
c)在所述第一扩散层的上部形成具有高掺杂浓度的第二导电类型的第二扩散层的步骤；和
d)在所述第二外延层中选择性地形成所述晶体管的步骤，其中
所述第一扩散层和所述第二扩散层构成所述光接收元件。
10、一种制造光学半导体器件的方法，该光学半导体器件在同一衬底上被提供有光接收元件和晶体管，该方法包括：
a)在第一导电类型的半导体衬底的上部选择性地形成第一导电类型的第二埋层的步骤，所述第二埋层具有低掺杂浓度并且在所述半导体衬底的表面上具有其掺杂浓度峰值；
b)在所述半导体衬底上形成具有低掺杂浓度的第二导电类型的第二外延层的步骤；
c)在所述第二外延层的上部，形成具有高掺杂浓度并且被接合到所述第二埋层的第二导电类型的第二扩散层的步骤；和
d)在所述第二外延层中选择性地形成所述晶体管的步骤，其中
所述第二埋层和所述第二扩散层构成所述光接收元件。
11、根据权利要求9所述的制造光学半导体器件的方法，在所述步骤b)和c)之间进一步包括，
e)在所述第一扩散层的上部或所述第二埋层的上部，选择性地形成第一导电类型的第三扩散层的步骤，所述第三扩散层在所述第二外延层的表面上具有其掺杂浓度峰值。
12、根据权利要求10所述的制造光学半导体器件的方法，在所述步骤b)和c)之间进一步包括，
e)在所述第一扩散层的上部或所述第二埋层的上部，选择性地形成第一导电类型的第三扩散层的步骤，所述第三扩散层在所述第二外延层的表面上具有其掺杂浓度峰值。
13、根据权利要求9所述的制造光学半导体器件的方法，在所述步骤a)之前进一步包括：
f1)在所述半导体衬底的上部形成具有高掺杂浓度的第一导电类型的第一埋层的步骤；
f2)在所述第一埋层上形成具有低掺杂浓度的第一导电类型的第一外延层的步骤。
14、根据权利要求10所述的制造光学半导体器件的方法，在所述步骤a)之前进一步包括：
f1)在所述半导体衬底的上部形成具有高掺杂浓度的第一导电类型的第一埋层的步骤；
f2)在所述第一埋层上形成具有低掺杂浓度的第一导电类型的第一外延层的步骤。
15、根据权利要求9所述的制造光学半导体器件的方法，其中
所述第二外延层以两个不同的阶段被生长。
16、根据权利要求10所述的制造光学半导体器件的方法，其中
所述第二外延层以两个不同的阶段被生长。
CNA2007800189990A 2006-05-24 2007-04-03 光学半导体器件及其制造方法 Pending CN101454906A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143986/2006 2006-05-24
JP2006143986A JP2007317768A (ja) 2006-05-24 2006-05-24 光半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN101454906A true CN101454906A (zh) 2009-06-10

Family

ID=38723121

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800189990A Pending CN101454906A (zh) 2006-05-24 2007-04-03 光学半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7863701B2 (zh)
EP (1) EP2023404A4 (zh)
JP (1) JP2007317768A (zh)
CN (1) CN101454906A (zh)
WO (1) WO2007135809A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880521A (zh) * 2018-09-06 2020-03-13 夏普株式会社 摄像面板及其制造方法
CN115084298A (zh) * 2022-06-10 2022-09-20 电子科技大学 一种cmos图像传感器及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227775A (ja) * 2006-02-24 2007-09-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8390090B2 (en) 2008-12-01 2013-03-05 Nec Corporation Semiconductor device and method of manufacturing the same
JP5131181B2 (ja) * 2008-12-24 2013-01-30 ソニー株式会社 半導体装置の製造方法
JP5493430B2 (ja) 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US9018721B1 (en) * 2010-11-18 2015-04-28 The United States Of America As Represented By The Secretary Of The Navy Beta voltaic semiconductor photodiode fabricated from a radioisotope
US8368159B2 (en) * 2011-07-08 2013-02-05 Excelitas Canada, Inc. Photon counting UV-APD
US9305907B2 (en) * 2013-03-22 2016-04-05 Stmicroelectronics S.R.L. Optoelectronic integrated device including a photodetector and a MOSFET transistor, and manufacturing process thereof
JP6302216B2 (ja) * 2013-11-08 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102528615B1 (ko) * 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9671351B2 (en) * 2014-04-24 2017-06-06 Stmicroelectronics S.R.L. Multi-sensor optical device for detecting chemical species and manufacturing method thereof
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
JP2017037907A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US10438987B2 (en) * 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
JP6678549B2 (ja) * 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード
IT201700035910A1 (it) * 2017-03-31 2018-10-01 St Microelectronics Srl Dispositivo optoelettronico per la rilevazione selettiva di composti organici volatili e relativo procedimento di fabbricazione
CN111295094A (zh) * 2017-10-09 2020-06-16 泰尔茂比司特生物技术有限公司 冻干容器及使用冻干容器的方法
EP3705907A1 (en) * 2019-03-04 2020-09-09 Infineon Technologies AG Time of flight sensor device and time of flight sensor arrangement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122267A (ja) * 1986-11-12 1988-05-26 Canon Inc 光センサ
JPH0391959A (ja) * 1989-09-04 1991-04-17 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓデバイスと一体化したフォトダイオード
JP3122118B2 (ja) 1990-07-25 2001-01-09 ソニー株式会社 半導体装置
JPH09219534A (ja) 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
DE69637636D1 (de) * 1995-12-06 2008-09-25 Sony Corp Aus einer Fotodiode und einem bipolaren Element bestehende Halbleitervorrichtung und Verfahren zur Herstellung
JP3449590B2 (ja) * 1996-05-16 2003-09-22 シャープ株式会社 回路内蔵受光素子
JPH1041488A (ja) * 1996-07-19 1998-02-13 Nec Corp 回路内蔵受光素子
JP3170463B2 (ja) * 1996-09-30 2001-05-28 シャープ株式会社 回路内蔵受光素子
TW423103B (en) * 1997-01-27 2001-02-21 Sharp Kk Divided photodiode
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3317942B2 (ja) 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
JP2001284629A (ja) * 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
JP3976185B2 (ja) * 2001-10-31 2007-09-12 シャープ株式会社 受光素子、回路内蔵受光素子および光ピックアップ
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
JP2003264309A (ja) 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
JP2004119632A (ja) * 2002-09-25 2004-04-15 Sharp Corp 回路内蔵受光素子およびその検査方法
JP2004172212A (ja) * 2002-11-18 2004-06-17 Sharp Corp 半導体受光装置、これを備えた光学装置および半導体受光装置の製造方法
KR20050001077A (ko) * 2003-06-27 2005-01-06 삼성전기주식회사 수광소자 및 증폭소자가 일체 형성된 반도체 장치 및 그제조방법
JP2005183722A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 受光素子を有する半導体装置
JP2007299890A (ja) * 2006-04-28 2007-11-15 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880521A (zh) * 2018-09-06 2020-03-13 夏普株式会社 摄像面板及其制造方法
CN115084298A (zh) * 2022-06-10 2022-09-20 电子科技大学 一种cmos图像传感器及其制备方法
CN115084298B (zh) * 2022-06-10 2024-02-02 电子科技大学 一种cmos图像传感器及其制备方法

Also Published As

Publication number Publication date
EP2023404A4 (en) 2009-12-23
US7982276B2 (en) 2011-07-19
EP2023404A1 (en) 2009-02-11
US20090140367A1 (en) 2009-06-04
US7863701B2 (en) 2011-01-04
JP2007317768A (ja) 2007-12-06
US20110062544A1 (en) 2011-03-17
WO2007135809A1 (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
CN101454906A (zh) 光学半导体器件及其制造方法
US8030728B2 (en) Optical semiconductor device
CN1156010C (zh) 半导体器件及其制造方法
CN101449389A (zh) 光学半导体器件及其制造方法
US6492702B2 (en) Circuit-incorporating light receiving device
KR20060106753A (ko) 반도체수광장치 및 그 제조방법
JP2006165487A (ja) 受光素子およびその製造方法
US20090261441A1 (en) Optical semiconductor device
JP2004087979A (ja) 受光素子およびその製造方法並びに回路内蔵型受光素子
JP2006210494A (ja) 光半導体装置
CN101764138B (zh) 设有光电二极管的半导体装置及其制造方法和光盘装置
CN102232248B (zh) 半导体器件及其制造方法
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP2001352093A (ja) 半導体受光装置
JPH06291352A (ja) 受光素子および回路内蔵受光素子
KR100463425B1 (ko) 광픽업용 광검출기 집적회로의 포토다이오드 셀 구조 및그 제조 방법
JP2002118280A (ja) 半導体受光装置
JP2013122997A (ja) フォトダイオード、半導体受光素子、及びそれらの製造方法
JP2004103668A (ja) 受光素子および回路内蔵受光素子
JP2005251805A (ja) 半導体受光装置
CN105164787A (zh) 具有不同光电二极管结构的光电检测器阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication