CN101356650A - 半导体装置和显示装置 - Google Patents
半导体装置和显示装置 Download PDFInfo
- Publication number
- CN101356650A CN101356650A CNA2006800509335A CN200680050933A CN101356650A CN 101356650 A CN101356650 A CN 101356650A CN A2006800509335 A CNA2006800509335 A CN A2006800509335A CN 200680050933 A CN200680050933 A CN 200680050933A CN 101356650 A CN101356650 A CN 101356650A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- semiconductor device
- circuit element
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 273
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 65
- 239000010408 film Substances 0.000 claims description 668
- 238000000034 method Methods 0.000 claims description 97
- 238000004519 manufacturing process Methods 0.000 claims description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 73
- 239000010409 thin film Substances 0.000 claims description 49
- 238000010276 construction Methods 0.000 claims description 44
- 238000003475 lamination Methods 0.000 claims description 42
- 239000000377 silicon dioxide Substances 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 238000012423 maintenance Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 461
- 229910004298 SiO 2 Inorganic materials 0.000 description 68
- 239000012535 impurity Substances 0.000 description 61
- 239000011159 matrix material Substances 0.000 description 49
- 239000000463 material Substances 0.000 description 40
- 230000015572 biosynthetic process Effects 0.000 description 29
- 238000005755 formation reaction Methods 0.000 description 29
- 239000002356 single layer Substances 0.000 description 27
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 21
- 238000004140 cleaning Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 19
- 238000000137 annealing Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 16
- 239000011521 glass Substances 0.000 description 16
- 230000009471 action Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- -1 boron (B) Chemical class 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 13
- 238000005984 hydrogenation reaction Methods 0.000 description 13
- 238000000059 patterning Methods 0.000 description 12
- 239000011734 sodium Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 239000012528 membrane Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001947 vapour-phase growth Methods 0.000 description 7
- 239000003513 alkali Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052708 sodium Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供在同一基板上具有能够实现高性能化的电路元件和能够实现高耐压化的电路元件、并且能够实现高可靠性的半导体装置和显示装置。本发明的半导体装置在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜、第一导电层和第三绝缘膜的结构，上述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二导电层的结构，上述第一绝缘膜具有最上层由氮化硅构成的叠层结构，上述第二绝缘膜由具有第一绝缘膜的叠层结构的下层部、和包括第一导电层上的第三绝缘膜的结构的上层部构成。
Description
技术领域
本发明涉及半导体装置、其制造方法和显示装置。更详细而言，涉及有源矩阵基板等半导体装置、其制造方法和显示装置。
背景技术
半导体装置是包括利用半导体的电特性的有源元件的电子装置，例如广泛应用于音频设备、通信设备、计算机、家电设备等。其中，作为在基板上具有薄膜晶体管(以下也称为“TFT”)的半导体装置，已知有TFT阵列基板，其被用作有源矩阵驱动方式的液晶显示装置等的结构部件。
然而，近年来，在有源矩阵驱动方式的液晶显示装置中，通过使用多晶硅(以下也称为“p-Si”)作为TFT的半导体材料，将像素电路部和驱动电路部设置在同一基板上的玻璃上系统(system-on-glass)技术正在被充分利用。如果充分利用该技术，则通过一体地形成像素电路部的TFT(以下也称为“像素切换用TFT”)和驱动电路部的TFT(以下也称为“驱动电路用TFT”)，能够实现液晶显示装置的小型化、低耗电和高可靠性。但是，对于像素切换用TFT和驱动电路用TFT，所要求的特性不同。即，对于像素切换用TFT，为了抑制对比度的降低或面板内的画质的不均匀而要求低的断开电流，与此相对，对于驱动电路用TFT，为了实现驱动电路的高速动作而要求低阈值电压(Vth)化、Vth偏差降低和高的导通电流。因此，为了满足这些要求特性，需要在像素切换用TFT与驱动电路用TFT之间设置结构上的差异等。
作为这样的方法，已知有例如使像素切换用TFT的栅极绝缘膜的膜厚比驱动电路用TFT的栅极绝缘膜的膜厚大的方法。例如，公开有以下的薄膜半导体装置：该薄膜半导体装置在同一基板上形成有矩阵电路部TFT(像素切换用TFT)和周边电路部TFT(驱动电路用TFT)，矩阵电路部TFT在半导体层与栅电极之间具有两层结构的栅极绝缘膜，周边电路部TFT具有一层结构的栅极绝缘膜(例如参照专利文献1)。在该薄膜半导体装置中，周边电路部TFT的栅极绝缘膜具有由氧化硅或氮化硅构成的单层结构，矩阵电路部TFT的栅极绝缘膜，下层部具有与周边电路部TFT的栅极绝缘膜相同的结构，上层部具有由氧化硅或氮化硅构成的单层结构。但是，根据该结构，在矩阵电路部TFT中，不可能连续形成栅极绝缘膜的上层部和下层部两层，在该上层部与下层部的界面存在大量的陷阱(trap)，因此，在栅极绝缘膜的下层部具有由氧化硅构成的单层结构的情况下，矩阵电路部TFT的可靠性降低，在这一点上有改善的余地。此外，栅极绝缘膜的上层部通过溅射或者等离子体CVD法形成，因此，栅极绝缘膜的下层部在具有由氧化硅构成的单层结构的情况下，在栅极绝缘膜的上层部的形成工序中会受到等离子体损伤，结果，矩阵电路部TFT的可靠性进一步降低，在这一点上有改善的余地。另一方面，在矩阵电路部TFT中，在栅极绝缘膜的下层部由氮化硅构成的情况下，不能在栅极绝缘膜与半导体层(多晶硅层)之间形成优质的界面，因此，不能获得良好的TFT特性，在这一点上有改善的余地。
此外，还公开有以下的半导体装置的制造方法：在形成构成栅极绝缘膜的绝缘膜以后，通过蚀刻将该绝缘膜的规定的区域选择性地除去，由此形成栅极绝缘膜的厚度不同的第一和第二场效应型晶体管(例如参照专利文献2)。然而，根据该制造方法，被蚀刻的绝缘膜具有单层结构，因此，在通过干蚀刻进行上述蚀刻的情况下，通过蚀刻除去而形成的部分受到等离子体损伤，因此，使可靠性降低，在这一点上有改善的余地。
因此，在现有的制造方法中，在同一基板上制作像素切换用TFT和驱动电路用TFT的情况下，任一种TFT都会使栅极绝缘膜劣化或受到损伤，可靠性变差，因此目前也未能量产化。
专利文献1：日本专利特开平第5-335573号公报
专利文献2：日本专利特开第2005-72461号公报
发明内容
本发明鉴于上述现状而做出，其目的在于提供一种在同一基板上具有能够实现高性能化的电路元件和能够实现高耐压化的电路元件、并且能够实现高可靠性的半导体装置和显示装置。
本发明人对以下的半导体装置的制造方法进行了各种研究，该半导体装置在基板上具有第一薄膜晶体管(第一电路元件)和第二薄膜晶体管(第二电路元件)，第一薄膜晶体管具有依次叠层有第一半导体层、第一栅极绝缘膜(第一绝缘膜)、第一栅电极(第一导电层)和第三绝缘膜的结构，第二薄膜晶体管具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二栅极绝缘膜(第二绝缘膜)、和第二栅电极(第二导电层)的结构，本发明人着眼于形成上述第一栅极绝缘膜和第二栅极绝缘膜的方法。
另外，本发明人对依次包括以下工序的方法进行了研究：例如，如图18(a)～(d)所示，在第一半导体层15a和第二半导体层15c上形成由氧化硅(SiO2)构成的第一栅极绝缘膜4a、和第二栅极绝缘膜9的下层部4c的工序(图18(a))；形成第一栅电极5的工序(图18(b))；形成由氮化硅(SiNx)等构成的第三绝缘膜(也可以是第三绝缘膜的一部分，即下层部、中层部或上层部)6a和第二栅极绝缘膜9的上层部6c的工序(图18(c))；和形成第二栅电极8的工序(图18(d))。根据该方法，能够通过共同的工序形成第一绝缘膜4a、和第二栅极绝缘膜9的下层部4c，并且能够通过共同的工序形成第三绝缘膜6a和第二栅极绝缘膜9的下层部6c，因此，如图18(d)所示，能够简便地形成由SiO2的单层构成的第一栅极绝缘膜4a、以及具有由SiO2构成的下层部4c和由SiNx等构成的上层部6c的二层结构的第二栅极绝缘膜9。
但是，根据该方法，在图18(b)所示的工序中，通常从实现微细化的观点出发，第一栅电极5通过对金属膜等进行干蚀刻而形成。因而，本发明人发现，在该工序中，由不耐等离子体的SiO2构成的第一栅极绝缘膜4a、和第二栅极绝缘膜9的下层部4c被暴露于等离子体而受到损伤，因此第一TFT50a和第二TFT50c的可靠性降低。此外，在图18(c)所示的工序中，通常从膜厚均匀性和台阶覆盖性等观点出发，由SiNx等构成的第三绝缘膜6a、和第二栅极绝缘膜9的上层部6c使用等离子体化学气相生长(CVD)法形成。因而，本发明人还发现，在该工序中，第二栅极绝缘膜9的下层部4c也受到等离子体损伤，导致可靠性降低。
另外，如图18(a)～(c)所示，第一TFT50a的第一栅极绝缘膜4a和第三绝缘膜6a将工序分离而形成，第二TFT50c的第二栅极绝缘膜9的下层部4c和上层部6c将工序分离而形成。因此，在第一栅极绝缘膜4a与第三绝缘膜6a的界面、以及第二栅极绝缘膜9的下层部4c与上层部6c的界面，附着有硼(B)、钠(Na)、磷(P)、重金属等可动离子(杂质)。本发明人发现，该杂质由于在后面的工序中进行退火等，扩散到第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c内、进而扩散到第一半导体层15a和第二半导体层15c内，因此，第一TFT50a和第二TFT50c的可靠性进一步降低。
因此，本发明人着眼于第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c的结构。而且，发现SiNx具有高的等离子体耐性，并对图19(a)～(c)所示的方法进行了研究。本发明人发现，如图19(a)所示，将第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c的结构形成为最上层由SiNx构成的叠层结构，由此，在图19(b)和(c)所示的工序中，能够保护第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c不受等离子体损伤。
此外，本发明人发现，由于SiNx也具有防止(阻挡)杂质扩散的功能，所以，附着在第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c上的杂质在膜表面被捕获，由此，在后面的退火工序等中，能够抑制杂质扩散到第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c内、进而扩散到第一半导体层15a和第二半导体层15c内，从而能够抑制第一TFT50a和第二TFT50c的可靠性的降低。另外，本发明人发现，通过使第一栅极绝缘膜4a和第二栅极绝缘膜9的下层部4c的结构形成为叠层结构，作为构成第一栅极绝缘膜4a的最下层7a和第二栅极绝缘膜9的下层部4c的最下层7c的材料，除了SiNx以外，还能够选择与第一半导体层15a和第二半导体层15c形成优质的界面的材料(例如SiO2等)，因此能够确保第一TFT50a和第二TFT50c的良好的特性。
由以上所述，本发明人发现，能够确保第一TFT50a和第二TFT50c的可靠性、同时能够实现第一TFT50a的高性能化和第二TFT50c的高耐压化，结果，能够实现在同一基板上具有这些TFT的半导体装置的量产化。此外，本发明人发现，不仅顶栅(top-gate)结构的TFT，本发明还能够应用于在基板上具有2个以上底栅(bottom-gate)结构、双栅(dual-gate)结构的TFT、和保持电容元件等电路元件的半导体装置，从而想到能够很好地解决上述课题，并完成本发明。
即，本发明是一种半导体装置(以下也称为“第一半导体装置”)，其在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜、第一导电层和第三绝缘膜的结构，上述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜和第二导电层的结构，其中，上述第一绝缘膜具有最上层由氮化硅构成的叠层结构，上述第二绝缘膜由具有第一绝缘膜的叠层结构的下层部、和包括第一导电层上的第三绝缘膜的结构的上层部构成(例如，参照图1)。
本发明还是一种半导体装置(以下也称为“第二半导体装置”)，其在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜和第一导电层的结构，上述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜和第二导电层的结构，其中，上述第二绝缘膜由如下两部分构成：最上层由氮化硅构成的下层部、和具有第一绝缘膜的结构的上层部(例如，参照图2(a))。
本发明还是一种半导体装置(以下也称为“第三半导体装置”)，其在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一导电层、第一绝缘膜和第一半导体层的结构，上述第二电路元件具有依次叠层有第二导电层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二半导体层的结构，其中，上述第一绝缘膜具有最下层由氮化硅构成的结构，上述第二绝缘膜由下层部和具有第一绝缘膜的结构的上层部构成(例如，参照图3(a))。
本发明还是一种半导体装置(以下也称为“第四半导体装置”)，其在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一导电层、第一绝缘膜和第一半导体层的结构，上述第二电路元件具有依次叠层有第二导电层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二半导体层的结构，其中，上述第二绝缘膜由具有第一绝缘膜的结构的下层部、和最下层由氮化硅构成的上层部构成(例如，参照图4(a))。
首先，对本发明的第一半导体装置进行详细叙述。
本发明的第一半导体装置在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜、第一导电层和第三绝缘膜的结构，上述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜和第二导电层的结构。作为上述第一半导体装置的优选方式，可以举出例如：(1)第一电路元件和第二电路元件为薄膜晶体管(TFT)的方式；和(2)第一电路元件为TFT、第二电路元件为保持电容元件的方式。在(1)的情况下，当设第一电路元件为第一TFT、设第二电路元件为第二TFT时，因为第一TFT的栅极绝缘膜(第一绝缘膜)的膜厚比第二TFT的栅极绝缘膜(第二绝缘膜)的膜厚小，所以，第一电路元件能够作为能够实现比第二电路元件高速动作的高性能TFT起作用，第二电路元件能够作为绝缘破坏电压比第一电路元件的绝缘破坏电压大的高耐压TFT起作用。此外，在(2)的情况下，当设第一电路元件为第三TFT、设第二电路元件为保持电容元件时，因为第一绝缘膜(第三TFT的栅极绝缘膜)的膜厚比第二绝缘膜(保持电容元件的绝缘膜)的膜厚小，所以，第一电路元件能够作为能够实现高速动作的高性能TFT起作用，第二电路元件能够作为绝缘破坏电压大的高耐压的保持电容元件起作用。
此外，作为上述第一半导体装置内的TFT，能够举出顶栅结构的TFT、双栅结构的TFT等，从微细化的观点出发，优选顶栅结构的TFT。
上述第一绝缘膜具有最上层由氮化硅(SiNx)构成的叠层结构(例如，参照图1)。SiNx具有高的等离子体耐性，因此，由于上述第一绝缘膜具有SiNx层作为最上层，能够不对第一绝缘膜造成等离子体损伤，通过等离子体蚀刻(等离子体灰化)等干蚀刻形成第一导电层。即，能够在保持第一绝缘膜的可靠性的同时，实现第一导电层的微细化、进而实现第一电路元件的微细化。此外，由于SiNx具有防止杂质扩散的功能，所以，附着在第一绝缘膜的SiNx层上的硼(B)、钠(Na)、磷(P)、重金属等可动离子(杂质)照原样在SiNx层的表面被捕获，结果能够抑制杂质扩散到第一绝缘膜内、进而扩散到第一半导体层内。因而，能够抑制由第一电路元件(TFT等)的特性变动(偏移)引起的可靠性降低。另外，由于上述第一绝缘膜具有叠层结构，所以能够与构成最上层的材料(SiNx)分别独立地选择构成上述第一绝缘膜的最下层的材料。即，通过选择与第一半导体层形成优质的界面的材料(例如SiO2等)作为构成上述第一绝缘膜的最下层的材料，对于第一电路元件，能够确保良好的漏极电压(Id)对栅极电压(Vg)特性(传输(transfer)特性)等。另外，由于上述第一绝缘膜具有SiNx层作为最上层，所以，在第一导电层上设置有层间绝缘膜(SiNx膜)的情况下，能够降低由于层间绝缘膜的应力而受到类似于等离子体损伤的损伤。而且，由于上述第一绝缘膜具有由介电常数高的SiNx构成的层，能够降低等效氧化膜厚(Equivalent Oxide Thickness：EOT)，因此，能够实现第一电路元件的更高性能化。
上述第二绝缘膜由具有第一绝缘膜的叠层结构的下层部、和包括第一导电层上的第三绝缘膜的结构的上层部构成(例如，参照图1)。由于上述第二绝缘膜的下层部具有叠层数和叠层顺序与第一绝缘膜的叠层结构相同的结构、即具有最上层由SiNx构成的叠层结构，所以，能够不对第二绝缘膜的下层部造成等离子体损伤，通过等离子体蚀刻等干蚀刻形成第一导电层，并能够通过等离子体CVD法等形成第二绝缘膜的上层部。因而，能够在保持第二绝缘膜的可靠性的同时，实现第一导电层的微细化、进而实现第一电路元件的微细化。此外，由于上述第二绝缘膜的下层部具有叠层结构，所以能够与构成该下层部的最上层的材料(SiNx)分别独立地选择构成上述第二绝缘膜的最下层的材料。即，通过选择与第二半导体层形成优质的界面的材料(例如SiO2等)作为构成上述第二绝缘膜的最下层的材料，对于第二电路元件，能够确保良好的传输特性等。另外，上述第二绝缘膜的下层部和上层部通过分别的工序形成，构成该下层部的最上层的SiNx具有防止杂质的扩散的功能，因此，附着在第二绝缘膜的下层部上的可动离子(杂质)照原样在SiNx层的表面被捕获，结果能够抑制杂质扩散到第二绝缘膜的下层部内、进而扩散到第二半导体层内。因而，能够抑制由第二TFT的特性变动(偏移)引起的可靠性降低。而且，由于上述第二绝缘膜的下层部具有由介电常数高的SiNx构成的层，能够使第二绝缘膜的物理膜厚增加，因此能够实现第二电路元件的更高耐压化。另外，由于上述第二绝缘膜的上层部包括第一导电层上的第三绝缘膜的结构，所以，能够削减上述第二绝缘膜的上层部的形成时的图案化工序等，从而能够实现制造工序的简化。
因此，根据本发明的第一半导体装置，能够实现充分确保可靠性、并在同一基板上具有能够实现高性能化的电路元件和能够实现高耐压化的电路元件的半导体装置的量产化。
上述第一绝缘膜和第二绝缘膜的下层部的结构，只要是叠层结构、即由2层以上的层构成的结构，也可以是例如由三层以上的层构成的结构。作为构成上述第一绝缘膜和第二绝缘膜中的SiNx层以外的层的材料，没有特别限定，能够举出：氧化硅(SiO2)；作为介电常数比SiO2的介电常数低的材料的SiOF、SiOC等；和作为介电常数比SiO2的介电常数高的材料的二氧化钛(TiO2)、三氧化二铝(A12O3)、五氧化二钽(Ta2O5)等氧化钽、二氧化铪(HfO2)、二氧化锆(ZrO2)等。上述第二绝缘膜的下层部和上述第一绝缘膜可以包括通过同一工序形成的(一体化)的层，优选构成第一绝缘膜的全部的层与构成第二绝缘膜的下层部的层分别通过同一工序形成。
与此相对，上述第二绝缘膜的上层部和上述第三绝缘膜的结构既可以是单层结构，也可以是叠层结构。因此，对于它们，最上层或者最下层，除了为叠层结构中的最上的层或者最下的层的情况以外，还包括指单层结构中的同一层的情况。作为第二绝缘膜的上层部的方式，能够举出(1)具有第三绝缘膜的中层部的结构的方式、(2)具有第三绝缘膜的下层部的结构的方式、(3)具有第三绝缘膜的上层部的结构的方式、(4)具有第三绝缘膜的整体的结构的方式，但是从实现形成第三绝缘膜时的图案化工序等的削减的观点出发，优选(2)和(3)的方式，特别优选(4)的方式。此外，(1)的方式中的中层部只要至少不包括最上层和最下层即可，可以由1层构成，也可以由2层以上构成。(2)的方式中的下层部只要至少包括第三绝缘膜的最下层即可，可以由1层构成，也可以由2层以上构成。(3)的方式中的上层部只要至少包括第三绝缘膜的最上层即可，可以由1层构成，也可以由2层以上构成。
作为上述第三绝缘膜的材料，能够举出：氧化硅(SiO2)；作为介电常数比SiO2的介电常数低的材料的SiOF、SiOC等；和作为介电常数比SiO2的介电常数高的材料的氮化硅(SiNx)、二氧化钛(TiO2)、三氧化二铝(Al2O3)、五氧化二钽(Ta2O5)等氧化钽、二氧化铪(HfO2)、二氧化锆(ZrO2)等。
作为上述氮化硅(SiNx)没有特别限定，优选使用四氮化三硅(Si3N4)等。此外，通过等离子体化学气相生长(CVD)法形成的SiNx层，无论x值为多少都具有高的等离子体耐性和防止杂质扩散功能，因此优选。另外，构成第一绝缘膜的最上层和第二绝缘膜的下层部的最上层的SiNx层的膜厚，例如为10nm的情况下，也能够得到本发明的作用效果。此外，由于硅氧氮化物(SiNO)也具有高的等离子体耐性，所以能够优选作为SiNx的代替材料使用，但是从具有更高的等离子体耐性的观点出发，更优选SiNx。
本发明的第一半导体装置，只要在基板上具有上述第一电路元件和第二电路元件作为构成要素，可以有其他的构成要素也可以没有其他的构成要素，没有特别限定。
作为构成上述第一半导体层和第二半导体层的材料，从廉价性和量产性的观点出发，优选硅(Si)，其中，从实现高迁移率的观点出发，更优选多晶硅(p-Si)、连续晶界结晶(CG)硅等。此外，第一半导体层和第二半导体层的材料也可以不同，但是从实现制造工序的简化的观点出发，优选相同。上述第一半导体层和第二半导体层，从抑制玻璃基板的收缩的观点出发，优选通过低温工艺形成。上述第一半导体层和第二半导体层的形状优选为岛状，作为上述岛状，例如能够举出长方体形状、四角锥台形状等角锥台形状、倒角锥台形状、圆锥台形状、和椭圆锥台形状。
上述第一导电层和第二导电层，从抑制第一绝缘膜和第二绝缘膜的内部的声子振动的观点出发，优选构成为包括金属，例如使用含有铝(Al)、钽(Ta)、钨(W)、钼(Mo)等的化合物或者这些金属的叠层结构。此外，上述第一导电层和第二导电层的材料既可以相同也可以不同。此外，上述第一导电层和第二导电层的结构既可以是单层结构也可以是叠层结构。
作为上述基板，优选具有绝缘性的基板(绝缘基板)，例如能够举出玻璃基板、塑料基板。
以下详细说明本发明的第一半导体装置的优选方式。
优选上述第二绝缘膜的上层部的最下层由氮化硅或氧化硅构成。由此，能够将附着在作为上述第二绝缘膜的下层部的最上层的SiNx层上的杂质，在该SiNx层与作为上述第二绝缘膜的上层部的最下层的SiNx层或SiO2层的界面上捕获。从而，能够提高第二电路元件的可靠性，因此，能够更充分地确保本发明的第一半导体装置的可靠性。此外，优选第三绝缘膜的最下层由氮化硅或氧化硅构成。由此，能够将附着在作为上述第一绝缘膜的最上层的SiNx层上的杂质，在该SiNx层与作为第三绝缘膜(配置在第一绝缘膜上的部分中的不隔着第一导电层而配置在第一绝缘膜上的部分)的最下层的SiNx层或SiO2层的界面上捕获。从而，能够提高第一电路元件的可靠性，因此能够更充分地确保本发明的第一半导体装置的可靠性。此外，更优选第二绝缘膜的上层部的最下层由氮化硅构成。此外，更优选第三绝缘膜的最下层由氮化硅构成。由此，构成杂质附着的界面的膜材料相同，因此，界面的匹配性优异，能够使得难以产生电荷。
从更有效地得到本发明的作用效果的观点出发，优选作为上述第一绝缘膜的最上层的SiNx层和作为第三绝缘膜的最下层的SiNx层的形成方法相同。此外，从更有效地得到本发明的作用效果的观点出发，优选作为上述第二绝缘膜的上层部的最下层的SiNx层和作为下层部的最上层的SiNx层的形成方法相同。
优选上述第一绝缘膜的最下层和第二绝缘膜的最下层由氧化硅构成。SiO2层能够与由硅(Si)等构成的半导体层形成优质的界面，因此能够进一步提高第一电路元件和第二电路元件的特性。
优选上述第二绝缘膜的下层部和上述第一绝缘膜具有依次叠层有氧化硅层和氮化硅层的结构、上述第二绝缘膜的上层部为氮化硅层或氧化硅层。由于上述第二绝缘膜的下层部和上述第一绝缘膜具有依次叠层有SiO2和SiNx层的结构，杂质在第一绝缘膜中在SiNx层上被捕获，在第二绝缘膜中在SiNx层之间或者SiNx层与SiO2层之间的界面上被捕获，因此，能够进一步确保第一电路元件和第二电路元件的可靠性。此外，由此，在第一绝缘膜和第二绝缘膜两者中，在最下层形成有与由硅(Si)等构成的半导体层的界面特性优异的SiO2层，因此，能够进一步提高第一电路元件和第二电路元件的特性。另外，由于上述第二绝缘膜的上层部为SiNx层，能够不对第二绝缘膜造成等离子体损伤，通过等离子体蚀刻等干蚀刻形成第二导电层。从而，能够保持第二绝缘膜的可靠性，并实现第二导电层的微细化、进而实现第二电路元件的微细化。
此外，根据与上述同样的理由，更优选上述第二绝缘膜的下层部和上述第一绝缘膜具有依次叠层有氧化硅层和氮化硅层的结构、上述第二绝缘膜的上层部为氮化硅层。
优选上述第一半导体装置的第一电路元件和第二电路元件为薄膜晶体管。由此，能够实现充分地确保可靠性、并在同一基板上具有能够实现高性能化的TFT和能够实现高耐压化的TFT的半导体装置的量产化。
更优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的薄膜晶体管。根据这样的第一半导体装置(有源矩阵基板)，通过将能够实现高性能化的第一电路元件作为驱动电路部的TFT使用，能够实现驱动电路部的高速动作。此外，通过将能够实现高耐压化并且能够降低断开电流的第二电路元件作为像素电路部的TFT使用，能够抑制对比度的降低和面板内的画质的降低。
在上述第一电路元件和第二电路元件为薄膜晶体管的情况下，优选上述第一电路元件或第二电路元件具有贯通氮化硅层的接触孔。上述SiNx层具有等离子体耐性，因此，通过在接触蚀刻工序中在从SiNx膜的下面到上面的范围内、即SiNx膜残留在蚀刻表面的状态下停止干蚀刻，其后进行湿蚀刻，能够不对第一半导体层等造成等离子体损伤而形成接触孔，结果能够更充分地确保第一电路元件或第二电路元件的可靠性。此外，通过使用干蚀刻，还能够实现接触孔的微细化、进而实现第一电路元件或第二电路元件的微细化。
此外，在本说明书中，接触孔是至少贯通第一电路元件或第二电路元件的栅极绝缘膜的孔，通常在接触孔的内部形成有与半导体层连接的具有导电性的层。此外，干蚀刻也可以是反应性离子蚀刻，但通常是等离子体蚀刻。
优选上述第一半导体装置的第一电路元件为薄膜晶体管、第二电路元件为保持电容元件。由此，能够实现充分地确保可靠性、并在同一基板上具有能够实现高性能化的TFT和能够实现高耐压化的保持电容元件的半导体装置的量产化。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的保持电容元件。根据这样的第一半导体装置(有源矩阵基板)，通过将能够实现高性能化的第一电路元件作为驱动电路部的TFT使用，能够实现驱动电路部的高速动作。此外，通过将能够实现高耐压化的第二电路元件作为像素电路部的保持电容元件使用，能够抑制面板内的画质的降低。
本发明还是一种半导体装置的制造方法，其为上述第一半导体装置的制造方法，上述制造方法通过同一工序形成第二绝缘膜的下层部和第一绝缘膜。由此，与通过分别的工序形成第二绝缘膜的下层部和第一绝缘膜的方法相比，能够将制造工序简化。此外，优选上述第二绝缘膜的下层部和上述第一绝缘膜使用等离子体CVD法形成。
本发明还是一种半导体装置的制造方法，其为上述第一半导体装置的制造方法，上述制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的上层部。由此，与通过分别的工序形成第三绝缘膜的至少一部分和第二绝缘膜的上层部的方法相比，能够将制造工序简化。此外，优选上述第三绝缘膜的至少一部分和第二绝缘膜的上层部使用等离子体CVD法形成。此外，从进一步将制造工序简化的观点出发，更优选上述第二绝缘膜的下层部和上述第一绝缘膜通过同一工序形成、并且上述第三绝缘膜的至少一部分和第二绝缘膜的上层部通过同一工序形成。
接着，对本发明的第二半导体装置进行详细叙述。
本发明的第二半导体装置在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜和第一导电层的结构，上述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜和第二导电层的结构，其中，上述第二绝缘膜由如下两部分构成：最上层由氮化硅构成的下层部、和具有第一绝缘膜的结构的上层部(例如，参照图2(a))。本发明的第二半导体装置，在第二绝缘膜的下层部的最上层由氮化硅构成的这点上与上述第一半导体装置相同(例如参照图1和图2(a))。因此，根据本发明的第二半导体装置，关于第二电路元件，能够得到与第一半导体装置同样的作用效果。
上述第二绝缘膜的上层部和上述第一绝缘膜的结构可以是单层结构，也可以是叠层结构。上述第二绝缘膜的上层部和上述第一绝缘膜可以包括通过同一工序形成的(一体化)的层，在上述第二绝缘膜的上层部和上述第一绝缘膜的结构为叠层结构的情况下，优选构成第一绝缘膜的全部的层与构成第二绝缘膜的上层部的层分别通过同一工序形成。
与此相对，上述第二绝缘膜的下层部的结构也可以是单层结构，但是优选为叠层结构。由于上述第二绝缘膜的下层部具有叠层结构，能够选择与第二半导体层形成优质的界面的SiO2等，作为构成第二绝缘膜(的下层部)的最下层的材料，结果，对于第二电路元件，能够确保良好的传输特性等。
此外，优选上述第一导电层和第二导电层通过同一工序形成。
作为本发明的第二半导体装置的优选方式，与本发明的第一半导体装置的优选方式同样。以下，列举上述第二半导体装置的优选方式，但是关于其详细的说明，由于与本发明的第一半导体装置的优选方式重复，所以省略。
优选上述第一电路元件在第一半导体层下具有第三绝缘膜、上述第二绝缘膜的下层部包括第一半导体层下的第三绝缘膜的结构(例如参照图2(b))。由此，通过削减形成上述第二绝缘膜的下层部时的图案化工序等，能够实现制造工序的简化。
此外，上述第三绝缘膜的结构可以是单层结构，也可以是叠层结构。此外，作为第二绝缘膜的下层部的方式，能够举出(1)具有第三绝缘膜的中层部的结构的方式、(2)具有第三绝缘膜的下层部的结构的方式、(3)具有第三绝缘膜的上层部的结构的方式、和(4)具有第三绝缘膜的整体的结构的方式，从实现形成第三绝缘膜时的图案化工序等的削减的观点出发，优选(2)和(3)的方式，更优选(4)的方式。
优选上述第一绝缘膜的最下层和上述第二绝缘膜的上层部的最下层由氮化硅或氧化硅构成。由此，能够将附着在作为第二绝缘膜的下层部的最上层的SiNx层上的杂质，在SiNx层之间或者SiNx层与SiO2层之间的界面上捕获，从而能够更充分地确保第一电路元件和第二电路元件的可靠性。
优选上述第一绝缘膜的最下层和第二绝缘膜的最下层由氧化硅构成。由此，能够与第一半导体层和第二半导体层形成优质的界面，因此，能够进一步提高第一电路元件和第二电路元件的特性。
优选上述第一绝缘膜、和第二绝缘膜的下层部、以及第二绝缘膜的上层部具有依次叠层有氧化硅层和氮化硅层的结构。由于第一绝缘膜的最下层由SiO2构成，所以能够与由硅(Si)等构成的第一半导体层形成优质的界面，因此，能够进一步提高第一电路元件的特性。此外，由于第一绝缘膜的最上层由SiNx构成，所以能够不对第一绝缘膜造成等离子体损伤，通过干蚀刻形成第一导电层和第二导电层。另外，由于第二绝缘膜的下层部的最下层由SiO2构成，所以能够与由Si等构成的第二半导体层形成优质的界面，因此能够进一步提高第二电路元件的特性。另外，由于第二绝缘膜的下层部的最上层由SiNx构成，所以能够不对第二绝缘膜造成等离子体损伤，通过干蚀刻形成第一半导体层，并且杂质在该SiNx层上被捕获，因此能够进一步确保第二电路元件的可靠性。而且，由于第二绝缘膜的上层部的最上层由SiNx构成，所以能够不对第二绝缘膜造成等离子体损伤，通过干蚀刻形成第一导电层和第二导电层。
优选上述第二半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的薄膜晶体管。
在上述第一电路元件和第二电路元件为薄膜晶体管的情况下，优选上述第一电路元件或第二电路元件具有贯通氮化硅层的接触孔。
优选上述第二半导体装置的第一电路元件为薄膜晶体管、第二电路元件为保持电容元件。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的保持电容元件。
由此，能够得到与本发明的第一半导体装置同样的作用效果。
本发明还是一种半导体装置的制造方法，其为上述第二半导体装置的制造方法，上述制造方法通过同一工序形成第二绝缘膜的上层部和第一绝缘膜。
本发明还是一种半导体装置的制造方法，其为上述第二半导体装置的制造方法，上述制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的下层部。
由此，能够得到与本发明的第一半导体装置的制造方法同样的作用效果。
接着，对本发明的第三半导体装置进行详细叙述。
本发明的第三半导体装置在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一导电层、第一绝缘膜和第一半导体层的结构，上述第二电路元件具有依次叠层有第二导电层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二半导体层的结构，其中，上述第一绝缘膜具有最下层由氮化硅构成的结构，上述第二绝缘膜由下层部和具有第一绝缘膜的结构的上层部构成(例如，参照图3(a))。本发明的第三半导体装置，除了在第一电路元件和第二电路元件中，半导体层、绝缘膜和导电层的叠层顺序上下相反，以及第二绝缘膜的下层部(相当于第一半导体装置的第二绝缘膜的上层部)的结构不必特定以外，与第一半导体装置相同(例如参照图1和图3(a))。因此，根据本发明的第三半导体装置，关于上述第二电路元件，除了由于第二绝缘膜的下层部具有叠层结构所起到的作用效果以外，能够得到与第一半导体装置同样的作用效果。
此外，作为上述第三半导体装置内的TFT，能够举出底栅结构的TFT、双栅结构的TFT等，但是优选底栅结构的TFT。
上述第二绝缘膜的上层部和上述第一绝缘膜的结构也可以是单层结构，但是优选为叠层结构。由于上述第一绝缘膜具有叠层结构，所以，能够与构成第一绝缘膜的最下层的材料(SiNx)分别独立地，选择与第一半导体层形成优质的界面的SiO2等，作为构成第一绝缘膜的最上层的材料，结果，对于第一电路元件，能够确保良好的传输特性等。此外，由于上述第二绝缘膜的上层部具有叠层结构，所以能够与构成第二绝缘膜的上层部的最下层的材料(SiNx)分别独立地，选择与第二半导体层形成优质的界面的SiO2等，作为构成第二绝缘膜(的上层部)的最上层的材料，结果，对于第二电路元件，也能够确保良好的传输特性等。
优选上述第二绝缘膜的下层部的最下层由氮化硅构成。由此，能够防止来自由玻璃基板等构成的基板的Na等可动离子的扩散，确保TFT等第二电路元件的可靠性。
作为本发明的第三半导体装置的优选方式，与本发明的第一半导体装置的优选方式同样。以下，列举上述第三半导体装置的优选方式，但是关于其详细的说明，由于与本发明的第一半导体装置的优选方式重复，所以省略。
优选上述第一电路元件在第一导电层下具有第三绝缘膜、上述第二绝缘膜的下层部包括第一导电层下的第三绝缘膜的结构(例如参照图3(b))。由此，通过削减形成上述第二绝缘膜的下层部时的图案化工序等，能够实现制造工序的简化。
此外，上述第三绝缘膜的结构可以是单层结构，也可以是叠层结构。此外，作为第二绝缘膜的下层部的方式，能够举出(1)具有第三绝缘膜的中层部的结构的方式、(2)具有第三绝缘膜的下层部的结构的方式、(3)具有第三绝缘膜的上层部的结构的方式、(4)具有第三绝缘膜的整体的结构的方式，从实现形成第三绝缘膜时的图案化工序等的削减的观点出发，优选(2)和(3)的方式，更优选(4)的方式。
优选上述第二绝缘膜的下层部的最上层由氮化硅构成。
优选上述第二绝缘膜的下层部的最上层由氧化硅构成。
优选上述第一绝缘膜的最上层和上述第二绝缘膜的最上层由氧化硅构成。
优选上述第二绝缘膜的上层部和上述第一绝缘膜具有依次叠层有氮化硅层和氧化硅层的结构、上述第二绝缘膜的下层部为氮化硅层。
优选上述第二绝缘膜的上层部和上述第一绝缘膜具有依次叠层有氮化硅层和氧化硅层的结构、上述第二绝缘膜的下层部为氧化硅层。
优选上述第三半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的薄膜晶体管。
优选上述第三半导体装置的第一电路元件为薄膜晶体管、第二电路元件为保持电容元件。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的保持电容元件。
由此，能够得到与本发明的第一半导体装置同样的作用效果。
本发明还是一种半导体装置的制造方法，其为上述第三半导体装置的制造方法，上述制造方法通过同一工序形成第二绝缘膜的上层部和第一绝缘膜。
本发明还是一种半导体装置的制造方法，其为上述第三半导体装置的制造方法，上述制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的下层部。由此，能够得到与本发明的第一半导体装置的制造方法同样的作用效果。
接着，对本发明的第四半导体装置进行详细叙述。
本发明的第四半导体装置在基板上具有第一电路元件和第二电路元件，上述第一电路元件具有依次叠层有第一导电层、第一绝缘膜和第一半导体层的结构，上述第二电路元件具有依次叠层有第二导电层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二半导体层的结构，其中，上述第二绝缘膜由具有第一绝缘膜的结构的下层部、和最下层由氮化硅构成的上层部构成(例如，参照图4(a))。
本发明的第四半导体装置，在第二绝缘膜的上层部的最下层由SiNx构成这点上，与上述第三半导体装置相同(例如参照图3和图4(a))。因此，根据本发明的第四半导体装置，关于上述第二电路元件，能够得到与第三半导体装置同样的作用效果。
此外，作为上述第四半导体装置内的TFT，能够举出底栅结构的TFT、双栅结构的TFT等，但是优选底栅结构的TFT。
上述第一绝缘膜的结构和第二绝缘膜的下层部也可以是单层结构，但是优选为叠层结构。由于上述第一绝缘膜具有叠层结构，所以，即使在如后所述需要在第一绝缘膜内设置SiNx层的情况下，也能够选择与第一半导体层形成优质的界面的SiO2等作为构成第一绝缘膜的最上层的材料，结果，对于第一电路元件，能够确保良好的传输特性等。此外，由于上述第二绝缘膜的下层部具有叠层结构，所以，即使在如上所述需要选择SiO2等作为构成第一绝缘膜的最上层、即第二绝缘膜的下层部的最上层的材料的情况下，也能够选择SiNx作为构成第二绝缘膜的下层部的最下层的材料，结果，叠层膜中的SiNx能够防止来自由玻璃基板等构成的基板的Na等可动离子的扩散，确保TFT等第二电路元件的可靠性。
上述第二绝缘膜的上层部的结构也可以是单层结构，但是优选为叠层结构。由于上述第二绝缘膜的上层部具有叠层结构，所以，能够与构成最下层的材料(SiNx)分别独立地，选择与第二半导体层形成优质的界面的SiO2等作为构成第二绝缘膜(的上层部)的最上层的材料，结果，对于第二电路元件，也能够确保良好的传输特性等。
此外，优选上述第一导电层和第二导电层通过同一工序形成。
作为本发明的第四半导体装置的优选方式，与本发明的第一半导体装置的优选方式同样。以下，列举上述第四半导体装置的优选方式，但是关于其详细的说明，由于与本发明的第一半导体装置的优选方式重复，所以省略。
优选上述第一电路元件在第一半导体层上具有第三绝缘膜、上述第二绝缘膜的上层部包括第一半导体层上的第三绝缘膜的结构(例如参照图4(b))。由此，通过削减形成上述第二绝缘膜的上层部时的图案化工序等，能够实现制造工序的简化。
此外，上述第三绝缘膜的结构可以是单层结构，也可以是叠层结构。此外，作为上述第二绝缘膜的上层部的方式，能够举出(1)具有第三绝缘膜的中层部的结构的方式、(2)具有第三绝缘膜的下层部的结构的方式、(3)具有第三绝缘膜的上层部的结构的方式、(4)具有第三绝缘膜的整体的结构的方式，从实现形成第三绝缘膜时的图案化工序等的削减的观点出发，优选(2)和(3)的方式，更优选(4)的方式。
优选上述第一绝缘膜的最上层和上述第二绝缘膜的下层部的最上层由氮化硅构成。
优选上述第一绝缘膜的最上层和上述第二绝缘膜的下层部的最上层由氧化硅构成。
优选上述第一绝缘膜的最上层和上述第二绝缘膜的最上层由氧化硅构成。
优选上述第二绝缘膜的下层部和上述第一绝缘膜为氮化硅层、上述第二绝缘膜的上层部具有依次叠层有氮化硅层和氧化硅层的结构。
优选上述第二绝缘膜的下层部和上述第一绝缘膜为氧化硅层、上述第二绝缘膜的上层部具有依次叠层有氮化硅层和氧化硅层的结构。
优选上述第四半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的薄膜晶体管。
优选上述第四半导体装置的第一电路元件为薄膜晶体管、第二电路元件为保持电容元件。
优选上述第一电路元件为驱动电路部的薄膜晶体管、上述第二电路元件为像素电路部的保持电容元件。
由此，能够得到与本发明的第一半导体装置同样的作用效果。
本发明还是一种半导体装置的制造方法，其为上述第四半导体装置的制造方法，上述制造方法通过同一工序形成第二绝缘膜的下层部和第一绝缘膜。
本发明还是一种半导体装置的制造方法，其为上述第四半导体装置的制造方法，上述制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的上层部。
由此，能够得到与本发明的第一半导体装置的制造方法同样的作用效果。
本发明还是一种显示装置，该显示装置构成为包括上述第一半导体装置、第二半导体装置、第三半导体装置或第四半导体装置。由于本发明的第一半导体装置、第二半导体装置、第三半导体装置和第四半导体装置的可靠性优异，所以能够降低显示装置的不良率或提高成品率。此外，由于能够在同一基板上设置像素电路部的TFT和周边电路部的TFT，所以能够提供玻璃上系统(system-on-glass)显示装置，从而能够实现显示装置的小型化、低耗电和高可靠性。作为上述显示装置，优选液晶显示装置、有机场致发光显示装置等。
发明效果
根据本发明的半导体装置，能够不对栅极绝缘膜造成损伤、并且不使杂质扩散到栅极绝缘膜或半导体层内，在同一基板上形成栅极绝缘膜的膜厚不同的TFT，因此，能够充分地确保可靠性，并且能够对每个TFT实现高性能化和高耐压化。
具体实施方式
以下举出实施方式，更详细地对本发明进行说明，但是本发明并不是只限定于这些实施方式。
(实施方式1)
图5是表示本发明的实施方式1的有源矩阵基板(半导体装置)的结构的截面示意图。
本实施方式的有源矩阵基板，如图5所示，在玻璃基板10上具有：驱动电路用偏置结构(offset structure)的顶栅(top-gate)型N沟道TFT(第一电路元件)100a和顶栅型P沟道TFT(第一电路元件)100b、以及像素切换用LDD(Lightly Doped Drain：轻掺杂漏极)结构的顶栅型N沟道TFT(第二电路元件)200等。如图5所示，TFT100a、100b的栅极绝缘膜(第一绝缘膜)具有氧化硅(SiO2)膜16和氮化硅(SiNx)膜17的二层结构。与此相对，TFT200的栅极绝缘膜(第二绝缘膜)具有SiO2膜16、SiNx膜17和SiNx膜18的三层结构。
以下，使用图6-1(a)～(f)和图6-2(a)～(g)说明本实施方式的有源矩阵基板的制造工序。
首先，如图6-1(a)所示，在玻璃基板10上形成由SiNx构成的氢阻挡和杂质扩散防止膜11、由SiO2构成的缓冲膜12、和非晶硅(a-Si)膜13。其中，氢阻挡和杂质扩散防止膜11的膜厚为50nm，缓冲膜12的膜厚为100nm，a-Si膜13的膜厚为50nm。
接着，如图6-1(b)所示，通过对a-Si膜13照射激光1使其结晶化，形成多晶硅(p-Si)膜14。其中，该结晶化可以使用(1)固相生长(Solid Phase Crystallization；SPC)法、(2)将SPC法与激光照射光组合的方法。
接着，如图6-1(c)所示，通过将p-Si膜14图案化为各TFT的尺寸，形成p-Si层(第一半导体层)15a、15b和p-Si层(第二半导体层)15c。
接着，为了除去杂质和有机膜，进行紫外线(UV)清洗、臭氧(O3)清洗、氢氟酸(HF)清洗、水清洗或碱清洗等。接着，如图6-1(d)所示暴露于氢(H2)等离子体或者H2气体2之后，如图6-1(e)所示，形成SiO2膜16和SiNx膜17。在本实施方式中，SiO2膜16和SiNx膜17通过等离子体化学气相生长(CVD)法连续成膜。其中，SiO2膜16和SiNx膜17的膜厚均为30nm。
接着，使用溅射法或CVD法等堆积金属膜以后，使用蚀刻气体进行图案化，由此，如图6-1(f)所示，形成栅电极(第一导电层)21a、21b。其中，作为栅电极21a、21b的材料，能够使用例如含有铝(Al)、钽(Ta)、钨(W)、钼(Mo)等的化合物或者这些金属的叠层结构。此外，作为蚀刻气体，能够使用六氟化硫(SF6)气体、四氟化碳(CF4)气体或它们与氧(O2)气的混合气体。
接着，在为了除去杂质和有机膜而进行UV清洗、O3清洗、HF清洗、水清洗或碱清洗等以后，如图6-2(a)所示，形成SiNx膜18。在本实施方式中，SiNx膜18的膜厚为60nm。其中，作为该绝缘膜18的结构，优选本实施方式这样的仅由SiNx膜构成的单层结构、和由膜厚20nm的SiNx膜(下层)和膜厚20nm的SiO2膜(上层)构成的叠层结构，但是也能够使用仅由SiO2构成的单层结构、和由SiO2膜(下层)和SiNx膜(上层)构成的叠层结构等。
接着，如图6-2(b)所示，形成栅电极(第二导电层)21c。栅电极21c的材料、膜厚和形成方法，可以与栅电极21a、21b不同，例如可以与源电极相同。
接着，如图6-2(c)所示，在形成覆盖栅电极21c的光致抗蚀剂层19以后，向p-Si层15a～15c中注入杂质3。具体而言，向p-Si层15a和15c中注入磷离子(P+)，向p-Si层15b中注入硼离子(B+)。此外，在除去光致抗蚀剂层19以后，向p-Si层15c中进一步注入低浓度的磷离子(P+)。由此，在p-Si层15a中自我匹配地形成偏置(offset)区域22和n型的高浓度杂质区域23a，在p-Si层15b中自我匹配地形成偏置区域22和p型的高浓度杂质区域24a，在p-Si层15c中形成n型的高浓度杂质区域23a和n型的低浓度杂质区域(LDD区域)23b。
接下来，通过进行退火(活化退火)使注入的杂质活化。
接着，如图6-2(d)所示，形成层间绝缘膜25。其中，作为层间绝缘膜25的材料，能够使用SiNx、SiO2等。在本实施方式中，层间绝缘膜25为SiO2膜的单层结构，但是也可以是例如SiNx膜(下层)和SiO2膜(上层)的叠层结构。接下来，通过进行退火(氢化退火)使p-Si层15a～15c氢化，使悬空键(dangling bond)(未结合键)终止(终端化)。
接着，进行接触蚀刻。具体而言，首先，如图6-2(e)所示，干蚀刻至SiNx膜17之后，如图6-2(f)所示，湿蚀刻至p-Si层15a～15c，由此形成接触孔27a～27c。
最后，如图6-2(g)所示，形成源电极28a～28c，由此，驱动电路用N沟道TFT100a、驱动电路用P沟道TFT100b和像素切换用N沟道TFT200完成。
根据本实施方式的制造方法，在形成图6-1(f)所示的栅电极21a、21b的工序中，进行对金属膜进行干蚀刻或灰化的处理。但是，此时，具有高的等离子体耐性的SiNx膜17配置在最上层，因此SiO2膜16等不会受到由蚀刻或灰化引起的损害。由于同样的理由，在图6-2(e)的接触蚀刻工序中也能够降低SiO2膜16等受到的等离子体损伤。此外，因为SiNx膜17的形成工序和SiNx膜18的形成工序分离进行，所以硼(B)、钠(Na)、磷(P)、重金属等杂质附着在SiNx膜17上。但是，由于SiNx膜17具有防止(阻挡)杂质扩散的功能，所以在活化退火工序、氢化退火工序等中，能够抑制该杂质扩散到SiO2膜16内、进而扩散到p-Si层15a～15c内。
因此，根据本实施方式的制造方法，能够制作具有高可靠性的有源矩阵基板。
(实施方式2)
图7是表示本发明的实施方式2的有源矩阵基板(半导体装置)的结构的截面示意图。
本实施方式的有源矩阵基板，除了驱动电路用TFT100a、100b具有自对准结构以外，与实施方式1的有源矩阵基板同样。即，本实施方式的有源矩阵基板，如图7所示，在玻璃基板10上具有：驱动电路用自对准结构的顶栅型N沟道TFT(第一电路元件)100a和顶栅型P沟道TFT(第一电路元件)100b、以及像素切换用LDD结构的顶栅型N沟道TFT(第二电路元件)200等。如图7所示，TFT100a、100b的栅极绝缘膜(第一绝缘膜)具有氧化硅(SiO2)膜16和氮化硅(SiNx)膜17的二层结构。与此相对，TFT200的栅极绝缘膜(第二绝缘膜)具有SiO2膜16、SiNx膜17和SiNx膜18的三层结构。
以下，使用图6-1(a)～(f)和图8(a)～(h)，说明本实施方式的有源矩阵基板的制造工序。
首先，进行与实施方式1的图6-1(a)～(f)同样的工序。
接着，如图8(a)所示，向p-Si层15a、15b中注入杂质3。具体而言，向p-Si层15a中注入磷离子(P+)，向p-Si层15b中注入硼离子(B+)。由此，在p-Si层15a中自我匹配地形成n型的高浓度杂质区域23a，在p-Si层15b中自我匹配地形成p型的高浓度杂质区域24a。
接着，在为了除去杂质和有机膜而进行UV清洗、O3清洗、HF清洗、水清洗或碱清洗等以后，如图8(b)所示，形成SiNx膜18。在本实施方式中，SiNx膜18的膜厚为60nm。其中，作为该绝缘膜18的结构，优选本实施方式这样的仅由SiNx膜构成的单层结构、和由膜厚20nm的SiNx膜(下层)和膜厚20nm的SiO2膜(上层)构成的叠层结构，但是也能够使用仅由SiO2构成的单层结构、和由SiO2膜(下层)和SiNx膜(上层)构成的叠层结构等。
接着，如图8(c)所示，形成栅电极(第二导电层)21c。栅电极20c的材料、膜厚和形成方法，可以与栅电极21a、21b不同，例如可以与源电极相同。
接着，如图8(d)所示，形成覆盖栅电极20c的光致抗蚀剂层19以后，向p-Si层15c中注入磷离子(P+)。此外，在除去光致抗蚀剂层19以后，向p-Si层15c中进一步注入低浓度的P+离子。由此，在p-Si层15c中形成n型的高浓度杂质区域23a和n型的LDD区域23b。
接下来，通过进行退火(活化退火)使注入的杂质活化。
接着，如图8(e)所示，形成层间绝缘膜25。其中，作为层间绝缘膜25的材料，能够使用SiNx、SiO2等。在本实施方式中，层间绝缘膜25为SiO2膜的单层结构，但是也可以是例如SiNx膜(下层)和SiO2膜(上层)的叠层结构。
接下来，通过进行退火(氢化退火)使p-Si层15a～15c氢化，使悬空键(未结合键)终止(终端化)。
接着，进行接触蚀刻。具体而言，首先，如图8(f)所示，干蚀刻至SiNx膜17之后，如图8(g)所示，湿蚀刻至p-Si层15a～15c，由此形成接触孔27a～27c。
最后，如图8(h)所示，形成源电极28a～28c，由此，驱动电路用N沟道TFT100a、P沟道TFT100b和像素切换用TFT200完成。
根据本实施方式，通过SiNx膜17，也能够得到与实施方式1同样的作用效果。
(实施方式3)
图9是表示本发明的实施方式3的有源矩阵基板(半导体装置)的结构的截面示意图。
本实施方式的有源矩阵基板，如图9所示，在玻璃基板10上具有：驱动电路用自对准结构的顶栅型N沟道TFT(第一电路元件)100a和顶栅型P沟道TFT(第一电路元件)100b、以及顶栅型N沟道TFT(第二电路元件)200等。如图9所示，TFT100a、100b的栅极绝缘膜(第一绝缘膜)具有氧化硅(SiO2)膜63和氮化硅(SiNx)膜64的二层结构。与此相对，TFT200的栅极绝缘膜(第二绝缘膜)具有SiO2膜61、SiNx膜62、SiO2膜63和SiNx膜64的四层结构。
以下，使用图6-1(a)～(e)和图10(a)～(f)，说明本实施方式的有源矩阵基板的制造工序。
首先，进行与实施方式1的图6-1(a)～(e)同样的工序。
接着，在SiO2膜16和SiNx膜17上形成光致抗蚀剂层以后，通过湿蚀刻将要形成四层结构的栅极绝缘膜的区域以外的区域除去，由此，如图10(a)所示，形成覆盖p-Si层15c的SiO2膜61和SiNx膜62。
接着，为了除去杂质和有机膜，进行紫外线(UV)清洗、臭氧(O3)清洗、氢氟酸(HF)清洗、水清洗或碱清洗等。接下来，如图10(b)所示，形成SiO2膜63和SiNx膜64。在本实施方式中，SiO2膜63和SiNx膜64通过等离子体化学气相生长(CVD)法连续成膜。其中，SiO2膜63和SiNx膜64的膜厚均为20nm。其中，在本实施方式中，采用SiO2膜63和SiNx膜64的二层结构，但是也可以是仅由SiO2膜63构成的单层结构。
接着，如图10(c)所示，使用溅射法或CVD法等堆积金属膜以后，使用蚀刻气体进行图案化，由此，如图10(c)所示，形成栅电极(第一导电层)21a、21b和栅电极(第二导电层)21c。
接着，如图10(d)所示，向p-Si层15a～15c中注入杂质3。具体而言，向p-Si层15a和15c中注入磷离子(P+)，向p-Si层15b中注入硼离子(B+)。由此，在p-Si层15a和15c中自我匹配地形成n型的高浓度杂质区域23a，在p-Si层15b中自我匹配地形成p型的高浓度杂质区域24a。此外，此时，也可以与高浓度杂质区域一起形成LDD(Lightly Doped Drain：轻掺杂漏极)区域。
接下来，通过进行退火(活化退火)使注入的杂质活化。
接着，如图10(e)所示，形成层间绝缘膜25。其中，作为层间绝缘膜25的材料，能够使用SiNx、SiO2等。在本实施方式中，采用SiO2膜的单层结构，但是也可以是例如SiNx膜(下层)和SiO2膜(上层)的叠层结构。
接下来，通过进行退火(氢化退火)使p-Si层15a～15c氢化，使悬空键(未结合键)终止(终端化)。
最后，如图10(f)所示，进行接触蚀刻和源电极28a～28c的形成等，由此，驱动电路用的N沟道TFT100a、P沟道TFT100b和像素切换用的N沟道TFT200完成。
根据本实施方式的制造方法，在形成图10(c)所示的栅电极21a～21c的工序中，进行对金属膜进行干蚀刻或灰化的处理。但是，此时，具有高的等离子体耐性的SiNx膜64配置在最上层，因此SiO2膜63等不会受到由蚀刻或灰化引起的损害。此外，在TFT200中，因为SiNx膜62的形成工序和SiO2膜63的形成工序分离进行，所以硼(B)、钠(Na)、磷(P)、重金属等杂质附着在SiNx膜62上。但是，由于SiNx膜62具有防止(阻挡)杂质扩散的功能，所以在活化退火工序或氢化退火工序等中，能够抑制该杂质扩散到SiO2膜61内、进而扩散到p-Si层15c内。
因此，根据本实施方式的制造方法，能够制作具有高可靠性的有源矩阵基板。
(实施方式4)
图11是表示本发明的实施方式4的有源矩阵基板(半导体装置)的结构的截面示意图。
本实施方式的有源矩阵基板，如图11所示，在玻璃基板10上具有：驱动电路用自对准结构的顶栅型N沟道TFT(第一电路元件)100a和顶栅型P沟道TFT(第一电路元件)100b、以及保持电容(Cs)元件(第二电路元件)300等。如图11所示，TFT100a、100b的栅极绝缘膜(第一绝缘膜)具有氧化硅(SiO2)膜16和氮化硅(SiNx)膜17的二层结构。与此相对，Cs元件300的绝缘膜(第二绝缘膜)具有SiO2膜16、SiNx膜17和SiNx膜18的三层结构。
以下，使用图6-1(a)～(f)和图12(a)～(g)，说明本实施方式的有源矩阵基板的制造工序。
首先，进行与实施方式1的图6-1(a)～(f)同样的工序。
接着，如图12(a)所示，向p-Si层15a～15c中注入杂质3。具体而言，向p-Si层15a、15c中注入磷离子(P+)，向p-Si层15b中注入硼离子(B+)。由此，在p-Si层15a中自我匹配地形成n型的高浓度杂质区域23a，在p-Si层15b中自我匹配地形成p型的高浓度杂质区域24a。此外，p-Si层15c整体形成n型的高浓度杂质区域23a。
接下来，通过进行退火(活化退火)使注入的杂质活化。
接着，为了除去杂质和有机膜而进行紫外线(UV)清洗、臭氧清洗、氢氟酸(HF)清洗、水清洗或碱清洗等以后，如图12(b)所示，形成SiNx膜18。在本实施方式中，SiNx膜18的膜厚为60nm。其中，作为该绝缘膜18的结构，优选本实施方式这样的仅由SiNx膜构成的单层结构、和由膜厚20nm的SiNx膜(下层)和膜厚20nm的SiO2膜(上层)构成的叠层结构，但是也能够使用仅由SiO2构成的单层结构、和由SiO2膜(下层)和SiNx膜(上层)构成的叠层结构等。
接着，使用溅射法或CVD法等堆积金属膜以后，使用蚀刻气体进行图案化，由此，如图12(c)所示，形成保持电容配线(第二导电层)31。保持电容配线31的材料、膜厚和形成方法，可以与栅电极21a、21b不同，例如也可以与源电极相同。
接着，如图12(d)所示，形成层间绝缘膜25。其中，作为层间绝缘膜25的材料，能够使用SiNx、SiO2等。在本实施方式中，层间绝缘膜25为SiO2膜的单层结构，但是也可以是例如SiNx膜(下层)和SiO2膜(上层)的叠层结构。
接下来，通过进行退火(氢化退火)使p-Si层15a～15c氢化，使悬空键(未结合键)终止(终端化)。
接下来，进行接触蚀刻。具体而言，首先，如图12(e)所示，干蚀刻至SiNx膜17之后，如图12(f)所示，湿蚀刻至p-Si层15a～15c，由此形成接触孔27a和27b。
最后，如图12(g)所示，形成源电极28a和28b，由此，驱动电路用N沟道TFT100a、P沟道TFT100b和Cs元件300完成。
根据本实施方式，通过SiNx膜17，也能够得到与实施方式1同样的作用效果。
(实施方式5)
图13是表示本发明的实施方式5的有源矩阵基板(半导体装置)的结构的截面示意图。
本实施方式的有源矩阵基板，如图13所示，在玻璃基板10上具有：驱动电路用自对准结构的底栅(bottom-gate)型N沟道TFT(第一电路元件)400a和底栅型N沟道TFT(第一电路元件)400b、以及像素切换用自对准结构的底栅型N沟道TFT(第二电路元件)500等。如图13所示，TFT400a、400b的栅极绝缘膜(第一绝缘膜)具有氮化硅(SiNx)膜18、氧化硅(SiO2)膜16的二层结构，与此相对，TFT500的栅极绝缘膜(第二绝缘膜)具有SiNx膜17、SiNx膜18和SiO2膜16的三层结构。
以下，使用图14-1(a)～(h)和图14-2(a)～(c)，说明本实施方式的有源矩阵基板的制造工序。
首先，在玻璃基板10上，使用溅射法或CVD法等堆积金属膜以后，使用蚀刻气体进行图案化，由此，如图14-1(a)所示，形成栅电极(第二导电层)21c。
接着，如图14-1(b)所示，通过等离子体化学气相生长(CVD)法，形成SiNx膜17。在本实施方式中，SiNx膜17的膜厚为30nm。
接着，如图14-1(c)所示，形成栅电极(第一导电层)21a、21b。栅电极21a、21b的材料、膜厚和形成方法，可以与栅电极21c不同。
接着，如图14-1(d)所示，形成SiNx膜18、SiO2膜16和非晶硅(a-Si)膜13。SiNx膜18、SiO2膜16和a-Si膜13通过等离子体化学气相生长(CVD)法连续成膜。在本实施方式中，SiNx膜18和SiO2膜16的膜厚均为30nm，a-Si膜13的膜厚为50nm。其中，SiNx膜18和SiO2膜16也可以置换为例如仅膜厚45nm的SiO2膜。
接着，如图14-1(e)所示，通过对a-Si膜13照射激光1使其结晶化，形成多晶硅(p-Si)膜14。其中，该结晶化可以使用(1)固相生长(Solid Phase Crystallization；SPC)法、(2)将SPC法与激光照射光组合的方法。
接着，如图14-1(f)所示，通过将p-Si膜14图案化为各TFT的尺寸，形成p-Si层(第一半导体层)15a、15b和p-Si层(第二半导体层)15c。
接着，为了除去杂质和有机膜，进行紫外线(UV)清洗、臭氧(O3)清洗、氢氟酸(HF)清洗、水清洗或碱清洗等。接着，如图14-1(g)所示，暴露于氢(H2)等离子体或者H2气体2之后，如图14-1(h)所示，形成SiO2膜61和SiNx膜62。在本实施方式中，SiO2膜61和SiNx膜62通过等离子体化学气相生长(CVD)法连续成膜。其中，SiO2膜61和SiNx膜62的膜厚均为30nm。
其中，暴露于H2等离子体或者H2气体2也可以在SiO2膜61形成后进行。
接着，如图14-2(a)所示，在SiNx膜62上形成光致抗蚀剂层68以后，向p-Si层15a～15c中注入杂质3。具体而言，向p-Si层15a、15c中注入磷离子(P+)，向p-Si层15b中注入硼离子(B+)。由此，在p-Si层15a、15c中自我匹配地形成n型的高浓度杂质区域23a，在p-Si层15b中自我匹配地形成p型的高浓度杂质区域24a。
接下来，通过进行退火(活化退火)使注入的杂质活化。
接着，如图14-2(b)所示，形成由SiO2构成的层间绝缘膜25。接下来，通过进行退火(氢化退火)，使p-Si层15a～15c氢化，使悬空键(未结合键)终止(终端化)。
最后，如图14-2(c)所示，进行接触蚀刻和源电极28a～28c的形成等，驱动电路用的N沟道TFT400a、P沟道TFT400b和像素切换用的N沟道TFT500完成。
根据本实施方式的制造方法，SiNx膜17的形成工序和SiNx膜18的形成工序分离进行，因此，硼(B)、钠(Na)、磷(P)、重金属等杂质附着在SiNx膜17上。但是，因为SiNx膜18具有防止(阻挡)杂质扩散的功能，所以在活化退火工序或氢化退火工序等中，能够抑制该杂质扩散到SiO2膜16内、进而扩散到p-Si层15a～15c内。
因此，根据本实施方式的制造方法，能够制作具有高可靠性的有源矩阵基板。
(实施方式6)
图15是表示本发明的实施方式6的有源矩阵基板(半导体装置)的结构的截面示意图。
本实施方式的有源矩阵基板，如图15所示，除了驱动电路用自对准结构的N沟道TFT(第一电路元件)400a、N沟道TFT(第一电路元件)400b、和像素切换用自对准结构的N沟道TFT(第二电路元件)500为双栅(dual-gate)型以外，与实施方式5的有源矩阵基板具有同样的结构。即，本实施方式的制造方法，除了包括形成上层栅电极41a～41c的工序以外，与实施方式5的制造方法相同。因此，根据本实施方式的制造方法，也能够制作具有高可靠性的有源矩阵基板。(实验)等离子体耐性比较试验
在本实验中，进行了对氧化硅(SiO2)和氮化硅(SiNx)的等离子体耐性进行比较的实验。具体而言，对于在形成由膜厚70nm的SiO2层构成的栅极绝缘膜后、实施了氧(O2)等离子体处理(感应耦合等离子体(ICP)条件：Bias 400W)的TFT，调查BTS(bias temperaturestress：偏压温度应力)试验(BTS条件：150℃、+20V、30分钟)前后的阈值电压(Vth)特性的变化。另一方面，对于具有由膜厚50nm的SiO2层(下层)和膜厚40nm的SiNx层(上层)的二层结构构成的栅极绝缘膜()的TFT，也进行了同样的试验。将其结果示于图16和17。
对于未实施过O2等离子体处理的TFT，如图16(a)和17(a)所示，栅极绝缘膜由SiO2层构成的TFT、以及栅极绝缘膜由SiO2层和SiNx层的二层结构构成的TFT，均未在BTS试验的前后发现Vth的变化。但是，对于实施过O2等离子体处理的TFT，栅极绝缘膜由SiO2层构成的TFT，如图16(b)所示，Vth在BTS试验的前后向负方向移动。这可认为是因为：SiO2不耐施加了偏压(Bias)的O2等离子体，栅极绝缘膜在O2等离子体处理工序中受到等离子体损伤而劣化。另一方面，栅极绝缘膜由SiO2层和SiNx层的二层结构构成的TFT，如图17(b)所示，Vth在BTS试验的前后没有变化。这可认为是因为：上层的SiNx层使栅极绝缘膜的整体不受由O2等离子体引起的损伤。此外，在本实验中，SiNx层的膜厚为40nm，但是在膜厚为10nm或20nm的情况(栅极绝缘膜的
)下也能够得到同样的结果。
由以上可知SiNx具有比SiO2高的O2等离子体耐性。
本申请以2006年1月12日申请的日本专利申请2006-005402号为基础，主张基于巴黎公约和进入国的法规的优先权。该申请的内容的整体作为参照被插入本申请中。
本申请说明中的“以上”、“以下”包括该数值。即，“以上”是表示不少于(该数值和该数值以上)。
附图说明
图1是表示本发明的第一半导体装置的结构的一个例子的截面示意图。
图2(a)和(b)是表示本发明的第二半导体装置的结构的一个例子的截面示意图。
图3(a)和(b)是表示本发明的第三半导体装置的结构的一个例子的截面示意图。
图4(a)和(b)是表示本发明的第四半导体装置的结构的一个例子的截面示意图。
图5是表示本发明的实施方式1的有源矩阵基板的结构的截面示意图。
图6-1(a)～(f)是表示本发明的实施方式1的有源矩阵基板的制造工序的前一半的截面示意图。
图6-2(a)～(g)是表示本发明的实施方式1的有源矩阵基板的制造工序的后一半的截面示意图。
图7是表示本发明的实施方式2的有源矩阵基板的结构的截面示意图。
图8(a)～(h)是表示本发明的实施方式2的有源矩阵基板的制造工序的截面示意图。
图9是表示本发明的实施方式3的有源矩阵基板的结构的截面示意图。
图10(a)～(f)是表示本发明的实施方式3的有源矩阵基板的制造工序的截面示意图。
图11是表示本发明的实施方式4的有源矩阵基板的结构的截面示意图。
图12(a)～(g)是表示本发明的实施方式4的有源矩阵基板的制造工序的截面示意图。
图13是表示本发明的实施方式5的有源矩阵基板的结构的截面示意图。
图14-1(a)～(h)是表示本发明的实施方式5的有源矩阵基板的制造工序的前一半的截面示意图。
图14-2(a)～(c)是表示本发明的实施方式5的有源矩阵基板的制造工序的后一半的截面示意图。
图15是表示本发明的实施方式6的有源矩阵基板的结构的截面示意图。
图16(a)是表示由SiO2构成的TFT的BTS试验前后的阈值电压(Vth)特性的变化的图，(b)是表示实施了O2等离子体处理的该TFT在BTS试验前后的Vth特性的变化的图。其中，图中的实线表示BTS试验前的Vth特性，虚线表示BTS试验后的Vth特性。
图17(a)是表示由SiO2层(下层)和SiNx层(上层)的两层结构构成的TFT的BTS试验前后的Vth特性的变化的图。(b)是表示实施了O2等离子体处理的TFT在BTS试验前后的Vth特性的变化的图。其中，图中的实线表示BTS试验前的Vth特性，虚线表示BTS试验后的Vth特性。
图18(a)～(d)是表示现有的半导体装置的制造方法的截面示意图。
图19(a)～(d)是表示本发明的半导体装置的制造方法的一个例子的截面示意图。
符号说明
1：激光
2：氢(H2)等离子体或H2气体
3：杂质
4a：第一栅极绝缘膜(第一绝缘膜)
4c：第二栅极绝缘膜(第二绝缘膜)的下层部
5：第一栅电极(第一导电层)
6a：第三绝缘膜(其下层部、中层部、上层部或整体)
6c：第二栅极绝缘膜(第二绝缘膜)的上层部
7a：第一栅极绝缘膜(第一绝缘膜)的最下层
7c：第二栅极绝缘膜(第二绝缘膜)的下层部的最下层
8：第二栅电极(第二导电层)
8a：第一栅电极(第一导电层)
8c：第二栅电极(第二导电层)
9：第二栅极绝缘膜(第二绝缘膜)
10：玻璃基板(基板)
11：氢阻挡(hydrogen barrier)和杂质扩散防止膜
12：缓冲膜
13：非晶硅(a-Si)膜
14：多晶硅(p-Si)膜
15a、15b：p-Si层(第一半导体层)
15c：p-Si层(第二半导体层)
16、61、63：氧化硅(SiO2)膜
17、18、62、64：氮化硅(SiNx)膜
19、68：光致抗蚀剂层
21a、21b：栅电极(第一导电层)
21c：栅电极(第二导电层)
22：偏置(offset)区域
23a：n型的高浓度杂质区域
23b：n型的低浓度杂质区域(LDD区域)
24a：p型的高浓度杂质区域
25：层间绝缘膜
27a～27c：接触孔
28a～28c：源电极
31：保持电容配线(第二导电层)
35：金属膜
41a～41c：上层栅电极
50a：第一TFT(第一电路元件)
50c：第二TFT(第二电路元件)
70a：第一栅极绝缘膜(第一绝缘膜)
70b：第三绝缘膜(其下层部、中层部、上层部或整体)
70c：第二栅极绝缘膜(第二绝缘膜)
71：第二栅极绝缘膜(第二绝缘膜)的下层部
72：第二栅极绝缘膜(第二绝缘膜)的上层部
100a、400a：驱动电路用N沟道TFT(第一电路元件)
100b、400b：驱动电路用P沟道TFT(第一电路元件)
200、500：像素切换用TFT(第二电路元件)
300：保持电容元件(第二电路元件)
700：SiNx膜
900：SiO2膜
Claims (53)
1.一种半导体装置，其在基板上具有第一电路元件和第二电路元件，所述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜、第一导电层和第三绝缘膜的结构，所述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜和第二导电层的结构，其特征在于：
该第一绝缘膜具有最上层由氮化硅构成的叠层结构，
该第二绝缘膜由具有第一绝缘膜的叠层结构的下层部、和包括第一导电层上的第三绝缘膜的结构的上层部构成。
2.根据权利要求1所述的半导体装置，其特征在于：
所述第二绝缘膜的上层部的最下层由氮化硅构成。
3.根据权利要求1所述的半导体装置，其特征在于：
所述第二绝缘膜的上层部的最下层由氧化硅构成。
4.根据权利要求1所述的半导体装置，其特征在于：
所述第一绝缘膜的最下层和所述第二绝缘膜的最下层由氧化硅构成。
5.根据权利要求1所述的半导体装置，其特征在于：
所述第二绝缘膜的下层部和所述第一绝缘膜具有依次叠层有氧化硅层和氮化硅层的结构，
所述第二绝缘膜的上层部为氮化硅层。
6.根据权利要求1所述的半导体装置，其特征在于：
所述第二绝缘膜的下层部和所述第一绝缘膜具有依次叠层有氧化硅层和氮化硅层的结构，
所述第二绝缘膜的上层部为氧化硅层。
7.根据权利要求1所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
8.根据权利要求7所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的薄膜晶体管。
9.根据权利要求1所述的半导体装置，其特征在于：
所述第一电路元件或第二电路元件具有贯通氮化硅层的接触孔。
10.根据权利要求1所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件为薄膜晶体管，第二电路元件为保持电容元件。
11.根据权利要求10所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的保持电容元件。
12.一种半导体装置的制造方法，其为权利要求1所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第二绝缘膜的下层部和第一绝缘膜。
13.一种半导体装置的制造方法，其为权利要求1所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的上层部。
14.一种半导体装置，其在基板上具有第一电路元件和第二电路元件，所述第一电路元件具有依次叠层有第一半导体层、第一绝缘膜和第一导电层的结构，所述第二电路元件具有依次叠层有第二半导体层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜和第二导电层的结构，其特征在于：
该第二绝缘膜由如下两部分构成：最上层由氮化硅构成的下层部、和具有第一绝缘膜的结构的上层部。
15.根据权利要求14所述的半导体装置，其特征在于：
所述第一电路元件在第一半导体层下具有第三绝缘膜，
所述第二绝缘膜的下层部包括第一半导体层下的第三绝缘膜的结构。
16.根据权利要求14所述的半导体装置，其特征在于：
所述第一绝缘膜的最下层和所述第二绝缘膜的上层部的最下层由氮化硅构成。
17.根据权利要求14所述的半导体装置，其特征在于：
所述第一绝缘膜的最下层和所述第二绝缘膜的上层部的最下层由氧化硅构成。
18.根据权利要求14所述的半导体装置，其特征在于：
所述第一绝缘膜的最下层和所述第二绝缘膜的最下层由氧化硅构成。
19.根据权利要求14所述的半导体装置，其特征在于：
所述第一绝缘膜、和第二绝缘膜的下层部、以及第二绝缘膜的上层部，具有依次叠层有氧化硅层和氮化硅层的结构。
20.根据权利要求14所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
21.根据权利要求20所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的薄膜晶体管。
22.根据权利要求14所述的半导体装置，其特征在于：
所述第一电路元件或第二电路元件具有贯通氮化硅层的接触孔。
23.根据权利要求14所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件为薄膜晶体管，第二电路元件为保持电容元件。
24.根据权利要求23所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的保持电容元件。
25.一种半导体装置的制造方法，其为权利要求14所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第二绝缘膜的上层部和第一绝缘膜。
26.一种半导体装置的制造方法，其为权利要求15所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的下层部。
27.一种半导体装置，其在基板上具有第一电路元件和第二电路元件，所述第一电路元件具有依次叠层有第一导电层、第一绝缘膜和第一半导体层的结构，所述第二电路元件具有依次叠层有第二导电层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二半导体层的结构，其特征在于：
该第一绝缘膜具有最下层由氮化硅构成的结构，
该第二绝缘膜由下层部和具有第一绝缘膜的结构的上层部构成。
28.根据权利要求27所述的半导体装置，其特征在于：
所述第一电路元件在第一导电层下具有第三绝缘膜，
所述第二绝缘膜的下层部包括第一导电层下的第三绝缘膜的结构。
29.根据权利要求27所述的半导体装置，其特征在于：
所述第二绝缘膜的下层部的最上层由氮化硅构成。
30.根据权利要求27所述的半导体装置，其特征在于：
所述第二绝缘膜的下层部的最上层由氧化硅构成。
31.根据权利要求27所述的半导体装置，其特征在于：
所述第一绝缘膜的最上层和所述第二绝缘膜的最上层由氧化硅构成。
32.根据权利要求27所述的半导体装置，其特征在于：
所述第二绝缘膜的上层部和所述第一绝缘膜具有依次叠层有氮化硅层和氧化硅层的结构，
所述第二绝缘膜的下层部为氮化硅层。
33.根据权利要求27所述的半导体装置，其特征在于：
所述第二绝缘膜的上层部和所述第一绝缘膜具有依次叠层有氮化硅层和氧化硅层的结构，
所述第二绝缘膜的下层部为氧化硅层。
34.根据权利要求27所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
35.根据权利要求34所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的薄膜晶体管。
36.根据权利要求27所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件为薄膜晶体管，第二电路元件为保持电容元件。
37.根据权利要求36所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的保持电容元件。
38.一种半导体装置的制造方法，其为权利要求27所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第二绝缘膜的上层部和第一绝缘膜。
39.一种半导体装置的制造方法，其为权利要求28所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的下层部。
40.一种半导体装置，其在基板上具有第一电路元件和第二电路元件，所述第一电路元件具有依次叠层有第一导电层、第一绝缘膜和第一半导体层的结构，所述第二电路元件具有依次叠层有第二导电层、膜厚比第一绝缘膜的膜厚大的第二绝缘膜、和第二半导体层的结构，其特征在于：
该第二绝缘膜由具有第一绝缘膜的结构的下层部、和最下层由氮化硅构成的上层部构成。
41.根据权利要求40所述的半导体装置，其特征在于：
所述第一电路元件在第一半导体层上具有第三绝缘膜，
所述第二绝缘膜的上层部包括第一半导体层上的第三绝缘膜的结构。
42.根据权利要求40所述的半导体装置，其特征在于：
所述第一绝缘膜的最上层和所述第二绝缘膜的下层部的最上层由氮化硅构成。
43.根据权利要求40所述的半导体装置，其特征在于：
所述第一绝缘膜的最上层和所述第二绝缘膜的下层部的最上层由氧化硅构成。
44.根据权利要求40所述的半导体装置，其特征在于：
所述第一绝缘膜的最上层和所述第二绝缘膜的最上层由氧化硅构成。
45.根据权利要求40所述的半导体装置，其特征在于：
所述第二绝缘膜的下层部和所述第一绝缘膜为氮化硅层，
该第二绝缘膜的上层部具有依次叠层有氮化硅层和氧化硅层的结构。
46.根据权利要求40所述的半导体装置，其特征在于：
所述第二绝缘膜的下层部和所述第一绝缘膜为氧化硅层，
该第二绝缘膜的上层部具有依次叠层有氮化硅层和氧化硅层的结构。
47.根据权利要求40所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件和第二电路元件为薄膜晶体管。
48.根据权利要求47所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的薄膜晶体管。
49.根据权利要求40所述的半导体装置，其特征在于：
所述半导体装置的第一电路元件为薄膜晶体管，第二电路元件为保持电容元件。
50.根据权利要求49所述的半导体装置，其特征在于：
所述第一电路元件为驱动电路部的薄膜晶体管，
所述第二电路元件为像素电路部的保持电容元件。
51.一种半导体装置的制造方法，其为权利要求40所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第二绝缘膜的下层部和第一绝缘膜。
52.一种半导体装置的制造方法，其为权利要求41所述的半导体装置的制造方法，其特征在于：
该制造方法通过同一工序形成第三绝缘膜的至少一部分和第二绝缘膜的上层部。
53.一种显示装置，其特征在于：
构成为包括权利要求1、14、27或40所述的半导体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006005402 | 2006-01-12 | ||
| JP005402/2006 | 2006-01-12 | ||
| PCT/JP2006/317641 WO2007080672A1 (ja) | 2006-01-12 | 2006-09-06 | 半導体装置及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101356650A true CN101356650A (zh) | 2009-01-28 |
| CN101356650B CN101356650B (zh) | 2012-04-04 |
Family
ID=38256086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800509335A Expired - Fee Related CN101356650B (zh) | 2006-01-12 | 2006-09-06 | 半导体装置和显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7700995B2 (zh) |
| JP (1) | JP5154951B2 (zh) |
| CN (1) | CN101356650B (zh) |
| WO (1) | WO2007080672A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194679A (zh) * | 2010-03-15 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103810968A (zh) * | 2012-11-02 | 2014-05-21 | 苹果公司 | 用于改进amoled驱动的设备和方法 |
| CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN107068771A (zh) * | 2017-06-01 | 2017-08-18 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN112186042A (zh) * | 2020-10-13 | 2021-01-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227808B2 (en) * | 2007-12-06 | 2012-07-24 | Chimei Innolux Corporation | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same |
| KR20130026404A (ko) * | 2009-09-24 | 2013-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR20120084751A (ko) | 2009-10-05 | 2012-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR102142450B1 (ko) | 2009-10-30 | 2020-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| US8053818B2 (en) * | 2009-12-18 | 2011-11-08 | Palo Alto Research Center Incorporated | Thin film field effect transistor with dual semiconductor layers |
| US9147613B2 (en) * | 2010-05-07 | 2015-09-29 | Intersil Americas LLC | Method of forming an insulator layer in a semiconductor structure and structures resulting therefrom |
| US9305941B2 (en) * | 2012-11-02 | 2016-04-05 | Apple Inc. | Device and method for improving AMOLED driving |
| CN103456765B (zh) * | 2013-09-10 | 2015-09-16 | 深圳市华星光电技术有限公司 | 有源式有机电致发光器件背板及其制作方法 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN108463889B (zh) | 2016-03-31 | 2020-11-06 | 华为技术有限公司 | 场效应管及其制造方法 |
| JP2017220174A (ja) * | 2016-06-10 | 2017-12-14 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN107170784A (zh) * | 2017-05-25 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种oled阵列基板及其制备方法和oled显示装置 |
| CN113994458A (zh) * | 2019-06-17 | 2022-01-28 | 应用材料公司 | 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法 |
| KR20210129294A (ko) * | 2020-04-17 | 2021-10-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171767A (ja) * | 1990-11-02 | 1992-06-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JP3019885B2 (ja) | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| JP2666103B2 (ja) | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
| US5614731A (en) * | 1993-03-15 | 1997-03-25 | Kabushiki Kaisha Toshiba | Thin-film transistor element having a structure promoting reduction of light-induced leakage current |
| JP3443909B2 (ja) * | 1993-09-08 | 2003-09-08 | セイコーエプソン株式会社 | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 |
| JPH1027778A (ja) * | 1996-07-09 | 1998-01-27 | Komatsu Ltd | 表面処理装置及びこれに用いられるノズル |
| US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| JP3580104B2 (ja) * | 1997-12-03 | 2004-10-20 | セイコーエプソン株式会社 | アクティブマトリクス基板およびその製造方法、並びに液晶表示装置 |
| JP3998320B2 (ja) * | 1998-03-31 | 2007-10-24 | 三洋電機株式会社 | 液晶表示装置の膜厚設定方法及び液晶表示装置 |
| JP2000304603A (ja) * | 1999-04-20 | 2000-11-02 | Tdk Corp | 赤外線検出器 |
| JP4439766B2 (ja) | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP2005012003A (ja) * | 2003-06-19 | 2005-01-13 | Sharp Corp | 結晶質半導体膜およびその製造方法 |
| JP2005072461A (ja) | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
| JP2005260168A (ja) * | 2004-03-15 | 2005-09-22 | Sharp Corp | トランジスタを備えた装置およびその製造方法 |
-
2006
- 2006-09-06 WO PCT/JP2006/317641 patent/WO2007080672A1/ja active Application Filing
- 2006-09-06 US US12/093,791 patent/US7700995B2/en not_active Expired - Fee Related
- 2006-09-06 CN CN2006800509335A patent/CN101356650B/zh not_active Expired - Fee Related
- 2006-09-06 JP JP2007553828A patent/JP5154951B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194679A (zh) * | 2010-03-15 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103810968A (zh) * | 2012-11-02 | 2014-05-21 | 苹果公司 | 用于改进amoled驱动的设备和方法 |
| CN103810968B (zh) * | 2012-11-02 | 2016-09-07 | 苹果公司 | 用于改进amoled驱动的设备和方法 |
| CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN107068771A (zh) * | 2017-06-01 | 2017-08-18 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN112186042A (zh) * | 2020-10-13 | 2021-01-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
| CN112186042B (zh) * | 2020-10-13 | 2024-05-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007080672A1 (ja) | 2007-07-19 |
| JPWO2007080672A1 (ja) | 2009-06-11 |
| CN101356650B (zh) | 2012-04-04 |
| JP5154951B2 (ja) | 2013-02-27 |
| US7700995B2 (en) | 2010-04-20 |
| US20090159894A1 (en) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101356650B (zh) | 半导体装置和显示装置 | |
| JP5015470B2 (ja) | 薄膜トランジスタ及びその製法 | |
| US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
| CN100481513C (zh) | 薄膜晶体管及其制备方法 | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| CN107017287B (zh) | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 | |
| US7122833B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
| KR20190110977A (ko) | 반도체 장치 | |
| JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2007220818A (ja) | 薄膜トランジスタ及びその製法 | |
| US20110266543A1 (en) | Circuit board and display device | |
| US20150187948A1 (en) | Semiconductor device and method for producing same | |
| CN103081079A (zh) | 半导体装置及其制造方法 | |
| KR20140010100A (ko) | 오프셋 전극 ｔｆｔ 구조 | |
| WO2017071661A1 (zh) | 一种薄膜晶体管及制造方法和显示器面板 | |
| US7859055B2 (en) | Thin film transistor | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| JP2006229185A (ja) | 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置 | |
| US6642591B2 (en) | Field-effect transistor | |
| WO2016104253A1 (ja) | 半導体装置 | |
| US7968889B2 (en) | Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof | |
| JP2000275678A (ja) | 薄膜半導体装置およびその製造方法 | |
| US11239373B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005064337A (ja) | アレイ基板、液晶表示装置およびアレイ基板の製造方法 | |
| CN115440804A (zh) | 晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120404 Termination date: 20150906 |
|
| EXPY | Termination of patent right or utility model |