CN107068771A - 低温多晶硅薄膜晶体管及其制造方法 - Google Patents
低温多晶硅薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107068771A CN107068771A CN201710404836.1A CN201710404836A CN107068771A CN 107068771 A CN107068771 A CN 107068771A CN 201710404836 A CN201710404836 A CN 201710404836A CN 107068771 A CN107068771 A CN 107068771A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- silicon nitride
- polysilicon film
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 82
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 78
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 238000009413 insulation Methods 0.000 claims abstract description 60
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 50
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 19
- 239000001257 hydrogen Substances 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- 238000005984 hydrogenation reaction Methods 0.000 claims description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 229910003978 SiClx Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 2
- 238000011017 operating method Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种低温多晶硅薄膜晶体管及其制造方法，涉及液晶面板加工技术领域，解决了现有技术中存在的低温多晶硅的生产过程中容易产生晶界缺陷的技术问题。低温多晶硅薄膜晶体管的制造方法通过采用先在栅绝缘层上形成氧化硅介电层、后在氧化硅介电层上形成氮化硅介电层的操作步骤，使介电层的膜层结发生了改变，即介电层的界面由氮化硅‑氧化硅变为氧化硅‑氮化硅，由于介电层下方的栅绝缘层为氮化硅沉积获得，因此介电层与栅绝缘层之间的界面为同种物质，消除了兼容性的问题；同理，绝缘层由氧化硅沉积获得，因此介电层与绝缘层之间也不存在兼容性的问题，即可消除介电层以及绝缘层的晶界缺陷。
Description
技术领域
本发明涉及液晶显示技术领域，特别地涉及一种低温多晶硅薄膜晶体管及其制造方法。
背景技术
一种典型的低温多晶硅(LTPS)的膜层结构如图1所示，其制作流程是在基板1上形成多晶硅薄膜层2(P-Si)、制作栅绝缘层3(GI)、制作介电层(ILD)、氢化处理以及制作绝缘层6；虽然该结构在进行氢化处理时氢离子迁移到多晶硅薄膜层2的路径最短，使其在提高氢化效率以及缩短氢化的时间的方面具有一定的好处，但是该种结构也存在着下述的问题：由于栅绝缘层3和氮化硅介电层5以及氧化硅介电层4和绝缘层6之间的界面均是氧化硅-氮化硅的界面，而不同物质的直接接触存在兼容性问题，因此导致覆着性较差，容易产生晶界缺陷；尤其是介电层成膜要经过氢化处理，而氮化硅介电层5在高温下会析出大量氢离子，如果栅绝缘层3和氮化硅介电层5之间的氧化硅-氮化硅界面上有缺陷则会产生大量的气泡，如图2所示，从而影响产品的质量。
发明内容
本发明提供一种低温多晶硅薄膜晶体管及其制造方法，用于解决现有技术中存在的低温多晶硅的生产过程中容易产生晶界缺陷的技术问题。
本发明提供一种低温多晶硅薄膜晶体管的制造方法，包括以下步骤：
在基板上形成多晶硅薄膜层，对所述多晶硅薄膜层进行图案化处理，获得有源层，在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成氧化硅介电层；
在所述氧化硅介电层上形成氮化硅介电层；
在所述氮化硅介电层上形成绝缘层。
在一个实施方式中，在所述栅绝缘层上形成氧化硅介电层时，先在所述栅绝缘层上沉积第一氮化硅层，然后再沉积形成氧化硅介电层；所述第一氮化硅层的厚度为
在一个实施方式中，在所述栅绝缘层上形成氧化硅介电层时，先采用氢等离子体对所述栅绝缘层进行氢化处理后，然后再沉积形成氧化硅介电层；进行所述氢化处理的时间为10-40s。
在一个实施方式中，在所述氧化硅介电层上形成氮化硅介电层时，形成所述氮化硅介电层的同时加入氢气进行氢化处理所述氢气的质量流量为1800-2200SCCM。
在一个实施方式中，进行所述氢化处理后形成第二氮化硅层，所述第二氮化硅层的厚度为
在一个实施方式中，所述氧化硅介电层和所述氮化硅介电层的厚度均为
本发明还提供一种低温多晶硅薄膜晶体管，包括从下到上依次设置的栅绝缘层、介电层和绝缘层，采用上述的方法制作得到，其中，所述介电层和所述栅绝缘层之间的界面为同种物质，所述介电层与所述绝缘层之间的界面为同种物质。
在一个实施方式中，所述介电层包括氧化硅介电层和位于所述氧化硅介电层上的氮化硅介电层，所述栅绝缘层和所述氧化硅介电层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
在一个实施方式中，所述介电层包括从下至上依次设置的第一氮化硅层、氧化硅介电层和氮化硅介电层，所述栅绝缘层和所述第一氮化硅层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
在一个实施方式中，低温多晶硅薄膜晶体管，所述介电层包括从下至上依次设置的第二氮化硅层、氧化硅介电层和氮化硅介电层，所述栅绝缘层和所述第二氮化硅层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
与现有技术相比，本发明的优点在于：通过采用先在栅绝缘层上形成氧化硅介电层、后在氧化硅介电层上形成氮化硅介电层的操作步骤，使介电层的膜层结发生了改变，即介电层的界面由氮化硅-氧化硅变为氧化硅-氮化硅，由于介电层下方的栅绝缘层为氮化硅沉积获得，因此介电层与栅绝缘层之间的界面为同种物质，消除了兼容性的问题；同理，绝缘层由氧化硅沉积获得，因此介电层与绝缘层之间也不存在兼容性的问题，即可消除介电层以及绝缘层的晶界缺陷。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是现有技术中典型的低温多晶硅的膜层结构示意图；
图2是现有技术中典型的低温多晶硅的晶界缺陷示意图；
图3是本发明的实施例1中低温多晶硅介电层的结构示意图；
图4是本发明的实施例2中低温多晶硅介电层的结构示意图；
图5是本发明的实施例3中低温多晶硅介电层的结构示意图。
附图标记：
1-基板； 2-多晶硅薄膜层； 3-栅绝缘层；
4-氧化硅介电层； 5-氮化硅介电层； 6-绝缘层；
7-第一氮化硅层； 8-第二氮化硅层。 9-电极层。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例1：
如图3所示，本发明实施例提供一种低温多晶硅薄膜晶体管的制造方法，其包括以下步骤：
第一步：在基板1上形成多晶硅薄膜层2，对多晶硅薄膜层2进行图案化处理，获得有源层，在有源层上形成栅绝缘层3。
第二步：在栅绝缘层3上形成氧化硅介电层4。
其中，氧化硅介电层4的厚度可根据需要进行调整，例如本实施例中，氧化硅介电层4的厚度为是为了实现标准化正产和方便后续的操作。
第三步：在氧化硅介电层4上形成氮化硅介电层5。
形成氮化硅介电层5的同时加入氢气进行氢化处理，其中加入氢气的质量流量为1800-2200SCCM，例如2000SCCM。
其中，氮化硅介电层5的厚度可根据需要进行调整，例如本实施例中，氧化硅介电层4的厚度为是为了实现标准化正产和方便后续的操作。
第四步：在氮化硅介电层5上形成绝缘层6。
从图3可看出，介电层与栅绝缘层3以及介电层与绝缘层6之间的界面均变成同种物质，同种物质的直接接触不会产生兼容性的问题，因此能够避免出现晶界缺陷。
实施例2：
如图4所示，本发明实施例提供一种低温多晶硅薄膜晶体管的制造方法，其包括以下步骤：
第一步：在基板1上形成多晶硅薄膜层2，对多晶硅薄膜层2进行图案化处理，获得有源层，在有源层上形成栅绝缘层3。
第二步：在栅绝缘层3上沉积第一氮化硅层7，然后再沉积形成氧化硅介电层4。
其中，第一氮化硅层7的厚度为例如
在形成氧化硅介电层4之前先沉积第一氮化硅层7的好处是：由于氮化硅和氧化硅的蚀刻氛围不同，一般是当氮化硅介电层5蚀刻完成后，再开始蚀刻氧化硅介电层4，而氧化硅介电层4的蚀刻是通过控制时间来控制氧化硅介电层4的蚀刻终点；栅绝缘层3和介电层在进行干蚀刻后形成沉积电极层9的过孔(电极层9即源电极和漏电极，源电极和漏电极分别于多晶硅层相连)，因此通过先沉积第一氮化硅层7，在形成过孔的过程中能够精确控制多晶硅层的蚀刻深度。
此外，先沉积第一氮化硅层7还可使氢化处理时氢离子迁移到多晶硅层的路径最短。
氧化硅介电层4的厚度可根据需要进行调整，例如本实施例中，氧化硅介电层4的厚度为是为了实现标准化正产和方便后续的操作。
第三步：在氧化硅介电层4上形成氮化硅介电层5。
形成氮化硅介电层5的同时加入氢气进行氢化处理，其中加入氢气的质量流量为1800-2200SCCM，例如2000SCCM。
其中，氮化硅介电层5的厚度可根据需要进行调整，例如本实施例中，由于先形成的第一氮化硅层的厚度为因此氧化硅介电层4的厚度为是为了实现标准化正产和方便后续的操作。
第四步：在氮化硅介电层5上形成绝缘层6。
从图4可看出，介电层与绝缘层6之间的界面均变成同种物质，同种物质的直接接触不会产生兼容性的问题，因此能够避免出现晶界缺陷；此外，还可达到精确控制多晶硅层的蚀刻深度的目的。
实施例3：
如图5所示，本发明实施例提供一种低温多晶硅薄膜晶体管的制造方法，其包括以下步骤：
第一步：在基板1上形成多晶硅薄膜层2，对多晶硅薄膜层2进行图案化处理，获得有源层，在有源层上形成栅绝缘层3。
第二步：先采用氢等离子体对栅绝缘层3进行氢化处理后，然后再沉积形成氧化硅介电层4。
其中，进行氢化处理的时间为10-40s，优选为30s；进行氢化处理后形成第二氮化硅层8，第二氮化硅层8的厚度为例如
先沉积第二氮化硅层8能够便于干蚀刻时精确的控制栅绝缘层3氧化硅开始蚀刻的时间。
此外，先沉积第二氮化硅层8还可使氢化处理时氢离子迁移到多晶硅层的路径最短。
第三步：在氧化硅介电层4上形成氮化硅介电层5。
形成氮化硅介电层5的同时加入氢气进行氢化处理，其中加入氢气的质量流量为1800-2200SCCM，例如2000SCCM。
其中，氮化硅介电层5的厚度可根据需要进行调整，例如本实施例中，氧化硅介电层4的厚度为是为了实现标准化正产和方便后续的操作。
第四步：在氮化硅介电层5上形成绝缘层6。
在上述实施例的基础上，本发明还提供一种低温多晶硅薄膜晶体管，包括从下到上依次设置的栅绝缘层、介电层和绝缘层，其通过采用上述的方法制作得到，其中介电层和栅绝缘层之间的界面为同种物质，介电层与绝缘层之间的界面为同种物质，以克服界面兼容性导致的晶界缺陷的问题。
在一个实施例中，如图3所示，介电层包括氧化硅介电层4和位于氧化硅介电层4上的氮化硅介电层5，栅绝缘层3和氧化硅介电层4之间设置有电极层9；栅绝缘层3的下方从下至上依次设置有基板1和多晶硅薄膜层2。
即，从下到上依次为基板1、多晶硅薄膜层2、栅绝缘层3、氧化硅介电层4、氮化硅介电层5和绝缘层6；栅绝缘层3和氧化硅介电层4之间设置有电极层9。
在一个实施例中，如图4所示，介电层包括从下至上依次设置的第一氮化硅层7、氧化硅介电层4和氮化硅介电层5，栅绝缘层3和第一氮化硅层7之间设置有电极层9；栅绝缘层3的下方从下至上依次设置有基板1和多晶硅薄膜层2。
即，从下到上依次为基板1、多晶硅薄膜层2、栅绝缘层3、第一氮化硅层7、氧化硅介电层4、氮化硅介电层5和绝缘层6；栅绝缘层3和第一氮化硅层7之间设置有电极层9。
在一个实施例中，如图5所示，介电层包括从下至上依次设置的第二氮化硅层8、氧化硅介电层4和氮化硅介电层5，栅绝缘层3和第二氮化硅层8之间设置有电极层9；栅绝缘层3的下方从下至上依次设置有基板1和多晶硅薄膜层2。
即，从下到上依次为基板1、多晶硅薄膜层2、栅绝缘层3、第二氮化硅层8、氧化硅介电层4、氮化硅介电层5和绝缘层6；栅绝缘层3和第二氮化硅层8之间设置有电极层9。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (10)
1.一种低温多晶硅薄膜晶体管的制造方法，其特征在于，包括以下步骤：
在基板上形成多晶硅薄膜层，对所述多晶硅薄膜层进行图案化处理，获得有源层，在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成氧化硅介电层；
在所述氧化硅介电层上形成氮化硅介电层；
在所述氮化硅介电层上形成绝缘层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，在所述栅绝缘层上形成氧化硅介电层时，先在所述栅绝缘层上沉积第一氮化硅层，然后再沉积形成氧化硅介电层；所述第一氮化硅层的厚度为
3.根据权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，在所述栅绝缘层上形成氧化硅介电层时，先采用氢等离子体对所述栅绝缘层进行氢化处理后，然后再沉积形成氧化硅介电层；进行所述氢化处理的时间为10-40s。
4.根据权利要求2或3所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，在所述氧化硅介电层上形成氮化硅介电层时，形成所述氮化硅介电层的同时加入氢气进行氢化处理；所述氢气的质量流量为1800-2200SCCM。
5.根据权利要求4所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，进行所述氢化处理后形成第二氮化硅层，所述第二氮化硅层的厚度为
6.根据权利要求2或3所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，所述氧化硅介电层和所述氮化硅介电层的厚度均为
7.一种低温多晶硅薄膜晶体管，包括从下到上依次设置的栅绝缘层、介电层和绝缘层，其特征在于，采用权利要求1-6中任意一项所述的方法制作得到，所述介电层和所述栅绝缘层之间的界面为同种物质，所述介电层与所述绝缘层之间的界面为同种物质。
8.根据权利要求7所述的低温多晶硅薄膜晶体管，其特征在于，所述介电层包括氧化硅介电层和位于所述氧化硅介电层上的氮化硅介电层，所述栅绝缘层和所述氧化硅介电层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
9.根据权利要求7所述的低温多晶硅薄膜晶体管，其特征在于，所述介电层包括从下至上依次设置的第一氮化硅层、氧化硅介电层和氮化硅介电层，所述栅绝缘层和所述第一氮化硅层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
10.根据权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，
所述介电层包括从下至上依次设置的第二氮化硅层、氧化硅介电层和氮化硅介电层，所述栅绝缘层和所述第二氮化硅层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710404836.1A CN107068771B (zh) | 2017-06-01 | 2017-06-01 | 低温多晶硅薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710404836.1A CN107068771B (zh) | 2017-06-01 | 2017-06-01 | 低温多晶硅薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068771A true CN107068771A (zh) | 2017-08-18 |
| CN107068771B CN107068771B (zh) | 2020-08-04 |
Family
ID=59616757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710404836.1A Active CN107068771B (zh) | 2017-06-01 | 2017-06-01 | 低温多晶硅薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107068771B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109949876A (zh) * | 2018-05-25 | 2019-06-28 | 华中科技大学 | 采用非平衡直流电弧等离子体进行晶体结构编辑的方法 |
| WO2019223755A1 (zh) * | 2018-05-24 | 2019-11-28 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080067852A (ko) * | 2007-01-17 | 2008-07-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
| CN101356650A (zh) * | 2006-01-12 | 2009-01-28 | 夏普株式会社 | 半导体装置和显示装置 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
| CN104966740A (zh) * | 2015-07-21 | 2015-10-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN105097902A (zh) * | 2015-06-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 |
-
2017
- 2017-06-01 CN CN201710404836.1A patent/CN107068771B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101356650A (zh) * | 2006-01-12 | 2009-01-28 | 夏普株式会社 | 半导体装置和显示装置 |
| KR20080067852A (ko) * | 2007-01-17 | 2008-07-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
| CN105097902A (zh) * | 2015-06-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 |
| CN104966740A (zh) * | 2015-07-21 | 2015-10-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019223755A1 (zh) * | 2018-05-24 | 2019-11-28 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板 |
| US11296122B2 (en) | 2018-05-24 | 2022-04-05 | Boe Technology Group Co., Ltd. | Array substrate, method for fabricating the same and display panel |
| CN109949876A (zh) * | 2018-05-25 | 2019-06-28 | 华中科技大学 | 采用非平衡直流电弧等离子体进行晶体结构编辑的方法 |
| CN109949876B (zh) * | 2018-05-25 | 2021-05-07 | 华中科技大学 | 采用非平衡直流电弧等离子体进行晶体结构编辑的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068771B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9947757B2 (en) | Display device, array substrate, and thin film transistor | |
| CN101928935B (zh) | 等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法 | |
| CN104701383B (zh) | 薄膜晶体管和阵列基板及其制作方法、显示装置 | |
| JPH1083990A (ja) | 半導体装置の製造方法 | |
| US5527718A (en) | Process for removing impurities from polycide electrode and insulating film using heat | |
| WO2015165164A1 (zh) | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104701328B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| TW200614515A (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
| WO2016206239A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN107068771A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| JP2007273919A (ja) | 半導体装置及びその製造方法 | |
| CN103794542B (zh) | 半导体衬底的形成方法 | |
| CN102738243B (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
| CN106876478A (zh) | 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法 | |
| CN101346810A (zh) | 半导体装置的制造方法和半导体装置 | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN108258021A (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN102087998B (zh) | 双多晶结构器件及其制造方法 | |
| CN105633171A (zh) | 一种薄膜晶体管及其制作方法、显示装置 | |
| CN103515194A (zh) | 制造半导体器件的方法 | |
| EP3340309B1 (en) | Thin film transistor and manufacturing method thereof | |
| CN105140237B (zh) | 阵列基板及其制备方法以及液晶显示器 | |
| US10825930B2 (en) | Thin film transistor and manufacture method thereof | |
| CN105097544A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| CN108807424A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |