CN101346810A - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN101346810A
CN101346810A CNA2006800492207A CN200680049220A CN101346810A CN 101346810 A CN101346810 A CN 101346810A CN A2006800492207 A CNA2006800492207 A CN A2006800492207A CN 200680049220 A CN200680049220 A CN 200680049220A CN 101346810 A CN101346810 A CN 101346810A
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor device
layer
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800492207A
Other languages
English (en)
Other versions
CN101346810B (zh
Inventor
安松拓人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101346810A publication Critical patent/CN101346810A/zh
Application granted granted Critical
Publication of CN101346810B publication Critical patent/CN101346810B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体装置的制造方法和半导体装置。本发明提供一种半导体装置的制造方法，能够以低温且简单的工艺制造高性能的半导体装置。本发明的半导体装置的制造方法是在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜的半导体装置的制造方法，所述制造方法包括：形成包括氢阻隔层的第一绝缘膜的工序；在配置有第一绝缘膜的氢阻隔层的区域上形成半导体层的工序；使半导体层中含有氢的工序；至少在配置有半导体层的区域形成包括氢阻隔层的第二绝缘膜的工序；和进行半导体层的氢化退火的工序。

Description

半导体装置的制造方法和半导体装置
技术领域
本发明涉及半导体装置的制造方法和半导体装置。更详细而言，涉及适宜应用在移动度较高的薄膜晶体管等的制造中的半导体装置的制造方法和应用该制造方法能够得到的半导体装置及显示装置。
背景技术
半导体装置是具备利用半导体的电特性的有源元件的电子装置，广泛应用于音响设备、通信设备、计算机、家电设备等。其中，薄膜晶体管(Thin Film Transistor；以下也称为“TFT”)在有源矩阵驱动方式的液晶显示装置等中，一般作为控制像素的驱动的开关元件或驱动电路等使用。近年来，随着液晶显示装置的大型化和高精细化的快速发展，强烈要求TFT的高性能化，还要求制造成本的下降。
作为TFT的结构，已知有在玻璃基板上叠层基底绝缘膜、硅层、栅极绝缘膜和栅电极，并在硅层上连接源电极和漏电极的结构。作为基底绝缘膜和栅极绝缘膜，已知有使用氮化硅膜的情况(例如，参照专利文献1和2)。而且，近年来，在有源矩阵驱动方式的液晶显示装置中，作为适宜于TFT的高性能化的硅层的材料，使用有多晶硅(polysilicon)。多晶硅膜与无定形硅(非晶硅)相比，移动度优异，还能够实现低温工艺的成膜。通过低温工艺，能够抑制玻璃基板在高温下产生应变，因此能够如设计的那样制造在基板上具有细微的结构的TFT，有利于实现TFT的高性能化。另一方面，为了充分地引出多晶硅膜的移动度，需要通过氢化处理使结晶粒界和结晶缺陷非活化的工序。
与此相对，公开有在多晶硅膜的两面或至少其中某一面上，形成含有氢的含氢膜，使含氢膜中的氢游离并在多晶硅膜中扩散的技术(例如，参照专利文献3)。但是，当利用该技术制作TFT时，因为为了使含氢膜中的氢游离需要足够的高温，所以难以通过低温工艺制造TFT，就这点而言还需要改进。
另外，以基板面的平坦化、TFT的保护等为目的，一般在TFT的上层配置层间绝缘膜。作为层间绝缘膜的形成方法，除了等离子体化学气相沉积(CVD)法之外，还公开有使用含有聚硅氮烷的液体材料通过液相法形成的方法(例如，参照专利文献4和5)。
专利文献1：日本专利特开平5-275701号公报
专利文献2：日本专利特开平11-163353号公报
专利文献3：日本专利特开2001-93853号公报
专利文献4：日本专利特开2005-203542号公报
专利文献5：日本专利特开2005-93700号公报
发明内容
本发明是鉴于上述现状而完成的，其目的是提供一种能够以低温且简单的工艺制造高性能的半导体装置的半导体装置的制造方法和使用该制造方法而得到的半导体装置及显示装置。
本发明的发明人在对以低温工艺进行多晶硅层的氢化处理，制造高性能的半导体装置的方法进行了各种研究探讨后，着眼于配置在多晶硅膜的两侧的绝缘膜。发现在这些绝缘膜上设置氢阻隔层，在抑制氢从多晶硅层的周围扩散的基础上进行多晶硅层的氢化处理，由此，即使在低温且短时间内进行多晶硅层的氢化退火的情况下，也能够充分地使多晶硅层的结晶粒界和结晶缺陷非活化，能够得到较高的移动度，于是想到能够圆满地解决上述问题，从而完成本发明。
即，本发明是一种半导体装置的制造方法，该半导体装置在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜，上述制造方法包括：形成包括氢阻隔层的第一绝缘膜的工序；在配置有第一绝缘膜的氢阻隔层的区域上形成半导体层的工序；使半导体层中含有氢的工序；至少在配置有半导体层的区域形成包括氢阻隔层的第二绝缘膜的工序；和进行半导体层的氢化退火的工序。
以下，对本发明进行详细说明。
本发明的半导体装置的制造方法包括第一绝缘膜形成工序、半导体层形成工序、氢注入工序、第二绝缘膜形成工序和氢化退火工序。本发明的半导体装置的制造方法只要是具有这些工序，并不受其它工序的特别限定。
上述第一绝缘膜形成工序是形成包括氢阻隔层的第一绝缘膜的工序。作为第一绝缘膜的结构，只要包括氢阻隔层则没有特别限定，既可以由1层构成，也可以叠层有多层。氢阻隔层既可以仅包含在第一绝缘膜的一部分区域，也可以包含在第一绝缘膜的所有区域，但是从使第一绝缘膜形成工序简单化的观点出发，优选包含在第一绝缘膜的所有区域。作为第一绝缘膜的氢阻隔层，只要氢透过性较低则没有特别限定，例如能够列举由Ta、Ti、Mo、W等或它们的合金构成的金属膜、氮化硅膜等，其中优选氮化硅膜。作为氮化硅(SiNx)，没有特别限定，但特别优选四氮化三硅(Si3N4)。另外，因为氮氧化硅(SiNO)的氢透过性也较低，所以能够优选作为SiNx的代替材料使用。并且，第一绝缘膜的氢阻隔层与半导体层的间隔优选不足200nm。在与半导体层的间隔为200nm以上时，不能将氢保持在半导体层的附近，存在不能在低温下进行充分的氢化处理的可能。与半导体层的间隔的更加优选的上限是100nm，进一步优选的上限为50nm。作为第一绝缘膜的形成方法，优选化学气相沉积(CVD)法等。
上述半导体层形成工序为在配置有第一绝缘膜的氢阻隔层的区域上形成半导体层的工序。作为半导体层，从廉价性和量产性的观点考虑，优选为硅层，其中，从通过氢化处理实现高移动度的观点出发，特别优选为低温多晶硅层、连续粒界结晶硅(CGS)层。作为半导体层的形成方法没有特别限定，例如能够列举以下方法：利用CVD法等形成无定形硅(非晶硅)膜，接着利用激光退火法等使无定形硅膜熔融再结晶化而形成多晶硅膜，接着利用光刻法等对得到的多晶硅膜(半导体膜)进行图案化。
其中，在本发明中，只要半导体层的至少一部分在配置有第一绝缘膜的氢阻隔层的区域上形成即可，但是从本发明的作用效果的观点出发，优选整个半导体层形成在配置有第一绝缘膜的氢阻隔层的区域上。
上述氢注入工序为使半导体层中含有氢的工序。在上述半导体层形成工序中形成半导体膜后，通常连续进行基于光刻法等的图案化(半导体层的完成)、杂质的注入、第二绝缘膜形成前的清洗等，上述氢注入工序如果在半导体膜的形成后且在第二绝缘膜的形成前、或在第二绝缘膜的形成中进行，则可以在任何阶段实施。在本发明中，例如，也可以在同一腔室中连续进行以下一连的工艺：在通过CVD法形成第二绝缘膜的SiO2膜后，进行氢注入工序，之后形成作为第二绝缘膜的氢含有层的SiNx膜。作为使之含有氢的方法，没有特别限定，优选使用暴露于氢气氛围的氢暴露处理、暴露于氢等离子体氛围的氢等离子体处理等。
上述第二绝缘膜形成工序为至少在配置有半导体层的区域形成包括氢阻隔层的第二绝缘膜的工序。作为第二绝缘膜的结构，只要包括氢阻隔层则没有特别的限定，既可以由一层构成，也可以叠层有多层。氢阻隔层只要包含在第二绝缘膜的配置有半导体层的区域即可，既可以包含在第二绝缘膜的一部分区域，也可以包含在第二绝缘膜的所有区域，但是从使第二绝缘膜形成工序简单化的观点出发，优选包含在第二绝缘膜的所有区域。作为第二绝缘膜的氢阻隔层，只要氢透过性较低即可，没有特别限定，但是优选为氮化硅膜。并且，第二绝缘膜的氢阻隔层优选也作为水分阻隔层起作用。通过使第二绝缘膜中存在水分阻隔层，能够防止水分从层间绝缘膜等的第二绝缘膜的上层浸入，从而能够防止半导体装置的可靠性下降。作为水分阻隔层，只要透湿性较低即可，没有特别限定，例如能够列举由氮化硅构成的材料等。进一步，第二绝缘膜的氢阻隔层与半导体层的间隔优选为不足200nm。当与半导体层的间隔为200nm以上时，不能将氢保持在半导体层的附近，存在不能在低温下进行充分的氢化处理的可能。与半导体层的间隔的更加优选的上限是100nm，进一步优选的上限为50nm。作为第二绝缘膜的形成方法，优选CVD法等。
上述氢化退火工序为进行半导体层的氢化退火的工序。氢化退火工序的实施也可以不仅仅以半导体层的氢化退火为目的。作为上述氢化退火的方法没有特别限定，能够使用以高温气氛的炉进行加热的方法、RTA(Rapid Thermal Annealing：快速热退火)法等。上述半导体层的氢化退火优选在400℃以下进行。在本发明中，因为使用封在氢阻隔层间的氢进行氢化退火，所以与使氢从氢含有层放出的方法相比，氢量的控制性较好，并且，能够进行低温下的氢化退火。如果在400℃以下，则能够抑制玻璃基板的应变，有利于半导体装置的细微化。另外，作为栅电极能够使用低价的Al或Al合金等低熔点金属。半导体层的氢化退火的更优选的温度的上限是350℃，优选的下限是150℃。
根据本发明制造的半导体装置只要在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜即可，没有特别限定，例如能够适当地使用在第二绝缘膜上具有栅电极的方式(以下，也称为顶部栅极结构)、在第一绝缘膜下具有栅电极的方式(以下，也称为底部栅极结构)、在第一绝缘膜下和第二绝缘膜上分别具有栅电极的方式(以下，也称为双栅极结构)。其中，本发明的半导体装置的制造方法优选为400℃以下的低温工艺。在此情况下，作为栅电极和基板的材料，能够采用热变形温度为400℃以下的廉价的材料。因此，关于上述栅电极，如果考虑廉价性则优选热变形温度为400℃以下，例如能够列举Al(熔点：660.37℃)、Al合金等。栅电极的热变形温度的更加优选的上限是350℃。作为上述基板，优选具有绝缘性的基板(绝缘基板)，例如能够列举玻璃基板、塑料基板。其中，关于上述基板，如果考虑廉价性，则优选热变形温度为400℃以下，例如能够适当地使用塑料基板。基板的热变形温度的更加优选的上限是350℃。根据本发明，通过400℃以下的低温工艺，能够进行氢化退火工序等半导体装置的制造工序。因此，对于栅电极、基板能够使用热变形温度为400℃以下的材料，在这种情况下本发明的制造方法特别适合。另外，在本说明书中，所谓热变形温度是指被加热的物质开始软化、变形的温度，一般为比熔点低的温度。
在本发明中，作为上述半导体层的优选方式，能够列举被氢阻隔层包围的方式。通过利用氢阻隔层包围半导体层的上下面及其侧面，氢被保持在由氢阻隔层包围的区域内，因此能够大幅提高半导体层的氢化处理的效果。其中，作为包围半导体层的氢阻隔层，除了第一绝缘膜和第二绝缘膜中的氢阻隔层以外，还可以使用其它的氢阻隔层，例如，在第二绝缘膜上依次设置有栅电极和层间绝缘膜的方式中，也可以使用层间绝缘膜中的氢阻隔层。
另外，在本发明中，上述半导体层在其上下配置有氮化硅膜，该上下配置的各氮化硅膜的配置有电极的区域以外的膜厚优选为20nm以上。如果分别配置在半导体层的上下的氮化硅膜的配置有电极的区域以外的膜厚不足20nm，则氢的阻隔效果显著降低，存在不能在低温且短时间内充分地进行半导体层的氢化退火的可能。但是，在配置有电极的区域，因为电极代替氮化硅膜作为氢阻隔层起作用，所以氮化硅膜的膜厚可以不足20nm。
作为在半导体层的上下分别配置有膜厚为20nm以上的氮化硅膜的方式，除了第一绝缘膜和第二绝缘膜的氮化硅膜的膜厚为20nm以上的方式以外，例如在第二绝缘膜上依次设置有岛状的栅电极和层间绝缘膜的情况下，也可以为以下方式：第一绝缘膜的氮化硅膜的膜厚为20nm以上，第二绝缘膜的氮化硅膜的膜厚与层间绝缘膜的氮化硅膜的膜厚的和(合计膜厚)为20nm以上。
另外，因为存在因栅电极的图案化时的蚀刻等导致氮化硅膜在进行氢化退火工序的时刻变得比成膜时薄的问题，所以必须考虑成膜后的膜厚减少而设定氮化硅膜的膜厚。例如，在形成有由氮化硅膜和氧化硅膜构成的栅极绝缘膜的情况下，因栅电极的图案化时的蚀刻，虽然栅电极下的氮化硅膜的膜厚不减少，但栅电极下以外的氮化硅膜的膜厚减少。当发生这种在后工序中的膜厚减少时，为了使进行氢化退火工序的时刻的氮化硅膜的合计膜厚为20nm以上，能够采用使成膜时的膜厚变厚的在栅电极上形成氮化硅膜等的方式。
根据本发明制造的半导体装置通常以基板面的平坦化和第二绝缘膜等的保护为目的，进一步在第二绝缘膜上具有层间绝缘膜。另外，当在第二绝缘膜上存在栅电极时，层间绝缘膜优选覆盖栅电极。作为层间绝缘膜的形成方法，没有特别限定，能够列举等离子体CVD法、液相法等。在本发明中，当第二绝缘膜中的氢阻隔层作为氮化硅层等的水分阻隔层起作用时，能够适当地使用利用液相法形成层间绝缘膜的方法。即，根据本发明制造的半导体装置进一步在第二绝缘膜上具有层间绝缘膜，本发明的半导体装置的制造方法优选包括使用液状材料形成层间绝缘膜的工序。由此，能够实现制造工艺、制造装置的简单化、原材料的成本下降，降低制造成本。其中，作为液状材料，既可以是由溶液等液体构成的材料，也可以是固体成分分散在液体成分中的材料。
另外，本发明也是根据上述半导体装置的制造方法制造的半导体装置(以下，也称为第一半导体装置)。这种本发明的第一半导体装置因为在半导体层的两侧配置有氢阻隔层，所以在低温工艺中也能够高效率地进行氢化处理而制造，从而能够实现高性能化。
另外，本发明也是一种半导体装置(以下，也称为第二半导体装置)，其在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜，上述第一绝缘膜和第二绝缘膜至少在配置有半导体层的区域包括氢阻隔层，上述氢阻隔层与半导体层之间的间隔不足200nm。这种本发明的第二半导体装置，由于氢阻隔层与半导体层的间隔不足200nm，且具有能够在将氢保持在半导体层的附近的状态下进行氢化处理的结构，所以能够以低温工艺进行制造，能够实现高性能化。氢阻隔层与半导体层的间隔的更加优选的上限是100nm，进一步优选的上限是50nm。
另外，本发明也是一种半导体装置(以下，也称为第三半导体装置)，其在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜，上述第一绝缘膜和第二绝缘膜包括氢阻隔层，上述半导体层被氢阻隔层包围。这种本发明的第三半导体装置，因为以氢阻隔层包围半导体层，所以能够在将氢保持在半导体层的附近的状态下进行氢化处理。因此，本发明的第三半导体装置能够实现在低温且短时间的工艺中的制造，能够实现高性能化。另外，作为包围半导体层的氢阻隔层，除了第一绝缘膜和第二绝缘膜中的氢阻隔层以外，还可以使用其它的氢阻隔层，例如，在第二绝缘膜上依次设置有栅电极和层间绝缘膜的方式中，也可以使用层间绝缘膜中的氢阻隔层。另外，本发明更加优选将第二半导体装置和第三半导体装置组合的方式。
作为上述第二或第三半导体装置的优选方式，与第一半导体装置的优选方式相同。以下，虽然列举上述第二或第三半导体装置的优选方式，但是关于其详细内容，因为与涉及本发明的半导体装置的制造方法的说明重复，所以省略。
作为上述第二或第三半导体装置的方式，优选使用在第二绝缘膜上具有栅电极的方式、在第一绝缘膜下具有栅电极的方式、在第一绝缘膜下和第二绝缘膜上分别具有栅电极的方式等。在上述第二或第三半导体装置中，上述基板优选热变形温度为400℃以下。上述栅电极优选热变形温度为400℃以下。上述第一绝缘膜和第二绝缘膜的氢阻隔层优选由氮化硅膜构成。上述半导体层在其上下配置有氮化硅膜，该上下配置的各氮化硅膜的配置有电极的区域以外的膜厚优选为20nm以上。上述第二绝缘膜的氢阻隔层优选还作为水分阻隔层起作用。并且，上述第二或第三半导体装置优选还包括在第二绝缘膜上使用液状材料形成的层间绝缘膜。
本发明进一步还是包括上述半导体装置的显示装置。根据本发明的显示装置，能够实现显示装置的高性能化。作为本发明的显示装置，能够列举液晶显示装置、有机电致发光显示装置等，优选在同一基板上设置像素电路部的TFT和周边电路部的TFT的板上系统(system-on-glass)方式的显示装置。
根据本发明的半导体装置的制造方法，在配置于半导体层的两侧的绝缘膜上设置氢阻隔层，因为在抑制氢从半导体层的周围扩散的基础上进行半导体层的氢化处理，所以能够在低温、短时间且简单的工艺中进行半导体层的氢化处理，能够制造具有较高的移动度的高性能的半导体装置。
附图说明
图1-1(a)～(c)是表示实施方式1的TFT的制造工序的前半部分的截面示意图。
图1-2(f)～(g)是表示实施方式1的TFT的制造工序的后半部分的截面示意图。
图2是表示具有本发明的双栅极结构的TFT的截面示意图。
图3是表示具有本发明的底部栅极结构的TFT的截面示意图。
图4-1(a)～(e)是表示实施方式2的TFT的制造工序的前半部分的截面示意图。
图4-2(f)～(h)是表示实施方式2的TFT的制造工序的后半部分的截面示意图。
图5是表示通过由SiNx膜的封氢效果确认试验制作的Nch型TFT的截面示意图，(a)表示仅在p-Si层的下层侧配置SiNx膜的方式，(b)表示仅在p-Si层的上层侧配置SiNx膜的方式，(c)表示在p-Si层的下层侧和上层侧均配置SiNx膜的方式。
符号的说明
1：激光
2：氢等离子体或氢气
3：杂质
10、40：玻璃基板
11、41、51、61、71：基底绝缘膜
11a、21a、31a、41a、51a、71a：SiNx膜
11b、21b、31b、41b、51b、71b：SiO2膜
12、42：无定形硅膜
13、23、33、43、53、63、73：多晶硅层
14、21、24、31、41、44、54、64、74：栅极绝缘膜
14a、24a、34a、44a、64a、74a：SiO2膜
14b、24b、34b、44b、49、64b、74b：SiNx膜
15、25a、25b、35、45、55、65、75：栅电极
16、26、34、36、46、56、66、76：层间绝缘膜
17、47：接触孔
18、48：源电极
具体实施方式
以下，虽然列举实施方式对本发明进行更详细的说明，但本发明并不仅限于这些实施方式。
(实施方式1)
图1-1(a)～(e)和1-2(f)～(g)是表示实施方式1的半导体装置(TFT)的制造工序的截面示意图。
在本实施方式中，首先，如图1-1(a)所示，在玻璃基板10上依次形成膜厚50nm的氮化硅(SiNx)膜11a、膜厚100nm的氧化硅(SiO2)膜11b、和膜厚50nm的无定形硅(a-Si)膜12。作为SiNx膜11a、SiO2膜11b和a-Si膜12的形成方法，优选等离子体化学气相沉积(CVD)法、常压CVD法、低压CVD法、远程等离子体CVD法，优选SiNx膜11a、SiO2膜11b和a-Si膜12连续成膜。作为用于形成SiNx膜11a的原料气体，能够使用单硅烷(SiH4)和氨气(NH3)的混合气体等。作为形成SiO2膜11b的原料气体，虽然没有特别限定，但是优选四乙基原硅酸盐(TEOS：tetra ethoxy silane)。SiNx膜11a除了作为氢阻隔层的功能外，还具有防止来自玻璃基板10的离子等杂质的扩散的功能。SiO2膜11b具有作为缓冲膜的功能。由SiNx膜11a和SiO2膜11b构成基底绝缘膜11。其中，基底绝缘膜一般也被称为底涂层或打底层。
接着，如图1-1(b)所示，向a-Si膜12照射激光1使之熔融再结晶化，由此，形成多晶硅(p-Si)膜。而且，在该结晶化中，也可以使用固相晶化(Solid Phase Crystallization：SPC)法、组合SPC法和激光照射的方法。
接着，如图1-1(c)所示，通过按各TFT的尺寸对p-Si膜进行图案化，形成p-Si层13。p-Si层13的形状优选为岛状，例如，能够列举出长方体形状、四角锥台形状等的角锥台形状、倒角锥台形状、圆锥台形状、椭圆锥台形状。接着，为了除去杂质和有机膜，进行紫外线(UV)清洗、臭氧(O3)清洗、氢氟酸(HF)清洗、水清洗或碱清洗等。然后，将形成有p-Si层13的面暴露在氢等离子体或氢气2中。
接着，如图1-1(d)所示，形成膜厚25nm的SiO2膜14a和膜厚40nm的SiNx膜14b。作为形成SiO2膜14a和SiNx膜14b的形成方法，从膜厚控制和阶梯覆盖性等的观点出发，优选等离子体化学气相沉积(CVD)法、常压CVD法、低压CVD法、远程等离子体CVD法等，优选SiO2膜14a和SiNx膜14b连续成膜。SiNx膜14b构成氢阻隔层，由SiO2膜14a和SiNx膜14b构成栅极绝缘膜14。由此，在本实施方式中，p-Si层13被作为氢阻隔层的SiNx膜11a和SiNx膜14b包夹，氢被封在p-Si层13周边。
在本实施方式中，栅极绝缘膜14具有介电常数高的SiNx膜14b，由此，能够降低有效氧化膜厚度(equivalent oxide thickness：EOT)，能够实现TFT的高性能化。并且，栅极绝缘膜14优选具有最上层由氮化硅(SiNx)膜构成的叠层结构。由此，因为能够在SiNx膜的界面捕捉硼(B)、钠(Na)、磷(P)、重金属等杂质，从而能够抑制杂质扩散到栅极绝缘膜14中，所以能够实现TFT的高性能化。并且，栅极绝缘膜14优选具有最下层由氧化硅(SiO2)膜构成的叠层结构。因为SiO2膜与由硅等构成的半导体层的界面特性优良，所以能够实现TFT的高性能化。其中，如本实施方式所示，栅极绝缘膜14特别优选具有在半导体层上依次叠层有氧化硅膜和氮化硅膜的结构。另外，作为栅极绝缘膜14，还优选使用具有在半导体层上依次叠层有氧化硅膜、氮化硅膜和氧化硅膜的结构。
此外，作为构成栅极绝缘膜14的材料而言，没有特别限定，例如也可以使用介电常数比SiO2低的材料SiOF、SiOC等，介电常数比SiO2高的材料二氧化钛(TiO2)、三氧化二铝(Al2O3)、五氧化二钽(Ta2O5)等氧化钽、二氧化铪(HfO2)、二氧化锆(ZrO2)等，代替SiO2膜14a。
接着，使用溅射法或CVD法等，使金属膜堆积后，利用光刻法等进行图案化，由此如图1-1(e)所示，形成栅电极15。SiNx层14b由于具有高的耐等离子体性，所以通过使栅极绝缘膜14具有SiNx层14b作为最上层，能够不对栅极绝缘膜14造成等离子体损伤，通过等离子体蚀刻(等离子体灰化)等干式蚀刻形成栅电极15。由此，能够确保栅极绝缘膜14的可靠性，并能够实现栅电极15乃至TFT的细微化。从抑制栅极绝缘膜14的内部的声子振动的观点出发，栅电极15优选含有金属而构成，作为栅电极15的材料，例如能够使用铝(Al)、钽(Ta)、钨(W)、钼(Mo)等金属或它们的合金，也可以将其叠层使用。
接着，在残存有在栅电极15的图案化中所利用过的光刻胶层的状态下，向p-Si层13注入杂质3。作为杂质3，当形成N沟道TFT时注入磷离子(P+)，当形成P沟道TFT时注入硼离子(B+)
接着，兼具p-Si层13的氢化和注入p-Si层13中的杂质3的活化，进行退火。由此，使p-Si氢化，能够使悬空键(dangling bond)终止(终端化)。作为退火的方法，优选在400℃以下(例如300～350℃)、10分钟以下的条件下对整个基板进行加热的方法。另外，根据TDS(Thermal Desorption Spectroscopy：热脱附法)的氢脱离谱的测定结果，SiNx层14b当在SiNx层14b的形成温度以上时，存在使氢脱离的可能，但是，在本实施方式中，因为p-Si层13的周边存在氢，所以如果在比SiNx层14b的形成温度还低的400℃以下进行数分钟的退火，就能够充分地进行氢化。
接着，为了除去杂质和有机膜，在进行UV清洗、O3清洗、HF清洗、水清洗或碱清洗等之后，通过使用含有聚硅氮烷的液状材料的液相法，如图1-2(f)所示，形成由聚硅氮烷烧制膜构成的层间绝缘膜16。虽然聚硅氮烷烧制膜在膜内含有大量的水分，但是因为在栅极绝缘膜14中存在SiNx层14b，所以能够确保半导体装置的可靠性。另外，在使用液相法形成层间绝缘膜16的情况下，因为在涂敷液状材料后必然进行加热处理，所以也可以省略上述p-Si层13的退火，在与其相同的条件下进行液状材料的涂敷后的加热处理。另外，关于层间绝缘膜16，也可以不使用液相法，而通过等离子体CVD法等形成SiNx膜、SiO2膜等。
接着，进行接触蚀刻。具体而言，在进行到达SiNx膜14b为止的干式蚀刻之后，进行到达p-Si层13为止的湿式蚀刻，由此形成接触孔17。在此情况下，因为SiNx膜14b具有高的耐等离子体性，所以能够抑制SiO2膜14a等受到因干式蚀刻而引起的损伤。
最后，通过形成源电极18，如图1-2(g)所示，完成TFT。根据本实施方式，因为只需在400℃以下进行数分钟的退火，就能够充分地进行氢化，所以能够以低温工艺制造高性能的TFT。
另外，在本实施方式中，如图1-2(g)所示，虽然对顶部栅极结构的TFT的制造工序进行了表示，但是通过对工序的顺序进行若干变更，也能够制造图2所示的双栅极结构的TFT和图3所示的底部栅极结构的TFT。
(实施方式2)
在本实施方式中，对半导体层被第一绝缘膜和第二绝缘膜的氢阻隔层包围的方式的TFT进行说明。其中，对于与实施方式1重复的内容，省略其一部分说明。
图4-1(a)～(e)和4-2(f)～(h)是表示实施方式2的半导体装置(TFT)的制造工序的截面示意图。
在本实施方式中，首先，如图4-1(a)所示，在玻璃基板40上依次形成膜厚50nm的氮化硅(SiNx)膜41a、膜厚100nm的氧化硅(SiO2)膜41b和膜厚50nm的无定形硅(a-Si)膜42。SiNx膜41a除了作为氢阻隔层的功能之外，还具有防止来自玻璃基板40的离子等杂质的扩散的功能。SiO2膜41b具有作为缓冲膜的功能。由SiNx膜41a和SiO2膜41b构成基底绝缘膜41。
接着，如图4-1(b)所示，通过向a-Si膜42照射激光1使之熔融再结晶化，由此形成多晶硅(p-Si)膜。
接着，如图4-1(c)所示，通过按各TFT的尺寸对p-Si膜进行图案化，形成p-Si层43。接着，为了除去杂质和有机膜，进行紫外线(UV)清洗、臭氧(O3)清洗、氢氟酸(HF)清洗、水清洗或碱清洗等。然后，将形成有p-Si层13的面暴露在氢等离子体或氢气2中。
接着，如图4-1(d)所示，形成膜厚20nm的SiO2膜44a和膜厚40nm的SiNx膜44b。SiNx膜44b构成氢阻隔层，由SiO2膜44a和SiNx膜44b构成栅极绝缘膜44。
在本实施方式中，栅极绝缘膜44具有介电常数较高的SiNx膜44b，由此，能够降低有效氧化膜厚度(equivalent oxide thickness：EOT)，能够实现TFT的高性能化。并且，栅极绝缘膜44优选具有最上层由氮化硅(SiNx)膜构成的叠层结构。由此，因为能够在SiNx膜的界面捕捉硼(B)、钠(Na)、磷(P)、重金属等杂质，从而能够抑制杂质扩散到栅极绝缘膜44中，所以能够实现TFT的高性能化。并且，栅极绝缘膜44优选具有最下层由氧化硅(SiO2)膜构成的叠层结构。因为SiO2膜与由硅等构成的半导体层的界面特性优良，所以能够实现TFT的高性能化。其中，如本实施方式所示，栅极绝缘膜44特别优选具有在半导体层上依次叠层有氧化硅膜和氮化硅膜的结构。
接着如图4-1(e)所示，通过利用干式蚀刻的光刻法等进行图案化，由此除去p-Si层43附近以外的SiO2膜41b、SiO2膜44a和SiNx膜44b。
接着，使用溅射法或CVD法，使金属膜堆积后，利用光刻法等进行图案化，由此，如图4-2(f)所示，形成栅电极45。因为SiNx层44b具有高的耐等离子体性，所以通过使栅极绝缘膜44具有SiNx层44b作为最上层，能够不对栅极绝缘膜44造成等离子体损伤，通过等离子体蚀刻(等离子体灰化)等干式蚀刻形成栅电极45。由此，能够确保栅极绝缘膜44的可靠性，并能够实现栅电极45乃至TFT的细微化。
接着，在残存有在栅电极45的图案化中所利用过的光刻胶层的状态下，向p-Si层43注入杂质3。作为杂质3，当形成N沟道TFT时注入磷离子(P+)，当形成P沟道TFT时注入硼离子(B+)
接着，如图4-2(g)所示，以覆盖p-Si层43附近以外的玻璃基板40、p-Si层43附近的SiNx层44b和SiNx层44b上的栅电极45的方式形成膜厚50nm的SiNx膜49。SiNx膜49具有作为氢阻隔层的功能。由此，在本实施方式中，p-Si层43被作为氢阻隔层的三个SiNx膜41a、44b和49包围，氢被封在p-Si层43的周边。
接着，兼具p-Si层43的氢化和注入p-Si层43中的杂质3的活化，进行退火。由此，使p-Si氢化，能够使悬空键(dangling bond)终止(终端化)。作为退火的方法，优选在400℃以下(例如300～350℃)、10分钟以下的条件下对整个基板进行加热的方法。另外，根据TDS(Thermal Desorption Spectroscopy：热脱附法)的氢脱离谱的测定结果，SiNx层44b和49当在SiNx层44b和49的形成温度以上时，存在使氢脱离的可能，但是，在本实施方式中，因为在p-Si层43的周边存在氢，所以如果在比SiNx层44b和49的形成温度还低的400℃以下进行数分钟的退火，能够充分地进行氢化。
接着，为了除去杂质和有机膜，在进行UV清洗、O3清洗、HF清洗、水清洗或碱清洗之后，通过使用含有聚硅氮烷的液状材料的液相法，如图4-2(h)所示，形成由聚硅氮烷烧制膜构成的层间绝缘膜46。虽然聚硅氮烷烧制膜在膜内含有大量的水分，但是因为在栅极绝缘膜44中存在SiNx层44b，所以能够确保半导体装置的可靠性。
接着，进行接触蚀刻。具体而言，首先，在进行到达SiNx膜44b为止的干式蚀刻之后，进行到达p-Si层43为止的湿式蚀刻，由此形成接触孔47。在此情况下，因为SiNx膜44b具有较高的耐等离子体性，所以能够抑制SiO2膜44a等受到因干式蚀刻而引起的损伤。
最后，通过形成源电极48，完成TFT。根据本实施方式，因为只需在400℃以下进行数分钟的退火，就能够充分地进行氢化，所以能够以低温工艺制造高性能的TFT。
(SiNx膜的封氢效果确认试验)
为了确认SiNx膜的封氢效果，制作图5(a)～(c)所示的3种结构的Nch型TFT，调查变更SiNx膜的配置时的TFT的移动度的变化。图5(a)所示的TFT具有仅在p-Si层53的下层侧配置有SiNx膜51a的结构，图5(b)所示的TFT具有仅在p-Si层63的上层侧配置有SiNx膜64b的结构，图5(c)所示的TFT具有在p-Si层73的下层侧和上层侧这两侧分别配置有SiNx膜71a、74b的结构。
作为TFT的制作条件，除了使氢化温度为350℃，利用等离子体CVD法的栅极绝缘膜的形成温度为400℃以外，根据实施方式1所示的条件进行制作。
对移动度进行测定的结果是，在图5(a)所示的TFT中移动度为75cm2/Vs，在图5(b)所示的TFT中移动度为100cm2/Vs，在图5(c)所示的TFT中移动度为175cm2/Vs。如上所述，确认出通过在p-Si层的下层侧和上层侧这两侧配置作为氢阻隔层的SiNx膜，能够提高Nch型TFT的移动度。
另外，在图5(c)所示的TFT中，使SiO2膜74a的膜厚为50nm，将p-Si层73与上层侧的SiNx膜(膜厚40nm)74b之间的间隔固定在50nm，对将p-Si层73与下层侧的SiNx膜71b的间隔(SiO2膜71b的膜厚)变更为50nm、100nm、200nm时的Nch型TFT的移动度的变化进行调查。其结果确认为，相比于p-Si层与下层侧的SiNx膜的间隔为50nm或100nm时，当200nm时Nch型TFT的移动度下降。
另外，本专利申请以2006年1月25日申请的日本国专利申请2006-016782号为基础，根据巴黎公约或申请国的法规而主张优先权。该申请的所有的内容作为参照均被纳入本申请中。
本说明书中的“以上”、“以下”均包括该数值。即，所谓“以上”，是指不少于(该值和该值以上)的意思。

Claims (26)

1.一种半导体装置的制造方法，该半导体装置在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜，该制造方法的特征在于，包括：
形成包括氢阻隔层的第一绝缘膜的工序；
在配置有第一绝缘膜的氢阻隔层的区域上形成半导体层的工序；
使半导体层中含有氢的工序；
至少在配置有半导体层的区域形成包括氢阻隔层的第二绝缘膜的工序；和
进行半导体层的氢化退火的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体装置在第二绝缘膜上具有栅电极。
3.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体装置在第一绝缘膜下具有栅电极。
4.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体装置在第一绝缘膜下和第二绝缘膜上分别具有栅电极。
5.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体层的氢化退火在400℃以下进行。
6.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述基板的热变形温度为400℃以下。
7.如权利要求2～4的任一项所述的半导体装置的制造方法，其特征在于：
所述栅电极的热变形温度为400℃以下。
8.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体层被氢阻隔层包围。
9.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述第一绝缘膜和第二绝缘膜的氢阻隔层与半导体层的间隔不足200nm。
10.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述第一绝缘膜和第二绝缘膜的氢阻隔层由氮化硅膜构成。
11.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体层在上下配置有氮化硅膜，
该上下配置的各氮化硅膜的配置有电极的区域以外的膜厚为20nm以上。
12.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述第二绝缘膜的氢阻隔层还作为水分阻隔层起作用。
13.如权利要求12所述的半导体装置的制造方法，其特征在于：
所述半导体装置在第二绝缘膜上还具有层间绝缘膜，
该制造方法包括使用液状材料形成层间绝缘膜的工序。
14.一种半导体装置，其特征在于：
通过权利要求1～13的任一项所述的半导体装置的制造方法制造而成。
15.一种半导体装置，其在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜，其特征在于：
该第一绝缘膜和第二绝缘膜至少在配置有半导体层的区域包括氢阻隔层，
该氢阻隔层与半导体层之间的间隔不足200nm。
16.一种半导体装置，其在基板上依次具有第一绝缘膜、半导体层和第二绝缘膜，其特征在于：
该第一绝缘膜和第二绝缘膜包括氢阻隔层，
该半导体层被氢阻隔层包围。
17.如权利要求15或16所述的半导体装置，其特征在于：
所述半导体装置在第二绝缘膜上具有栅电极。
18.如权利要求15或16所述的半导体装置，其特征在于：
所述半导体装置在第一绝缘膜下具有栅电极。
19.如权利要求15或16所述的半导体装置，其特征在于：
所述半导体装置在第一绝缘膜下和第二绝缘膜上分别具有栅电极。
20.如权利要求15或16所述的半导体装置，其特征在于：
所述基板的热变形温度为400℃以下。
21.如权利要求17～19的任一项所述的半导体装置，其特征在于：
所述栅电极的热变形温度为400℃以下。
22.如权利要求15或16所述的半导体装置，其特征在于：
所述第一绝缘膜和第二绝缘膜的氢阻隔层由氮化硅膜构成。
23.如权利要求15或16所述的半导体装置，其特征在于：
所述半导体层在上下配置有氮化硅膜，
该上下配置的各氮化硅膜的配置有电极的区域以外的膜厚为20nm以上。
24.如权利要求15或16所述的半导体装置，其特征在于：
所述第二绝缘膜的氢阻隔层还作为水分阻隔层起作用。
25.如权利要求15或16所述的半导体装置，其特征在于，还包括：
在第二绝缘膜上使用液状材料形成的层间绝缘膜。
26.一种显示装置，其特征在于，包括：
权利要求14～16的任一项所述的半导体装置。
CN2006800492207A 2006-01-25 2006-09-06 半导体装置的制造方法和半导体装置 Expired - Fee Related CN101346810B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP016782/2006 2006-01-25
JP2006016782 2006-01-25
PCT/JP2006/317633 WO2007086163A1 (ja) 2006-01-25 2006-09-06 半導体装置の製造方法、及び、半導体装置

Publications (2)

Publication Number Publication Date
CN101346810A true CN101346810A (zh) 2009-01-14
CN101346810B CN101346810B (zh) 2012-04-18

Family

ID=38308972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800492207A Expired - Fee Related CN101346810B (zh) 2006-01-25 2006-09-06 半导体装置的制造方法和半导体装置

Country Status (4)

Country Link
US (1) US7781775B2 (zh)
JP (1) JP5243046B2 (zh)
CN (1) CN101346810B (zh)
WO (1) WO2007086163A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103006B2 (ja) * 2006-11-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5636392B2 (ja) 2012-05-24 2014-12-03 株式会社東芝 表示装置
CN103985638A (zh) * 2014-05-27 2014-08-13 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管及其制备方法和显示器件
CN105261592A (zh) * 2015-10-30 2016-01-20 深圳市华星光电技术有限公司 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅
CN111052397B (zh) * 2017-10-31 2023-07-14 株式会社爱发科 薄膜晶体管及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185736A (ja) * 1989-12-14 1991-08-13 Canon Inc 半導体装置の製造方法
JP3483581B2 (ja) * 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
JP3128939B2 (ja) 1992-03-27 2001-01-29 ソニー株式会社 薄膜トランジスタ
JPH0677484A (ja) 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
US5897346A (en) * 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JPH11163353A (ja) 1997-11-25 1999-06-18 Toshiba Corp ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2001093853A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4519278B2 (ja) * 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3925085B2 (ja) * 2001-01-10 2007-06-06 セイコーエプソン株式会社 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP2004111618A (ja) * 2002-09-18 2004-04-08 Seiko Epson Corp 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP4382375B2 (ja) * 2003-03-13 2009-12-09 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
JP2005093700A (ja) 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP4337554B2 (ja) 2004-01-15 2009-09-30 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101346810B (zh) 2012-04-18
JP5243046B2 (ja) 2013-07-24
WO2007086163A1 (ja) 2007-08-02
US20090283773A1 (en) 2009-11-19
US7781775B2 (en) 2010-08-24
JPWO2007086163A1 (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
CN101346810B (zh) 半导体装置的制造方法和半导体装置
CN102592977B (zh) 半导体装置的制造方法
CN101393920B (zh) 半导体装置以及其制造方法
JP4709442B2 (ja) 薄膜トランジスタの製造方法
CN103985637A (zh) 低温多晶硅薄膜晶体管及其制作方法和显示装置
JP2012015436A5 (zh)
US7544550B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
CN101154669A (zh) 薄膜半导体装置、显示装置及薄膜半导体装置的制造方法
JP2006229185A (ja) 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US20150249010A1 (en) Semiconductor device and method of manufacturing same
KR20040011385A (ko) 박막 트랜지스터의 제조방법과 평면표시장치의 제조방법및 박막 트랜지스터와 평면표시장치
CN101300681B (zh) 半导体装置及其制造方法
JP2002541661A (ja) 単結晶半導体ディスクの加工方法及び部分的に加工された半導体ディスク
CN100452436C (zh) 晶体管制造方法和电光装置以及电子仪器
JP2010262965A (ja) トランジスターの製造方法
KR100811260B1 (ko) 반도체 소자의 캐패시터 형성방법
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法
CN102324428B (zh) 一次可编程存储单元及其制造方法和一次可编程存储阵列
JP3972991B2 (ja) 薄膜集積回路の作製方法
TW582075B (en) Treatment method for preventing boron phosphorus precipitation on surface of inter-dielectric layer
JP2009021276A (ja) 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法
JPH113887A (ja) 薄膜トランジスタの製造方法
KR20080114403A (ko) 반도체소자의 캐패시터 형성방법
CN104637864B (zh) 提高数据保持能力的方法
JP3691505B2 (ja) 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20150906

EXPY Termination of patent right or utility model