CN112186042A - 薄膜晶体管及其制备方法、显示装置 - Google Patents
薄膜晶体管及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN112186042A CN112186042A CN202011092148.4A CN202011092148A CN112186042A CN 112186042 A CN112186042 A CN 112186042A CN 202011092148 A CN202011092148 A CN 202011092148A CN 112186042 A CN112186042 A CN 112186042A
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- thin film
- film transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000002360 preparation method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 52
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052744 lithium Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 225
- 239000010408 film Substances 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 238000000059 patterning Methods 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本文公开了一种薄膜晶体管及其制备方法、显示装置。薄膜晶体管包括基板、设置于基板上的栅极和覆盖栅极的栅绝缘层以及设置于栅绝缘层远离基板一侧的有源层，有源层与栅极的位置对应，有源层包括设置于栅绝缘层远离基板一侧的第一有源层和设置于第一有源层远离栅绝缘层一侧的第二有源层，其中，第一有源层的氧空位密度小于第二有源层的氧空位密度。本文通过在栅绝缘层上设置第一有源层和第二有源层，第一有源层的氧空位密度小于第二有源层的氧空位密度，可以有效降低电子或正电荷在栅绝缘层和有源层交界面被捕获的概率，提升薄膜晶体管的偏压稳定性。
Description
技术领域
本申请涉及但不限于显示技术领域，更具体地，涉及一种薄膜晶体管及其制备方法、显示装置。
背景技术
铟镓锌氧化物(Indium GalliumZinc Oxide，简称IGZO)薄膜晶体管作为金属氧化物薄膜晶体管的一种，因为其较高的迁移率、低关态电流、低成本、适合大面积制备等特点，已开始大量应用于有机电致发光显示面板(Organic Light-emitting Diode，OLED)。
显示面板在工作状态下，IGZO薄膜晶体管长期处于正偏压与负偏压的工作状态中，由于IGZO非晶结构，导致IGZO薄膜晶体管的偏压稳定性较差，进而影响显示面板工作稳定性。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供了一种薄膜晶体管及其制备方法、显示装置，可以有效提高薄膜晶体管的偏压稳定性。
本发明实施例提供的薄膜晶体管，包括：基板、设置于基板上的栅极和覆盖栅极的栅绝缘层以及设置于栅绝缘层远离基板一侧的有源层，有源层与栅极的位置对应，有源层包括设置于栅绝缘层远离基板一侧的第一有源层和设置于第一有源层远离栅绝缘层一侧的第二有源层，其中，第一有源层的氧空位密度小于第二有源层的氧空位密度。
在一些示例性实施例中，第一有源层和第二有源层均包括金属氧化物。
在一些示例性实施例中，第一有源层还掺杂有锂、氮和钨中至少一种元素。
在一些示例性实施例中，第一有源层内掺杂元素的摩尔分数为0.1％-1％。
在一些示例性实施例中，第一有源层的厚度小于第二有源层的厚度。
在一些示例性实施例中，还包括设置于栅极和基板之间的阻氢缓冲层。
在一些示例性实施例中，阻氢缓冲层包括第一缓冲层和第二缓冲层，第一缓冲层设置于第二缓冲层和基板之间，第一缓冲层的材料包括氮化硅或氧化铝，第二缓冲层的材料包括氧化硅。
在一些示例性实施例中，还包括设置于有源层上的源电极和漏电极以及覆盖源电极和漏电极的钝化层。
本发明实施例提供的显示装置，包括上述任一实施例提供的薄膜晶体管。
本发明实施例提供的薄膜晶体管的制备方法，包括：
在基板上形成栅极；
形成覆盖栅极的栅绝缘层；
在栅绝缘层远离基板的一侧形成有源层，有源层与栅极的位置对应，有源层包括设置于栅绝缘层远离基板一侧的第一有源层和设置于第一有源层远离栅绝缘层一侧的第二有源层，其中，第一有源层的氧空位密度小于第二有源层的氧空位密度。
在一些示例性实施例中，在基板上形成栅极之前，还包括：
在基板上形成第一缓冲层；
在第一缓冲层上形成第二缓冲层。
本发明实施例提供了一种薄膜晶体管及其制备方法、显示装置，通过在栅绝缘层上设置第一有源层和第二有源层，第一有源层的氧空位密度小于第二有源层的氧空位密度，可以有效降低电子或正电荷在栅绝缘层和有源层交界面被捕获的概率，提升薄膜晶体管的偏压稳定性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明示例性实施例薄膜晶体管的结构示意图；
图2为本发明示例性实施例形成栅极后的结构示意图；
图3为本发明示例性实施例形成有源层后的结构示意图；
图4为本发明示例性实施例形成源漏金属层后的结构示意图。
附图标记说明
1-薄膜晶体管； 10-基板； 11-栅极；
12-栅绝缘层； 13-有源层； 131-第一有源层；
132-第二有源层； 14-阻氢缓冲层； 141-第一缓冲层；
142-第二缓冲层； 15-源电极； 16-漏电极；
17-钝化层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
经本申请发明人研究发现，IGZO薄膜晶体管在各种压力条件下阈值电压的偏移是由于电子或正电荷被交界面处的陷阱捕获导致，其中，陷阱的一种主要形式为氧空位，各种压力条件包括负偏压(NBS)、负偏压高温(NBTS)、负偏压高温光照(NBTI)、正偏压(PBS)、正偏压高温(PBTS)、正偏压高温光照(PBTI)等。
本发明实施例提供了一种薄膜晶体管，包括基板、设置于基板上的栅极和覆盖栅极的栅绝缘层以及设置于栅绝缘层远离基板一侧的有源层，有源层与栅极的位置对应，有源层包括设置于栅绝缘层远离基板一侧的第一有源层和设置于第一有源层远离栅绝缘层一侧的第二有源层，其中，第一有源层的氧空位密度小于第二有源层的氧空位密度。
本发明实施例通过在栅绝缘层上设置第一有源层和第二有源层，第一有源层的氧空位密度小于第二有源层的氧空位密度，可以有效降低电子或正电荷在栅绝缘层和有源层交界面被捕获的概率，提升薄膜晶体管的偏压稳定性。
下面结合附图示例性说明本发明示例性实施例薄膜晶体管的技术方案。
图1为本发明示例性实施例薄膜晶体管的结构示意图。在一些示例性实施例中，如图1所示，薄膜晶体管1包括基板10、设置于基板10上的栅极11和覆盖栅极11的栅绝缘层12以及设置于栅绝缘层12远离基板10一侧的有源层13，栅极11与有源层13位置对应，有源层13在基板10上的正投影覆盖栅极11在基板10上的正投影。有源层13包括设置于栅绝缘层12远离基板10一侧的第一有源层131和设置于第一有源层131远离栅绝缘层12一侧的第二有源层132，其中，第一有源层131的氧空位密度小于第二有源层132的氧空位密度，氧空位密度可以理解为有源层13的氧空位数量与有源层13体积的比值。
本发明示例性实施例提供的薄膜晶体管1，通过在栅绝缘层12上设置第一有源层131和第二有源层132，第一有源层131的氧空位密度小于第二有源层132的氧空位密度，可以有效降低电子或正电荷在栅绝缘层12和有源层13交界面被捕获的概率，提升薄膜晶体管1的偏压稳定性。
在一些示例性实施例中，第一有源层131的厚度小于第二有源层132的厚度。第一有源层131可以采用金属氧化物，例如铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)，第一有源层131的厚度为3纳米到10纳米。第二有源层132可以采用金属氧化物，例如铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)，第二有源层132的厚度为10纳米到80纳米。
在一些示例性实施例中，第一有源层131和第二有源层132的主体材料相同，第一有源层131掺杂有锂(Li)、氮(N)和钨(Wu)中至少一种元素。第一有源层131内掺杂元素的摩尔分数为0.1％-1％。通过在第一有源层131内掺杂Li等元素，可以减少交界面附近的缺陷、陷阱数量，主要为氧空位。当掺杂元素包括Li元素时，Li元素本身离子半径小，不易对电子造成散射。在一实施例中，沿着远离栅绝缘层12的方向，第一有源层131的掺杂浓度逐渐降低。这样不仅可以减少第一有源层131与栅绝缘层12交界面的氧空位等陷阱，还可以降低第一有源层131和第二有源层132之间交界位置的能级差。
在一些示例性实施例中，栅极11可以采用铝(AL)、钼(Mo)或银(Ag)。栅极11的厚度为100纳米到500纳米之间。栅绝缘层12可以采用氮化硅(SiNX)、氧化硅(SiOX)或氧化铝(AL2O3)，栅绝缘层12的厚度为100纳米到2000纳米。
在一些示例性实施例中，薄膜晶体管1还包括设置于栅极11和基板10之间阻氢缓冲层14，阻氢缓冲层14可以为单层，或可以为多层。阻氢缓冲层14包括第一缓冲层141和第二缓冲层142，第一缓冲层141设置于第二缓冲层142和基板10之间，第一缓冲层141可以采用氮化硅(SiNX)或氧化铝(AL2O3)，第一缓冲层141的厚度为100纳米到2000纳米之间，第二缓冲层142可以采用氧化硅(SiOX)，第二缓冲层142的厚度为100纳米到2000纳米之间。基板10一般采用玻璃基板，阻氢缓冲层14可以有效的阻止基板10内的氢扩散到有源层13。
在一些示例性实施中，薄膜晶体管1还包括设置于有源层13上的源电极15和漏电极16以及覆盖源电极15和漏电极16的钝化层17。源电极15邻近漏电极16的一端搭接在有源层13上，漏电极16邻近源电极15的一端搭接在有源层13上，源电极15和漏电极16之间形成导电沟道。源电极15和漏电极16可以采用铝(AL)、钼(Mo)或银(Ag)，源电极15和漏电极16的厚度为100纳米到500纳米之间。钝化层17可以采用氮化硅(SiNX)、氧化硅(SiOX)或氧化铝(AL2O3)，钝化层17的厚度为200纳米到5000纳米之间。钝化层17可以防止水汽等腐蚀有源层13和源漏金属层，进而提升薄膜晶体管1的稳定性。
下面通过薄膜晶体管的制备过程的示例说明本发明示例性实施例薄膜晶体管的结构。本说明书所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基板上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
(1)在基板10上依次沉积第一缓冲薄膜、第二缓冲薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，如图2所示，第一金属薄膜形成栅极11图案，第一缓冲薄膜形成第一缓冲层141，第二缓冲薄膜形成第二缓冲层142，第一缓冲层141和第二缓冲层142均为阻氢缓冲层14。第一缓冲层141可以采用氮化硅(SiNX)或氧化铝(AL2O3)，第二缓冲层142可以采用氧化硅(SiOX)，栅极11可以采用铝(AL)、钼(Mo)或银(Ag)。第一缓冲层141的厚度为100纳米到2000纳米之间，第二缓冲层142的厚度为100纳米到2000纳米之间，栅极11的厚度为100纳米到500纳米之间。图2为本发明示例性实施例形成栅极后的结构示意图。
(2)在形成前述图案的基板上，沉积栅绝缘薄膜、第一有源薄膜和第二有源薄膜，通过构图工艺对第二有源薄膜进行构图，如图3所示，第一有源薄膜形成第一有源层131图案，第二有源薄膜形成第二有源层132图案，栅绝缘薄膜形成栅绝缘层12。其中，第一有源层131和第二有源层132构成有源层13，有源层13与栅极11位置对应，有源层13在基板10上正投影覆盖栅极11在基板10上的正投影。第一有源层131的厚度小于第二有源层132的厚度。第一有源层131可以采用金属氧化物并掺杂锂(Li)、氮(N)和钨(Wu)中至少一种元素。金属氧化物可以包括铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)，第一有源层131内掺杂元素的摩尔分数为0.1％-1％，第一有源层131的厚度为3纳米到10纳米。第二有源层132可以采用金属氧化物，例如铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)，第二有源层132的厚度为10纳米到80纳米。栅绝缘层12可以采用氮化硅(SiNX)、氧化硅(SiOX)或氧化铝(AL2O3)，栅绝缘层12的厚度为100纳米到2000纳米。图3为本发明示例性实施例形成有源层后的结构示意图。
(3)在形成前述图案的基板上，沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，如图4所示，形成源漏金属层图案。源漏金属层图案包括源电极15和漏电极16，源电极15邻近漏电极16的一端搭接在有源层13上，漏电极16邻近源电极15的一端搭接在有源层13上，源电极15和漏电极16之间形成导电沟道。源电极15和漏电极16可以采用铝(AL)、钼(Mo)或银(Ag)，源电极15和漏电极16的厚度为100纳米到500纳米之间。图4为本发明示例性实施例形成源漏金属层后的结构示意图。
(4)在形成前述图案的基板上，沉积钝化薄膜，如图1所示，钝化薄膜形成钝化层17。钝化层17可以采用氮化硅(SiNX)、氧化硅(SiOX)或氧化铝(AL2O3)，钝化层17的厚度为200纳米到5000纳米之间。
通过上述过程完成薄膜晶体管1的制备，如图1所示，制备的薄膜晶体管1包括：
基板10；
设置于基板10上的第一缓冲层141；
设置于第一缓冲层141远离基板10一侧的第二缓冲层142；
设置于第二缓冲层142远离第一缓冲层141一侧的栅极11；
覆盖栅极11的栅绝缘层12；
设置于栅绝缘层12远离基板10一侧的第一有源层131；
设置于第一有源层131远离栅绝缘层12一侧的第二有源层132；
设置于第二有源层132远离第一有源层131一侧的源电极15和漏电极16；
覆盖源电极15和漏电极16的钝化层17；
其中，第一有源层131和第二有源层132构成有源层13，有源层13与栅极11的位置对应
通过本发明示例性实施例薄膜晶体管1的制备过程可以看出，第一有源层131通过掺杂锂(Li)、氮(N)和钨(Wu)等元素，与第二有源层132相比，降低了第一有源层131内氧空位的密度，进而有效降低电子或正电荷在栅绝缘层12和有源层13交界面被捕获的概率，提升薄膜晶体管1的偏压稳定性。此外，通过设置阻氢缓冲层14和钝化层17进一步提升了薄膜晶体管1的稳定性。
本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
在基板上形成栅极；
形成覆盖栅极的栅绝缘层；
在栅绝缘层远离基板的一侧形成有源层，有源层与栅极的位置对应，有源层包括设置于栅绝缘层远离基板一侧的第一有源层和设置于第一有源层远离栅绝缘层一侧的第二有源层，其中，第一有源层的氧空位密度小于第二有源层的氧空位密度。
在示例性实施例中，在基板上形成栅极之前，还包括：
在基板上形成第一缓冲层；
在第一缓冲层上形成第二缓冲层。
本发明实施例还提供了一种显示装置，包括上述实施例提供的薄膜晶体管。显示装置包括但不限于电话、平板、电视或广告屏。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定为准。
Claims (11)
1.一种薄膜晶体管，其特征在于，包括：基板、设置于所述基板上的栅极和覆盖所述栅极的栅绝缘层以及设置于所述栅绝缘层远离所述基板一侧的有源层，所述有源层与所述栅极的位置对应，所述有源层包括设置于所述栅绝缘层远离所述基板一侧的第一有源层和设置于所述第一有源层远离所述栅绝缘层一侧的第二有源层，其中，所述第一有源层的氧空位密度小于所述第二有源层的氧空位密度。
2.根据权利要求1所述的薄膜晶体管，其特征在于：所述第一有源层和所述第二有源层均包括金属氧化物。
3.根据权利要求1所述的薄膜晶体管，其特征在于：所述第一有源层还掺杂有锂、氮和钨中至少一种元素。
4.根据权利要求3所述的薄膜晶体管，其特征在于：所述第一有源层内掺杂元素的摩尔分数为0.1％-1％。
5.根据权利要求1所述的薄膜晶体管，其特征在于：所述第一有源层的厚度小于所述第二有源层的厚度。
6.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于：还包括设置于所述栅极和所述基板之间的阻氢缓冲层。
7.根据权利要求6所述的薄膜晶体管，其特征在于：所述阻氢缓冲层包括第一缓冲层和第二缓冲层，所述第一缓冲层设置于所述第二缓冲层和所述基板之间，所述第一缓冲层的材料包括氮化硅或氧化铝，所述第二缓冲层的材料包括氧化硅。
8.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于：还包括设置于所述有源层上的源电极和漏电极以及覆盖所述源电极和所述漏电极的钝化层。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的薄膜晶体管。
10.一种薄膜晶体管的制备方法，其特征在于，包括：
在基板上形成栅极；
形成覆盖所述栅极的栅绝缘层；
在所述栅绝缘层远离所述基板的一侧形成有源层，所述有源层与所述栅极的位置对应，所述有源层包括设置于所述栅绝缘层远离所述基板一侧的第一有源层和设置于所述第一有源层远离所述栅绝缘层一侧的第二有源层，其中，所述第一有源层的氧空位密度小于所述第二有源层的氧空位密度。
11.根据权利要求10所述的制备方法，其特征在于：在基板上形成栅极之前，还包括：
在基板上形成第一缓冲层；
在所述第一缓冲层上形成第二缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011092148.4A CN112186042B (zh) | 2020-10-13 | 2020-10-13 | 薄膜晶体管及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011092148.4A CN112186042B (zh) | 2020-10-13 | 2020-10-13 | 薄膜晶体管及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112186042A true CN112186042A (zh) | 2021-01-05 |
| CN112186042B CN112186042B (zh) | 2024-05-21 |
Family
ID=73951209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011092148.4A Active CN112186042B (zh) | 2020-10-13 | 2020-10-13 | 薄膜晶体管及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112186042B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101356650A (zh) * | 2006-01-12 | 2009-01-28 | 夏普株式会社 | 半导体装置和显示装置 |
| US20110108835A1 (en) * | 2009-11-09 | 2011-05-12 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing a transistor and electronic devices including a transistor |
| US20130005082A1 (en) * | 2008-09-02 | 2013-01-03 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| US20150021562A1 (en) * | 2013-07-19 | 2015-01-22 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
| CN105742342A (zh) * | 2016-02-23 | 2016-07-06 | 华南理工大学 | 一种氧化物半导体薄膜及其低温溶液制备方法 |
| CN106971944A (zh) * | 2017-05-22 | 2017-07-21 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管的制备方法及其结构 |
| CN109768082A (zh) * | 2017-11-09 | 2019-05-17 | 乐金显示有限公司 | 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备 |
| CN110190066A (zh) * | 2019-05-14 | 2019-08-30 | 深圳市华星光电技术有限公司 | 阵列基板和阵列基板的制备方法 |
| US20190319050A1 (en) * | 2018-04-12 | 2019-10-17 | Samsung Display Co., Ltd. | Display apparatus having a substrate including a polymer resin and method of manufacturing the same |
-
2020
- 2020-10-13 CN CN202011092148.4A patent/CN112186042B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101356650A (zh) * | 2006-01-12 | 2009-01-28 | 夏普株式会社 | 半导体装置和显示装置 |
| US20130005082A1 (en) * | 2008-09-02 | 2013-01-03 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| US20110108835A1 (en) * | 2009-11-09 | 2011-05-12 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing a transistor and electronic devices including a transistor |
| US20150021562A1 (en) * | 2013-07-19 | 2015-01-22 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
| CN105742342A (zh) * | 2016-02-23 | 2016-07-06 | 华南理工大学 | 一种氧化物半导体薄膜及其低温溶液制备方法 |
| CN106971944A (zh) * | 2017-05-22 | 2017-07-21 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管的制备方法及其结构 |
| CN109768082A (zh) * | 2017-11-09 | 2019-05-17 | 乐金显示有限公司 | 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备 |
| US20190319050A1 (en) * | 2018-04-12 | 2019-10-17 | Samsung Display Co., Ltd. | Display apparatus having a substrate including a polymer resin and method of manufacturing the same |
| CN110190066A (zh) * | 2019-05-14 | 2019-08-30 | 深圳市华星光电技术有限公司 | 阵列基板和阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112186042B (zh) | 2024-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| US9029900B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US20130309808A1 (en) | Method for manufacturing transistor | |
| WO2018149171A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US20140145179A1 (en) | Tft, method of manufacturing the tft, and method of manufacturing organic light emitting display device including the tft | |
| TWI427784B (zh) | 畫素結構的製造方法及有機發光元件的製造方法 | |
| CN211957649U (zh) | 薄膜晶体管、阵列基板以及电子装置 | |
| US11309312B2 (en) | Semiconductor device | |
| CN111697006A (zh) | 显示面板及显示面板的制备方法 | |
| TWI492312B (zh) | 場效電晶體的製造方法、場效電晶體以及顯示裝置的製造方法 | |
| KR20200003143A (ko) | Oled 디스플레이 패널 및 그 제조방법 | |
| WO2022083429A1 (zh) | 一种薄膜晶体管及其制作方法、驱动基板和电子设备 | |
| CN113421886B (zh) | 显示面板及其制备方法 | |
| TWI549265B (zh) | 畫素結構及其製造方法 | |
| CN114175271A (zh) | 薄膜晶体管、半导体基板和x射线平板探测器 | |
| CN211265481U (zh) | 一种双面oled显示结构 | |
| US11069676B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| CN112186042B (zh) | 薄膜晶体管及其制备方法、显示装置 | |
| KR100659756B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| CN113838938A (zh) | 薄膜晶体管及其制作方法、阵列基板以及电子装置 | |
| CN111162112A (zh) | 一种双面oled显示结构及制作方法 | |
| US20210057585A1 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| CN112242406A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN113964187A (zh) | 主动元件基板及主动元件基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |