CN101305458A - 氧化硅层的选择性移除 - Google Patents
氧化硅层的选择性移除 Download PDFInfo
- Publication number
- CN101305458A CN101305458A CNA2006800389117A CN200680038911A CN101305458A CN 101305458 A CN101305458 A CN 101305458A CN A2006800389117 A CNA2006800389117 A CN A2006800389117A CN 200680038911 A CN200680038911 A CN 200680038911A CN 101305458 A CN101305458 A CN 101305458A
- Authority
- CN
- China
- Prior art keywords
- silicide
- oxide layer
- silicon oxide
- mos transistor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 51
- 150000002500 ions Chemical class 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 60
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 34
- 239000002019 doping agent Substances 0.000 claims description 28
- 238000000137 annealing Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004224 protection Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 241000027294 Fusi Species 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Abstract
本发明涉及一种制备器件的方法，包括在所述器件的第一区域内形成第一氧化硅层，在所述器件的第二区域内形成第二氧化硅层，将第一类型的掺杂离子注入到所述第一区域中，将第二类型的掺杂离子注入到所述第二区域中，以及蚀刻所述第一和第二区域一预定的持续时间以便移除所述的第一氧化硅层并保留所述第二氧化硅层的至少一部分。
Description
技术领域
本发明涉及一种半导体器件的制造方法。尤其是，本发明涉及互补型金属氧化物半导体(CMOS)技术。
背景技术
在现代的CMOS技术中，有利用全硅化(FUSI，fully silicided)栅极的趋势。在这种器件中希望具有N沟道金属氧化物半导体(MOS)晶体管上的特定栅极硅化物和P沟道MOS晶体管上的不同栅极硅化物。硅化物可以是不同金属的硅化物或具有不同化学计量特性的相同金属的硅化物。这种不同的化学计量特性例如由硅层与不同厚度的金属层的反应引起。通常，形成不同类型的栅极需要专用的掩模步骤，以使NMOS器件的栅电极的硅化物的形成与PMOS器件的栅电极的硅化物的形成分开。
图1A至1E示意性地示出了形成具有栅极的半导体器件的已知方法，其上部包括不同的硅化物类型，如在美国申请US2005/0156208(该文献没有公开FUSI栅极)中所描述的。在这些图中，左侧对应于P沟道MOS 100，右侧对应于N沟道MOS 102，二者制造成到达中间。PMOS 100包括多晶硅栅极104、间隔物106、108和栅极电介质110。NMOS 102包括多晶硅栅极114、间隔物116、118和栅极电介质120。源/漏区122、124形成在PMOS栅极结构的两侧，源/漏区126、128形成在NMOS栅极结构的两侧。
如图1A所示，PMOS晶体管100覆盖有硬掩模130，例如氧化硅层，其是由光刻步骤中沉积的SiO2层产生的。
图1B示出了下一步骤，第一金属层142、144分别沉积在PMOS 100和NMOS 102上方，金属层包括相同的金属。然后实施退火步骤以便分别在源/漏区126、128中形成金属硅化物区域146、148以及在NMOS 102的栅极114的区域150中形成金属硅化物，而没有在被硬掩模130保护的PMOS 100的那些部分中形成。
如图1C所示，然后利用金属蚀刻，从PMOS 100和NMOS 102移除未反应的金属，并且还利用蚀刻工艺例如湿法蚀刻或干法蚀刻，从PMOS 100移除硬掩模130。
接下来，如图1D所示，在PMOS 100和NMOS 102的上方分别沉积第二金属层152、154，金属层包括不同于用于层142、144的第一金属的金属。再次实施退火步骤，以便分别在源/漏区122、124中形成金属硅化物区域156、158，以及在PMOS 100的区域160中形成金属硅化物。
如图1E所示，在利用金属蚀刻移除未反应的金属之后，PMOS晶体管100形成了第一金属硅化物的源/漏区156、158和栅极区域160，并且NMOS晶体管102形成了第二金属硅化物的源/漏区146、148和栅极区域150。
根据图1A进行以上描述的形成硬掩模130的步骤需要专用的光刻步骤，其缺点是，需要额外时间和增加与该工艺有关的成本。
美国专利6204103(IBM)涉及具有用于PMOS和NMOS晶体管的不同硅化物栅极的CMOS电路。
美国专利申请2005/0164433涉及制备CMOS晶体管的方法。
发明内容
本发明的一个目的在于处理上述的缺点。
根据本发明的第一方面，提供了一种制备包括不同硅化物层的器件的方法。该方法包括如下步骤：在该器件的第一区域内形成第一氧化硅层，在该器件的第二区域内形成第二氧化硅层，将第一类型的掺杂离子注入到第一区域中，将第二类型的掺杂离子注入到第二区域中，以及蚀刻第一和第二区域一预定的持续时间以便移除第一氧化硅层并保留第二氧化硅层的至少一部分。
根据本发明的一实施例，第一类型的掺杂离子比第二类型的掺杂离子重。第一掺杂离子可选地或另外可注入比第二掺杂离子大的量，和/或以大的能量注入。
根据另一实施例，第一氧化硅层是由高温沉积形成的高热氧化物。
根据本发明的一些实施例，该器件是CMOS器件，且第一氧化硅层形成在第一MOS晶体管的多晶硅栅电极上方，以及第二氧化硅层形成在第二MOS晶体管的多晶硅栅电极上方。
根据本发明的另一实施例，第一类型的掺杂离子注入到第一区域中的步骤还形成第一MOS晶体管的源区和漏区，以及第二类型的掺杂离子注入到第二区域中的步骤还形成第二MOS晶体管的源区和漏区。
根据本发明的另一实施例，该方法进一步包括以下步骤：在第一和第二区域上方沉积第一金属层，执行第一退火步骤以在第一MOS晶体管中形成第一硅化物的第一硅化物栅电极和第一硅化物的硅化物源区和漏区，蚀刻第一和第二区域以便移除第二氧化硅层的至少一部分，在第一和第二区域上方沉积第二金属层，以及执行第二退火步骤以在第二MOS晶体管中形成第二硅化物的第二硅化物栅电极。
根据本发明的一实施例，第一退火步骤还在第二MOS晶体管中形成第一硅化物的硅化物源区和漏区。
根据本发明的另一方面，提供了一种CMOS器件，包括N沟道MOS晶体管和P沟道MOS晶体管，N沟道和P沟道MOS晶体管之一的栅电极以及N沟道和P沟道MOS晶体管每个的源区和漏区由第一硅化物形成，且N沟道和P沟道MOS晶体管中另一个的栅电极由第二硅化物形成。
根据本发明的另一方面，提供一种制备CMOS器件的方法，包括以下步骤：在形成在第一区域中的第一MOS晶体管的栅电极的上方形成第一氧化硅层以及在形成在第二区域中的第二MOS晶体管的栅电极上方形成第二氧化硅层，将第一类型的掺杂离子注入到第一区域中，将第二类型的掺杂离子注入到第二区域中，蚀刻第一和第二区域一预定的持续时间以便移除第一氧化硅层并保留第二氧化硅层的至少一部分，在第一和第二区域上方沉积第一金属层，使第一和第二区域退火以便在第一MOS器件的栅电极中以及第一和第二MOS晶体管的源区和漏区中形成第一金属硅化物，蚀刻第一和第二区域以便移除第二氧化硅层的剩余部分，在第一和第二区域上方沉积第二金属层以及使第一和第二区域退火以便在第二MOS晶体管的栅电极中形成第二金属硅化物。
附图说明
参考多个实例以及参考附图，将在下面的描述中详细地描述本发明的目的、特征和优点以及其它方面，其中：
图1A至1E为示出形成一对MOS晶体管的已知方法的步骤的示意截面图；和
图2A至2J是示出根据本发明的实例形成一对互补MOS晶体管的方法中的步骤的示意截面图。
为了清楚起见，在全部图中，图中的相同元件用相同的附图标记标注。此外，如通常集成电路表示方法，各图未按规定比例绘制。
具体实施方式
图2A至2J示出了制备一对CMOS晶体管部分的方法。晶体管左侧是P沟道MOS晶体管200，晶体管右侧是N沟道MOS晶体管202，两个晶体管形成在共用硅衬底204的不同导电类型的部分上。浅沟槽隔离(STI)形式的隔离区206，形成在两个晶体管之间的衬底204中。
如图2A所示，PMOS晶体管200包括栅极，该栅极包括形成在栅极氧化物212上的初始多晶硅栅电极层210。在栅电极210上形成氧化硅层214。在栅极的每一侧形成合适的介质材料的间隔物216、218。NMOS晶体管202包括栅极，该栅极包括形成在栅极氧化物222上的初始多晶硅栅电极层220。在栅电极220上形成氧化硅层224。在栅极的每一侧上形成适当介质材料的间隔物226、228。在PMOS晶体管200的栅极的两侧上设置LDD源/漏区230、232，以及在NMOS晶体管202的栅极的两侧上设置LDD源/漏区234和236，在间隔物形成之前形成这些LDD区。
图2B和2C分别示出了第一和第二源/漏离子注入步骤，其在该类型的CMOS制备中是标准步骤。
如图2B所示，在PMOS 200的区域上方形成光刻胶材料238，防止离子注入到该区域中。NMOS 202不受光刻胶保护，并接受第一类型的掺杂离子的离子注入物240。N沟道MOS晶体管202例如注入有砷原子。该注入的掺杂离子会导致N类型源/漏区234、236的N+掺杂，产生高掺杂的源/漏区242、244。N+掺杂离子还会渗入NMOS晶体管202的氧化硅层224中。
如图2C所示，然后移除光刻胶238，并将光刻胶材料248涂敷到晶体管202的区域，保护其不被离子注入。晶体管200接收第二类型掺杂离子的离子注入物250。P沟道晶体管200例如注入硼原子。该注入的掺杂离子会导致P类型源/漏区230、232的P+掺杂，产生高掺杂的源/漏区252、254。P+掺杂离子还会渗入PMOS晶体管200的氧化硅层214。
如图2D所示，然后移除光刻胶248，使PMOS晶体管200的氧化硅层214注入B离子，NMOS晶体管202的氧化硅层224注入As离子。
在图2E所示的下一步骤中，在该块上执行湿法蚀刻，例如HF(氢氟酸，hydrofluoric acid)湿法蚀刻。当晶体管202的氧化硅层224注入了As离子时，其通过蚀刻工艺比注入B离子的晶体管200的氧化硅层214更快地移除了。选择湿法蚀刻的持续时间以便移除晶体管202的氧化硅层224，同时晶体管200的氧化硅层214的至少一部分保留并且现在将该氧化硅层标记为214′。
图2F示出了在晶体管200、202的区域上方沉积镍层256的下一步骤。
接下来，如图2G所示，执行热处理，例如退火工艺，以便镍层256与NMOS晶体管202的栅电极220的多晶硅反应，以形成延伸至氧化层222的硅化镍栅电极220′。同时该栅极是全硅化栅极，可以在该栅极内共存两个状态，例如在栅极顶部的硅化物Ni2Si和在氧化物界面的栅极底部的NiSi。当该硅化物区域决定该栅极的功函数时，全硅化的栅极应在氧化物界面提供所希望的硅化物相位。
在晶体管202的源区和漏区242和244中也会出现类似的反应，如分别由区域258和260所示的。在晶体管200的源区和漏区252和254中也会出现该反应，如分别由区域262和264所示的。控制该反应以便形成在晶体管202和200的源区和漏区242、244、252、254中的硅化镍层的深度小于这些区域的深度，由此使未反应的硅层与硅化镍和衬底204隔开。由于部分保留的保护氧化硅层214′，在PMOS晶体管200的栅极处没有出现反应。
如图2H所示，在利用适当的金属蚀刻移除了残留金属之后，移除晶体管200的氧化硅层214′。这是通过第二蚀刻工艺实现的，其还可以是HF湿法蚀刻。
接下来，参考图2I，然后在两个晶体管的区域上方沉积钛层266。
如图2J所示，执行热处理或退火工艺，并且钛与晶体管200的栅电极210的硅反应，形成了硅化钛电极210′。该硅化钛层延伸至氧化层212，但还可包括用于硅化镍栅极的如上所述硅化物的多个状态。再次，可以利用适当的金属蚀刻移除残留的钛。
在沉积第一镍层256之后在热处理期间生成的硅化镍是稳定的，因此在第二热处理期间在钛层266和硅化镍之间没有出现反应。
如图2J所示，CMOS器件会产生不同硅化物的栅极。晶体管202的栅电极以及源区和漏区，以及晶体管200的栅电极以及源区和漏区，由第一硅化物形成，在该实例中为硅化镍。晶体管200的栅电极由第二硅化物形成，在该实例中为硅化钛。
根据本发明，提供一种选择性地移除氧化硅层而不需要专用光刻步骤的方法。这是通过利用用于形成该器件的有源源区和漏区的离子注入步骤实现的。如以上描述的图2B和2C所示的，可以改变离子的注入以调节氧化硅层214和224的蚀刻选择性。蚀刻工艺的效率，和因此蚀刻氧化硅层的速率感应于掺杂该器件的原子的性质。
对于可以用于N+和P+离子注入的离子有比较大的选择，允许氧化硅层的蚀刻选择性被控制。在以上描述的实例中，砷用于掺杂N+有源区，硼用于P+有源区，由此更快地蚀刻NMOS晶体管上方的氧化硅层，因此该层首先被移除。能够使用许多可选掺杂材料，其将改变氧化硅层的蚀刻率。例如，如果NMOS的N+区域通过注入相对轻的原子磷形成，同时PMOS的P+区域通过注入包括硼原子结合另外的原子例如氟的重分子形成，换句话说通过注入氟化硼(BF3)分子形成，则能首先移除PMOS氧化硅层214。
此外，当以较高的能量注入会导致对氧化硅层的结构的更大损伤时，可以通过增加执行离子注入的能量来增加用于特定氧化硅层的蚀刻工艺的蚀刻率。离子注入的能级在一定程度上是由有源区中需要的注入深度确定的。然而，当利用会导致对氧化层的较少损伤的较低能量的轻原子、或会导致更多损失的较高能量的重原子时，可以实现相同的注入深度。同样，离子注入的量越大，或掺杂工艺的持续时间越长，导致对氧化层的损伤就越大，因此蚀刻工艺就越快。
在一些实施例中，以上描述的任一个或两个注入步骤可包括中性原子例如Si或Ge的注入以提供对氧化物掩模任一个的进一步的损伤且由此增强了蚀刻工艺的选择性。
如果氧化硅密集，例如如果通过高温沉积或形成(高热氧化物、或热生长氧化物)或通过退火处理形成，则氧化硅层上的掺杂离子的注入效应是更显著的。
对于本领域技术人员显而易见的是，可以使用各种金属形成金属硅化物。在通常的情形下，可以在第一金属沉积步骤中沉积第一金属A，在第一退火步骤之后形成硅化物AxSiy，然后在第二金属沉积步骤中沉积第二金属B，在第二退火步骤之后形成硅化物BvSiw，其中x、y、v和w是硅化物的化学计量特性，其取决于金属的类型和形成的方式。
同时以上描述的方法使用两种不同的金属形成不同的栅极硅化物，可选地不同的硅化物结构可以通过改变沉积在晶体管200、202上方的金属层256和266的厚度来实现。金属层256和266可以是相同或不同的金属。例如，可以沉积第一镍层256，得到用于晶体管200和202的NMOS栅极220′以及源区和漏区的硅化物NiSi。层266可以是厚的镍层，产生用于PMOS栅极210′的硅化物Ni3Si。形成的硅化物结构也取决于退火步骤的温度以及退火步骤的持续时间。
以上描述的方法涉及形成具有栅极由不同的硅化物形成的第一和第二晶体管的CMOS器件，其中有源区还必须通过离子注入形成。对于本领域技术人员显而易见的是，本发明不限于该特定的应用。本发明可应用到其中需要选择蚀刻例如用于制造微机器、例如微-电-机械系统(MEMS)的所有的硅上技术。
同时本说明书已根据包括一对MOS晶体管的CMOS器件描述了本发明的实施例，但实际上，本实施例制备的是包括大量晶体管的器件，且对于本领域技术人员显而易见的是，本发明可以应用到任一尺寸的器件的制备上。
由此描述的本发明的至少一个示例性实施例，各种改变、修改和改进对于本领域技术人员是容易实现的。这种选择、修改和改进指的是在本发明的范围内。因此，前述描述仅是实例且不是指限制性的。本发明仅由以下权利要求和其等效变形中定义的那样限制。
Claims (10)
1.一种制备器件的方法，包括以下步骤：
在所述器件的第一区域内形成第一氧化硅层(224)，在所述器件的第二区域内形成第二氧化硅层(214)；
将第一类型的掺杂离子(240)注入到所述第一区域中；
将第二类型的掺杂离子(250)注入到所述第二区域中；以及
蚀刻所述第一和第二区域一预定的持续时间，以便移除所述的第一氧化硅层(224)，并保留所述第二氧化硅层(214)的至少一部分(214′)。
2.如权利要求1所述的方法，其中所述第一类型的掺杂离子(240)比所述第二类型的掺杂离子(250)重。
3.如权利要求1所述的方法，其中注入到所述第一区域中的所述第一类型的掺杂离子(240)的量大于注入到所述第二区域中的所述第二类型的掺杂离子(250)的量。
4.如权利要求1所述的方法，其中所述第一类型的掺杂离子(240)注入到所述第一区域中的能量大于所述第二类型的掺杂离子(250)注入到所述第二区域中的能量。
5.如权利要求1所述的方法，其中所述第一氧化硅层(224)是通过高温沉积形成的高热氧化物。
6.如权利要求1所述的方法，其中所述器件是CMOS器件，且所述第一氧化硅层(224)形成在第一MOS晶体管(202)的多晶硅栅电极(220)上方，所述第二氧化硅层(214)形成在第二MOS晶体管(200)的多晶硅栅电极(210)上方。
7.如权利要求6所述的方法，其中第一类型的掺杂离子(240)注入到所述第一区域中的所述步骤还形成所述第一MOS晶体管(202)的源区和漏区(242、244)，第二类型的掺杂离子(250)注入到所述第二区域中的所述步骤还形成所述第二MOS晶体管(200)的源区和漏区(252、254)。
8.如权利要求7所述的方法，进一步包括以下步骤：
在所述第一和第二区域上方沉积第一金属层(256)；
执行第一退火步骤以在所述第一MOS晶体管(202)中形成第一硅化物的第一硅化物栅电极(220′)和所述第一硅化物的硅化物源区和漏区(258、260)；
蚀刻所述第一和第二区域以便移除所述第二氧化硅层(214)的所述至少一部分(214′)；
在所述第一和第二区域上方沉积第二金属层(266)；以及
执行第二退火步骤以在所述第二MOS晶体管(200)中形成第二硅化物的第二硅化物栅电极(210′)。
9.如权利要求8所述的方法，其中所述第一退火步骤还在所述第二MOS晶体管(200)中形成所述第一硅化物的硅化物源区和漏区(262、264)。
10.一种CMOS器件，包括N沟道MOS晶体管(202)和P沟道MOS晶体管(200)，所述N沟道和P沟道MOS晶体管之一的栅电极(220′)和所述N沟道和P沟道MOS晶体管每个的源区(258、262)和漏区(260、264)由第一硅化物形成，且所述N沟道和P沟道MOS晶体管中另一个的栅电极(210′)由第二硅化物形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05109696.4 | 2005-10-18 | ||
| EP05109696 | 2005-10-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101305458A true CN101305458A (zh) | 2008-11-12 |
Family
ID=37726885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800389117A Pending CN101305458A (zh) | 2005-10-18 | 2006-10-17 | 氧化硅层的选择性移除 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8759174B2 (zh) |
| EP (1) | EP1946368A1 (zh) |
| JP (1) | JP2009512225A (zh) |
| CN (1) | CN101305458A (zh) |
| TW (1) | TW200746311A (zh) |
| WO (1) | WO2007045658A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867862A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 形成低电阻接触件的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010063907B4 (de) | 2010-12-22 | 2018-03-29 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials |
| CN103094280B (zh) * | 2011-11-04 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 具有多晶硅化物的表面沟道cmos器件及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204103B1 (en) | 1998-09-18 | 2001-03-20 | Intel Corporation | Process to make complementary silicide metal gates for CMOS technology |
| JP2000211467A (ja) | 1999-01-21 | 2000-08-02 | Nissan Motor Co Ltd | エアバッグ展開モ―ド判定装置 |
| US6187657B1 (en) * | 1999-03-24 | 2001-02-13 | Advanced Micro Devices, Inc. | Dual material gate MOSFET technique |
| US6168999B1 (en) * | 1999-09-07 | 2001-01-02 | Advanced Micro Devices, Inc. | Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain |
| JP4818499B2 (ja) * | 2000-09-01 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2002353443A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6656764B1 (en) * | 2002-05-15 | 2003-12-02 | Taiwan Semiconductor Manufacturing Company | Process for integration of a high dielectric constant gate insulator layer in a CMOS device |
| US6624024B1 (en) * | 2002-08-29 | 2003-09-23 | Micron Technology, Inc. | Method and apparatus for a flash memory device comprising a source local interconnect |
| DE10250899B4 (de) * | 2002-10-31 | 2008-06-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses |
| US6914303B2 (en) | 2003-08-28 | 2005-07-05 | International Business Machines Corporation | Ultra thin channel MOSFET |
| JP2005085949A (ja) * | 2003-09-08 | 2005-03-31 | Semiconductor Leading Edge Technologies Inc | 半導体装置およびその製造方法 |
| US7148546B2 (en) * | 2003-09-30 | 2006-12-12 | Texas Instruments Incorporated | MOS transistor gates with doped silicide and methods for making the same |
| US7101758B2 (en) * | 2003-10-15 | 2006-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Poly-etching method for split gate flash memory cell |
| US7183184B2 (en) * | 2003-12-29 | 2007-02-27 | Intel Corporation | Method for making a semiconductor device that includes a metal gate electrode |
| JP4011024B2 (ja) * | 2004-01-30 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| TWI252539B (en) * | 2004-03-12 | 2006-04-01 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
-
2006
- 2006-10-17 TW TW095138209A patent/TW200746311A/zh unknown
- 2006-10-17 WO PCT/EP2006/067509 patent/WO2007045658A1/en active Application Filing
- 2006-10-17 EP EP06841264A patent/EP1946368A1/en not_active Withdrawn
- 2006-10-17 JP JP2008536048A patent/JP2009512225A/ja active Pending
- 2006-10-17 CN CNA2006800389117A patent/CN101305458A/zh active Pending
-
2009
- 2009-09-15 US US12/559,810 patent/US8759174B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867862A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 形成低电阻接触件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009512225A (ja) | 2009-03-19 |
| EP1946368A1 (en) | 2008-07-23 |
| US8759174B2 (en) | 2014-06-24 |
| US20100041189A1 (en) | 2010-02-18 |
| WO2007045658A1 (en) | 2007-04-26 |
| TW200746311A (en) | 2007-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100470737C (zh) | 半导体元件的制造方法 | |
| US6124610A (en) | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant | |
| KR100713680B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN101241929B (zh) | 半导体结构及形成该半导体结构的方法 | |
| US6184097B1 (en) | Process for forming ultra-shallow source/drain extensions | |
| US20070029608A1 (en) | Offset spacers for CMOS transistors | |
| TW200303615A (en) | Asymmetric semiconductor device having dual work function gate and method of fabrication | |
| CN1307689C (zh) | 用于使n－沟道与p－沟道晶体管个别最佳化的差别隔离层的形成方法 | |
| US20060263992A1 (en) | Method of forming the N-MOS and P-MOS gates of a CMOS semiconductor device | |
| US8173503B2 (en) | Fabrication of source/drain extensions with ultra-shallow junctions | |
| US8822293B2 (en) | Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices | |
| JP2001308318A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6194293B1 (en) | Channel formation after source and drain regions are formed | |
| CN101305458A (zh) | 氧化硅层的选择性移除 | |
| KR20010030423A (ko) | 제어 가능한 게이트 전극 중첩부를 가진 짧은소오스/드레인 확장부를 제조하는 방법 | |
| JP2000307015A (ja) | デュアルゲートｃｍｏｓｆｅｔの製造方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| US20050247976A1 (en) | Notched spacer for CMOS transistors | |
| JP2006179947A (ja) | 半導体集積回路装置の製造方法 | |
| KR100604046B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100386623B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070088926A (ko) | 반도체 소자의 듀얼 게이트 형성방법 | |
| KR100604568B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2001160621A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20081112 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |